JP5199230B2 - 集積回路構造及びその製造方法 - Google Patents
集積回路構造及びその製造方法 Download PDFInfo
- Publication number
- JP5199230B2 JP5199230B2 JP2009291109A JP2009291109A JP5199230B2 JP 5199230 B2 JP5199230 B2 JP 5199230B2 JP 2009291109 A JP2009291109 A JP 2009291109A JP 2009291109 A JP2009291109 A JP 2009291109A JP 5199230 B2 JP5199230 B2 JP 5199230B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- germanium
- forming
- horizontal plate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 95
- 229910052732 germanium Inorganic materials 0.000 claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 9
- 230000037230 mobility Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体デバイスに関し、特に、ゲルマニウム含有フィンを備えるフィンＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の構造及びその製造方法に関する。
フィンＦＥＴは、高い駆動電流及び小さいチップ面積を有するため、小型の集積回路（例えば、２２ｎｍ以下の技術）において、将来性が期待されているデバイスである。フィンＦＥＴ構造に、高い電子移動度及びホール移動度を有する半導体材料を用いると、フィンＦＥＴの駆動電流をさらに向上させることができる。
ゲルマニウムは、よく知られた半導体材料である。ゲルマニウム材料は、電子移動度及びホール移動度がシリコンより高いため、集積回路の製造に適している。しかし従来、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート誘電体として酸化物（酸化ケイ素）が手軽に使用できるため、集積回路の材料にはシリコンがよく利用されていた。ＭＯＳトランジスタのゲート誘電体は、シリコン基板の熱酸化工程により容易に形成することができる一方、ゲルマニウムの酸化物は、水溶性であったため、ゲート誘電体の製造には適していなかった。
しかし、ＭＯＳトランジスタのゲート誘電体に高Ｋ誘電体材料を用いると、酸化ケイ素の長所が生かせないため、集積回路にゲルマニウムを利用することが再び検討されている。ゲルマニウムの最近の研究は、ゲルマニウムナノワイヤーに集中しており、フィンＦＥＴへの応用もある。
しかしゲルマニウムには、ゲルマニウム濃度が高いゲルマニウム膜又は純粋なゲルマニウムからなるゲルマニウム膜の形成が困難であるという欠点がある。特に、フィンＦＥＴの形成に必要とされる欠陥密度が低くて厚さが大きな高濃度ゲルマニウム膜の形成は困難である。シリコンゲルマニウム膜が膜付きウエハ（ｂｌａｎｋｅｔ ｓｉｌｉｃｏｎ ｗａｆｅｒ）からエピタキシャル形成されるとき、シリコンゲルマニウム膜中のゲルマニウムの百分率の増大にともない、シリコンゲルマニウム膜の臨界厚みが低減することが研究結果から知られている。ここで、臨界厚みとは、余剰欠陥を発生させずに得られるシリコンゲルマニウム膜の最大厚さのことである。例えば、膜付きシリコンウエハ上に形成するときの２０％のゲルマニウムを含むシリコンゲルマニウム膜の臨界厚みは、約１０〜２０ｎｍであるが、この厚さはフィンＦＥＴの形成に依然として不十分であった。さらに都合が悪いことに、ゲルマニウムの含有率を４０％、６０％、８０％に増やすと、臨界厚みがそれぞれ約６−８ｎｍ、４−５ｎｍ、２−３ｎｍに減る虞があった。そのため、膜付きシリコンウエハ上にゲルマニウム膜を形成する方式では、フィンＦＥＴを製造することが困難であった。
本発明は、上述した実情に鑑みてなされたものであり、得られるフィンＦＥＴのゲルマニウム百分率を高くしてゲルマニウム膜の欠陥を少なくすることにより、フィンＦＥＴの駆動電流を高め、ゲルマニウム含有膜の形成に用いるＳＴＩ領域を形成するピッチに余裕を持たせる集積回路構造及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る集積回路構造の製造方法は、
半導体基板を準備する工程と、
前記半導体基板の中に、第１の絶縁領域と第２の絶縁領域とを互いに対向するように形成する工程と、
互いに隣接した前記第１の絶縁領域と前記第２の絶縁領域との間に設けられた底部と、前記半導体基板に接触した底面と、を有する水平プレートと、前記水平プレートに隣接するように上方に設けられたフィンとを有する逆Ｔ形のエピタキシャル半導体領域を形成する工程と、
前記フィンの頂面及び側壁の頂部にゲート誘電体を形成する工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする。
半導体基板を準備する工程と、
前記半導体基板の中に、第１の絶縁領域と第２の絶縁領域とを互いに対向するように形成する工程と、
互いに隣接した前記第１の絶縁領域と前記第２の絶縁領域との間に設けられた底部と、前記半導体基板に接触した底面と、を有する水平プレートと、前記水平プレートに隣接するように上方に設けられたフィンとを有する逆Ｔ形のエピタキシャル半導体領域を形成する工程と、
前記フィンの頂面及び側壁の頂部にゲート誘電体を形成する工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする。
前記エピタキシャル半導体領域の形成工程は、
前記半導体基板に接続するように、前記半導体基板上に第１のゲルマニウム含有領域をエピタキシャル形成する工程と、
前記第１のゲルマニウム含有領域上に、前記第１のゲルマニウム含有領域と組成が異なる第２のゲルマニウム含有領域をエピタキシャル形成する工程と、を含んでもよい。
前記半導体基板に接続するように、前記半導体基板上に第１のゲルマニウム含有領域をエピタキシャル形成する工程と、
前記第１のゲルマニウム含有領域上に、前記第１のゲルマニウム含有領域と組成が異なる第２のゲルマニウム含有領域をエピタキシャル形成する工程と、を含んでもよい。
前記エピタキシャル半導体領域の形成工程は、
前記第１の絶縁領域と前記第２の絶縁領域との間の前記半導体基板の一部をエッチングして凹部を形成する工程と、
前記凹部の中にゲルマニウム含有材料をエピタキシャル形成する工程と、
前記ゲルマニウム含有材料の上部をパターニングして前記フィンを形成し、前記ゲルマニウム含有材料の下部をエッチングせずに前記水平プレートを形成する工程と、を含み、
前記凹部の底部を、前記第１の絶縁領域の底面より低くないが、前記第１の絶縁領域の頂面より低く設けることにより、前記第１の絶縁領域の第１の側面と、前記第１の側面に対向した前記第２の絶縁領域の第２の側面とが露出されてもよい。
前記第１の絶縁領域と前記第２の絶縁領域との間の前記半導体基板の一部をエッチングして凹部を形成する工程と、
前記凹部の中にゲルマニウム含有材料をエピタキシャル形成する工程と、
前記ゲルマニウム含有材料の上部をパターニングして前記フィンを形成し、前記ゲルマニウム含有材料の下部をエッチングせずに前記水平プレートを形成する工程と、を含み、
前記凹部の底部を、前記第１の絶縁領域の底面より低くないが、前記第１の絶縁領域の頂面より低く設けることにより、前記第１の絶縁領域の第１の側面と、前記第１の側面に対向した前記第２の絶縁領域の第２の側面とが露出されてもよい。
上記目的を達成するため、本発明の第２の観点に係る集積回路構造の製造方法は、半導体基板を準備する工程と、
前記半導体基板の中に第１のＳＴＩ領域及び第２のＳＴＩ領域を形成し、前記第１のＳＴＩ領域と前記第２のＳＴＩ領域との間に隣接するように水平部分を設ける工程と、
前記半導体基板の一部をエッチングして凹部を形成し、前記凹部の底部を、前記第１のＳＴＩ領域の頂面より低いが、前記第１のＳＴＩ領域の底面より低くならないように設け、前記凹部により前記第１のＳＴＩ領域及び前記第２のＳＴＩ領域の側壁を露出させる工程と、
前記凹部の中にゲルマニウム含有領域をエピタキシャル形成する工程と、
前記ゲルマニウム含有領域の上部のみをエッチングすることにより、水平プレートと、前記水平プレートの上方のフィンと、を含む前記ゲルマニウム含有領域の残部を逆Ｔ形に形成する工程と、
前記頂面上にゲート誘電体を形成し、前記フィンの上部を覆う工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする。
前記半導体基板の中に第１のＳＴＩ領域及び第２のＳＴＩ領域を形成し、前記第１のＳＴＩ領域と前記第２のＳＴＩ領域との間に隣接するように水平部分を設ける工程と、
前記半導体基板の一部をエッチングして凹部を形成し、前記凹部の底部を、前記第１のＳＴＩ領域の頂面より低いが、前記第１のＳＴＩ領域の底面より低くならないように設け、前記凹部により前記第１のＳＴＩ領域及び前記第２のＳＴＩ領域の側壁を露出させる工程と、
前記凹部の中にゲルマニウム含有領域をエピタキシャル形成する工程と、
前記ゲルマニウム含有領域の上部のみをエッチングすることにより、水平プレートと、前記水平プレートの上方のフィンと、を含む前記ゲルマニウム含有領域の残部を逆Ｔ形に形成する工程と、
前記頂面上にゲート誘電体を形成し、前記フィンの上部を覆う工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする。
前記ゲルマニウム含有領域のエッチング工程の後で、前記ゲート誘電体の形成工程の前に、
前記水平プレートを覆う誘電体層を形成し、前記フィンの上部が前記誘電体層により覆われない工程をさらに含んでもよい。
前記水平プレートを覆う誘電体層を形成し、前記フィンの上部が前記誘電体層により覆われない工程をさらに含んでもよい。
上記目的を達成するため、本発明の第３の観点に係る集積回路構造は、
半導体基板と、
前記半導体基板の中に形成された第１の絶縁領域及び第２の絶縁領域と、
水平プレート及びフィンを有する逆Ｔ形のエピタキシャル領域と、
前記フィンの頂面及び側壁の上部に設けられたゲート誘電体と、
前記ゲート誘電体の上方に設けられたゲート電極と、を備え、
前記水平プレートは、前記第１の絶縁領域と前記第２の絶縁領域との間に隣接するように設けられ、前記水平プレートの底部が、前記半導体基板に接触するとともに前記第１の絶縁領域の底面より低くならないように形成され、
前記フィンは、前記水平プレートに隣接するように上方に設けられていることを特徴とする。
半導体基板と、
前記半導体基板の中に形成された第１の絶縁領域及び第２の絶縁領域と、
水平プレート及びフィンを有する逆Ｔ形のエピタキシャル領域と、
前記フィンの頂面及び側壁の上部に設けられたゲート誘電体と、
前記ゲート誘電体の上方に設けられたゲート電極と、を備え、
前記水平プレートは、前記第１の絶縁領域と前記第２の絶縁領域との間に隣接するように設けられ、前記水平プレートの底部が、前記半導体基板に接触するとともに前記第１の絶縁領域の底面より低くならないように形成され、
前記フィンは、前記水平プレートに隣接するように上方に設けられていることを特徴とする。
前記水平プレートは、シリコンゲルマニウムからなり、前記フィンの上部は、純粋なゲルマニウムからなってもよい。
前記水平プレートは、複数のゲルマニウム層と複数のシリコンゲルマニウム層とが交互に積層された超格子構造を含んでもよい。
前記第１の絶縁領域及び前記第２の絶縁領域の頂面は、前記水平プレートの頂面と同じ高さの第１の部分を有してもよい。
本発明によれば、得られるフィンＦＥＴのゲルマニウム百分率を高くしてゲルマニウム膜の欠陥を少なくすることができるため、フィンＦＥＴの駆動電流が高く、ゲルマニウム含有膜の形成に用いるＳＴＩ領域を形成するピッチに余裕を持たせることができる集積回路構造及びその製造方法を提供することができる。
本発明の実施形態に係る集積回路構造及びその製造方法について図を用いて説明する。
集積回路構造の製造方法は、フィンＦＥＴ（マルチゲート型トランジスタとも称される。）を形成するために用いる逆Ｔ形のゲルマニウム領域の形成を含む。図１〜１２は、本発明の実施形態に係る集積回路構造の製造方法の中間段階をそれぞれ示す模式図である。以下の実施形態において、図面及び説明で用いられる共通要素には同じ參照符号が用いられている。
図１を参照する。図１に示すように、まず、半導体基板２０を準備する。本実施形態の半導体基板２０は、実質的に純粋なシリコンを含むバルクシリコン基板（以下、「シリコン基板」という。）であるが、他の実施形態では他の半導体材料を用いてもよい。シリコン基板２０の中には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域２２（２２１及び２２２で示され、絶縁領域とも称される。）が形成されている。ＳＴＩ領域２２の製造工程は、公知技術であるためここでは詳しく述べない。本実施形態では、互いに隣接したＳＴＩ領域２２１間の空間Ｓが約１００μｍより小さいが、他の実施形態では約１００μｍより大きくてもよい。当業者なら分かるように、本実施形態の説明で述べる寸法は単なる一例であり、必要に応じて変更することができる。
図２を参照する。図２に示すように、ＳＴＩ領域２２１間のシリコン基板２０の一部をエッチングし、凹部２４を形成する。本実施形態では、エッチングを行う際、マスク２６を用いてシリコン基板の他の部分をマスクする。本実施形態の凹部２４は、ＳＴＩ領域２２の底部３０より高い底面２８を有する。他の実施形態では、底面２８は、点線で示された位置で底部３０と略同じ高さに設けてもよい。また、凹部２４の底面２８は、底部３０より低くならないように形成してもよい。
次に、図３を参照する。図３に示すように、凹部２４中にゲルマニウム含有領域３２をエピタキシャル形成する。ゲルマニウム含有領域３２は、Ｓｉ１−ｘＧｅｘ（ｘは、ゲルマニウムの原子百分率であり、０〜１の間である）で表されるシリコンゲルマニウムを含む。本実施形態のゲルマニウム含有領域３２は、実質的に純粋なゲルマニウム（即ち、Ｘ＝１）を含む。
他の実施形態において、ゲルマニウム含有領域３２は、下部３２１と、ゲルマニウム百分率が異なる上部３２２と、を含む。上部３２２は、下部３２１よりゲルマニウム百分率が高い。本実施形態の上部３２２は、実質的に純粋なゲルマニウムからなる。好ましくは、ゲルマニウム百分率が低い下部３２１は、ゲルマニウム百分率が高い上部のバッファ層として用いてもよい。他の実施形態では、ゲルマニウム含有領域３２は、ゲルマニウム百分率が低い値から高い値へ徐々に連続的に移る領域を含んでもよい。さらに他の実施形態では、上部３２２が実質的に純粋なゲルマニウムを含む一方、下部３２１は、多層ＳｉＧｅ層３３１と多層純ゲルマニウム層３３２とが交互に積層された超格子構造を含んでもよい。さらに他の実施形態では、ゲルマニウム含有領域３２全体を超格子構造にしてもよい。
ゲルマニウム含有領域３２は、ＳＴＩ領域２２の頂面を超える高さにまで成長させてから、化学機械研磨（ＣＭＰ）によりＳＴＩ領域２２及びゲルマニウム含有領域３２の頂面を平坦にしてもよい。他の実施形態では、化学機械研磨を行わなくともよい。研磨を行わないゲルマニウム含有領域３２の頂面は、点線３４で示す。
好ましくは、欠陥（転位）の数が膜付きウエハからエピタキシャル形成されたゲルマニウム含有膜より大幅に少なくなるように（例えば、その差異は１０２以上である。）、ＳＴＩ領域２２１間にゲルマニウム含有領域３２を成長させる。さらに、互いに隣接したＳＴＩ領域２２１間の空間Ｓが２００ｎｍに達するため、各ゲルマニウム含有層の臨界厚みは、それぞれ約１００ｎｍ以上となる。そのため、ＳＴＩ領域２２１は、ゲルマニウム含有膜の臨界厚みが小さくなりすぎず、間隔に余裕を持たせることができる。このように大きな臨界厚みは、フィンＦＥＴのフィン形成にとって十分である。
図４を参照する。図４に示すように、ハードマスク３６（又はフォトレジスト）は、窒化ケイ素を用いる。ハードマスク３６は、ゲルマニウム含有領域３２上に直接形成された部分を含む。本実施形態のハードマスク３６は、露出された基板２０及びＳＴＩ領域２２２の部分を含むため、ＳＴＩ領域２２１の後続のエッチング工程において、ＳＴＩ領域２２２及びシリコン基板２０の一部がエッチングされていない。或いは、将来的にフィンを形成する箇所であるゲルマニウム含有領域３２の一部だけを被覆し、ＳＴＩ領域２２１，２２２を含むウエハの他の領域全てを露出する。
図５を参照する。図５は、ゲルマニウム含有領域３２及びＳＴＩ領域２２１のエッチング工程を行うときの状態を示す模式図である。ＳＴＩ領域２２及びゲルマニウム含有領域３２のそれぞれに対し、エッチャントアタックによりドライエッチングを行って凹部を形成してもよい。凹部３９の底部は、ゲルマニウム含有領域３２の底面２８より高い。これにより得られる構造は、ゲルマニウム含有領域３２の残部が、垂直部分（ゲルマニウム含有フィン４０ともいう。）及び水平プレート４２を含む逆Ｔ形の形状である（図５に示す）。本実施形態のゲルマニウム含有領域３２は、実質的に純粋なゲルマニウム上部３２２と、シリコンゲルマニウム又は超格子構造を含む下部３２１と、を含む。凹部３９の底部は、下部３２１の頂面と略同じに形成したり低く形成したりし、フィン４０は実質的に純粋なゲルマニウムからなってもよい。そのため、水平プレート４２は、シリコンゲルマニウム部分又は超格子構造を含んだり、或いは、実質的に純粋なゲルマニウムを含んだりしてもよい。他の実施形態では、フィン４０及び水平プレート４２のそれぞれがシリコンゲルマニウムからなってもよい。
続いて、図６を参照する。図６に示すように、本実施形態の凹部３９には、準常圧ＣＶＤ（Ｓｕｂ−Ａｔｍｏｓｐｈｅｒｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＳＡＣＶＤ）により誘電体材料４４（例えば、酸化ケイ素）が充填されているが、他の実施形態では、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）又はＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）により誘電体材料４４を形成してもよい。その後、化学機械研磨によりウエハの表面を平坦化し、余分な誘電体材料４４を除去する。化学機械研磨を行う際は、ハードマスク３６をＣＭＰ停止層として用いてもよい。
図７を参照する。図７に示すように、誘電体材料４４は凹部に形成されている。誘電体材料４４が除去されずに残されるため、水平プレート４２を被覆する。誘電体材料４４上のフィン４０の上部は、フィンＦＥＴを形成するため用いてもよい。図８は、フィンＦＥＴのゲート誘電体４６及びゲート電極４８を示す模式図である。ゲート誘電体４６及びゲート電極４８の材料及び形成方法は公知技術であるため、ここでは詳しく述べない。好ましくは、得られるフィンＦＥＴのリーク電流が発生することを防ぐために、水平プレート４２を誘電体材料により覆う。
他の実施形態では、図４に示す構造を形成した後、ＳＴＩ領域２２１及びゲルマニウム含有領域３２のそれぞれをエッチングする代わりに、ＳＴＩ領域２２をエッチングせずにゲルマニウム含有領域３２だけをエッチングしてもよい（図９に示す）。これにより得られる凹部３９の深さは、下部３２１と上部３２２（図示せず）との間の界面より大きいため、フィン４０が実質的に純粋なゲルマニウムからなるが、ゲルマニウム含有領域３２の底面２８の上方の何れの場所に設けてもよい。当業者に知られているように、実質的に純粋なゲルマニウムによりフィンＦＥＴのフィンを形成すると、電子移動度及びホール移動度が向上し、高い駆動電流を得ることができる。次に、ハードマスク３６を除去し、図１０に示すように、ゲート誘電体４６及びゲート電極４８を形成してもよい。
図１１及び図１２を参照する。図１１及び図１２に示すように、本実施形態の初期構造は、図９の構造と略同じであるが、ゲルマニウム含有領域３２はエッチングされ、ＳＴＩ領域２２はエッチングされない。続いて、図１１に示すように、ドライエッチングなどのエッチングを行い、ＳＴＩ領域２２１の頂面の少なくとも一部を水平プレート４２の頂面より低い凹状に形成する。これにより、水平プレート４２の側壁４３の一部が露出される。本実施形態において、凹状のＳＴＩ領域２２１の頂面が、水平プレート４２の底面２８より高いため、水平プレート４２と下方基板２０との間の界面領域は露出されない。そのため、得られるマルチゲートＦＥＴは、転位集中が高くなりやすい界面領域がチャネル領域の一部として作用しない。
図１２に示すように、ハードマスク３６が除去されると、マルチゲートＦＥＴの残部（ゲート誘電体４６及びゲート電極４８を含む。）が形成される。
上述の実施形態では、高移動度材料の一例として、ゲルマニウム含有材料が用いられているが、他の実施形態では、例えば、ＩＩＩ族／Ｖ族化合物半導体材料の窒化ガリウムなどの他の高移動度半導体材料（ＩＩＩ−Ｖ族化合物半導体材料として知られている）が用いられてもよい。そのため、図８、図１０及び図１２に示すように、得られるマルチゲートＦＥＴは、チャネルとして用いるＩＩＩ−Ｖ族化合物半導体フィンを含んでもよい。
上述したことから分かるように、本発明は、以下の特長を有する。ＳＴＩ領域間にゲルマニウム含有領域がエピタキシャル形成されているため、転位集中が増大せず、厚くてゲルマニウム濃度が高いゲルマニウム層を形成することができる。これにより、フィンＦＥＴデバイスを形成することができる。さらに、逆Ｔ形ゲルマニウム含有領域を形成することにより、フィンＦＥＴが余裕のあるピッチを有するＳＴＩ領域から始まり、フィンＦＥＴの要求に合致させるために、ＳＴＩ領域を緊密に配置する必要がない。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
２０ 半導体基板（シリコン基板）
２２ ＳＴＩ領域
２２１ ＳＴＩ領域
２２２ ＳＴＩ領域
２４ 凹部
２６ マスク
２８ 底面
３０ 底部
３２ ゲルマニウム含有領域
３２１ 下部
３２２ 上部
３３１ ＳｉＧｅ層
３３２ ゲルマニウム層
３４ 点線
３６ ハードマスク
３９ 凹部
４０ フィン
４２ 水平プレート
４３ 側壁
４４ 誘電体材料
４６ ゲート誘電体
４８ ゲート電極
Ｓ 空間
２２ ＳＴＩ領域
２２１ ＳＴＩ領域
２２２ ＳＴＩ領域
２４ 凹部
２６ マスク
２８ 底面
３０ 底部
３２ ゲルマニウム含有領域
３２１ 下部
３２２ 上部
３３１ ＳｉＧｅ層
３３２ ゲルマニウム層
３４ 点線
３６ ハードマスク
３９ 凹部
４０ フィン
４２ 水平プレート
４３ 側壁
４４ 誘電体材料
４６ ゲート誘電体
４８ ゲート電極
Ｓ 空間
Claims (9)
- 半導体基板を準備する工程と、
前記半導体基板の中に、第１の絶縁領域と第２の絶縁領域とを互いに対向するように形成する工程と、
互いに隣接した前記第１の絶縁領域と前記第２の絶縁領域との間に設けられた底部と、前記半導体基板に接触した底面と、を有する水平プレートと、前記水平プレートに隣接するように上方に設けられたフィンとを有する逆Ｔ形のエピタキシャル半導体領域を形成する工程と、
前記フィンの頂面及び側壁の頂部にゲート誘電体を形成する工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする集積回路構造の製造方法。 - 前記エピタキシャル半導体領域の形成工程は、
前記半導体基板に接続するように、前記半導体基板上に第１のゲルマニウム含有領域をエピタキシャル形成する工程と、
前記第１のゲルマニウム含有領域上に、前記第１のゲルマニウム含有領域と組成が異なる第２のゲルマニウム含有領域をエピタキシャル形成する工程と、を含むことを特徴とする請求項１に記載の集積回路構造の製造方法。 - 前記エピタキシャル半導体領域の形成工程は、
前記第１の絶縁領域と前記第２の絶縁領域との間の前記半導体基板の一部をエッチングして凹部を形成する工程と、
前記凹部の中にゲルマニウム含有材料をエピタキシャル形成する工程と、
前記ゲルマニウム含有材料の上部をパターニングして前記フィンを形成し、前記ゲルマニウム含有材料の下部をエッチングせずに前記水平プレートを形成する工程と、を含み、 前記凹部の底部を、前記第１の絶縁領域の底面より低くないが、前記第１の絶縁領域の頂面より低く設けることにより、前記第１の絶縁領域の第１の側面と、前記第１の側面に対向した前記第２の絶縁領域の第２の側面とが露出されることを特徴とする請求項１に記載の集積回路構造の製造方法。 - 半導体基板を準備する工程と、
前記半導体基板の中に第１のＳＴＩ領域及び第２のＳＴＩ領域を形成し、前記第１のＳＴＩ領域と前記第２のＳＴＩ領域との間に隣接するように水平部分を設ける工程と、
前記半導体基板の一部をエッチングして凹部を形成し、前記凹部の底部を、前記第１のＳＴＩ領域の頂面より低いが、前記第１のＳＴＩ領域の底面より低くならないように設け、前記凹部により前記第１のＳＴＩ領域及び前記第２のＳＴＩ領域の側壁を露出させる工程と、
前記凹部の中にゲルマニウム含有領域をエピタキシャル形成する工程と、
前記ゲルマニウム含有領域の上部のみをエッチングすることにより、水平プレートと、前記水平プレートの上方のフィンと、を含む前記ゲルマニウム含有領域の残部を逆Ｔ形に形成する工程と、
前記頂面上にゲート誘電体を形成し、前記フィンの上部を覆う工程と、
前記ゲート誘電体の上にゲート電極を形成する工程と、を含むことを特徴とする集積回路構造の製造方法。 - 前記ゲルマニウム含有領域のエッチング工程の後で、前記ゲート誘電体の形成工程の前に、
前記水平プレートを覆う誘電体層を形成し、前記フィンの上部が前記誘電体層により覆われない工程をさらに含むことを特徴とする請求項４に記載の集積回路構造の製造方法。 - 半導体基板と、
前記半導体基板の中に形成された第１の絶縁領域及び第２の絶縁領域と、
水平プレート及びフィンを有する逆Ｔ形のエピタキシャル領域と、
前記フィンの頂面及び側壁の上部に設けられたゲート誘電体と、
前記ゲート誘電体の上方に設けられたゲート電極と、を備え、
前記水平プレートは、前記第１の絶縁領域と前記第２の絶縁領域との間に隣接するように設けられ、前記水平プレートの底部が、前記半導体基板に接触するとともに前記第１の絶縁領域の底面より低くならないように形成され、
前記フィンは、前記水平プレートに隣接するように上方に設けられていることを特徴とする集積回路構造。 - 前記水平プレートは、シリコンゲルマニウムからなり、
前記フィンの上部は、純粋なゲルマニウムからなることを特徴とする請求項６に記載の集積回路構造。 - 前記水平プレートは、複数のゲルマニウム層と複数のシリコンゲルマニウム層とが交互に積層された超格子構造を含むことを特徴とする請求項６に記載の集積回路構造。
- 前記第１の絶縁領域及び前記第２の絶縁領域の頂面は、前記水平プレートの頂面と同じ高さの第１の部分を有することを特徴とする請求項６に記載の集積回路構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/345,332 | 2008-12-29 | ||
| US12/345,332 US8058692B2 (en) | 2008-12-29 | 2008-12-29 | Multiple-gate transistors with reverse T-shaped fins |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157723A JP2010157723A (ja) | 2010-07-15 |
| JP5199230B2 true JP5199230B2 (ja) | 2013-05-15 |
Family
ID=42283728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009291109A Active JP5199230B2 (ja) | 2008-12-29 | 2009-12-22 | 集積回路構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8058692B2 (ja) |
| JP (1) | JP5199230B2 (ja) |
| KR (1) | KR101125272B1 (ja) |
| CN (1) | CN101771046B (ja) |
| TW (1) | TWI388016B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8995452B2 (en) | 1992-08-27 | 2015-03-31 | Hitachi, Ltd. | Packet routing apparatus |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7964496B2 (en) | 2006-11-21 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schemes for forming barrier layers for copper in interconnect structures |
| US8816391B2 (en) * | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
| CN101853882B (zh) | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
| US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
| US9768305B2 (en) | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
| US8617976B2 (en) * | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
| US9245805B2 (en) * | 2009-09-24 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
| EP2315239A1 (en) * | 2009-10-23 | 2011-04-27 | Imec | A method of forming monocrystalline germanium or silicon germanium |
| US8455929B2 (en) * | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
| US20130020640A1 (en) * | 2011-07-18 | 2013-01-24 | Chen John Y | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same |
| US8815712B2 (en) * | 2011-12-28 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for epitaxial re-growth of semiconductor region |
| US8994002B2 (en) * | 2012-03-16 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET having superlattice stressor |
| US9368388B2 (en) | 2012-04-13 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for FinFETs |
| US9368596B2 (en) * | 2012-06-14 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a field effect transistor |
| US9748338B2 (en) * | 2012-06-29 | 2017-08-29 | Intel Corporation | Preventing isolation leakage in III-V devices |
| US9583398B2 (en) * | 2012-06-29 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having FinFETS with different fin profiles |
| US9728464B2 (en) | 2012-07-27 | 2017-08-08 | Intel Corporation | Self-aligned 3-D epitaxial structures for MOS device fabrication |
| US9362272B2 (en) | 2012-11-01 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral MOSFET |
| CN103915343B (zh) * | 2013-01-08 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| US9318606B2 (en) | 2013-01-14 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of fabricating same |
| US9147682B2 (en) | 2013-01-14 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin spacer protected source and drain regions in FinFETs |
| US8829606B1 (en) * | 2013-03-13 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ditches near semiconductor fins and methods for forming the same |
| CN104217946A (zh) * | 2013-05-30 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | FinFET的制备方法 |
| WO2014209398A1 (en) * | 2013-06-28 | 2014-12-31 | Intel Corporation | Making a defect free fin based device in lateral epitaxy overgrowth region |
| GB2530194B (en) | 2013-06-28 | 2019-12-04 | Intel Corp | Integrating VLSI-compatible fin structures with selective epitaxial growth and fabricating devices thereon |
| US10096474B2 (en) * | 2013-09-04 | 2018-10-09 | Intel Corporation | Methods and structures to prevent sidewall defects during selective epitaxy |
| KR102168969B1 (ko) * | 2014-02-28 | 2020-10-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10468528B2 (en) | 2014-04-16 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device with high-k metal gate stack |
| US9293375B2 (en) | 2014-04-24 | 2016-03-22 | International Business Machines Corporation | Selectively grown self-aligned fins for deep isolation integration |
| US9721955B2 (en) | 2014-04-25 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for SRAM FinFET device having an oxide feature |
| US9178067B1 (en) | 2014-04-25 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET device |
| US9224736B1 (en) | 2014-06-27 | 2015-12-29 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Structure and method for SRAM FinFET device |
| US9601377B2 (en) * | 2014-10-17 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET formation process and structure |
| US9564528B2 (en) | 2015-01-15 | 2017-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN106158632B (zh) * | 2015-03-26 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| TWI791199B (zh) * | 2015-05-11 | 2023-02-01 | 美商應用材料股份有限公司 | 水平環繞式閘極與鰭式場效電晶體元件的隔離 |
| US10573719B2 (en) * | 2015-05-11 | 2020-02-25 | Applied Materials, Inc. | Horizontal gate all around device isolation |
| US9799730B2 (en) | 2015-05-28 | 2017-10-24 | International Business Machines Corporation | FINFETs with high quality source/drain structures |
| JP2018073971A (ja) * | 2016-10-28 | 2018-05-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| RU2737136C2 (ru) * | 2017-07-13 | 2020-11-25 | Интел Корпорейшн | Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания |
| US10522662B1 (en) * | 2018-06-22 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with T-shaped fin and method for forming the same |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6706571B1 (en) | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| KR100487566B1 (ko) | 2003-07-23 | 2005-05-03 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 형성 방법 |
| US7172943B2 (en) | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| US7198995B2 (en) | 2003-12-12 | 2007-04-03 | International Business Machines Corporation | Strained finFETs and method of manufacture |
| KR100513405B1 (ko) | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
| US7250645B1 (en) | 2004-01-22 | 2007-07-31 | Advanced Micro Devices, Inc. | Reversed T-shaped FinFET |
| KR20050087541A (ko) * | 2004-02-27 | 2005-08-31 | 삼성전자주식회사 | 핀형 전계 효과 트랜지스터 및 이의 제조 방법 |
| US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| KR20060005041A (ko) * | 2004-07-12 | 2006-01-17 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터의 제조방법 |
| US7807523B2 (en) | 2005-07-01 | 2010-10-05 | Synopsys, Inc. | Sequential selective epitaxial growth |
| US7247887B2 (en) | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
| US7265008B2 (en) | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
| US7190050B2 (en) | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
| US7508031B2 (en) | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
| US7605449B2 (en) | 2005-07-01 | 2009-10-20 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material |
| US8466490B2 (en) | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
| WO2007046150A1 (ja) * | 2005-10-21 | 2007-04-26 | Fujitsu Limited | フィン型半導体装置及びその製造方法 |
| JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7462916B2 (en) * | 2006-07-19 | 2008-12-09 | International Business Machines Corporation | Semiconductor devices having torsional stresses |
| US7939862B2 (en) | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
| US7550773B2 (en) * | 2007-06-27 | 2009-06-23 | International Business Machines Corporation | FinFET with top body contact |
| JP4884402B2 (ja) * | 2008-01-10 | 2012-02-29 | アラクサラネットワークス株式会社 | 中継装置とその制御方法 |
| JP5159413B2 (ja) | 2008-04-24 | 2013-03-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2008
- 2008-12-29 US US12/345,332 patent/US8058692B2/en active Active
-
2009
- 2009-05-20 CN CN200910142994XA patent/CN101771046B/zh active Active
- 2009-10-26 TW TW098136229A patent/TWI388016B/zh active
- 2009-12-22 JP JP2009291109A patent/JP5199230B2/ja active Active
- 2009-12-29 KR KR1020090133172A patent/KR101125272B1/ko active IP Right Grant
-
2011
- 2011-11-11 US US13/294,526 patent/US8455321B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8995452B2 (en) | 1992-08-27 | 2015-03-31 | Hitachi, Ltd. | Packet routing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101771046A (zh) | 2010-07-07 |
| JP2010157723A (ja) | 2010-07-15 |
| US20100163842A1 (en) | 2010-07-01 |
| KR20100080449A (ko) | 2010-07-08 |
| US8058692B2 (en) | 2011-11-15 |
| US20120058628A1 (en) | 2012-03-08 |
| KR101125272B1 (ko) | 2012-03-21 |
| US8455321B2 (en) | 2013-06-04 |
| TWI388016B (zh) | 2013-03-01 |
| TW201025460A (en) | 2010-07-01 |
| CN101771046B (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5199230B2 (ja) | 集積回路構造及びその製造方法 | |
| TWI466293B (zh) | 具有金屬閘極堆疊之積體電路與其形成方法 | |
| US20220302113A1 (en) | Method and structure for finfet devices | |
| TWI570915B (zh) | 半導體裝置以及製造鰭式場效電晶體裝置的方法 | |
| KR101229709B1 (ko) | 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역 | |
| US9640441B2 (en) | Voids in STI regions for forming bulk FinFETs | |
| TWI505402B (zh) | 在塊體半導體材料上形成隔離鰭結構的方法 | |
| US20180040720A1 (en) | FINFET Structure and Method for Fabricating the Same | |
| US8497198B2 (en) | Semiconductor process | |
| TWI724207B (zh) | 半導體裝置及其製程 | |
| JP2005072582A (ja) | 均一なチャネル厚さと分離ゲートを有するひずみチャネルＦｉｎＦＥＴ | |
| US9859276B2 (en) | FinFET semiconductor device having fins with stronger structural strength | |
| US8932936B2 (en) | Method of forming a FinFET device | |
| JP2007173789A (ja) | 突起型トランジスタ製造方法 | |
| JP2013077822A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| KR20190002273A (ko) | FinFET을 위한 하이브리드 방위를 갖는 집적 회로 구조물 및 방법 | |
| US9859147B2 (en) | Fin structure cutting process | |
| US7858489B2 (en) | Method for manufacturing semiconductor device capable of increasing current drivability of PMOS transistor | |
| CN106856189B (zh) | 浅沟槽隔离结构及其形成方法 | |
| US10446463B2 (en) | Semiconductor structures and fabrication methods thereof | |
| CN108807179B (zh) | 半导体结构及其形成方法 | |
| CN117672856A (zh) | 半导体结构的形成方法 | |
| JP2007042877A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5199230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |