CN101771046A - 具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法 - Google Patents

具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法 Download PDF

Info

Publication number
CN101771046A
CN101771046A CN200910142994A CN200910142994A CN101771046A CN 101771046 A CN101771046 A CN 101771046A CN 200910142994 A CN200910142994 A CN 200910142994A CN 200910142994 A CN200910142994 A CN 200910142994A CN 101771046 A CN101771046 A CN 101771046A
Authority
CN
China
Prior art keywords
insulation layer
horizontal plate
germanic
integrated circuit
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910142994A
Other languages
English (en)
Other versions
CN101771046B (zh
Inventor
赖理学
林俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101771046A publication Critical patent/CN101771046A/zh
Application granted granted Critical
Publication of CN101771046B publication Critical patent/CN101771046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是有关于一种具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法，该方法包括以下步骤：提供一半导体基材；形成一第一绝缘区以及一第二绝缘区于该半导体基材中，且彼此相对；形成一具有一倒T形的磊晶半导体区，且包括：一水平盘，包括一底部，介于并邻接该第一绝缘区与该第二绝缘区，其中该水平盘的一底表面接触于该半导体基材；以及一鳍片，邻接该水平盘并在其上方；形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部；以及形成一栅极电极于该栅极介电体的上方。本发明还提供了一种具有倒T形鳍片多重栅晶体管的集成电路结构。因此本发明最终的鳍片场效应晶体管可以具有高驱动电流。

Description

具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法
技术领域
本发明涉及一种半导体元件，特别是涉及一种具有含锗鳍片的鳍片场效应晶体管(Fin field-effect transistors，FinFET)的结构及形成该结构的方法。
背景技术
鳍片场效应晶体管，因为具有较高的驱动电流以及较低的晶片面积使用率，使其成为小型集成电路(例如，22nm技术以及小于22nm的技术)中愈来愈受瞩目的元件。为了更进一步改善鳍片场效应晶体管的驱动电流，可将具有高电子迁移率及空穴迁移率的半导体材料应用在鳍片场效应晶体管结构中。
锗为一般现有习知的半导体材料。锗的电子迁移率及空穴迁移率远大于硅，因此使得锗成为可用来制造集成电路的一种好材料。然而，在过去，硅受到较大的欢迎，因为硅的氧化物(氧化硅)马上可以用在金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管的栅极介电体中。晶体管的栅极介电体可以很容易地藉由加热氧化硅基材而形成。反之，锗的氧化物是水溶性的，因此不适合用来制造栅极介电体。
随着高k值介电材料被应用在MOS晶体管的栅极介电体中，氧化硅所能提供的便利性不再具有优势，因此锗再度被考虑使用在集成电路中。最近锗的研究集中于锗纳米导线，且报导指出已有人将此用在鳍片场效应晶体管中。
半导体工业面临的一项挑战是很难形成具有高锗浓度的锗膜或纯锗膜。特别是，形成具有低缺陷密度及适当厚度的高浓度锗膜是很困难的，而这样的锗膜对于形成鳍片场效应晶体管是必须的。先前的研究已经透露当由一层毯覆式硅晶圆磊晶生长硅锗膜时，由于晶格常数不匹配的因素，硅锗膜的关键厚度会随着硅锗膜中锗的百分比的增加而下降，其中的关键厚度是指硅锗膜能达成但不衍生过量缺陷的最大厚度。例如，当在毯覆式硅晶圆上生长硅锗膜时，具有20％锗的硅锗膜的关键厚度大约是10nm至20nm，这样的厚度仍不足以形成鳍片场效应晶体管。更糟的是，当锗百分比提高至40、60、80％时，关键厚度分别下降至大约6-8nm、4-5nm、及2-3nm。因此，在毯覆式硅晶圆上形成锗膜是不太可能达成形成鳍片场效应晶体管的目的。
由此可见，上述现有的鳍片场效应晶体管结构及方法在产品结构、制造方法及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的鳍片场效应晶体管结构及方法存在的缺陷，而提供一种新的具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法，所要解决的技术问题是使其可以具有较高的锗百分率以及可以降低硅锗膜中缺陷，进而具高驱动电流，并可以降低缺陷密度及提高硅锗膜的厚度与浓度，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，该方法包括以下步骤：提供一半导体基材；形成一第一绝缘区以及一第二绝缘区于该半导体基材中，且彼此相对；形成一具有一倒T形的磊晶半导体区，且包括：一水平盘，包括一底部，介于并邻接该第一绝缘区与该第二绝缘区，其中该水平盘的一底表面接触于该半导体基材；及一鳍片，邻接该水平盘并在其上方；形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部；以及形成一栅极电极于该栅极介电体的上方。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其中所述的形成一具有一倒T形的磊晶半导体区的步骤包括：磊晶成长一第一含锗区，接触该半导体基材并在其上；以及磊晶成长一第二含锗区，其组成不同于该第一含锗区并在该第一含锗区之上。前述的形成一集成电路结构的方法，其中所述的第一含锗区是由硅锗所形成，且其中该第二含锗区是由本质上纯锗所形成。
前述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其中所述的第一含锗区包括一超晶格结构，该超晶格结构包含有交替配置的锗层与硅锗层，且其中该第二含锗区是由本质上纯锗所形成。
前述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其中所述的形成一具有一倒T形的磊晶半导体区的步骤包括：蚀刻介于该第一绝缘区与该第二绝缘区之间的该半导体基材的一部分以形成一凹部，其中该凹部具有一底部，该底部不低于该第一绝缘区的一底表面，且低于该第一绝缘区的一上表面，且其中该第一绝缘区的一第一侧壁以及面对该第一侧壁的该第二绝缘区的一第二侧壁是露出的；磊晶成长一含锗物质于该凹部中；以及图案化该含锗物质的一上部以形成该鳍片，其中该含锗物质的下部不被蚀刻而形成该水平盘。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，该方法包括以下步骤：提供一半导体基材；形成一第一浅渠沟隔离区及一第二浅渠沟隔离区于该半导体基材中，其中该半导体基材包括一部分，其是水平地介于并邻接该第一浅渠沟隔离区及该第二浅渠沟隔离区；蚀刻该半导体基材的该部分以形成一凹部，其中该凹部具有一底部是低于该第一浅渠沟隔离区的一上表面且不低于该第一浅渠沟隔离区的一底表面，且其中该第一浅渠沟隔离区及该第二浅渠沟隔离区的侧壁是经由该凹部而露出；在该凹部中磊晶成长一含锗区域；仅蚀刻该含锗区域的一上部，而使该含锗区域的剩余部具有一倒T形，其包括一水平盘及位于该水平盘上方的一鳍片；在一上表面上形成一栅极介电体，且至少覆盖该鳍片侧壁的顶部；以及在该栅极介电体上方形成一栅极电极。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，更包括在该蚀刻该含锗区域的步骤后，且在该形成该栅极介电体的步骤前，形成一介电层覆盖该水平盘，其中该鳍片的一顶部并未被该介电层覆盖。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种具有倒T形鳍片多重栅晶体管的集成电路结构，其包括：一半导体基材；一第一绝缘区以及一第二绝缘区，位于该半导体基材中；一具有倒T形的磊晶区，且包括：一水平盘，介于并邻接该第一绝缘区及该第二绝缘区，其中该水平盘的一底部接触该半导体基材，且其中该底部不低于该第一绝缘区的一底表面；及一鳍片，邻接该水平盘并在该水平盘上方；一栅极介电体，在该鳍片的一上表面及至少该鳍片的顶部侧壁上；以及一栅极电极，在该栅极介电体上方。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，其中所述的水平盘包括硅锗，且其中该鳍片的一顶部是由本质上纯锗所形成。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，其中所述的水平盘包括一超晶格结构，该超晶格结构包括多数的锗层以及多数的硅锗层并以一交替配置模式堆叠。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，其中所述的第一绝缘区及该第二绝缘区的上表面包括第一部分，与该水平盘的一上表面齐平。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，更包括有一第三绝缘区在该半导体基材中，且与该第一绝缘区及该第二绝缘区分离，其中该第三绝缘区包括一底表面大致上齐平于该第一绝缘区的一底表面，以及一上表面高于该水平盘的该上表面。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，其中所述的第一绝缘区及该第二绝缘区的上表面更包括有高于该第一部分的第二部分，且其中该第二部分是较该第一部分更远离该水平盘。
前述的具有倒T形鳍片多重栅晶体管的集成电路结构，更包括有一介电层，在该水平盘、该第一绝缘区以及该第二绝缘区上方，其中该鳍片的一顶部未被该介电层覆盖。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种具有倒T形鳍片多重栅晶体管的集成电路结构，其包括：一半导体基材；一第一浅渠沟隔离区及一第二浅渠沟隔离区，位于该半导体基材中；一具有倒T形的含锗区域，且包括：一水平盘，介于并邻接该第一浅渠沟隔离区及该第二浅渠沟隔离区，其中该水平盘的一底部接触该半导体基材，且不低于该第一浅渠沟隔离区的一底表面；及一鳍片，邻接该水平盘并在该水平盘上方；一栅极介电体，在该鳍片的一上表面及侧壁的顶部上；以及一栅极电极，在该栅极介电体上方。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种形成一集成电路结构的方法中，包括形成一第一绝缘区以及一第二绝缘区于一半导体基材中，且彼此相对。然后形成一具有倒T形的磊晶半导体区。该磊晶半导体区包括有一水平盘，其包含有一底部介于并邻接该第一绝缘区与该第二绝缘区；以及一鳍片，邻接该水平盘并在其上方。该水平盘的底部接触该半导体基材。本方法更包括有形成一栅极介电体于该鳍片的一上表面以及至少该鳍片的侧壁的顶部，以及形成一栅极电极于该栅极介电体的上方。同时也揭露其他的实施例。
借由上述技术方案，本发明具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法至少具有下列优点及有益效果：本发明的鳍片场效应晶体管具高驱动电流，这是因为最终的鳍片场效应晶体管可以具有较高的锗百分率以及可以降低硅锗膜中缺陷。再者，利用成长硅锗膜于较为宽松的浅渠沟隔离区(relaxed STI pitch)，可以降低缺陷密度及提高硅锗膜的厚度与浓度，其中浅渠沟隔离区是用来形成含硅锗鳍片。
综上所述，本发明是有关于一种具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法。该方法包括：形成一第一绝缘区以及一第二绝缘区于一半导体基材中，且彼此相对；以及形成一具有倒T形的磊晶半导体区。该磊晶半导体区包括有一水平盘，其包含有一底部介于并邻接该第一绝缘区与该第二绝缘区；以及一鳍片，邻接该水平盘并在其上方。该水平盘的底部接触该半导体基材。本方法更包括有形成一栅极介电体于该鳍片的一上表面以及至少该鳍片的侧壁的顶部；以及形成一栅极电极于该栅极介电体的上方。本发明还提供了一种具有倒T形鳍片多重栅晶体管的集成电路结构。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1至图12是形成本发明较佳实施例的中间阶段的剖面图。
20：硅基材            22，221，222：浅渠沟隔离区
24：凹部              26：遮罩
28：底表面            30：底部
32：含锗区域          321：下部
322：上部             331：SiGe层
332：锗层             34：虚线
36：硬遮罩            39：部
40：鳍片              42：水平盘
43：侧壁              44：介电质
46：栅极介电体        47：上表面
48：栅极电极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有倒T形鳍片的多重栅晶体管的集成电路结构及形成方法其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
本发明提供了一集成电路制造过程，包括形成倒T形锗区域，其可用来形成鳍片场效应晶体管(Fin FET)(又称为一种多重栅晶体管)。制造本发明一较佳实施例的中间步骤也被详细说明。讨论数个实施例的变化型态。在本发明所有各式观点及示例性实施例中，相同元件即指定以相同的元件号码表示。
请参阅图1所示，提供半导体基材20。在一实施例中，半导体基材20为一种包括本质上为纯硅的块硅基材(下文中，是指硅基材20)，虽然也可以使用其他的导体材料。浅渠沟隔离(shallow trench isolation，STI)区域22(标示为221及222，又称为隔离区域)形成在硅基材20中。形成浅渠沟隔离区22的工艺是现有习知的技术，在此不再重述。介于相邻浅渠沟隔离区221间的空间S可小于约100μm，虽然此值也可以更大。然而，本领域技术人员可以理解，所有叙述的尺寸只是举例而已，将会视所使用技术不同而有所变化。
请参阅图2所示，蚀刻介于浅渠沟隔离区221间的硅基材20的一部分而形成凹部24。当进行蚀刻时，硅基材的其他部分可以使用遮罩26而遮蔽，蚀刻过程对浅渠沟隔离区221及硅基材具有高度的选择比(selectivity)。在一实施例中，凹部24的底表面28高于浅渠沟隔离区22的底部30。在另一实施例中，底表面28大致上与底部30在同一平面，如虚线所示。然而，凹部24的底表面28可以不低于底部30。
接着，如图3所示，含锗区域32是磊晶地成长于凹部24中。含锗区域32可以包括硅锗，其可表示为Si1-xGex，其中x是锗的原子百分比，且可以在大于0至等于或小于1的范围。在一实施例中，含锗区域32包括本质上纯锗(即x等于1)。
在一实施例中，含锗区域32包括下部321以及具有不同锗百分率的上部322，其中上部322可以比下部321具有较大的锗百分率。在这个例子中，锗是以大致上纯质的锗形成上部322。更进一步，具有较低锗百分率的下部321可以作为具有较高百分率的上部的缓冲层。在另一实施例中，含锗区域32可包括一锗百分率渐渐地且连续地由低到高的区域。在另一实施例中，上部322可以包括本质上纯锗，而下部321可以包括一超晶格结构(super-latticestructure)，其中包含有多层SiGe层331以及多层本质上纯锗层332，其以交替模式一层接着一层排列。在另一实施例中，含锗区域32整体均为超晶格结构.。
含锗区域32可以成长至一高过浅渠沟隔离区22上表面的高度，随后以化学机械研磨使浅渠沟隔离区22的上表面平整。在另一实施例中，并不进行化学机械研磨。一典型未研磨的含锗区域32的上表面如虚线34所示。
较佳是，相比较于由毯覆式晶圆上磊晶生长含锗膜来说，藉由在介于浅渠沟隔离区221之间成长含锗区域32，可大幅降低缺陷(位置错乱)的数目，有时差异在102(two orders)或更多。再者，浅渠沟隔离区221间的空间S可以大到两百纳米，而各别的含锗层的关键厚度仍然大于100nm或明显更多。因此，浅渠沟隔离区221已经释放出间距而不造成含锗层的关键厚度太薄。这样大的关键厚度对于形成鳍片场效应晶体管是足够的。同时，在较大空间S的浅渠沟隔离区221间成长(硅)锗层，可将缺陷(位置错乱)抑制于含锗区域32的下部，使得上部及表面达到近乎无缺陷的区域。
请参阅图4所示，形成硬遮罩36(或光阻)，例如可使用氮化硅。硬遮罩36包括有一直接覆盖在含锗区域32上的部分。在一实施例中，硬遮罩36可以包括覆盖露出的基材20以及STI区域222的部分，所以在随后的浅渠沟隔离区221的蚀刻中，硅基材20的某些部分并未被蚀刻。或者，只有含锗区域32中的形成鳍片的部分被覆盖，但露出此晶圆的所有其他部分，包括所有浅渠沟隔离区221及222。
图5绘示含锗区域32以及浅渠沟隔离区221。可以进行干蚀刻并使用一蚀刻剂攻击浅渠沟隔离区22以及含锗区域32，由于较差的蚀刻选择比，使上述两者都产生凹部。凹部39的底部是高过含锗区域32的底表面28。在所形成的结构中，含锗区域32的剩余部分具有一倒T形(在剖面示图中)，其包括有一垂直部分(是指含锗的鳍片40)以及水平盘42。在此实施例中，其中含锗区域32包括大致上为纯质的锗的上部322，且下部321包括硅锗或一超晶格结构，凹部39的底部是大致上与下部321的上表面齐平或较低，所以鳍片40是由本质上纯锗所组成。因此，硅锗部分或超晶格结构可以在水平盘42中。或者，水平盘42可以包括本质上纯锗。在他实施例中，鳍片40及水平盘42两者都由硅锗所形成。
接着，如图6所示，凹部39填满介电质44，例如以低于大气压的化学气相沉积(sub-atmospheric chemical vapor deposition，SA-CVD)所形成的氧化硅。在其他实施例中，介电质44是由高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，HDP-CVD)或旋涂式玻璃(spin on glass，SOG)所形成的。然后进行化学机械研磨使晶圆表面平整，并且移除过多的介电质44。在化学机械研磨过程中，可以使用硬遮罩36做为化学机械研磨的停止层。
请参阅图7介电质44是凹陷的。可以留下一层介电质44不移除，所以水平盘42被剩余的介电质44所覆盖。只有站在介电质44上的鳍片的顶部40，被用来形成鳍片场效应晶体管。图8绘示鳍片场效应晶体管的栅极介电体46以及栅极电极48。栅极介电体46以及栅极电极48的材料及形成的细节是现有习知的技术，在此不再重述。较佳是，藉由以一介电质覆盖水平盘42，可以降低最终鳍片场效应晶体管的漏电流。
在另一实施例中，在形成图4所示的结构之后，与原本蚀刻浅渠沟隔离区221以及含锗区域32不同的是，只有蚀刻含锗区域32，浅渠沟隔离区22则未被蚀刻，如图9所示。所造成的凹部39的深度可以高于下部321与上部322(未图示)的介面，所以鳍片40是由大致上纯锗所构成，但它可以是在含锗区域32的底表面28之上的任何位置。如现有习知技术所知，藉由使用大致上为纯锗而形成鳍片场效应晶体管的鳍片，可以改善电子迁移率以及空穴迁移率而得到较高的驱动电流。接着，如图10所示，移除硬遮罩36，然后形成栅极介电体46以及栅极电极48。
图11及图12绘示了本发明另一实施例。此实施例的起始结构是基本上与图9的结构相同，其中是含锗层32被蚀刻，但是浅渠沟隔离区22并未被蚀刻。接着，如图11所示，进行例如干蚀刻的蚀刻，而使浅渠沟隔离区221上表面的至少一部分凹陷至低于水平盘42上表面的程度。因此，水平盘42的侧壁43的一部分被暴露出。在一实施例中，凹部的浅渠沟隔离区221的上表面47是高于水平盘42的底表面28，所以水平盘42与位于下方的基材20之间的介面区域并没有暴露出来。因此，在最终的多栅极场效应晶体管中，此可能具有高错位浓度的介面区域，将不会作为通道区域的一部分。
在图12中，硬遮罩36被移除，并且形成多栅极场效应晶体管的其他部分(其包括栅极介电体46以及栅极电极48)。
在以上讨论的实施例中，含锗物质是作为高迁移率材料的例子。然而，本发明的实施例所提供的教示是可以应用在形成其他高迁移率半导体材料上，例如III族/V族化合物的半导体材料(现有习知的III-V族化合物半导体材料)，例如氮化镓，及砷化镓等。因此，如图8、图10及图12所示的最终多栅极场效应晶体管是可以包括有III-V族化合物半导体鳍片为其通道。
本发明的实施例具有许多进步的特征。藉由含锗区域磊晶成长在浅渠沟隔离区之间，厚的具有高锗浓度的锗可以被形成而不会造成错位浓度的增加。可以因此形成鳍片场效应晶体管装置。再者，藉由形成倒T形的含锗区域，鳍片场效应晶体管可以由具有释放间距的浅渠沟隔离区开始，且没有需要将浅渠沟隔离区紧紧配置在一起去满足鳍片场效应晶体管的要求。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (15)

1.一种形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于该方法包括以下步骤：
提供一半导体基材；
形成一第一绝缘区以及一第二绝缘区于该半导体基材中，且彼此相对；
形成一具有一倒T形的磊晶半导体区，且包括：
一水平盘，包括一底部，介于并邻接该第一绝缘区与该第二绝缘区，其中该水平盘的一底表面接触于该半导体基材；及
一鳍片，邻接该水平盘并在其上方；
形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部；以及
形成一栅极电极于该栅极介电体的上方。
2.根据权利要求1所述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于其中所述的形成一具有一倒T形的磊晶半导体区的步骤包括：
磊晶成长一第一含锗区，接触该半导体基材并在其上；以及
磊晶成长一第二含锗区，其组成不同于该第一含锗区并在该第一含锗区之上。
3.根据权利要求2所述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于其中所述的第一含锗区是由硅锗所形成，且其中该第二含锗区是由本质上纯锗所形成。
4.根据权利要求2所述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于其中所述的第一含锗区包括一超晶格结构，该超晶格结构包含有交替配置的锗层与硅锗层，且其中该第二含锗区是由本质上纯锗所形成。
5.根据权利要求1所述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于其中所述的形成一具有一倒T形的磊晶半导体区的步骤包括：
蚀刻介于该第一绝缘区与该第二绝缘区之间的该半导体基材的一部分以形成一凹部，其中该凹部具有一底部，该底部不低于该第一绝缘区的一底表面，且低于该第一绝缘区的一上表面，且其中该第一绝缘区的一第一侧壁以及面对该第一侧壁的该第二绝缘区的一第二侧壁是露出的；
磊晶成长一含锗物质于该凹部中；以及
图案化该含锗物质的一上部以形成该鳍片，其中该含锗物质的下部不被蚀刻而形成该水平盘。
6.一种形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于该方法包括以下步骤：
提供一半导体基材；
形成一第一浅渠沟隔离区及一第二浅渠沟隔离区于该半导体基材中，其中该半导体基材包括一部分，其是水平地介于并邻接该第一浅渠沟隔离区及该第二浅渠沟隔离区；
蚀刻该半导体基材的该部分以形成一凹部，其中该凹部具有一底部是低于该第一浅渠沟隔离区的一上表面且不低于该第一浅渠沟隔离区的一底表面，且其中该第一浅渠沟隔离区及该第二浅渠沟隔离区的侧壁是经由该凹部而露出；
在该凹部中磊晶成长一含锗区域；
仅蚀刻该含锗区域的一上部，而使该含锗区域的剩余部具有一倒T形，其包括一水平盘及位于该水平盘上方的一鳍片；
在一上表面上形成一栅极介电体，且至少覆盖该鳍片侧壁的顶部；以及
在该栅极介电体上方形成一栅极电极。
7.根据权利要求6所述的形成具有倒T形鳍片多重栅晶体管的集成电路结构的方法，其特征在于更包括在该蚀刻该含锗区域的步骤后，且在该形成该栅极介电体的步骤前，形成一介电层覆盖该水平盘，其中该鳍片的一顶部并未被该介电层覆盖。
8.一种具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其包括：
一半导体基材；
一第一绝缘区以及一第二绝缘区，位于该半导体基材中；
一具有倒T形的磊晶区，且包括：
一水平盘，介于并邻接该第一绝缘区及该第二绝缘区，其中该水平盘的一底部接触该半导体基材，且其中该底部不低于该第一绝缘区的一底表面；及
一鳍片，邻接该水平盘并在该水平盘上方；
一栅极介电体，在该鳍片的一上表面及至少该鳍片的顶部侧壁上；以及
一栅极电极，在该栅极介电体上方。
9.根据权利要求8所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其中所述的水平盘包括硅锗，且其中该鳍片的一顶部是由本质上纯锗所形成。
10.根据权利要求8所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其中所述的水平盘包括一超晶格结构，该超晶格结构包括多数的锗层以及多数的硅锗层并以一交替配置模式堆叠。
11.根据权利要求8所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其中所述的第一绝缘区及该第二绝缘区的上表面包括第一部分，与该水平盘的一上表面齐平。
12.根据权利要求11所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于更包括有一第三绝缘区在该半导体基材中，且与该第一绝缘区及该第二绝缘区分离，其中该第三绝缘区包括一底表面大致上齐平于该第一绝缘区的一底表面，以及一上表面高于该水平盘的该上表面。
13.根据权利要求11所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其中所述的第一绝缘区及该第二绝缘区的上表面更包括有高于该第一部分的第二部分，且其中该第二部分是较该第一部分更远离该水平盘。
14.根据权利要求11所述的具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于更包括有一介电层，在该水平盘、该第一绝缘区以及该第二绝缘区上方，其中该鳍片的一顶部未被该介电层覆盖。
15.一种具有倒T形鳍片多重栅晶体管的集成电路结构，其特征在于其包括：
一半导体基材；
一第一浅渠沟隔离区及一第二浅渠沟隔离区，位于该半导体基材中；
一具有倒T形的含锗区域，且包括：
一水平盘，介于并邻接该第一浅渠沟隔离区及该第二浅渠沟隔离区，其中该水平盘的一底部接触该半导体基材，且不低于该第一浅渠沟隔离区的一底表面；及
一鳍片，邻接该水平盘并在该水平盘上方；
一栅极介电体，在该鳍片的一上表面及侧壁的顶部上；以及
一栅极电极，在该栅极介电体上方。
CN200910142994XA 2008-12-29 2009-05-20 具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法 Active CN101771046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,332 2008-12-29
US12/345,332 US8058692B2 (en) 2008-12-29 2008-12-29 Multiple-gate transistors with reverse T-shaped fins

Publications (2)

Publication Number Publication Date
CN101771046A true CN101771046A (zh) 2010-07-07
CN101771046B CN101771046B (zh) 2012-04-11

Family

ID=42283728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910142994XA Active CN101771046B (zh) 2008-12-29 2009-05-20 具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法

Country Status (5)

Country Link
US (2) US8058692B2 (zh)
JP (1) JP5199230B2 (zh)
KR (1) KR101125272B1 (zh)
CN (1) CN101771046B (zh)
TW (1) TWI388016B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311297A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 具有超晶格应激源的FinFET
CN103915343A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104051526A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 紧邻半导体鳍的沟渠及其形成方法
CN104217946A (zh) * 2013-05-30 2014-12-17 中芯国际集成电路制造(上海)有限公司 FinFET的制备方法
CN105474370A (zh) * 2013-06-28 2016-04-06 英特尔公司 在横向外延过生长区域中形成基于无缺陷鳍的器件
CN107240545A (zh) * 2011-12-28 2017-10-10 台湾积体电路制造股份有限公司 用于半导体再生长的方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4481517B2 (ja) 2001-03-19 2010-06-16 株式会社日立製作所 インターネットワーク装置及びインターネットワーク方法
US7964496B2 (en) 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
EP2315239A1 (en) * 2009-10-23 2011-04-27 Imec A method of forming monocrystalline germanium or silicon germanium
US8455929B2 (en) * 2010-06-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of III-V based devices on semiconductor substrates
US20130020640A1 (en) * 2011-07-18 2013-01-24 Chen John Y Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same
US9368388B2 (en) * 2012-04-13 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for FinFETs
US9368596B2 (en) * 2012-06-14 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a field effect transistor
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US9748338B2 (en) * 2012-06-29 2017-08-29 Intel Corporation Preventing isolation leakage in III-V devices
US9728464B2 (en) 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US9362272B2 (en) * 2012-11-01 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral MOSFET
US9147682B2 (en) 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US9318606B2 (en) * 2013-01-14 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of fabricating same
DE112013007039B4 (de) * 2013-06-28 2023-11-02 Intel Corporation Das Integrieren VLSI-kompatibler Rippen-Strukturen mit selektivem Epitaxialwachstum und das Fertigen von Vorrichtungen darauf
US10096474B2 (en) * 2013-09-04 2018-10-09 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
KR102168969B1 (ko) * 2014-02-28 2020-10-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10468528B2 (en) 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9293375B2 (en) 2014-04-24 2016-03-22 International Business Machines Corporation Selectively grown self-aligned fins for deep isolation integration
US9178067B1 (en) 2014-04-25 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9721955B2 (en) 2014-04-25 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device having an oxide feature
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9601377B2 (en) * 2014-10-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET formation process and structure
US9564528B2 (en) 2015-01-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106158632B (zh) * 2015-03-26 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10573719B2 (en) * 2015-05-11 2020-02-25 Applied Materials, Inc. Horizontal gate all around device isolation
TWI826223B (zh) * 2015-05-11 2023-12-11 美商應用材料股份有限公司 水平環繞式閘極與鰭式場效電晶體元件的隔離
US9799730B2 (en) 2015-05-28 2017-10-24 International Business Machines Corporation FINFETs with high quality source/drain structures
JP2018073971A (ja) * 2016-10-28 2018-05-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
RU2737136C2 (ru) * 2017-07-13 2020-11-25 Интел Корпорейшн Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания
US10522662B1 (en) * 2018-06-22 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with T-shaped fin and method for forming the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) * 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
KR100487566B1 (ko) 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
US7172943B2 (en) 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US7198995B2 (en) * 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
KR100513405B1 (ko) * 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7250645B1 (en) 2004-01-22 2007-07-31 Advanced Micro Devices, Inc. Reversed T-shaped FinFET
KR20050087541A (ko) * 2004-02-27 2005-08-31 삼성전자주식회사 핀형 전계 효과 트랜지스터 및 이의 제조 방법
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR20060005041A (ko) * 2004-07-12 2006-01-17 삼성전자주식회사 핀 전계 효과 트랜지스터의 제조방법
US8466490B2 (en) * 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7247887B2 (en) * 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7265008B2 (en) * 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7605449B2 (en) * 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7508031B2 (en) * 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
JP5167816B2 (ja) * 2005-10-21 2013-03-21 富士通株式会社 フィン型半導体装置及びその製造方法
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
US7462916B2 (en) * 2006-07-19 2008-12-09 International Business Machines Corporation Semiconductor devices having torsional stresses
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
JP4884402B2 (ja) * 2008-01-10 2012-02-29 アラクサラネットワークス株式会社 中継装置とその制御方法
JP5159413B2 (ja) 2008-04-24 2013-03-06 株式会社東芝 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240545A (zh) * 2011-12-28 2017-10-10 台湾积体电路制造股份有限公司 用于半导体再生长的方法
CN103311297A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 具有超晶格应激源的FinFET
CN103311297B (zh) * 2012-03-16 2015-12-09 台湾积体电路制造股份有限公司 具有超晶格应激源的FinFET
CN103915343A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103915343B (zh) * 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104051526A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 紧邻半导体鳍的沟渠及其形成方法
CN104051526B (zh) * 2013-03-13 2017-05-03 台湾积体电路制造股份有限公司 紧邻半导体鳍的沟渠及其形成方法
CN104217946A (zh) * 2013-05-30 2014-12-17 中芯国际集成电路制造(上海)有限公司 FinFET的制备方法
CN105474370A (zh) * 2013-06-28 2016-04-06 英特尔公司 在横向外延过生长区域中形成基于无缺陷鳍的器件
CN105474370B (zh) * 2013-06-28 2019-02-22 英特尔公司 在横向外延过生长区域中形成基于无缺陷鳍的器件
US10475706B2 (en) 2013-06-28 2019-11-12 Intel Corporation Making a defect free fin based device in lateral epitaxy overgrowth region

Also Published As

Publication number Publication date
TW201025460A (en) 2010-07-01
KR101125272B1 (ko) 2012-03-21
TWI388016B (zh) 2013-03-01
US8455321B2 (en) 2013-06-04
KR20100080449A (ko) 2010-07-08
JP2010157723A (ja) 2010-07-15
US20120058628A1 (en) 2012-03-08
US8058692B2 (en) 2011-11-15
US20100163842A1 (en) 2010-07-01
CN101771046B (zh) 2012-04-11
JP5199230B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
CN101771046B (zh) 具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法
TWI628797B (zh) 將應變誘導緩衝器轉換為電絕緣體之技術
US8703565B2 (en) Bottom-notched SiGe FinFET formation using condensation
US7247912B2 (en) Structures and methods for making strained MOSFETs
US8378414B2 (en) Low leakage FINFETs
US20070132034A1 (en) Isolation body for semiconductor devices and method to form the same
TWI552348B (zh) 半導體裝置及其製作方法
US9620507B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN1794442A (zh) 半导体结构及其制造方法
US8889502B2 (en) Finlike structures and methods of making same
TWI708372B (zh) 半導體記憶體結構及其製備方法
US8389391B2 (en) Triple-gate transistor with reverse shallow trench isolation
WO2004077509A2 (en) SHALLOW TRENCH ISOLATION STRUCTURE FOR STRAINED Si ON SiGe
US9412833B2 (en) Narrow semiconductor trench structure
CN107230701A (zh) 半导体器件及其制造方法
US10734382B2 (en) Method for manufacturing a semiconductor structure including a very narrow aspect ratio trapping trench structure
CN102468215B (zh) 沟槽隔离结构及其形成方法
US9099570B2 (en) Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices
CN104217948B (zh) 半导体制造方法
WO2023108784A1 (zh) 一种半导体器件及其制造方法
US11908922B2 (en) Heterogeneous semiconductor device substrates with high quality epitaxy
CN105590961B (zh) 一种finfet结构及其制造方法
CN100565880C (zh) 场效应晶体管、特别是垂直场效应晶体管、存储单元和制作方法
CN106558613A (zh) 一种n型鳍式场效应晶体管及制造方法
CN105679672A (zh) 鳍式场效应晶体管、鳍及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant