CN110797261B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110797261B CN110797261B CN201810861886.7A CN201810861886A CN110797261B CN 110797261 B CN110797261 B CN 110797261B CN 201810861886 A CN201810861886 A CN 201810861886A CN 110797261 B CN110797261 B CN 110797261B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- gate
- forming
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 224
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000010410 layer Substances 0.000 claims abstract description 538
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 132
- 238000005530 etching Methods 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供了一种半导体结构及其形成方法，方法包括提供基底；在基底上形成栅介质层；在栅介质层上形成栅极层，栅极层包括位于栅介质层上的第一半导体层和位于第一半导体层上的第二半导体层；去除第一半导体层的部分侧壁，得到剩余第一半导体层，剩余第一半导体层、栅介质层和第二半导体层围成凹槽；在凹槽内形成内部侧墙层；在栅极层两侧的基底中形成源漏掺杂区；形成覆盖栅极层的侧壁和源漏掺杂区的层间介质层；去除剩余第一半导体层和第二半导体层，形成开口；去除开口底部的栅介质层和内部侧墙层。通过内部侧墙层，可以避免栅极结构与源漏掺杂区发生短路，使半导体器件的电学性能得到提高。
Description
技术领域
本发明实施例涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体工艺技术的不断发展，集成电路特征尺寸持续减小。为了保证半导体结构的性能，工艺步骤中包括高温处理步骤，以改善半导体结构的缺陷。
为了降低高温处理对金属栅极的影响，形成晶体管的步骤包括：在形成鳍部和隔离结构后，首先在基底上形成栅介质层和多晶硅栅极层(dummy poly gate)，并通过刻蚀工艺形成伪栅极结构；然后对伪栅极结构两侧的衬底完成源漏掺杂，进行高温处理，后形成源区和漏区；再去除伪栅极结构，填充高K介质材料层和金属栅极层，得到金属栅极。
通过上述方法得到的半导体结构，在源漏掺杂和高温处理工艺中，采用伪栅极结构代替金属栅极，避免了源漏掺杂工艺和高温处理工艺对于金属栅极的影响，提高了半导体结构的性能。
但是采用上述半导体工艺，器件性能仍有待提高。
发明内容
本发明实施例解决的技术问题是提供一种半导体结构的形成方法，优化半导体器件的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
提供基底；
在所述基底上形成栅介质层；
在所述栅介质层上形成栅极层，所述栅极层包括位于所述栅介质层上的第一半导体层和位于所述第一半导体层上的第二半导体层；
去除所述第一半导体层的部分侧壁，得到剩余第一半导体层，所述剩余第一半导体层、所述栅介质层和所述第二半导体层围成凹槽；
在所述凹槽内形成内部侧墙层；
在所述栅极层两侧的基底中形成源漏掺杂区；
形成覆盖所述栅极层的侧壁和所述源漏掺杂区的层间介质层；
去除所述剩余第一半导体层和所述第二半导体层，形成开口；
去除所述开口底部的所述栅介质层和所述内部侧墙层。
可选地，所述在所述栅介质层上形成所述栅极层的步骤包括：
在所述栅介质层上形成第一半导体材料层；
在所述第一半导体材料层上形成第二半导体材料层；
在所述第二半导体材料层上形成栅极掩膜层；
以所述栅极掩膜层为掩膜刻蚀所述第一半导体材料层和所述第二半导体材料层，形成所述栅极层。
可选地，在所述凹槽内形成内部侧墙层的步骤包括：
在所述栅极层的侧壁和顶部、所述凹槽内和所述栅介质层上形成内部侧墙材料层；
去除位于所述栅极层的侧壁和顶部、所述栅介质层上的所述内部侧墙材料层，形成所述内部侧墙层。
可选地，在所述栅极层的侧壁和顶部、所述凹槽和所述栅介质层上形成内部侧墙材料层的步骤中，所述形成工艺为原子层沉积工艺。
可选地，去除位于所述栅极层的侧壁和顶部、所述栅介质层上的所述内部侧墙材料层的步骤中，所述去除工艺为干法刻蚀工艺。
可选地，在所述凹槽内形成内部侧墙层的步骤后还包括：
去除所述栅极层和所述内部侧墙层两侧的所述栅介质层。
可选地，提供基底的步骤中，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，在所述基底上形成栅介质层的步骤中，所述栅介质层覆盖所述鳍部的顶部和侧壁，以及所述鳍部露出的所述衬底；
在所述栅介质层上形成栅极层的步骤中，所述栅极层横跨多个所述鳍部，且覆盖部分所述栅介质层。
可选地，提供基底的步骤中，所述基底包括衬底，所述衬底具有平面型表面；
在所述基底上形成栅介质层的步骤中，所述栅介质层覆盖所述平面型表面。
可选地，还包括：在所述凹槽内形成内部侧墙层之后，在所述栅极层两侧的基底中形成源漏掺杂区之前，在所述栅极层侧壁上形成栅极侧墙。
可选地，所述内部侧墙层的材料为氮化硅或氧化硅。
可选地，所述第一半导体层的厚度范围为3纳米-20纳米。
可选地，所述凹槽在垂直于所述栅极层侧壁方向上的长度范围为1纳米-8纳米。
可选地，所述第一半导体层的材料为SiGe，所述第二半导体层的材料为Si；
或者，
所述第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
相应的，本发明实施例还提供一种半导体结构，包括：
基底，
栅介质层，位于所述基底上；
栅极层，位于所述栅介质层上，所述栅极层包括剩余第一半导体层以及位于所述剩余第一半导体层上的第二半导体层；在垂直于栅极层侧壁的方向上，所述第二半导体层的尺寸大于所述剩余第一半导体层的尺寸，且所述第二半导体层、所述栅介质层分别与剩余第一半导体层的两个侧壁围成凹槽；
内部侧墙层，位于所述凹槽内。
可选地，还包括：
栅极侧墙，位于所述栅极层的侧壁上。
可选地，所述基底包括：
衬底以及位于所述衬底上多个分立的鳍部；
所述栅介质层覆盖所述鳍部的顶部和侧壁，以及所述鳍部露出的所述衬底；
所述栅极层横跨多个所述鳍部，且覆盖部分所述栅介质层。
可选地，所述内部侧墙层的材料为氮化硅或氧化硅。
可选地，所述剩余第一半导体的厚度范围为3纳米-20纳米。
可选地，所述凹槽在垂直于所述栅极层侧壁方向上的长度范围为1纳米-8纳米。
可选地，所述剩余第一半导体层的材料为SiGe，所述第二半导体层的材料为Si；
或者，
所述剩余第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在栅介质层上形成栅极层，栅极层包括第一半导体材料层和位于第一半导体材料层上的第二半导体材料层，去除第一半导层的部分侧壁，得到剩余第一半导体层，剩余第一半导体层、栅介质层和第二半导体层围成凹槽，并在凹槽内形成内部侧墙层161，在后续去除栅极层形成开口后，去除所形成的开口底部的栅介质层的过程中，内部侧墙层可以对栅极侧墙起到保护作用，具体地，当采用过刻蚀工艺以保证栅介质层能够全部去除时，所述过刻蚀去除的是内部侧墙层的材料，而不会过多地去除栅极侧墙下方的介质材料，避免了栅极与位于栅极两侧的源漏掺杂区的桥接，进而可以提高半导体器件的电学性能。
本发明提供一种半导体结构，所述半导体结构包括：基底，栅介质层，位于所述基底上；栅极层，位于所述栅介质层上，所述栅极层包括剩余第一半导体层以及位于所述剩余第一半导体层上的第二半导体层；在垂直于栅极层侧壁的方向上，所述第二半导体层的尺寸大于所述剩余第一半导体层的尺寸，且所述第二半导体层、所述栅介质层分别与剩余第一半导体层的两个侧壁围成凹槽；内部侧墙层，位于所述凹槽内。从而，在后续去除栅极层形成开口后，去除所形成的开口底部的栅介质层的过程中，内部侧墙层可以对栅极侧墙起到保护作用，具体地，当采用过刻蚀工艺以保证栅介质层能够全部去除时，所述过刻蚀去除的是内部侧墙层的材料，而不会过多地去除栅极侧墙下方的介质材料，避免了栅极与位于栅极两侧的源漏掺杂区的桥接，进而可以提高半导体器件的电学性能。
附图说明
图1和图2是一种半导体结构的形成方法中各步骤对应的结构示意图；
图3至图11是本发明实施例一种半导体结构的形成方法中各步骤对应结构示意图。
具体实施方式
由背景技术可知，在源漏掺杂和高温处理工艺中，利用伪栅极结构代替金属栅极，虽然避免了源漏掺杂工艺和高温处理工艺对金属栅极的影响，但半导体器件的性能仍有待提高。图1和图2是一种半导体结构的形成方法中各步骤对应结构示意图，所述半导体结构的形成方法包括以下步骤：
参考图1，提供基底，所述基底包括衬底10以及位于所述衬底10上多个分立的鳍部11；在所述鳍部11上形成多个横跨所述鳍部11的伪栅极，伪栅极包括栅介质层15和多晶硅层12；在伪栅极的侧壁上形成侧墙13；在所述侧墙13两侧的所述鳍部11上形成源漏掺杂层16；形成并保形覆盖所述鳍部11的顶部和侧壁，所述源漏掺杂层16和所述侧墙13的刻蚀停止层18；形成覆盖所述刻蚀停止层18的层间介质层14。
参考图2，去除所述多晶硅层12(示于图1中)和所述栅介质层15(示于图1中)，为后续形成金属栅极提供空间。
在去除所述栅介质层15的过程中，为了完全去除所述栅介质层15，从而防止剩余所述栅介质层15对后续步骤和所形成器件的影响，需要采用过刻蚀工艺去除。这容易导致与所述栅介质层15相邻的所述侧墙13也被刻蚀，形成凹槽17，从而造成后续形成的金属栅极和源漏掺杂层之间的桥接问题。因此，形成的半导体器件的电学性能下降。
为了解决所述问题，本发明实施例提供一种半导体结构的形成方法包括：提供基底；在所述基底上形成栅介质层；在栅介质层上形成栅极层，所述栅极层包括位于所述栅介质层上的第一半导体层和位于所述第一半导体层上的第二半导体层；去除所述第一半导体层的部分侧壁，得到剩余第一半导体层，所述剩余第一半导体层、所述栅介质层和所述第二半导体层围成凹槽；在所述凹槽内形成内部侧墙层；在所述栅极层两侧的基底中形成源漏掺杂区；形成覆盖所述栅极层的侧壁和所述源漏掺杂区的层间介质层；去除所述栅极层，形成开口；去除开口底部的所述栅介质层和所述内部侧墙层。
本发明在栅介质层上形成栅极层，栅极层包括第一半导体材料层和位于第一半导体材料层上的第二半导体材料层，去除第一半导层的部分侧壁，得到剩余第一半导体层，剩余第一半导体层、栅介质层和第二半导体层围成凹槽，并在凹槽内形成内部侧墙层，在后续去除栅极层形成开口后，去除所形成的开口底部的栅介质层的过程中，内部侧墙层可以对栅极侧墙起到保护作用，具体地，当采用过刻蚀工艺以保证栅介质层能够全部去除时，所述过刻蚀去除的是内部侧墙层的材料，而不会过多地去除栅极侧墙下方的介质材料，避免了栅极与位于栅极两侧的源漏掺杂区的桥接，进而可以提高半导体器件的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
参考图3，提供基底(图未示)。
所述基底用于为后续形成目标器件提供工艺基础。
本实施例中，所述基底包括衬底111，以及位于所述衬底111上多个分立的鳍部112，所述衬底111和所述鳍部112可以通过图形化初始衬底(图未示)而形成。
本实施例中，所述衬底111的材料和所述鳍部112的材料相同，均为硅。在另一些实施例中，所述衬底的材料和所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料和所述鳍部的材料可以是适宜于工艺需要或易于集成的材料。
在其他实施例中，所述衬底的材料和鳍部的材料还可以不同，衬底的材料为衬底半导体层，鳍部的材料为外延生长于所述衬底半导体层上的鳍部半导体层，所述衬底半导体层用于为后续形成衬底提供工艺基础，所述鳍部半导体层用于为后续形成鳍部提供工艺基础，从而达到精确控制所述鳍部高度的目的。
在其他实施例中，后续所形成的半导体结构还可以为平面晶体管结构，相应的，所述基底可以包括衬底，所述衬底具有平面型表面。
请继续参考图3，在所述基底上形成栅介质层121。
本实施例中，由于在源漏掺杂和高温处理之前的栅极层通常会使用多晶硅材料，并且基底所使用的材料也多为多晶硅，因此，栅介质层121的存在，还可以将基底与栅极层分开，防止后续去除栅极层的步骤损伤基底，影响半导体器件的性能。
本实施例中，所述栅介质层121为栅氧化层，其材料具体为氧化硅。在其他实施例中，所述栅氧化层的材料还可以为氮氧化硅。
请结合参考图3至图5，在所述栅介质层121上形成栅极层(图未示)，所述栅极层包括位于所述栅介质层上的第一半导体层和位于所述第一半导体层上的第二半导体层。
如图3，本实施例中，在所述栅介质层121上保形覆盖形成第一半导体材料层131，然后在所述第一半导体材料层131上形成第二半导体材料层132，为了提高后续栅极层的质量，且为后续制程提供良好的工艺平台，在所述第一半导体材料层131上形成第二半导体材料层132后，还对所述第二半导体材料层132进行平坦化处理，使其具有平坦表面，为图形化形成栅极层提供工艺基础。
其中，所述第一半导体材料层131的厚度不能过大也不能过小，如果所述第一半导体材料层131厚度过小，在去除栅介质层121时不能起到足够的对其他部分的保护作用，如果所述第一半导体层131厚度过大，容易造成去除所述栅介质层121时，内部侧墙层161(示于图7中)不能完全去除而形成残余。本实施例中，根据实际工艺情况，所述第一半导体材料层131的厚度范围为3纳米-20纳米。
请参考图4，在所述第二半导体材料层132上形成栅极掩膜层141，所形成的栅极掩膜层141用于作为后续图形化所述第一半导体材料层131和所述第二半导体材料层132的刻蚀掩膜。
所述栅极掩膜层141的材料可以为氮化硅(Si3N4)、氧化硅(SiO2)、氮氧化硅(SiON)、碳氧化硅(SiOC)、无定形碳(a-C)、碳氮氧化硅(SiOCN)或者它们的叠层。本实施例中，所述栅极掩膜层141的材料为氮化硅。
所述栅极掩膜层141的形成包括：在所述第二半导体材料层132上形成硬掩膜材料层(图未示)，经过图形化工艺形成所述栅极掩膜层141。
请参考图5，以所述栅极掩膜层141为掩膜，刻蚀所述第一半导体材料层131和第二半导体材料层132，得到第一半导体层133和第二半导体层134。
在本实施例中，所述第一半导体层133的材料为SiGe，所述第二半导体层的材料134为Si；在其他实施例中，所述第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
在刻蚀形成凹槽的过程中，SiGe和Si的刻蚀速率比较大，刻蚀工艺能较快地去除第一半导体层133，同时对第二半导体层134有较小损伤。
需要说明的是，在形成所述第一半导体层133和所述第二半导体层134后，保留所述栅极掩膜层141，所述栅极掩膜层141的材料为氮化硅，所述栅极掩膜层141用于在后续工艺过程中对所述栅极层顶部起到保护作用。
请参考图6，去除所述第一半导体层133的部分侧壁，得到剩余第一半导体层135，所述剩余第一半导体层135、所述栅介质层121和所述第二半导体层134围成凹槽151。
具体地，沿垂直于栅极层侧壁的方向刻蚀，去除所述第一半导体层133的部分侧壁，获得剩余第一半导体层135。
本实施例中，为提高刻蚀速率，采用干法刻蚀工艺去除所述第一半导体层133的部分侧壁。在其他实施例中，去除工艺还可以为湿法刻蚀。
其中，所述凹槽151在垂直于所述栅极层侧壁方向上的长度不易过大，也不易过小，如果凹槽151在垂直于所述栅极层侧壁方向上的长度过小，则会使内部侧墙层161(示于图7中)在垂直于所述栅极层侧壁方向上的长度过小，在去除栅介质层121时不能起到足够的对其他部分的保护作用，如果凹槽151在垂直于所述栅极层侧壁方向上的长度过大，则会使内部侧墙层161在垂直于所述栅极层侧壁方向上的长度过大，容易造成去除栅介质层121时，内部侧墙层161不能完全去除而形成残余。本实施例中，根据实际工艺情况，所述凹槽151在垂直于所述栅极层侧壁方向上的长度为范围为1纳米-8纳米。
结合参考图7至图11，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图7所示，在所述凹槽151(示于图6中)内形成内部侧墙层161。
在本实施例中，在所述凹槽151内形成内部侧墙层161具体包括：在所述栅极层的侧壁和顶部、所述凹槽151内和所述栅介质层121上形成内部侧墙材料层(图未示)。
去除位于所述栅极层的侧壁和顶部、所述栅介质层121上的所述内部侧墙材料层，形成所述内部侧墙层(innerspacer)161。
为了保证内部侧墙层161具有足够的稳定性，不会扩散至与其相邻的其他材料层，内部侧墙层161的热膨胀系数需与相邻材料层的热膨胀系数基本一致，本实施例中，内部侧墙层161的材料为氧化硅。在其他实施例中，内部侧墙层的材料为氮化硅。
需要说明的是，在本实施例中，在所述栅极层的侧壁和顶部、所述凹槽151和所述栅介质层121上形成内部侧墙材料层的步骤中，所述形成工艺为原子层沉积工艺(ALD，Atomic Layer Deposition)，以提高内部侧墙层161的填充性和均一性，降低对沉积材料层厚度的控制难度。在其他实施例中，也可以采用化学气相沉积工艺(chemical vapordeposition)。
另外，在本实施例中，为了提高去除过程的可控制性，提高所形成的内部侧墙层161的侧壁形貌，在去除位于所述栅极层的侧壁和顶部、所述栅介质层上的所述内部侧墙材料层时，所采用的工艺为干法刻蚀工艺。
本实施例中，所述栅介质层121的材料和所述内部侧墙材料层的材料相同，从而可以在去除内部侧墙材料层的过程中，还去除了所述栅极层和所述内部侧墙层161露出的所述栅介质层121，并保留位于栅极层下方的所述栅介质层121，且露出栅极层两侧的鳍部112顶部，从而为后续工艺提供工艺基础。
在所述栅极层两侧的基底中形成源漏掺杂区181，具体在所述凹槽151内形成所述内部侧墙层161后，在栅极层两侧的鳍部112中形成源漏掺杂区181。
本实施例中，形成所述源漏掺杂区181的步骤包括：刻蚀所述栅极层两侧的所述鳍部112，在所述栅极层两侧的所述鳍部112内形成所述凹槽151；在所述凹槽151内形成外延层，且在形成所述外延层的过程中进行原位自掺杂，从而在所述外延层内形成所述源漏掺杂区181。
在其他实施例中，还可以通过离子注入工艺，形成所述源漏掺杂区181。
请参考图8，在所述凹槽151内形成内部侧墙层161之后，在所述栅极层两侧的基底中形成源漏掺杂区181之前，在所述栅极层侧壁上形成栅极侧墙171。
所述栅极侧墙171可用于定义后续所述源漏掺杂区181的形成区域，还用于在后续工艺过程中对所述栅极层的侧壁起到保护作用。
本实施例中，所述栅极层顶部形成有栅极掩膜层141，因此所述栅极侧墙171还覆盖所述栅极掩膜层141的侧壁。
所述栅极侧墙171的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述栅极侧墙171可以为单层结构或叠层结构。本实施例中，所述栅极侧墙171为单层结构，所述栅极侧墙171的材料为氮化硅。
请参考图9，形成覆盖所述栅极层的侧壁和所述源漏掺杂区181的层间介质层201。
所述层间介质层201覆盖所述源漏掺杂区181和所述栅极层的侧壁，但露出所述栅极层的顶部。
所述层间介质层201用于实现相邻半导体结构之间的电隔离，所述层间介质层201还用于定义后续形成的金属栅极的尺寸和位置。所述层间介质层201的材料为绝缘材料。本实施例中，所述层间介质层201的材料为氧化硅。在其他实施例中，层间介质层的材料还可以为氮化硅或氮氧化硅等其他介质材料。
具体地，形成所述层间介质层201的步骤包括：在所述栅极层和栅极侧墙171露出的鳍部112上形成介质材料层，所述介质材料层覆盖所述栅极层的顶部；对所述介质材料层进行平坦化处理，去除高于所述栅极层顶部的介质材料层，所述平坦化处理后的剩余介质材料层作为所述层间介质层201。
本实施例中，所述介质材料层覆盖所述栅极掩膜层141(如图8所示)顶部，因此在形成所述层间介质层201的过程中，还去除所述栅极掩膜层141，为后续工艺提供工艺基础。
本实施例中，在形成层间介质层201之前，还包括在栅极层和栅极侧墙171露出的鳍部112的侧壁和顶部上形成刻蚀停止层191。本实施例中，所述刻蚀停止层191的材料为绝缘材料。本实施例中，所述刻蚀停止层191的材料为氮化硅。在其他实施例中，层间介质层的材料还可以为氧化硅或氮氧化硅等其他介质材料。
请参考图10，去除所述剩余第一半导体层135和第二半导体层134，形成开口150。
所述开口150为后续金属栅结构的形成提供空间位置。形成开口150后露出内部侧墙层161和位于栅极层底部的栅介质层121，为后续工艺提供工艺基础。
本实施例中，具体去除工艺为干法刻蚀工艺，可以采用等离子干法刻蚀工艺，刻蚀气体为Ar和含氟气体，所述含氟气体为CF4、C2F6或CHF3。
需要说明的是，在其他实施例中，去除工艺为湿法刻蚀工艺。
在刻蚀过程中，所述层间介质层201和所述栅极侧墙171对基底起到刻蚀掩膜的作用，防止刻蚀过程中对所述衬底111和所述鳍部112造成损伤。
请参考图11，去除所述开口150底部的所述栅介质层121和所述内部侧墙层161。
去除所述栅介质层121和所述内部侧墙层161后，形成栅极开口160，所述栅极开口160为后续金属栅介质层和金属栅结构的形成提供空间位置。
在后续去除栅极层形成所述开口150后，去除所形成的所述开口150底部的所述栅介质层121的过程中，内部侧墙层161可以对栅极侧墙171起到保护作用，具体地，当采用过刻蚀工艺以保证栅介质层121能够全部去除时，所述过刻蚀去除的是内部侧墙层161的材料，而不会过多地去除栅极侧墙171下方的介质材料，避免了栅极与位于栅极两侧的源漏掺杂区181的桥接，进而可以提高半导体器件的电学性能。
相应的，本发明实施例还提供一种半导体结构，基底，栅介质层，位于所述基底上；栅极层，位于所述栅介质层上，所述栅极层包括剩余第一半导体层以及位于所述剩余第一半导体层上的第二半导体层；在垂直于栅极层侧壁的方向上，所述第二半导体层的尺寸大于所述剩余第一半导体层的尺寸，且所述第二半导体层、所述栅介质层分别与剩余第一半导体层的两个侧壁围成凹槽；内部侧墙层，位于所述凹槽内。
这样，在后续去除栅极层形成开口后，去除所形成的开口底部的栅介质层的过程中，内部侧墙层可以对栅极侧墙起到保护作用，具体地，当采用过刻蚀工艺以保证栅介质层能够全部去除时，所述过刻蚀去除的是内部侧墙层的材料，而不会过多地去除栅极侧墙下方的介质材料，避免了栅极与位于栅极两侧的源漏掺杂区的桥接，进而可以提高半导体器件的电学性能。
请继续参考图6和图7，本发明实施例的半导体结构包括：基底，栅介质层121，位于所述基底上；栅极层，位于所述栅介质层121上，所述栅极层包括剩余第一半导体层135以及位于所述剩余第一半导体层135上的第二半导体层134；在垂直于栅极层侧壁的方向上，所述第二半导体层134的尺寸大于所述剩余第一半导体层135的尺寸，且所述第二半导体层134、所述栅介质层121分别与剩余第一半导体层135的两个侧壁围成凹槽151；内部侧墙层161，位于所述凹槽151内。
本实施例中，所述基底包括衬底111，以及位于所述衬底111上多个分立的鳍部112，所述衬底111和所述鳍部112可以通过图形化初始衬底(图未示)而形成。
本实施例中，所述衬底111的材料和所述鳍部112的材料相同，均为硅。在另一些实施例中，所述衬底的材料和所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料和所述鳍部的材料可以是适宜于工艺需要或易于集成的材料。
在其他实施例中，所述衬底的材料和鳍部的材料还可以不同，衬底的材料为衬底半导体层，鳍部的材料为外延生长于所述衬底半导体层上的鳍部半导体层，所述衬底半导体层用于为后续形成衬底提供工艺基础，所述鳍部半导体层用于为后续形成鳍部提供工艺基础，从而达到精确控制所述鳍部高度的目的。
在其他实施例中，后续所形成的半导体结构还可以为平面晶体管结构，相应的，所述基底可以包括衬底，所述衬底具有平面型表面。
本实施例中，所述栅介质层121为栅氧化层，其材料具体为氧化硅。在其他实施例中，所述栅氧化层的材料还可以为氮氧化硅。
其中，所述第一半导体材料层131(示于图3中)的厚度不能过大也不能过小，如果所述第一半导体材料层131厚度过小，在去除栅介质层121时不能起到足够的对其他部分的保护作用，如果所述第一半导体材料层131厚度过大，容易造成去除栅介质层121时，内部侧墙层161(示于图7中)不能完全去除而形成残余。本实施例中，根据实际工艺情况，所述第一半导体材料层131的厚度范围为3纳米-20纳米。
同样地，所述凹槽151在垂直于所述栅极层侧壁方向上的长度不易过大，也不易过小，如果凹槽151在垂直于所述栅极层侧壁方向上的长度过小，则会使内部侧墙层161(示于图7中)在垂直于所述栅极层侧壁方向上的长度过小，在去除栅介质层121时不能起到足够的对其他部分的保护作用，如果凹槽151在垂直于所述栅极层侧壁方向上的长度过大，则会使内部侧墙层161在垂直于所述栅极层侧壁方向上的长度过大，容易造成去除栅介质层121时，内部侧墙层161不能完全去除而形成残余。本实施例中，根据实际工艺情况，所述凹槽151在垂直于所述栅极层侧壁方向上的长度为范围为1纳米-8纳米。
由于SiGe和Si的刻蚀速率比较大，在本实施例中，所述剩余第一半导体层135的材料为SiGe，所述第二半导体层的材料134为Si；在其他实施例中，所述剩余第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
为了保证内部侧墙层161具有足够的稳定性，不会扩散至与其相邻的其他材料层，就需要内部侧墙层161的热膨胀系数与周围材料层基本一致，本实施例中，内部侧墙层161的材料为氧化硅。在其他实施例中，内部侧墙层的材料为氮化硅。
本发明实施例还提供一种半导体结构，还包括栅极侧墙171(示于图9中)，位于所述栅极层的侧壁上。
所述栅极侧墙171可作用于定义后续源漏掺杂区181的形成区域，还用于在后续工艺过程中对所述栅极层的侧壁起到保护作用。
所述栅极侧墙171的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述栅极侧墙171可以为单层结构或叠层结构。本实施例中，所述栅极侧墙171为单层结构，所述栅极侧墙171的材料为氮化硅。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅介质层；
在所述栅介质层上形成栅极层，所述栅极层包括位于所述栅介质层上的第一半导体层和位于所述第一半导体层上的第二半导体层；
去除所述第一半导体层的部分侧壁，得到剩余第一半导体层，所述剩余第一半导体层、所述栅介质层和所述第二半导体层围成凹槽；
在所述凹槽内形成内部侧墙层；
在所述栅极层两侧的基底中形成源漏掺杂区；
形成覆盖所述栅极层的侧壁和所述源漏掺杂区的层间介质层；
去除所述剩余第一半导体层和所述第二半导体层，形成开口；
去除所述开口底部的所述栅介质层和所述内部侧墙层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述栅介质层上形成所述栅极层的步骤包括：
在所述栅介质层上形成第一半导体材料层；
在所述第一半导体材料层上形成第二半导体材料层；
在所述第二半导体材料层上形成栅极掩膜层；
以所述栅极掩膜层为掩膜刻蚀所述第一半导体材料层和所述第二半导体材料层，形成所述栅极层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成内部侧墙层的步骤包括：
在所述栅极层的侧壁和顶部、所述凹槽内和所述栅介质层上形成内部侧墙材料层；
去除位于所述栅极层的侧壁和顶部、所述栅介质层上的所述内部侧墙材料层，形成所述内部侧墙层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述栅极层的侧壁和顶部、所述凹槽和所述栅介质层上形成内部侧墙材料层的步骤中，所述形成工艺为原子层沉积工艺。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除位于所述栅极层的侧壁和顶部、所述栅介质层上的所述内部侧墙材料层的步骤中，所述去除工艺为干法刻蚀工艺。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成内部侧墙层的步骤后还包括：
去除所述栅极层和所述内部侧墙层两侧的所述栅介质层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底包括衬底以及位于所述衬底上多个分立的鳍部，在所述基底上形成栅介质层的步骤中，所述栅介质层覆盖所述鳍部的顶部和侧壁，以及所述鳍部露出的所述衬底；
在所述栅介质层上形成栅极层的步骤中，所述栅极层横跨多个所述鳍部，且覆盖部分所述栅介质层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底包括衬底，所述衬底具有平面型表面；
在所述基底上形成栅介质层的步骤中，所述栅介质层覆盖所述平面型表面。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述凹槽内形成内部侧墙层之后，在所述栅极层两侧的基底中形成源漏掺杂区之前，在所述栅极层侧壁上形成栅极侧墙。
10.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述内部侧墙层的材料为氮化硅或氧化硅。
11.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述第一半导体层的厚度范围为3纳米-20纳米。
12.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述凹槽在垂直于所述栅极层侧壁方向上的长度范围为1纳米-8纳米。
13.如权利要求1-9任一项所述的半导体结构的形成方法，其特征在于，所述第一半导体层的材料为SiGe，所述第二半导体层的材料为Si；
或者，
所述第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
14.一种半导体结构，其特征在于，包括：
基底，
栅介质层，位于所述基底上；
栅极层，位于所述栅介质层上，所述栅极层包括剩余第一半导体层以及位于所述剩余第一半导体层上的第二半导体层；在垂直于栅极层侧壁的方向上，所述第二半导体层的尺寸大于所述剩余第一半导体层的尺寸，且所述第二半导体层、所述栅介质层分别与剩余第一半导体层的两个侧壁围成凹槽；
内部侧墙层，位于所述凹槽内。
15.如权利要求14所述的半导体结构，其特征在于，还包括：
栅极侧墙，位于所述栅极层的侧壁上。
16.如权利要求14所述的半导体结构，其特征在于，所述基底包括：
衬底以及位于所述衬底上多个分立的鳍部；
所述栅介质层覆盖所述鳍部的顶部和侧壁，以及所述鳍部露出的所述衬底；
所述栅极层横跨多个所述鳍部，且覆盖部分所述栅介质层。
17.如权利要求14-16任一项所述的半导体结构，其特征在于，所述内部侧墙层的材料为氮化硅或氧化硅。
18.如权利要求14-16任一项所述的半导体结构，其特征在于，所述剩余第一半导体的厚度范围为3纳米-20纳米。
19.如权利要求14-16任一项所述的半导体结构，其特征在于，所述凹槽在垂直于所述栅极层侧壁方向上的长度范围为1纳米-8纳米。
20.如权利要求14-16任一项所述的半导体结构，其特征在于，所述剩余第一半导体层的材料为SiGe，所述第二半导体层的材料为Si；
或者，
所述剩余第一半导体层的材料为Si，所述第二半导体层的材料为SiGe。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810861886.7A CN110797261B (zh) | 2018-08-01 | 2018-08-01 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810861886.7A CN110797261B (zh) | 2018-08-01 | 2018-08-01 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110797261A CN110797261A (zh) | 2020-02-14 |
| CN110797261B true CN110797261B (zh) | 2023-04-25 |
Family
ID=69426014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810861886.7A Active CN110797261B (zh) | 2018-08-01 | 2018-08-01 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797261B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524901B1 (en) * | 2002-06-20 | 2003-02-25 | Micron Technology, Inc. | Method for forming a notched damascene planar poly/metal gate |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681355B (zh) * | 2013-12-18 | 2016-04-06 | 北京大学 | 制备准soi源漏场效应晶体管器件的方法 |
-
2018
- 2018-08-01 CN CN201810861886.7A patent/CN110797261B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524901B1 (en) * | 2002-06-20 | 2003-02-25 | Micron Technology, Inc. | Method for forming a notched damascene planar poly/metal gate |
| CN105428237A (zh) * | 2014-08-28 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110797261A (zh) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117909B2 (en) | Non-planar transistor | |
| US9425053B2 (en) | Block mask litho on high aspect ratio topography with minimal semiconductor material damage | |
| CN110323267B (zh) | 半导体结构及其形成方法 | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| CN110797262B (zh) | 半导体器件及其形成方法 | |
| US11742245B2 (en) | Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| US20230118901A1 (en) | Semiconductor device | |
| TWI593105B (zh) | 半導體裝置結構之形成方法 | |
| CN112151380B (zh) | 半导体结构及其形成方法 | |
| CN108962817B (zh) | 半导体结构及其形成方法 | |
| CN107785318B (zh) | 半导体结构的制造方法 | |
| CN110571193B (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| CN109841507B (zh) | 半导体器件及其形成方法 | |
| CN109103102B (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN110797261B (zh) | 半导体结构及其形成方法 | |
| CN109686779B (zh) | 半导体结构及其形成方法 | |
| CN109148370B (zh) | 半导体结构及其形成方法 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US11527431B2 (en) | Methods of semiconductor device processing | |
| CN113871345B (zh) | 半导体结构的形成方法 | |
| US10651092B2 (en) | Semiconductor device and fabrication method thereof | |
| CN110034069B (zh) | 半导体结构及其形成方法 | |
| CN108206159B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |