CN110034069B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110034069B
CN110034069B CN201810027197.6A CN201810027197A CN110034069B CN 110034069 B CN110034069 B CN 110034069B CN 201810027197 A CN201810027197 A CN 201810027197A CN 110034069 B CN110034069 B CN 110034069B
Authority
CN
China
Prior art keywords
forming
side wall
isolation structure
fin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810027197.6A
Other languages
English (en)
Other versions
CN110034069A (zh
Inventor
张焕云
吴健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810027197.6A priority Critical patent/CN110034069B/zh
Publication of CN110034069A publication Critical patent/CN110034069A/zh
Application granted granted Critical
Publication of CN110034069B publication Critical patent/CN110034069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构及其形成方法，其中形成方法，包括：提供基底，基底上具有鳍部，鳍部包括隔离区和位于所述隔离区两侧的器件区，隔离区鳍部中具有开口，开口在平行于基底表面且垂直于鳍部延伸方向上贯穿鳍部；在基底的表面、以及鳍部的侧壁和顶部形成初始隔离结构，且初始隔离结构填充开口；在隔离区部分初始隔离结构上形成保护层，保护层侧壁表面具有侧墙，且侧墙覆盖器件区初始隔离结构的顶部；以保护层和侧墙为掩膜，去除部分初始隔离结构，在所述隔离区形成第一隔离结构，所述第一隔离结构充满所述开口，并在器件区形成覆盖鳍部侧壁的第二隔离结构，所述第二隔离结构表面低于鳍部的顶部表面。所述方法形成的器件性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。
为了满足半导体器件集成度进一步提高的要求，相邻的鳍式场效应晶体管之间的距离更近，导致相邻的鳍式场效应晶体管的源漏掺杂区之间距离更近。为了避免鳍部内相邻的源漏掺杂区之间发生桥接，一种方法是在相邻源漏掺杂区之间的鳍部内形成隔离结构，用于在相邻的源漏掺杂区之间进行电隔离。
然而，现有的相邻鳍式场效应晶体管的性能仍较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高鳍式场效应晶体管的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，隔离区鳍部中具有开口，开口在平行于基底表面且垂直于鳍部延伸方向上贯穿鳍部；在基底的表面、以及鳍部的侧壁和顶部形成初始隔离结构，且初始隔离结构填充开口；在隔离区部分初始隔离结构上形成保护层，保护层侧壁表面具有侧墙，且侧墙覆盖部分鳍部顶部初始隔离结构的顶部；以保护层和侧墙为掩膜，去除部分初始隔离结构，在所述隔离区形成第一隔离结构，所述第一隔离结构充满所述开口，并在器件区形成覆盖鳍部部分侧壁的第二隔离结构，所述第二隔离结构表面低于鳍部顶部表面。
可选的，所述开口沿鳍部延伸方向上的尺寸为：16纳米～20纳米。
可选的，所述保护层沿鳍部延伸方向上的尺寸为：18纳米～22纳米。
可选的，所述侧墙沿鳍部延伸方向上的尺寸为：1纳米～2纳米。
可选的，所述初始隔离结构的材料包括：氧化硅；所述初始隔离结构的形成工艺包括：流体化学气相沉积工艺。
可选的，所述保护层的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。
可选的，所述保护层的材料和侧墙的材料不同。
可选的，所述保护层的形成方法包括：在所述初始隔离结构表面形成牺牲层，所述牺牲层暴露出所述开口内的初始隔离结构；在所述开口内的初始隔离结构表面、以及所述牺牲层的侧壁和顶部表面形成初始保护层；对所述初始保护层进行平坦化处理，直至暴露出牺牲层的顶部表面，在所述开口内的初始隔离结构表面形成保护层；形成所述保护层之后，去除所述牺牲层；所述侧墙的形成方法包括：在所述初始隔离结构表面、以及保护层的侧壁和顶部表面形成侧墙层；去除所述初始隔离结构和保护层表面的侧墙层，在所述保护层的侧壁形成侧墙；所述保护层的材料和侧墙的材料相同，且所述初始保护层和侧墙层的形成工艺不同。
可选的，所述初始保护层的形成工艺包括：高密度等离子体沉积工艺、高深宽比沉积工艺或物理气相沉积工艺；所述侧墙层的形成工艺包括原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
可选的，形成所述第一隔离结构和第二隔离结构之后，所述形成方法还包括：去除所述侧墙；去除所述侧墙之后，在所述保护层表面形成伪栅极层；在所述伪栅极层的侧壁形成偏移侧墙，且所述偏移侧墙也位于所述保护层表面；在所述伪栅极层和偏移侧墙两侧的器件区鳍部内形成外延层。
可选的，所述伪栅极层沿鳍部延伸方向上的尺寸为14纳米～18纳米。
本发明还提供一种半导体结构，包括：基底，所述基底表面具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述隔离区鳍部中具有开口，所述开口在平行于基底表面且垂直于所述鳍部延伸方向上贯穿所述鳍部；位于所述隔离区的第一隔离结构，所述第一隔离结构充满所述开口，且所述第一隔离结构位于部分鳍部的顶部表面，所述第一隔离结构的顶部表面具有保护层和侧墙；位于器件区内的第二隔离结构的顶部表面低于鳍部的顶部表面，且覆盖器件区鳍部的部分侧壁。
可选的，所述开口沿鳍部延伸方向上的尺寸为：16纳米～20纳米。
可选的，所述保护层沿鳍部延伸方向上的尺寸为：18纳米～22纳米。
可选的，所述侧墙沿鳍部延伸方向上的尺寸为：1纳米～2纳米。
可选的，所述第一隔离结构和第二隔离结构的材料包括：氧化硅。
可选的，所述保护层的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，所述保护层用于保护开口内的初始隔离结构，所述侧墙用于保护侧墙底部的初始隔离结构，则后续以保护层和侧墙为掩膜，去除部分初始隔离结构时，隔离区的初始隔离结构、以及侧墙底部的初始隔离结构均不被去除，即：形成第一隔离结构。其中，侧墙底部的第一隔离结构和侧墙共同用于后续限制外延层的形貌，且所述侧墙沿鳍部延伸方向上的尺寸较小，使得外延层沿鳍部延伸方向上的尺寸较大，有利于提高半导体结构的性能。
进一步，所述形成方法还包括：去除侧墙，暴露出鳍部顶部的第一隔离结构的顶部表面，则所形成的外延层还覆盖鳍部顶部的第一隔离结构，使得外延层的尺寸进一步增大。
进一步，所述伪栅极层和偏移侧墙均位于保护层上，使得用于形成外延层的空间更大，有利于形成尺寸更大的外延层。
附图说明
图1至图2是一种鳍式场效应晶体管形成方法各步骤的结构示意图；
图3至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，所述鳍式场效应晶体管的性能较差。
图1至图2是一种鳍式场效应晶体管形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有鳍部101，所述鳍部101包括隔离区Ⅰ和位于隔离区Ⅰ两侧的器件区Ⅱ，所述隔离区Ⅰ鳍部101中具有开口120，所述开口120在沿平行于基底100表面且垂直于鳍部101延伸方向上贯穿所述鳍部101；位于基底100表面的隔离层102，所述隔离层102的顶部表面低于鳍部101的顶部表面，且覆盖鳍部101的部分侧壁。
请参考图2，在所述隔离区Ⅰ部分隔离层102和鳍部101表面形成栅极层103；在所述栅极层103的侧壁形成侧墙104；在所述栅极层103和侧墙104两侧的器件区Ⅱ鳍部101内形成外延层105。
上述方法中，为了限制所述外延层105的形貌，需使所述栅极层103和侧墙104、或者侧墙104覆盖部分鳍部101的顶部表面。当仅仅侧墙104覆盖鳍部101的部分顶部表面时，栅极层103位于鳍部101的侧壁上，则栅极层103易发生倾倒。为了防止栅极层103发生倾倒，则栅极层103也覆盖鳍部101的部分侧壁，而所述侧墙104位于栅极层103的侧壁，则侧墙104也覆盖鳍部101的部分侧墙，使得鳍部101沿鳍部101延伸方向上覆盖鳍部101的尺寸较大。然而，随着半导体集成度的提高，沿鳍部101延伸方向上，相邻开口120之间的鳍部101的尺寸越来越小，因此，后续在栅极层103和侧墙104两侧的鳍部101内形成的外延层沿平行于鳍部101的延伸方向上的尺寸较小，则后续在外延层105上形成的插塞与外延层105之间的接触面积较小，则接触电阻较大，不利于提高半导体器件的电学性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：在所述隔离区部分初始隔离结构上形成保护层，所述保护层侧壁表面具有侧墙，且所述侧墙覆盖鳍部顶部初始隔离结构的顶部表面。所述方法形成的半导体器件的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图3，图4是图3沿切割线1-1’的剖面图，提供基底200，所述基底200上具有鳍部201，所述鳍部201包括隔离区A和位于所述隔离区A两侧的器件区B，所述隔离区A鳍部201中具有开口280，所述开口280在平行于基底200表面且垂直于所述鳍部201延伸方向上贯穿所述鳍部201。
本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料还包括：锗、硅锗、绝缘体上硅或绝缘体上锗。
本实施例中，所述鳍部201的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，所述基底200、所述鳍部201和开口280的形成步骤包括：提供初始衬底；在所述初始衬底上形成图形化的第一掩膜层；以所述第一掩膜层为掩膜对所述初始衬底进行刻蚀，形成基底200和位于基底200上的鳍部201，以及位于所述鳍部201中的开口280；形成所述鳍部201之后，去除所述第一掩膜层。
所述开口280沿鳍部201延伸方向上的尺寸为所述开口280的宽度。
如果所述开口280的宽度过大，容易降低所形成半导体结构的集成度，如果所述开口280的宽度过小，容易降低后续形成于开口280中的隔离结构211的隔离性能。具体的，本实施例中，所述开口280顶部的宽度为16纳米～20纳米。
本实施例中，所述第一掩膜层的材料为氮化硅或氮氧化硅。
本实施例中，所述基底200具有多个平行设置的鳍部201。在其他实施例中，所述衬底上还可以只具有一个鳍部。
本实施例中，所述形成方法还包括：对所述鳍部201进行氧化处理，形成氧化层(图中未示出)。
对所述鳍部201进行氧化以减小所述鳍部201拐角的曲率，从而减少鳍部201的拐角处的尖端放电，改善所形成半导体结构的性能。
所述氧化处理的工艺包括热氧化工艺或原位水汽生成工艺。
请参考图5，在所述基底200表面、以及鳍部201的侧壁和顶部表面形成初始隔离结构210，且所述初始隔离结构210充满所述开口280(见图4)中。
所述初始隔离结构210用于后续形成隔离结构211。
所述初始隔离结构210覆盖所述鳍部201的顶部，则后续形成第一隔离结构之后，所述第一隔离结构还覆盖所述鳍部201的部分顶部，则覆盖于鳍部201顶部的第一隔离结构用于限制后续形成的外延层的形貌。由于第一隔离结构覆盖鳍部201顶部的尺寸较小，则用于形成外延层的尺寸较大，使得后续在外延层顶部形成的插塞与外延层之间的接触面积较大，有利于降低插塞和外延层之间的接触电阻，提高半导体器件的电学性能。
本实施例中，所述初始隔离结构210的材料为氧化硅。在其他实施例中，所述初始隔离结构210的材料也可以为氧化锗或氮氧化硅。
本实施例中，通过流体化学气相沉积(FCVD)工艺形成所述初始隔离结构210。流体化学气相沉积工艺形成的初始隔离结构210能够充分填充所述开口280和相邻鳍部201之间的间隙。
本实施例中，通过流体化学气相沉积工艺形成所述隔离结构210的步骤包括：在所述基底200上形成前驱体，所述前驱体填充所述开口280中；对所述前驱体进行水汽退火处理，激活所述前驱体，形成初始隔离结构210。
所述前驱体具有一定的流动性，因此，所述前驱体能够充分填充所述开口280和鳍部201之间的间隙，所形成的初始隔离结构210的电隔离性能较好。所述流体化学气相沉积工艺的原理为：所述前驱体为由硅、氢、氧、氮等原子组成的聚合物，在水汽退火过程中，所述聚合物中的氢和氮原子被氧原子替换形成氧化硅。然而，在水汽退火过程中，所述聚合物中的氢和氮原子很难充分被氧原子替换，因此，形成的初始隔离结构210中化学计量比的氧化硅含量较低，形成的初始隔离结构210的致密度较低，容易被刻蚀。
后续在所述开口280中的初始隔离结构210表面形成保护层，所述保护层侧壁具有侧。具体请参考图6至图7。
请参考图6，在所述隔离区A初始隔离结构210上形成保护层211。
本实施例中，所述保护层211的形成方法包括：在所述初始隔离结构210表面形成牺牲层(图中未示出)，所述牺牲层暴露出所述开口280内的初始隔离结构210；在所述开口280内的初始隔离结构210和所述牺牲层表面形成初始保护层；对所述初始保护层进行平坦化处理，直至暴露出牺牲层的顶部表面，所述开口280内的初始隔离结构210表面形成保护层211；形成所述保护层211之后，去除所述牺牲层。
本实施例中，所述牺牲层的材料为光刻胶。具体的，所述光刻胶的材料为正光阻材料。在其他实施例中，所述牺牲层的材料可以为抗反射涂层。
本实施例中，所述初始保护层的材料为氮化硅。相应的，所述保护层250的材料为氮化硅。在其他实施例中，所述初始保护层的材料可以为氮氧化硅、无定型碳或非晶硅。
所述初始保护层的形成工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述平坦化处理的工艺包括化学机械研磨工艺。
所述保护层211用作后续刻蚀初始隔离结构210的掩膜。
所述保护层211沿鳍部201延伸方向上的尺寸为：18纳米～22纳米，选择所述保护层211沿鳍部201延伸方向上的尺寸的意义在于：若所述保护层211沿鳍部201延伸方向上的尺寸小于18纳米，使得后续形成的侧墙难以覆盖鳍部201顶部的部分初始隔离结构210，则后续去除初始隔离结构210时，鳍部201顶部的初始隔离结构210也被去除，则后续形成的外延层的形貌较差，不利于提高半导体器件的性能；若所述保护层211沿鳍部201延伸方向上的尺寸大于22纳米，则保护层211沿鳍部201延伸方向上覆盖鳍部201部分顶部的初始隔离结构210的尺寸过大，则后续以鳍部201顶部的初始隔离结构210为掩膜，形成的外延层沿鳍部201延伸方向上的尺寸过小，则后续在外延层表面形成的插塞与外延层的接触面积较小，使得外延层与插塞之间的接触电阻较大，不利于提高半导体器件的性能。
形成所述牺牲层的步骤包括：在所述初始隔离结构210表面形成初始牺牲层；通过光罩对所述初始牺牲层进行曝光处理，去除所述开口内初始隔离结构表面的初始牺牲层，形成牺牲层。
所述初始牺牲层的工艺包括旋涂工艺。
形成初始保护层之前，形成所述牺牲层，使所述牺牲层暴露出的初始隔离结构210沿鳍部201延伸方向上的尺寸较小，从而能够使所述保护层211沿鳍部201延伸方向上的尺寸较小，进而能够使后续形成的外延层沿鳍部201延伸方向上的尺寸较大，则后续在外延层表面形成的插塞与外延层的接触面积较大。有利于降低插塞和外延层之间的电阻，提高器件的电学性能。
请参考图7，形成覆盖所述保护层211侧壁的侧墙240。
所述侧墙240的形成方法包括：在所述初始隔离结构210表面、以及保护层211侧壁和顶部上形成侧墙层；去除所述初始隔离结构210和保护层211表面的侧墙层，形成所述侧墙240。
本实施例中，所述侧墙层的材料为氮化硅。
本实施例中，所述保护层211与所述侧墙240的材料相同，所述保护层211与侧墙240的形成工艺不相同，使得保护层211和侧墙240具有不同的刻蚀选择比，则后续能够彻底所述侧墙240，从而能够有效地避免因侧墙240去除不彻底，使得所述外延层沿鳍部201延伸方向上的尺寸过小。同时，去除所述侧墙240的过程中，还能够减小保护层211的损耗，防止保护层211过小。
在其他实施例中，所述侧墙层的材料包括：氮氧化硅、无定型碳或非晶硅。
在其他实施例中，所述保护层和侧墙的材料不同。
本实施例中，形成所述侧墙层的工艺包括原子层沉积工艺。采用原子层沉积工艺形成的侧墙层的厚度容易控制，能够防止侧墙240厚度过大，导致后续形成的鳍部201顶部上的第一隔离结构沿鳍部201延伸方向上的尺寸过大，导致外延层的尺寸过小，影响所形成半导体结构的性能；且能够防止所述侧墙厚度过小，导致鳍部201部分顶部的初始隔离结构210被去除，则后续形成的外延层的形貌较差，不利于提高半导体器件的性能。
具体的，所述侧墙层的厚度为：1纳米～2纳米，所述侧墙层的厚度决定所述侧墙240沿鳍部201延伸方向上的尺寸，因此，所述侧墙240沿鳍部201延伸方向上的尺寸为：1纳米～2纳米。
在其他实施例中，形成所述侧墙层的工艺包括化学气相沉积工艺或物理气相沉积工艺。
所述侧墙240和保护层211用作后续刻蚀所述初始隔离结构210的掩膜，增加对所述隔离区初始隔离结构210的保护，防止所述开口280内以及侧墙240底部的初始隔离结构210被去除，所述开口280内以及侧墙240底部的初始隔离结构210用于后续形成第一隔离结构。后续以侧墙240底部的第一隔离结构为掩膜，有利于后续形成形貌良好的外延层。
另外，所述侧墙240位于所述鳍部201上的初始隔离结构210上，所述侧墙240能够保护位于所述鳍部201顶部上的初始隔离结构210，使后续所形成的隔离结构还覆盖所述鳍部201的部分顶部表面。覆盖于鳍部201部分顶部表面的隔离结构作为后续形成外延层的掩膜，使得所形成的外延层的形貌良好，有利于提高半导体器件的性能。
本实施例中，形成所述保护层211之后，形成所述侧墙240。在其他实施例中，形成所述保护层和侧墙的步骤包括：在所述鳍部和初始隔离结构上形成保护结构膜；在所述保护结构膜上形成图形化的光刻胶，所述光刻胶暴露出所述器件区的保护结构膜；以所述光刻胶为掩膜，刻蚀所述保护结构膜，直至暴露出鳍部的顶部表面，形成保护结构，所述保护结构包括保护层和位于所述保护层侧壁的侧墙。
请参考图8，以所述保护层211和侧墙240为掩膜，去除部分所述初始隔离结构210(如图7所示)，在所述隔离区A基底200表面形成第一隔离结构250，所述第一隔离结构250充满所述开口280，且所述第一隔离结构250覆盖隔离区A鳍部201的部分顶部表面，并在器件区B基底200表面形成第二隔离结构260，所述第二隔离结构260表面低于所述鳍部201顶部表面，且覆盖器件区B鳍部201的部分侧壁。
需要说明的是，由于所述初始隔离结构210的致密性较差，在对所述初始隔离结构210进行刻蚀的过程中，所述侧墙240和保护层211下方的初始隔离结构210侧壁容易受刻蚀。由于所述初始隔离结构210上具有侧墙240，所述侧墙240能够增加侧墙240和保护层211下方的初始隔离结构210的宽度，从而使所述开口280内的初始隔离结构210不容易被刻穿，进而能够增加所述开口280内第一隔离结构250的隔离性能。同时，所形成的第一隔离结构250还覆盖侧墙240底部鳍部201的顶部表面，而覆盖于侧墙240底部鳍部201顶部的第一隔离结构250用于限制后续形成外延层的形貌，使得所形成的外延层的形貌较好。并且，覆盖于侧墙240底部鳍部201顶部的第一隔离结构250沿鳍部201延伸方向上的尺寸相对较小，则后续形成的外延层沿鳍部201延伸方向上的尺寸较大，则后续位于外延层顶部的插塞与外延层之间的接触面积较大，有利于降低外延层和插塞之间的接触电阻。
本实施例中，对所述初始隔离结构210进行刻蚀的工艺包括湿法刻蚀工艺。湿法刻蚀的选择性好，不容易损伤鳍部201。在其他实施例中，对所述初始隔离结构进行刻蚀的工艺包括干法刻蚀工艺。
具体的，对所述初始隔离结构210进行刻蚀的工艺参数包括刻蚀液包括氢氟酸。
请参考图9，形成所述第一隔离结构250和第二隔离结构260之后，去除所述侧墙240。
形成第一隔离结构250和第二隔离结构260之后，去除所述侧墙240，能够防止侧墙240限制后续外延层沿鳍部201延伸方向上的尺寸，从而能够使外延层的尺寸较大，进而能够改善半导体结构的性能。
本实施例中，去除所述侧墙240的工艺包括湿法刻蚀，湿法刻蚀具有良好的选择性，能够减小去除所述侧墙的过程对保护层211的损耗。
本实施例中，去除所述侧墙240的工艺参数包括：刻蚀液包括HF溶液，中HF的体积百分比为40％～60％。
去除所述侧墙240之后，还包括：通过去离子水进行清洗处理，去除残留的刻蚀液；所述清洗处理之后，进行干燥处理，去除残留的清洗剂。
所述清洗剂的材料为去离子水。所述干燥处理的步骤包括：在氮气气氛下进行吹风。
需要说明的是，本实施例中，沿鳍部201的延伸方向上，所述保护层211的尺寸大于所述侧墙240的尺寸，使得去除所述侧墙240之后，所述开口280内的第一隔离结构250表面仍具有保护层211。所述保护层211能够在后续刻蚀伪栅极膜的过程中，保护所述开口280中的第一隔离结构250。
在其他实施例中，沿鳍部的延伸方向上，所述保护层的尺寸与所述侧墙的尺寸相等。形成第一隔离结构和第二隔离结构之后，所述形成方法还包括：去除所述保护层。
后续在所述第一隔离结构250和第二隔离结构260表面形成伪栅极层。具体请参考图10至图11。
请参考图10，在所述鳍部201、第一隔离结构250、第二隔离结构260和保护层211上形成伪栅极膜220。
所述伪栅极膜220用于后续形成伪栅极层。
所述伪栅极膜220的材料为多晶硅。在其他实施例中，所述伪栅极膜的材料包括：多晶锗或多晶硅锗。
本实施例中，形成所述伪栅极膜220的工艺包括化学气相沉积工艺。在其他实施例中，形成所述伪栅极膜的工艺包括物理气相沉积工艺。
请参考图11，对所述栅极层220进行图形化处理，在所述第一隔离结构250和第二隔离结构260表面形成伪栅极层222。
所述伪栅极层222用于实现相邻器件区中半导体器件的隔离。
为了提高所形成半导体结构的集成度，所述伪栅极层的宽度较小。具体的，本实施例中，所述伪栅极层的宽度为14nm～18nm。
本实施例中，所述伪栅极层222位于所述保护层211表面。
所述图形化处理的步骤包括：在所述伪栅极膜220表面形成图形化的第二掩膜层221，所述第二掩膜层221覆盖所述保护层211表面的伪栅极膜220；以所述第二掩膜层221为掩膜，对所述伪栅极膜220进行刻蚀，在所述保护层211表面形成伪栅极层222。
所述第二掩膜层221的材料为氮化硅。
对所述伪栅极膜220进行刻蚀的工艺包括干法刻蚀工艺。干法刻蚀工艺具有良好的线宽控制，能够有效控制伪栅极的尺寸。
在对所述伪栅极膜220进行刻蚀的过程中，所述保护层211能够保护所述开口280内第一隔离结构250，减少开口280内第一隔离结构250的损耗。
本实施例中，所述形成方法还包括：在所述伪栅极侧壁表面形成偏移侧墙251。
所述偏移侧墙251用于隔离后续形成的外延层230与伪栅极层222，减小所形成半导体结构的漏电。
所述偏移侧墙251的材料为氮化硅。
本实施例中，形成所述伪栅极层之前，去除所述侧墙240。在其他实施例中，还可以在形成所述伪栅极层之后，去除所述侧墙。
请参考图12，形成伪栅极层222之后，在所述伪栅极层222两侧的器件区B鳍部201内形成外延层230。
本实施例中，所述外延层230用于形成二极管的正极或负极，三极管的基极、集电极或发射极。在其他实施例中，所述外延层还可以用于形成MOS晶体管的源区或漏区。
本实施例中，去除所述侧墙240之后，使得所形成的外延层230沿鳍部201延伸方向上的尺寸较大，则后续位于外延层230上的插塞与外延层230之间的接触面积较大，有利于降低插塞和外延层230之间的接触电阻。
本实施例中，形成所述外延层230的步骤包括：在所述伪栅极层222两侧的鳍部201内成凹槽；在所述凹槽中形成外延层230。
需要说明的是，由于所述第一隔离结构250还位于所述开口280侧壁的鳍部201上，在形成所述凹槽的过程中，所述鳍部201上的第一隔离结构250能够保护所述开口280侧壁的鳍部201，从而能够防止所述凹槽侧壁暴露出第一隔离结构250，防止所述外延层230与伪栅极层222之间的距离过小，进而能够减少漏电。另外，由于所述凹槽侧壁不容易暴露出所述第一隔离结构250，则所述凹槽侧壁均能够作为形成外延层230的种子层，从而能够形成结构完整的外延层230，进而为鳍部201提供较大的应力，增加鳍部201中载流子的迁移速率。
本实施例中，所述外延层230的顶部表面高于所述开口中第一隔离结构250顶部表面。所述外延的顶部表面高于所述开口中第一隔离结构250顶部表面能够增加外延层230的尺寸，从而增加外延层230为鳍部201提供的应力。由于所述鳍部201上的第一隔离结构250上不具有侧墙240，则在形成外延层230的过程中，所述外延层230还位于所述鳍部201上的第一隔离结构250表面，从而能够增加外延层230的尺寸。
本实施例中，形成所述凹槽的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合。
本实施例中，形成所述外延层230的工艺包括外延生长工艺。
所述外延层的材料为硅、锗或硅锗。
继续参考图8，本发明实施例还提供一种半导体结构，包括：基底200，所述基底200表面具有鳍部201，所述鳍部201包括隔离区A和位于所述隔离区A两侧的器件区B，，所述隔离区A鳍部201中具有开口280(见图4)，所述开口280在平行于基底200表面且垂直于所述鳍部201延伸方向上贯穿所述鳍部201；
位于所述隔离区A的第一隔离结构250，所述第一隔离结构250充满所述开口280，且所述第一隔离结构250位于部分鳍部201的顶部表面，所述第一隔离结构250的顶部表面具有保护层211和侧墙240。
位于器件区B内的第二隔离结构260的顶部表面低于鳍部201的顶部表面，且覆盖器件区B鳍部201的部分侧壁；
所述开口280沿鳍部201延伸方向上的尺寸为：16纳米～20纳米。所述保护层211沿鳍部201延伸方向上的尺寸为：18纳米～22纳米。所述侧墙240沿鳍部201延伸方向上的尺寸为：1纳米～2纳米。
所述隔离结构250的材料包括：氧化硅。
所述保护层211的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙240的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述隔离区鳍部中具有开口，所述开口在平行于基底表面且垂直于所述鳍部延伸方向上贯穿所述鳍部；
在所述基底的表面、以及鳍部的侧壁和顶部表面形成初始隔离结构，且所述初始隔离结构填充所述开口；
在所述隔离区部分初始隔离结构上形成保护层，所述保护层侧壁表面具有侧墙，且所述侧墙覆盖部分鳍部顶部初始隔离结构的顶部表面；
以所述保护层和侧墙为掩膜，去除部分所述初始隔离结构，在所述隔离区形成第一隔离结构，所述第一隔离结构充满所述开口，并在器件区形成覆盖鳍部部分侧壁的第二隔离结构，所述第二隔离结构的顶部表面低于鳍部的顶部表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口沿鳍部延伸方向上的尺寸为：16纳米～20纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层沿鳍部延伸方向上的尺寸为：18纳米～22纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙沿鳍部延伸方向上的尺寸为：1纳米～2纳米。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始隔离结构的材料包括：氧化硅；所述初始隔离结构的形成工艺包括：流体化学气相沉积工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述保护层的材料和侧墙的材料不同。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：在所述初始隔离结构表面形成牺牲层，所述牺牲层暴露出所述开口内的初始隔离结构；在所述开口内的初始隔离结构表面、以及所述牺牲层的侧壁和顶部表面形成初始保护层；对所述初始保护层进行平坦化处理，直至暴露出牺牲层的顶部表面，在所述开口内的初始隔离结构表面形成保护层；形成所述保护层之后，去除所述牺牲层；所述侧墙的形成方法包括：在所述初始隔离结构表面、以及保护层的侧壁和顶部表面形成侧墙层；去除所述初始隔离结构和保护层表面的侧墙层，在所述保护层的侧壁形成侧墙；所述保护层的材料和侧墙的材料相同，且所述初始保护层和侧墙层的形成工艺不同。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始保护层的形成工艺包括：高密度等离子体沉积工艺、高深宽比沉积工艺或物理气相沉积工艺；所述侧墙层的形成工艺包括原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一隔离结构和第二隔离结构之后，所述形成方法还包括：去除所述侧墙；去除所述侧墙之后，在所述保护层表面形成伪栅极层；在所述伪栅极层的侧壁形成偏移侧墙，且所述偏移侧墙也位于所述保护层表面；在所述伪栅极层和偏移侧墙两侧的器件区鳍部内形成外延层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述伪栅极层沿鳍部延伸方向上的尺寸为14纳米～18纳米。
12.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有鳍部，所述鳍部包括隔离区和位于所述隔离区两侧的器件区，所述隔离区鳍部中具有开口，所述开口在平行于基底表面且垂直于所述鳍部延伸方向上贯穿所述鳍部；
位于所述隔离区的第一隔离结构，所述第一隔离结构充满所述开口，且所述第一隔离结构位于部分鳍部的顶部表面，所述第一隔离结构的顶部表面具有保护层和侧墙；
位于器件区内的第二隔离结构的顶部表面低于鳍部的顶部表面，且覆盖器件区鳍部的部分侧壁。
13.如权利要求12所述的半导体结构，其特征在于，所述开口沿鳍部延伸方向上的尺寸为：6纳米～20纳米。
14.如权利要求12所述的半导体结构，其特征在于，所述保护层沿鳍部延伸方向上的尺寸为：18纳米～22纳米。
15.如权利要求12所述的半导体结构，其特征在于，所述侧墙沿鳍部延伸方向上的尺寸为：1纳米～2纳米。
16.如权利要求12所述的半导体结构，其特征在于，所述第一隔离结构和第二隔离结构的材料包括：氧化硅。
17.如权利要求16所述的半导体结构，其特征在于，所述保护层的材料包括：氮化硅、氮氧化硅、无定型碳或非晶硅；所述侧墙的材料为氮化硅、氮氧化硅、无定型碳或非晶硅。
CN201810027197.6A 2018-01-11 2018-01-11 半导体结构及其形成方法 Active CN110034069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810027197.6A CN110034069B (zh) 2018-01-11 2018-01-11 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810027197.6A CN110034069B (zh) 2018-01-11 2018-01-11 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110034069A CN110034069A (zh) 2019-07-19
CN110034069B true CN110034069B (zh) 2020-12-01

Family

ID=67234299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810027197.6A Active CN110034069B (zh) 2018-01-11 2018-01-11 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110034069B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769016A (zh) * 2012-08-14 2012-11-07 北京大学 一种抗辐射的cmos器件及其制备方法
CN104409410A (zh) * 2014-11-19 2015-03-11 上海华力微电子有限公司 改善浅沟槽隔离边缘SiC应力性能的方法
CN104733315A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105529265A (zh) * 2014-09-30 2016-04-27 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法及mos晶体管
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652419B1 (ko) * 2005-07-28 2006-12-01 삼성전자주식회사 핀형 트랜지스터의 게이트 형성 방법
JP2015170763A (ja) * 2014-03-07 2015-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769016A (zh) * 2012-08-14 2012-11-07 北京大学 一种抗辐射的cmos器件及其制备方法
CN104733315A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105529265A (zh) * 2014-09-30 2016-04-27 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法及mos晶体管
CN104409410A (zh) * 2014-11-19 2015-03-11 上海华力微电子有限公司 改善浅沟槽隔离边缘SiC应力性能的方法
CN106298526A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管器件的制作方法

Also Published As

Publication number Publication date
CN110034069A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
KR100772114B1 (ko) 반도체 소자의 제조방법
CN107785315B (zh) 半导体结构的形成方法
CN116525614B (zh) 一种半导体器件及其制作方法
US11515400B2 (en) Semiconductor structure and fabrication method thereof
CN107481933B (zh) 半导体结构及其制造方法
CN105576018A (zh) 半导体结构及其形成方法
CN107591364B (zh) 半导体结构及其形成方法
CN109950311B (zh) 半导体结构及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN110034069B (zh) 半导体结构及其形成方法
CN109148370B (zh) 半导体结构及其形成方法
CN110571266B (zh) Finfet器件及其制备方法
CN115377012A (zh) 半导体结构的形成方法
CN108122965B (zh) 半导体结构及其形成方法
CN107978525B (zh) 半导体结构及其形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN112864016B (zh) 半导体结构及其形成方法
CN109841527B (zh) 半导体结构及其形成方法
CN109786337B (zh) 半导体结构及其形成方法
CN113327979B (zh) 半导体结构的形成方法
CN112786452B (zh) 半导体结构及其形成方法
CN110034068B (zh) 半导体结构及其形成方法
CN112864093B (zh) 半导体结构及其形成方法
CN109962036B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant