CN105529265A - Mos晶体管的制作方法及mos晶体管 - Google Patents
Mos晶体管的制作方法及mos晶体管 Download PDFInfo
- Publication number
- CN105529265A CN105529265A CN201410522013.5A CN201410522013A CN105529265A CN 105529265 A CN105529265 A CN 105529265A CN 201410522013 A CN201410522013 A CN 201410522013A CN 105529265 A CN105529265 A CN 105529265A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- grid structure
- active area
- isolated area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
一种MOS晶体管的制作方法及MOS晶体管,其中,MOS晶体管的制作方法包括:提供半导体衬底,所述半导体衬底包括有源区和与所述有源区相邻的隔离区;在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述有源区和所述隔离区;在所述栅极结构的两侧的有源区内形成第一凹槽;在所述栅极结构两侧的有源区和隔离区表面形成保护层;清洗所述第一凹槽,去除第一凹槽表面氧化物。采用本发明的制作方法制作出的MOS晶体管的性能高。
Description
技术领域
本发明涉及半导体领域,尤其涉及MOS晶体管的制作方法及MOS晶体管。
背景技术
现有半导体器件制作工艺中,由于应力可以改变硅材料的能隙和载流子迁移率,因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地,通过适当控制应力,可以提高载流子(NMOS晶体管中的电子,PMOS晶体管中的空穴)迁移率,进而提高驱动电流,以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言,可以采用嵌入式锗硅技术(EmbeddedSiGeTechnology)以在晶体管的沟道区域产生压应力,进而提高载流子迁移率。所谓嵌入式锗硅技术是指在半导体衬底的需要形成源极及漏极的区域中埋置锗硅材料,利用硅与锗硅(SiGe)之间的晶格失配对沟道区域产生压应力。
现有的,共用源极或漏极的两个相邻的PMOS晶体管的制作方法具体如下:
结合参考图1和图2,提供半导体衬底,所述半导体衬底包括有源区11和与有源区11相邻的隔离区10。有源区11的材料为硅,隔离区10的材料为氧化硅。
接着,在半导体衬底上形成至少两个栅极结构12,栅极结构12包括栅氧层121和位于栅氧层121上的栅极层122。每个栅极结构12横跨有源区11和隔离区10。每个栅极结构12上都具有形成栅极结构12的图形化的掩膜层15。
接着,在栅极结构12周围形成第一侧墙13,第一侧墙13的材料为氧化硅。以第一侧墙13为掩膜对有源区11进行LDD离子注入,形成LDD离子注入区(图未示)。
接着,在第一侧墙13的周围形成第二侧墙14,第二侧墙14的材料为氮化硅。
接着,参考图3,以第二侧墙14为掩膜,刻蚀两个栅极结构12之间的有源区11,形成碗状凹槽16。此时两个栅极结构12之间的隔离区10没有被刻蚀。
形成碗状凹槽16后,碗状凹槽16的表面在空气中容易发生氧化,形成氧化硅层(图未示),用氢氟酸溶液进行清洗以去除碗状凹槽16表面的氧化硅层。
接着,参考图5,继续刻蚀碗状凹槽16,形成sigma形凹槽18。sigma形凹槽18的表面也会形成氧化硅层(图未示),用氢氟酸溶液进行清洗以去除sigma形凹槽18表面的氧化硅层。
清洗完sigma形凹槽18后,参考图6,在sigma形凹槽18内填充满锗硅层19。
在sigma形凹槽18内填充满锗硅层19后,对锗硅层19进行离子注入形成共源极或共漏极,该共源极或共漏极为两个相邻的栅极结构12所共用。
但是,利用现有技术形成的PMOS晶体管的性能不好,严重时无法工作。
发明内容
本发明解决的问题是利用现有技术形成的PMOS晶体管的性能不好,严重时无法工作。
为解决上述问题,本发明提供一种MOS晶体管的制作方法,包括:
提供半导体衬底,所述半导体衬底包括有源区和与所述有源区相邻的隔离区;
在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述有源区和所述隔离区;
在所述栅极结构两侧的有源区内形成第一凹槽;
在所述栅极结构两侧的有源区和隔离区表面形成保护层;
清洗所述第一凹槽,去除第一凹槽表面氧化物。
可选的,形成所述保护层的方法为离子注入。
可选的,所述离子注入的注入离子为硅离子。
可选的,所述离子注入的注入能量为大于等于0.5Kev且小于等于5Kev,所述离子注入的注入剂量为大于等于1×1015atom/cm2且小于等于1×1017atom/cm2。
可选的,所述离子注入之后,还包括对所述保护层进行退火步骤。
可选的,所述退火的温度为大于等于500℃且小于等于1500℃。
可选的,清洗所述第一凹槽的方法为采用氢氟酸溶液清洗。
可选的,所述第一凹槽为碗状凹槽,清洗所述第一凹槽后,还包括下列步骤:刻蚀所述第一凹槽形成第二凹槽,所述第二凹槽为sigma形凹槽或U形凹槽;
在所述第二凹槽内形成半导体材料层;
对所述半导体材料层进行源漏离子注入。
可选的,所述晶体管为PMOS晶体管,所述第二凹槽为sigma形凹槽,所述半导体材料层为锗硅层;所述晶体管为NMOS晶体管,所述第二凹槽为U形凹槽,所述半导体材料层为碳化硅层。
可选的,所述第一凹槽为两个栅极结构共用凹槽或者为每一栅极结构独用凹槽。
本发明还提供一种MOS晶体管,包括:半导体衬底,所述半导体衬底包括有源区和与所述有源区相邻的隔离区,所述MOS晶体管还包括:保护层,位于所述隔离区表面。
可选的,所述保护层为硅离子注入层。
与现有技术相比,本发明的技术方案具有以下优点:
清洗第一凹槽,去除第一凹槽表面氧化物的过程中,清洗第一凹槽的清洗试剂会对隔离区造成腐蚀。如果在清洗第一凹槽之前,在所述与有源区相邻的隔离区表面形成保护层,保护层可以阻挡清洗试剂对隔离区的腐蚀。从而防止与有源区相邻的隔离区内形成露出栅极结构的开口,进而防止后续形成的晶体管的源极或漏极在施加电压时与栅极结构相导通的情况,提高后续形成的晶体管的性能。
附图说明
图1是现有技术中的两个相邻的PMOS晶体管共用源极或漏极的俯视结构示意图;
图2是图1分别沿AA方向和沿BB方向的剖面结构示意图;
图3至图6为现有技术中的PMOS晶体管的制作步骤中的沿AA方向和沿BB方向的剖面结构示意图;
图7是本发明第一实施例中的两个相邻的晶体管共用源极或漏极的俯视结构示意图;
图8是图7分别沿CC方向和沿DD方向的剖面结构示意图;
图9至图14为本发明第一实施例中的晶体管的制作步骤中的沿CC方向和沿DD方向的剖面结构示意图;
图15是本发明第二实施例中的一个晶体管的栅极结构的俯视结构示意图;
图16是图15分别沿EE方向和沿FF方向的剖面结构示意图;
图17是本发明第二实施例的晶体管沿EE方向和沿FF方向的剖面结构示意图。
具体实施方式
经发现和分析,利用现有技术形成的PMOS晶体管的性能不好,严重时无法工作的原因如下:
参考图1和图4,隔离区10的材料为氧化硅。用氢氟酸溶液清洗碗状凹槽16以去除碗状凹槽16表面的氧化硅层的过程中,氢氟酸会对与碗状凹槽16相邻的隔离区10进行腐蚀,在两个栅极结构12之间的隔离区10上形成开口17。氢氟酸去除碗状凹槽16表面的氧化硅层为各向同性刻蚀,这样,氢氟酸也会对栅极结构12之间的隔离区10进行各向同性刻蚀,开口17的开口的尺寸会非常大。严重时,开口17的边界延伸至栅极结构12的底部,也就是说,开口17会露出栅极结构12。
进一步的,参考图5,用氢氟酸溶液清洗sigma形凹槽18以去除sigma形凹槽18表面的氧化硅层的过程中,氢氟酸也会对与sigma形凹槽18相邻的隔离区10进行腐蚀,使得开口17的尺寸进一步加大。
参考图6,在sigma形凹槽内18形成锗硅层19时,锗硅层19也会填充在开口17内。这样,后续给PMOS晶体管施加电压时,会将共源极或共漏极与栅极结构12进行导通,从而使PMOS晶体管性能不好,严重时无法工作。
为了解决上述技术问题,本发明提供了一种MOS晶体管的形成方法及MOS晶体管。采用本发明的MOS晶体管的形成方法,能够提高后续形成的MOS晶体管的性能。
下面结合附图对本发明的具体实施例做详细的说明。
实施例一
结合参考图7和图8,提供半导体衬底,所述半导体衬底包括有源区31和与有源区31相邻的隔离区30。
本实施例中,半导体衬底是硅衬底。其他实施例中,半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底,或本领域技术人员公知的其他半导体材料衬底。
其中,隔离区30的材料为氧化硅。有源区31和隔离区30的形成方法为本领域技术人员熟知技术,在此不再赘述。
接着,在所述半导体衬底上形成栅极结构32,栅极结构32横跨有源区31和隔离区30。
本实施例中,有源区31和隔离区30分别与栅极结构32的长度方向垂直。栅极结构32包括横跨有源区31和隔离区30的栅介质层321,及位于栅介质层321上的栅极层322。形成栅极结构32的方法如下:
在有源区31和隔离区30上形成栅介质材料层,在栅介质材料层上形成栅极材料层,在栅极材料层上形成图形化的掩膜层33。以图形化的掩膜层33为掩膜,刻蚀栅极材料层及栅介质材料层,形成栅极结构32。此时,栅极结构32的顶部具有图形化的掩膜层33。
其中,栅介质材料层为氧化硅层,栅极材料层为多晶硅层,图形化的掩膜层33为氮化硅层。其他实施例中,栅介质材料层、栅极材料层和图形化的掩膜层也可以为本领域技术人员熟知的其他半导体材料层。
本实施例中,栅极结构32至少具有两个,至少两个相邻的栅极结构32之间会共用一个后续步骤中形成的源极或漏极。之所以在至少两个相邻的栅极结构间共用源极或共用漏极,可以节省后续形成的晶体管在晶圆中所占面积。
接着,继续参考图7和图8,在栅极结构32周围形成第一侧墙34。用于定义后续步骤中形成第一凹槽的位置,进而定义后续步骤中源极或漏极的位置。第一侧墙的材料为氮化硅,第一侧墙34的形成方法为本领域技术人员熟知技术,在此不再赘述。
其他实施例中,不形成第一侧墙,也属于本发明的保护范围。
本实施例中,在栅极结构32和第一侧墙34之间形成第二侧墙35,第二侧墙35用于定义后续形成的LDD离子注入区的位置。第二侧墙35的材料为氧化硅。其他实施例中,第二侧墙也可以为本领域技术人员熟知的其他材料。第二侧墙35的形成方法为本领域技术人员的熟知技术,在此不再赘述。
其他实施例中,不形成第二侧墙,也属于本发明的保护范围。
接着,参考图9,以第一侧墙34为掩膜,对两个第一侧墙34之间的有源区31进行刻蚀形成第一凹槽36。
本实施例中,第一凹槽36为碗状凹槽。采用各向同性干法刻蚀的方法刻蚀形成碗状凹槽。其中,刻蚀气体包括溴化氢和氯气。具体工艺如下:溴化氢的流量为200~800sccm,氯气的流量为20~100sccm,惰性气体的流量为50~1000sccm,刻蚀腔室的压力为2~200mTorr,刻蚀时间为15~60s。
形成第一凹槽36的过程中,与有源区相邻的隔离区30是不被刻蚀的。
形成第一凹槽36后,参考图10,对隔离区30、第一侧墙34、图形化的的掩膜层33、有源区31进行硅离子注入,形成保护层37,保护层37为硅离子注入层。保护层37的作用如下:
隔离区30的材料为氧化硅。后续步骤中,用氢氟酸溶液清洗第一凹槽36以去除第一凹槽36表面的氧化硅层的过程中,保护层37的材料为硅,会防止氢氟酸对与第一凹槽36相邻的隔离区30进行腐蚀,从而防止在隔离区30上形成露出栅极结构32的开口。
进一步的,用氢氟酸溶液清洗sigma形凹槽以去除sigma形凹槽表面的氧化硅层的过程中,保护层37还会防止氢氟酸对与sigma形凹槽相邻的隔离区进行腐蚀,从而防止在隔离区30上形成露出栅极结构32的开口。进而可以防止后续形成的晶体管的源极或漏极在施加电压时与栅极结构相导通。
形成保护层37的具体参数如下:注入能量为大于等于0.5Kev且小于等于5Kev,形成所述硅离子注入层的注入剂量为大于等于1×1015atom/cm2且小于等于1×1017atom/cm2。
本实施例中,注入能量或注入剂量如果太大,半导体衬底较深的位置处会有硅离子注入层。硅离子注入层中的晶格被损伤。如果硅离子注入层的最深边界超过后续形成的锗硅层的最底层边界。则位于后续形成的锗硅层之下的原本有序的硅层呈杂乱无章的非晶状态,从而影响后续形成的晶体管的性能。
注入能量或注入剂量如果太小,则形成的保护层37太薄,这样对隔离区30的保护效果不好,同样会影响后续形成的晶体管的性能。
本实施例中,对隔离区30、第一侧墙34、图形化的掩膜层33、有源区31进行离子注入之后,还对离子注入层进行退火。
退火可以为炉退火(Furnaceanneal)、尖锋退火(Spikeanneal)、激光脉冲退火(Laseranneal)或快速退火(Flashanneal)等。
本实施例中,之所以进行退火步骤,一方面是因为可以使得注入至隔离区30的注入离子进行扩散,从而可以增加保护层37的厚度和覆盖范围。这样,可以对两个栅极结构32之间的隔离区30进行更好的保护。例如:如果氢氟酸对与第一凹槽36相邻的隔离区30腐蚀非常严重时,在两个栅极结构32之间的隔离区30上形成的开口尺寸不仅很大,也会很很深,需要覆盖范围广和厚度大的保护层37才能将两个栅极结构32之间的隔离区30保护好,不被氢氟酸腐蚀。
另一方面,经过上述硅离子注入步骤,被注入的硅离子基本不占据硅的晶格点,而是停留在晶格间隙位置。被注入的离子只有经过退火才能移动至晶格点,才能够修复晶格缺陷。
本实施例中,退火的温度为大于等于500℃且小于等于1500℃。退火的温度越高,硅原子能够进行越充分的移动。但是,退火的温度如果太大,热预算会很高,会影响后续形成的晶体管的性能。退火的温度如果太低,一方面退火时间会很长,影响退火效率。另一方面,达不到修复晶格缺陷的目的。
其他实施例中,不对保护层37进行退火,也属于本发明的保护范围。
接着,清洗第一凹槽36,去除第一凹槽36表面的氧化物。
清洗第一凹槽36的原因如下:第一凹槽36置于空气中会在表面形成一层氧化硅层。清洗步骤可以将第一凹槽36表面的氧化硅层去除。
本实施例中,采用氢氟酸对第一凹槽36进行清洗。
需要说明的是,参考保护层37的作用部分可以看出,正因为在隔离区30表面形成保护层37。氢氟酸不会对与第一凹槽36相邻的隔离区30进行腐蚀,也就是说不会对两个相邻的栅极结构32之间的隔离区30进行腐蚀。对后续形成的晶体管施加电压时,不会出现栅极结构32与漏极或源极导通的现象。
接着,参考图11,对第一凹槽36继续刻蚀形成第二凹槽38。
本实施例中,后续形成的晶体管为PMOS晶体管,第二凹槽38为sigma形。形成第二凹槽38的方法为湿法腐蚀。具体如下:
将碗状凹槽暴露在TMAH(TetramethylAmmoniumHydroxied,四甲基氢氧化氨)水溶液中,TMAH水溶液腐蚀第一凹槽36。在形成第一凹槽36的区域形成第二凹槽38,TMAH水溶液的体积百分比浓度为2%~20%,温度为20~80℃,时间为100~500s。
需要说明的是,形成第二凹槽38后,第一凹槽36表面的保护层37也会被同时去除。本实施例中,需要将第一凹槽36表面形成的保护层37全部去除。原因如下:保护层37为硅离子注入层,保护层37内的硅原子排列杂乱无章,属于非晶态。在非晶态的硅上无法进行半导体材料层的形成工艺。
刻蚀形成第二凹槽38的过程中,与有源区相邻的隔离区30是不被刻蚀的。
其他实施例中,湿法腐蚀剂也可以为其他的带羟基的碱性溶液,也属于本发明的保护范围之内。
其他实施例中,如果后续形成的晶体管为NMOS晶体管时,第二凹槽为U形凹槽。
形成第二凹槽38后,第二凹槽38置于空气中时,在第二凹槽38的表面也会被空气氧化形成氧化硅层,继续采用氢氟酸对第二凹槽38表面的氧化硅层进行清洗去除。
其他实施例中,保护层37可以为本领域技术人员熟知的其他材料层,只要能够在氢氟酸清洗第一凹槽和清洗第二凹槽的过程中保护隔离区不被腐蚀,也属于本发明的保护范围。
清洗完第二凹槽38后,参考图12,在第二凹槽38内形成半导体材料层39。
本实施例中,后续形成的晶体管为PMOS晶体管时,半导体材料层39为锗硅材料,锗硅材料可以引入硅和锗硅之间晶格失配形成的压应力,从而提高PMOS晶体管的性能。
本实施例中,半导体材料层39的形成工艺为化学气相沉积工艺。具体工艺如下:硅源气体为SiH4或SiH2Cl2,锗源气体为GeH4,载气为氢气。硅源气体和锗源气体的流量为1~1000sccm,所述载气的流量为0.1~50slm,温度为500~800℃,压强为1~100Torr。
其他实施例中,半导体材料层39的制作方法也可以为原子沉积法(AtomicLayerDeposition,ALD)和分子聚束外延法(MolecularBeamEpitaxy,MBE)。
本实施例中,半导体材料层39顶面需要与有源区的半导体衬底顶面相平。如果半导体材料层39的顶面高于半导体衬底顶面,半导体材料层39产生的最大应力会加到栅极结构32上,从而会影响后续形成的MOS晶体管的性能;如果半导体材料层39顶面低于半导体衬底顶面,半导体材料层39产生的最大应力加不到栅极结构32下面的沟道里面,同样也会影响后续形成的MOS晶体管的性能。
然而受实际工艺操作的限制,形成的半导体材料层39的顶面是不会与半导体衬底顶面百分之百的相平,也就是说,半导体材料层39的顶面会略低于半导体衬底顶面。因此,本实施例中,在半导体材料层39上形成半导体材料补充层(图未示),半导体材料补充层可以弥补半导体材料层39顶面低于半导体衬底顶面的部分。也就是说,半导体材料层39与半导体材料补充层一起作用,才能对栅极结构32下面的沟道恰到好处的施加应力,从而得到性能佳的MOS晶体管。
本实施例中,半导体材料补充层与半导体材料层39的材料相同,也为锗硅。其他实施例中,半导体材料层如果为碳化硅,则半导体材料补充层也为碳化硅。
形成半导体材料补充层的方法为化学气相沉积。具体工艺条件如下:沉积温度为400~800℃,沉积厚度为5~10nm。其他实施例中,形成半导体材料补充层的方法也可以为炉管氧化法、原子沉积法和分子聚束外延法。
半导体材料补充层的厚度如果太小,半导体材料补充层对栅极结构32下面的沟道不能恰到好处的施加应力,从而影响后续形成的MOS晶体管的性能。半导体材料补充层的厚度如果太大则增加连接电阻,影响后续MOS晶体管的运行速度。
当然,其他实施例中,不形成半导体材料补充层也属于本发明的保护范围。
接着,继续参考图12,在半导体材料补充层上形成硅帽层40。
本实施例中,形成硅帽层40的方法也为化学气相沉积。其他实施例中,形成硅帽层40的方法也可以为原子沉积法和分子聚束外延法。硅帽层40的厚度为15~20nm。
需要说明的是,后续MOS晶体管的形成步骤中,需要对半导体材料层39、半导体材料补充层和硅帽层40都进行离子注入,形成共源极或共漏极。以共源极为例,形成共源极后,会在共源极上形成导电插塞。为了减小导电插塞和共源极之间的接触电阻,会在共源极的顶面形成金属硅化物层,这样,形成有金属硅化物的共源极与接触插塞进行电连接时,可以减小导电插塞和共源极之间的接触电阻。本实施例中的硅帽层40就是用来形成金属硅化物层的。然而,本实施例中,利用硅来形成金属硅化物层的接触电阻最小,从而有利于提高后续形成的PMOS晶体管的性能。
硅帽层40如果太薄,后续金属硅化物将耗尽该层,接着会消耗下面的应力锗硅层,从而影响应力施加效果,影响载流子迁移率,降低后续形成的MOS晶体管性能。硅帽层40如果太厚,则增加连接电阻,影响后续形成的晶体管运行速度。
其他实施例中,半导体材料补充层上不形成硅帽层40,直接利用半导体材料补充层来形成金属硅化物的方法也适用于本发明。只是形成的PMOS晶体管的性能略差。
需要说明的是,本实施例中,由于第二凹槽38表面的硅为有序硅,隔离区30内的保护层为杂乱无章的硅,则形成半导体材料层的过程中,不会在与第二凹槽38附近的隔离区30上形成半导体材料层。进一步的,半导体材料层也为有序的硅层,形成半导体材料补充层的过程中,也不会在与第二凹槽38附近的隔离区30上形成半导体材料补充层。更进一步,半导体材料补充层也为有序的硅层,形成硅帽层的过程中,也不会在与第二凹槽38附近的隔离区30上形成硅帽层。
形成硅帽层40后,参考图13,去除第一侧墙34。
第一侧墙34的材料为氮化硅。去除第一侧墙34的方法为湿法腐蚀,本实施例采用磷酸溶液去除第一侧墙34。
需要说明的是,第一侧墙34的表面以里具有保护层37。第一侧墙34处的保护层37在去除第一侧墙34的步骤中被顺带去除。
栅极结构32顶部的图形化的掩膜层33的材料也为氮化硅,在去除第一侧墙34的步骤中也被顺带去除。
去除第一侧墙34后,以第二侧墙35为掩膜,对有源区31进行LDD离子注入,形成LDD离子注入区。
本实施例中,硅帽层40形成之后,再进行LDD离子注入。原因如下:
LDD离子注入区的深度较浅,如果在形成第二侧墙35的步骤之后,形成第一侧墙34的步骤之前进行LDD离子注入。则在形成第一凹槽、第二凹槽、在第二凹槽内填充半导体材料层的过程中,由于工艺误差的存在,会将原本体积就小的LDD离子注入区被大量刻蚀去除。这样,形成的LDD离子注入区非常小,起不到应有的作用。
本实施例中,LDD离子注入之后,在第二侧墙35周围形成第三侧墙41。第三侧墙41用于定义共源极或共漏极的离子注入位置。然后,以第三侧墙41为掩膜,对半导体材料层39、半导体材料补充层和硅帽层40都进行离子注入,形成共源极或共漏极。
本实施例中,所述离子注入的离子为硼离子,形成的晶体管为PMOS晶体管。具体形成共源极或共漏极的方法为本领域技术人员熟知技术,在此不进行赘述。
其他实施例中,不形成第三侧墙也属于本发明的保护范围。
实施例二
本实施例提供一种晶体管的形成方法,与实施例一的不同之处为:
形成第一侧墙的步骤之后,并且在形成第一凹槽的步骤之前,对隔离区、第一侧墙、图形化的的掩膜层、有源区进行离子注入形成保护层的步骤。这样就会在栅极结构之间的有源区和隔离区同时形成保护层。
接着,以第一侧墙为掩膜,对栅极结构之间的有源区进行刻蚀,形成第一凹槽。之后,再采用氢氟酸清洗去除第一凹槽表面的氧化硅时,隔离区处形成的保护层会防止隔离区被氢氟酸腐蚀。之后,继续刻蚀第一凹槽,形成第二凹槽。相应的,还采用氢氟酸清洗去除第二凹槽表面的氧化硅时,栅极结构之间隔离区处形成的保护层同样会防止隔离区被氢氟酸腐蚀。
具体过程参考实施例一。
需要说明的是,在栅极结构之间形成第一凹槽的步骤中,栅极结构之间的有源区处形成的保护层也会被去除。对第一凹槽继续刻蚀形成第二凹槽的过程中,还会对栅极结构之间的有源区处形成的保护层进一步去除。这样,后续工艺中,保护层的存在不会对半导体材料层的形成工艺造成影响。
实施例三
参考图14,本实施例提供一种晶体管,包括:半导体衬底,所述半导体衬底包括有源区31和与有源区相邻的隔离区30;
栅极结构32,位于所述半导体衬底上,且横跨所述有源区31和与所述有源区相邻的所述隔离区30;
位于所述栅极结构32周围的第二侧墙35,位于所述第二侧墙周围的第三侧墙41;
位于相邻第三侧墙41之间的共源极或共漏极,其特征在于,所述半导体衬底还包括:
保护层37,位于隔离区30表面。
所述保护层37为硅离子注入层。
其他实施例中,不形成第二侧墙或第三侧墙的至少一种也属于本发明的保护范围。
具体请参考实施例一和实施例二。
实施例四
参考图15、图16和图17,本实施例提供一种晶体管的形成方法。实施例一和实施例二不同之处为:采用本实施例的方法形成的两个相邻的晶体管之间不是具有共源极或共漏极。而是,每个晶体管各自具有源极和漏极。具体形成方法包括:
提供半导体衬底,所述半导体衬底包括有源区51和与有源区51相邻的隔离区50;
在所述半导体衬底上形成栅极结构52,所述栅极结构52横跨所述有源区51和所述隔离区50,栅极结构52包括位于半导体衬底上的栅介质层521及位于栅介质层521上的栅极层522。栅极结构52上具有形成栅极结构52的图形化的掩膜层53。
在所述栅极结构52的周围形成第一侧墙54,在第一侧墙54与栅极结构52之间形成第二侧墙55。
以第一侧墙54为掩膜对栅极结构52两侧的有源区51进行刻蚀,形成第一凹槽;
对第一侧墙54、图形化的掩膜层53、第一凹槽、隔离区50进行离子注入,形成保护层57;
采用氢氟酸清洗所述第一凹槽表面的氧化物时,栅极结构52两侧的隔离区表面的保护层57会阻止氢氟酸对其进行腐蚀,从而可以防止后续形成晶体管的源极和漏极与栅极进行导通。
接着,对第一凹槽继续湿法腐蚀形成第二凹槽。形成第二凹槽的过程中,可以将第一凹槽处保护层57去除。
形成第二凹槽后,采用氢氟酸清洗第二凹槽表面的氧化物时,栅极结构52两侧的隔离区50表面的保护层57会阻止氢氟酸对其进行腐蚀,从而可以进一步防止后续形成晶体管的源极或漏极与栅极进行导通。
清洗完第二凹槽后,在第二凹槽内形成半导体材料层59。
上述具体过程及之后各步骤请参考第一实施例。
其他实施例中,形成第一侧墙54后,刻蚀第一侧墙54两侧的有源区形成第一凹槽之前,对隔离区50、第一侧墙54、图形化的掩膜层53、有源区51进行离子注入形成保护层的步骤。这样就会在栅极结构之间的有源区和隔离区同时形成保护层。
接着,以第一侧墙为掩膜,对栅极结构之间的有源区进行刻蚀,形成第一凹槽。之后,再采用氢氟酸清洗去除第一凹槽表面的氧化硅时,隔离区处形成的保护层会防止隔离区被氢氟酸腐蚀。之后,继续刻蚀第一凹槽,形成第二凹槽。相应的,再采用氢氟酸清洗去除第二凹槽表面的氧化硅时,栅极结构之间隔离区处形成的保护层同样会防止隔离区被氢氟酸腐蚀。
具体请参考实施例一和实施例二。
实施例五
参考图17,本实施例提供一种晶体管,本实施例与实施例三的晶体管不同之处为:实施例三的两个相邻晶体管间为共漏极或共源极。本实施例中的晶体管的两侧分别具有源极和漏极。
具体包括:半导体衬底,所述半导体衬底包括有源区51和与有源区相邻的隔离区50;
栅极结构52,位于所述半导体衬底上,且横跨所述有源区51和所述隔离区50;
位于栅极结构52周围的第二侧墙55和第三侧墙61;
位于第三侧墙61两侧的有源区内的源极和漏极,其特征在于,所述半导体衬底还包括:
保护层57,位于所述第三侧墙61两侧的隔离区50表面。
所述保护层57为硅离子注入层。
其他实施例中,不形成第二侧墙55和第三侧墙61的至少一种也属于本发明的保护范围。
具体请参考上述各实施例。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种MOS晶体管的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括有源区和与所述有源区相邻的隔离区;在所述半导体衬底上形成栅极结构,所述栅极结构横跨所述有源区和所述隔离区;
在所述栅极结构两侧的有源区内形成第一凹槽;
在所述栅极结构两侧的有源区和隔离区表面形成保护层;
清洗所述第一凹槽,去除第一凹槽表面氧化物。
2.如权利要求1所述的制作方法,其特征在于,形成所述保护层的方法为离子注入。
3.如权利要求2所述的制作方法,其特征在于,所述离子注入的注入离子为硅离子。
4.如权利要求3所述的制作方法,其特征在于,所述离子注入的注入能量为大于等于0.5Kev且小于等于5Kev,所述离子注入的注入剂量为大于等于1×1015atom/cm2且小于等于1×1017atom/cm2。
5.如权利要求2所述的制作方法,其特征在于,所述离子注入之后,还包括对所述保护层进行退火步骤。
6.如权利要求5所述的制作方法,其特征在于,所述退火的温度为大于等于500℃且小于等于1500℃。
7.如权利要求1所述的制作方法,其特征在于,清洗所述第一凹槽的方法为采用氢氟酸溶液清洗。
8.如权利要求1所述的制作方法,其特征在于,所述第一凹槽为碗状凹槽,清洗所述第一凹槽后,还包括下列步骤:刻蚀所述第一凹槽形成第二凹槽,所述第二凹槽为sigma形凹槽或U形凹槽;
在所述第二凹槽内形成半导体材料层;
对所述半导体材料层进行源漏离子注入。
9.如权利要求8所述的制作方法,其特征在于,所述晶体管为PMOS晶体管,所述第二凹槽为sigma形凹槽,所述半导体材料层为锗硅层;所述晶体管为NMOS晶体管,所述第二凹槽为U形凹槽,所述半导体材料层为碳化硅层。
10.如权利要求1所述的制作方法,其特征在于,所述第一凹槽为两个栅极结构共用凹槽或者为每一栅极结构独用凹槽。
11.一种MOS晶体管,包括:半导体衬底,所述半导体衬底包括有源区和与所述有源区相邻的隔离区,其特征在于,还包括:保护层,位于所述隔离区表面。
12.如权利要求11所述的MOS晶体管,其特征在于,所述保护层为硅离子注入层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410522013.5A CN105529265A (zh) | 2014-09-30 | 2014-09-30 | Mos晶体管的制作方法及mos晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410522013.5A CN105529265A (zh) | 2014-09-30 | 2014-09-30 | Mos晶体管的制作方法及mos晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105529265A true CN105529265A (zh) | 2016-04-27 |
Family
ID=55771411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410522013.5A Pending CN105529265A (zh) | 2014-09-30 | 2014-09-30 | Mos晶体管的制作方法及mos晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105529265A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887277A (zh) * | 2017-11-10 | 2018-04-06 | 上海华力微电子有限公司 | 一种制作sigma型锗硅的沟槽及器件的方法 |
CN110034069A (zh) * | 2018-01-11 | 2019-07-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110246803A (zh) * | 2018-03-08 | 2019-09-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN110391299A (zh) * | 2018-04-23 | 2019-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030003644A1 (en) * | 2001-06-29 | 2003-01-02 | Toshiya Uenishi | Semiconductor integrated circuit device and method of fabricating the same |
CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
US20100181598A1 (en) * | 2009-01-21 | 2010-07-22 | Tsutomu Sato | Semiconductor device and method of manufacturing semiconducer device |
US20100323494A1 (en) * | 2009-06-17 | 2010-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Narrow channel width effect modification in a shallow trench isolation device |
US20120295444A1 (en) * | 2011-05-16 | 2012-11-22 | Varian Semiconductor Equipment Associates, Inc. | Techniques for forming 3d structures |
CN103035523A (zh) * | 2011-09-30 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种晶体管形成方法 |
CN103247524A (zh) * | 2013-04-28 | 2013-08-14 | 上海华力微电子有限公司 | ∑形凹槽的制作方法 |
US20130328127A1 (en) * | 2012-06-12 | 2013-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | SiGe SRAM BUTTED CONTACT RESISTANCE IMPROVEMENT |
CN103594370A (zh) * | 2012-08-16 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2014
- 2014-09-30 CN CN201410522013.5A patent/CN105529265A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030003644A1 (en) * | 2001-06-29 | 2003-01-02 | Toshiya Uenishi | Semiconductor integrated circuit device and method of fabricating the same |
CN1885556A (zh) * | 2005-06-22 | 2006-12-27 | 富士通株式会社 | 半导体器件及其制造方法 |
US20100181598A1 (en) * | 2009-01-21 | 2010-07-22 | Tsutomu Sato | Semiconductor device and method of manufacturing semiconducer device |
US20100323494A1 (en) * | 2009-06-17 | 2010-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Narrow channel width effect modification in a shallow trench isolation device |
US20120295444A1 (en) * | 2011-05-16 | 2012-11-22 | Varian Semiconductor Equipment Associates, Inc. | Techniques for forming 3d structures |
CN103035523A (zh) * | 2011-09-30 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种晶体管形成方法 |
US20130328127A1 (en) * | 2012-06-12 | 2013-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | SiGe SRAM BUTTED CONTACT RESISTANCE IMPROVEMENT |
CN103594370A (zh) * | 2012-08-16 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN103247524A (zh) * | 2013-04-28 | 2013-08-14 | 上海华力微电子有限公司 | ∑形凹槽的制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887277A (zh) * | 2017-11-10 | 2018-04-06 | 上海华力微电子有限公司 | 一种制作sigma型锗硅的沟槽及器件的方法 |
CN110034069A (zh) * | 2018-01-11 | 2019-07-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110034069B (zh) * | 2018-01-11 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110246803A (zh) * | 2018-03-08 | 2019-09-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN110391299A (zh) * | 2018-04-23 | 2019-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110391299B (zh) * | 2018-04-23 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104752214B (zh) | 鳍式场效应管的形成方法 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
US9190327B2 (en) | CMOS transistors and fabrication method thereof | |
CN103311184A (zh) | 晶体管的形成方法,cmos的形成方法 | |
CN103871968A (zh) | Mos晶体管的制作方法 | |
CN103545186B (zh) | 一种制造金属栅半导体器件的方法 | |
CN107731918B (zh) | 半导体结构及其制造方法 | |
US20080009110A1 (en) | Metal-oxide semiconductor field effect transistor and method for manufacturing the same | |
CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
CN105552125A (zh) | 半导体结构及其制造方法 | |
CN105514158A (zh) | 半导体结构和测试结构的形成方法、测试方法 | |
KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
CN109148296B (zh) | 半导体结构及其形成方法 | |
CN104465486B (zh) | 半导体器件的形成方法 | |
CN102983104B (zh) | Cmos晶体管的制作方法 | |
CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
CN104900519A (zh) | 晶体管的形成方法 | |
CN104900501A (zh) | 半导体结构及其形成方法 | |
CN102768993B (zh) | 一种应力记忆技术的nmos器件制作方法 | |
CN102446766B (zh) | Mosfet形成方法 | |
KR20050000059A (ko) | 반도체 소자의 제조방법 | |
CN103107090B (zh) | 制造半导体器件的方法 | |
CN105719971A (zh) | 半导体器件的形成方法 | |
CN104979288A (zh) | 半导体器件的形成方法 | |
CN103165441A (zh) | 一种High K栅极电介质/金属层叠栅极制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160427 |