CN104752214B - 鳍式场效应管的形成方法 - Google Patents
鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN104752214B CN104752214B CN201310745732.9A CN201310745732A CN104752214B CN 104752214 B CN104752214 B CN 104752214B CN 201310745732 A CN201310745732 A CN 201310745732A CN 104752214 B CN104752214 B CN 104752214B
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- effect pipe
- fin field
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 50
- 238000000926 separation method Methods 0.000 claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 239000002019 doping agent Substances 0.000 claims description 23
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 6
- 238000012805 post-processing Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 230000008439 repair process Effects 0.000 claims description 4
- 239000003153 chemical reaction reagent Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Abstract
一种鳍式场效应管的形成方法，包括：提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。形成的鳍式场效应管的防穿通效果、鳍部的质量以及阱区的隔离效果均较好，有效提高了鳍式场效应管的性能稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，高K介质层和金属栅电极得到了广泛应用，并且，通过在高k介质层和金属栅电极之间形成具有不同功函数的金属来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应管（Fin FET）作为常规器件的替代得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；第一介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；金属栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，金属栅极结构12包括位于鳍部侧壁和表面的高K栅介质层（图中未示出）和位于高K栅介质层上的金属栅电极（图中未示出）；第二介质层（图中未示出），覆盖所述第一介质层11表面和鳍部14，第二介质层的表面与金属栅极结构12的表面齐平。
然而，随着工艺节点的进一步缩小，现有技术形成的鳍式场效应管的性能稳定性有待进一步提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，形成的鳍式场效应管的性能稳定性较高。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。
可选的，所述刻蚀部分厚度的隔离层采用的化学试剂为氢氟酸溶液。
可选的，还包括：在形成浅沟槽隔离结构之后，在同一工艺步骤中对阱区和防穿通区进行退火处理。
可选的，所述隔离层的形成步骤包括：形成覆盖所述鳍部和硬掩膜层的隔离薄膜；平坦化所述隔离薄膜直至与硬掩膜层表面齐平。
可选的，所述隔离薄膜的形成工艺为流体化学气相沉积工艺。
可选的，所述流体化学气相沉积的温度范围为200℃-900℃。
可选的，还包括：在形成隔离薄膜前，在被刻蚀后的半导体衬底表面形成修复氧化层。
可选的，沉积形成所述修复氧化层的温度范围为900-1100℃。
可选的，还包括：对所述隔离薄膜进行退火后处理，所述退火后处理的温度为800℃-1100℃，退火时长为20分钟-60分钟。
可选的，还包括：形成浅沟槽隔离结构之后，形成横跨所述鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧，并位于鳍部的源区和漏区。
可选的，当所述鳍式场效应管为NMOS管时，所述阱区的掺杂杂质为B，BF2或In，其掺杂剂量为1011atoms/cm2-1013atoms/cm2；所述防穿通区的掺杂杂质为B，BF2或In，其掺杂剂量大于阱区的掺杂剂量，为1012atoms/cm2-1014atoms/cm2。
可选的，当所述鳍式场效应管为PMOS管时，所述阱区的掺杂杂质为P或As，其掺杂剂量为1011atoms/cm2-1013atoms/cm2；所述防穿通区的掺杂杂质为P或As，其掺杂剂量大于阱区的掺杂剂量，为1012atoms/cm2-1014atoms/cm2。
可选的，还包括：在形成浅沟槽隔离结构之后，向所述鳍部内掺杂形成阈值电压调节区，所述阈值电压调节区位于鳍部顶部和侧壁表面。
可选的，所述阈值电压调节区的掺杂类型与防穿通区和阱区的掺杂类型相同。
可选的，当所述鳍式场效应管为NMOS管时，所述阈值电压调节区的掺杂杂质为B或BF2，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。
可选的，当所述鳍式场效应管为PMOS管时，所述阈值电压调节区的掺杂杂质为P或As，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。
可选的，所述半导体衬底为硅衬底或绝缘体上硅衬底。
与现有技术相比，本发明的技术方案具有以下优点：
所述阱区和防穿通区在形成鳍部和隔离层后，形成浅沟槽隔离结构之前形成，避免了形成浅沟槽隔离结构过程中的沉积工艺、退火工艺等导致的离子扩散，使防穿通区的离子浓度与预定值一致，防穿通效果好。并且，掺杂形成阱区和防穿通区时，鳍部的顶部有硬掩膜层的保护，其侧壁也有隔离层的保护，因此，鳍部的质量不会受到掺杂工艺的影响，形成的鳍部的质量较好。由于隔离层表面与硬掩膜层表面齐平，即面向掺杂工艺的表面平坦，那么掺杂后掺杂离子的深度则能保持一致，相应的，形成的阱区在各处距半导体衬底底部的距离相同，可有效保证阱区的隔离效果，有效提高了鳍式场效应管的性能稳定性。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2-图10是本发明实施例的鳍式场效应管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的鳍式场效应管的性能稳定性有待进一步提高。
经过研究发现，之所以造成上述现象，和以下几个因素有关：一是鳍部底部的防穿通（punch through）区的离子浓度；二是鳍部的质量；三是阱区掺杂的深度。
经过研究发现，形成鳍式场效应管时，如果在形成鳍部和浅沟槽隔离结构之前对半导体衬底进行掺杂，以在后续形成防穿通（punch through）区和阱区，其虽然可以避免离子掺杂时对鳍部的质量造成的破坏，但是其在形成浅沟槽结构时的氧化工艺、退火工艺等容易造成防穿通区的离子扩散（dose lose），导致该区域的离子浓度低于预定值，而使得防穿通效果较差。
经过进一步研究发现，形成鳍式场效应管时，如果在形成鳍部和浅沟槽隔离结构之后进行掺杂形成防穿通区和阱区，虽然可以有效防止离子扩散，但是离子掺杂时容易对鳍部造成损伤，影响其质量。并且，形成的阱区在各处距半导体衬底底部的距离不一致，影响阱区的隔离效果，造成鳍式场效应管的性能稳定性低。
经过进一步研究发现，如果在形成鳍部和浅沟槽隔离结构的中间过程中，在化学机械抛光后隔离层表面与所述硬掩膜层表面齐平时，进行掺杂形成防穿通区和阱区，则可以有效解决上述技术问题，提高鳍式场效应管的性能稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，本发明实施例的鳍式场效应管的形成方法，包括：
步骤S101，提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；
步骤S102，以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；
步骤S103，形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；
步骤S104，以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；
步骤S105，形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部。
具体的请参考图3，提供半导体衬底200，覆盖所述半导体衬底200的硬掩膜层201，所述硬掩膜层201定义出鳍式场效应管的鳍部。
所述半导体衬底200用于为后续工艺提供平台以及刻蚀形成鳍部，所述半导体衬底200为硅衬底、绝缘体上硅衬底或其他半导体材料。本发明的实施例中，以硅衬底为例进行示范性说明。
所述硬掩膜层201用于定义出鳍式场效应管的鳍部，而且还用于后续刻蚀形成鳍部的过程中，保护被其覆盖的部分半导体衬底200。所述硬掩膜层201的材料为与半导体衬底200相比，具有更大刻蚀速率的材料，例如，氮化硅、氮氧化硅、氮化钛等。所述硬掩膜层201表面形成有若干开口，以在后续沿所述开口刻蚀半导体衬底200形成鳍部。本发明的实施例中，所述硬掩膜层201的材料为氮化硅。
请参考图4，以所述硬掩膜层201为掩膜刻蚀部分厚度的半导体衬底200，形成鳍部202。
所述鳍部202用于后续作为形成鳍式场效应管的基础。所述鳍部202的形成工艺为干法刻蚀工艺，在此不再赘述。所述鳍部202的材料与所述半导体衬底200的材料相同，均为半导体材料。本发明的实施例中，所述鳍部202的材料为硅。
由于刻蚀半导体衬底200形成鳍部202后，被刻蚀的半导体衬底200表面存在损伤或微小的凹凸不平的现象，为对该部分损伤或微小的凹凸不平处进行修复，利于后续形成质量较好的浅沟槽隔离结构，增强隔离效果。本发明的实施例中，在刻蚀形成鳍部202后，形成隔离薄膜之前，还包括：在被刻蚀后的半导体衬底200表面形成一薄层的修复氧化层（line oxide）。其中，沉积形成所述修复氧化层的温度范围为900-1100℃。
需要说明的是，在本发明的其他实施例中，也可以不形成所述修复氧化层，而是直接对刻蚀后的半导体衬底200进行退火处理。
需要说明的是，在本发明的其他实施例中，现有技术中任何形成鳍部的方法均适用于本发明，在此不再赘述。
请参考图5，在形成鳍部202之后，形成覆盖所述鳍部的隔离薄膜204。
所述隔离薄膜204用于后续形成隔离层和浅沟槽隔离结构。所述隔离薄膜204的材料为绝缘材料。并且，考虑到后续隔离薄膜204会被部分去除，通常选择与半导体衬底200之间具有较大刻蚀选择比的绝缘材料。所述隔离薄膜204的形成工艺为沉积工艺。在本发明的实施例中，形成所述隔离薄膜204的步骤在形成修复氧化层后执行，所述隔离薄膜204的材料为氧化硅，其形成工艺为流体化学气相沉积工艺（FCVD），所述流体化学气相沉积的温度范围为200℃-900℃，例如500℃-600℃。
需要说明的是，在本发明的实施例中，为进一步提高隔离薄膜204的形成质量，还包括：对所述隔离薄膜204进行退火后处理。其中，所述退火后处理的温度为800℃-1100℃，退火时长为20分钟-60分钟。
请参考图6，平坦化所述隔离薄膜204（如图5所示）直至与硬掩膜层201表面齐平，形成覆盖所述鳍部202的隔离层205。
所述隔离层205用于后续刻蚀形成浅沟槽隔离结构。所述隔离层205由隔离薄膜204经平坦化后得到，其表面与所述硬掩膜层201表面齐平。所述隔离层205的材料与隔离薄膜204的材料相同，为与半导体衬底200之间具有较大刻蚀选择比的绝缘材料。本发明的实施例中，所述隔离层205的材料为氧化硅。
请参考图7，以所述硬掩膜层201和隔离层为掩膜，向所述半导体衬底200内掺杂形成阱区206和防穿通区207，所述防穿通区207位于鳍部202底部。
所述阱区206用于隔离半导体衬底200和鳍式场效应管。所述阱区206的掺杂类型与待形成的鳍式场效应管的具体类型相关。例如，当形成的鳍式场效应管为NMOS管时，所述阱区206的掺杂类型为P型，掺杂杂质为B，BF2或In，其掺杂剂量为1011atoms/cm2-1013atoms/cm2；当形成的鳍式场效应管为PMOS管时，所述阱区206的掺杂类型为N型，掺杂杂质为P或As，其掺杂剂量为1011atoms/cm2-1013atoms/cm2。本发明的实施例中，所述鳍式场效应管为NMOS管，所述阱区206的掺杂类型为P型，掺杂杂质为B。
所述防穿通区207用于后续防止穿通现象的发生。所述防穿通区207的掺杂类型与阱区206的掺杂类型相同，均与待形成的鳍式场效应管的具体类型相关。但是，所述防穿通区207掺杂剂量大于阱区206的掺杂剂量。例如，当形成的鳍式场效应管为NMOS管时，所述防穿通区207的掺杂类型为P型，掺杂杂质为B，BF2或In，其掺杂剂量为1012atoms/cm2-1014atoms/cm2；当形成的鳍式场效应管为PMOS管时，所述防穿通区207的掺杂类型为N型，掺杂杂质为P或As，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。本发明的实施例中，所述鳍式场效应管为NMOS管，所述防穿通区207的掺杂类型为P型，掺杂杂质为BF2。
如前文所述，形成鳍式场效应管时，如果在形成鳍部202和浅沟槽隔离结构之前对半导体衬底200进行掺杂，以在后续形成防穿通区207和阱区206，虽然可以避免离子掺杂时对鳍部202的质量造成的破坏，但是其在形成浅沟槽隔离结构时的氧化工艺、退火工艺等容易造成防穿通区207的离子扩散（dose lose），导致该区域的离子浓度低于预定值，而使得防穿通效果较差。
而如果在形成鳍部202和浅沟槽隔离结构之后进行掺杂形成防穿通区207和阱区206，虽然可以有效防止离子扩散，但是离子掺杂时容易对鳍部202造成损伤，影响其质量。并且，形成的阱区206在各处距半导体衬底200底部的距离不一致，影响阱区206的隔离效果，造成鳍式场效应管的性能稳定性低。
经综合考虑，本发明实施例中，在形成与所述硬掩膜层201齐平的隔离层205后，在形成浅沟槽隔离结构之前，以所述硬掩膜层201和隔离层205为掩膜，向所述半导体衬底200内掺杂形成阱区206和防穿通区207。在此步骤中形成阱区206和防穿通区207的至少有如下优点：一、避免了形成浅沟槽隔离结构过程中的沉积工艺、退火工艺等导致的离子扩散，使防穿通区207的离子浓度与预定值一致，防穿通效果好；二、掺杂形成阱区206和防穿通区207时，鳍部202的顶部有硬掩膜层201的保护，其侧壁也有隔离层205的保护，因此，鳍部202的质量不会受到掺杂工艺的影响，形成的鳍部202的质量较好；三、由于隔离层205表面与硬掩膜层201表面齐平，即面向掺杂工艺的表面平坦，那么掺杂后掺杂离子的深度则能保持一致，相应的，形成的阱区206在各处距半导体衬底200底部的距离相同，均为h，可有效保证阱区206的隔离效果，从而达到提高鳍式场效应管的性能稳定性的目的。
请参考图8，形成阱区206和防穿通区207之后，刻蚀部分厚度的隔离层205（如图7所示），形成浅沟槽隔离结构209，所述浅沟槽隔离结构209的表面低于所述鳍部202顶部。
所述浅沟槽隔离结构209用于隔离相邻的鳍式场效应管，所述浅沟槽隔离结构209表面靠近所述防穿通区207表面，例如与防穿通区207表面齐平，略高于防穿通区207表面或略低于防穿通区207表面。所述浅沟槽隔离结构209由隔离层205刻蚀后得到，其材料与隔离层205的材料相同，为与半导体衬底200之间具有较大刻蚀选择比的绝缘材料。本发明的实施例中，所述浅沟槽隔离结构209表面略低于防穿通区207表面。所述浅沟槽隔离结构209的材料为氧化硅，在刻蚀部分厚度的隔离层205形成表面低于鳍部202表面的浅沟槽隔离结构209时，其采用的化学试剂为氢氟酸溶液。
需要说明的是，刻蚀形成浅沟槽隔离结构209的过程中，所述硬掩膜层201还可用于保护鳍部202不受损坏。
请参考图9，在本发明的实施例中，还包括：在形成浅沟槽隔离结构205之后，向所述鳍部202内掺杂形成阈值电压调节区208，所述阈值电压调节区208位于防穿通区207表面，并位于鳍部202顶部和侧壁表面。
所述阈值电压调节区208用于调整鳍式场效应管的阈值电压，其掺杂类型与防穿通区207和阱区206的掺杂类型相同，均与鳍式场效应管的类型和具体需求相关。例如，当所述鳍式场效应管为NMOS管时，所述阈值电压调节区208的掺杂杂质为B或BF2，其掺杂剂量为1012atoms/cm2-1014atoms/cm2；当所述鳍式场效应管为NMOS管时，所述阈值电压调节区208的掺杂杂质为P或As，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。本发明的实施例中，所述阈值电压调节区208的掺杂杂质为BF2，其掺杂剂量为1013atoms/cm2。
为使形成的阈值电压调节区208位于防穿通区207表面，并位于鳍部202顶部和侧壁表面，离子注入形成阈值电压调节区208时，离子注入的方向与鳍部202的两侧侧壁之间呈一定的角度，例如10-30度角。本发明的实施例中，离子注入的方向与鳍部202的两侧侧壁之间呈15-25度角。
请继续参考图9，在形成浅沟槽隔离结构209之后，对阱区206和防穿通区207进行退火处理。
所述退火处理的步骤用于使阱区206和防穿通区207内的掺杂离子分布均匀并将其激活。本发明的实施例中，在同一工艺步骤中对所述阱区206和防穿通区207进行退火处理，以节省工艺步骤。需要说明的是，当还形成有阈值电压调节区208时，还可以同时对阱区206、防穿通区207和阈值电压调节区208这三个区域进行退火处理，激活各区域的掺杂离子。
请参考图10，形成浅沟槽隔离结构209之后，形成横跨所述鳍部202的顶部和侧壁的栅介质层210；覆盖所述栅介质层210的栅电极层211；形成位于所述栅介质层210和栅电极层211两侧，并位于鳍部的源区（未图示）和漏区（未图示）。
所述栅介质层210用于隔离鳍部202和栅电极层211，所述栅介质层210的形成工艺为沉积工艺，例如化学气相沉积工艺。所述栅介质层210的材料为氧化硅或高K介质材料，在此不再赘述。
所述栅电极层211用于作为鳍式场效应管的栅极，其形成工艺为沉积工艺，例如物理气相沉积工艺或化学气相沉积工艺。所述栅电极层211的材料为多晶硅或金属，在此不再赘述。
需要说明的是，本发明的实施例中，在形成栅介质层210和栅电极层211以前，还包括：去除所述硬掩膜层201（如图8所示）。去除所述硬掩膜层201的工艺为刻蚀工艺，例如干法或湿法刻蚀工艺，在此不再赘述。
需要说明的是，图10所示的为三栅鳍式场效应管，在本发明的其他实施例中，本发明也适用于双栅鳍式场效应管，在此不再赘述。
上述步骤完成之后，本发明实施例的鳍式场效应管的制作完成。由于所述阱区和防穿通区在形成鳍部和隔离层后，形成浅沟槽隔离结构之前形成，避免了形成浅沟槽隔离结构过程中的沉积工艺、退火工艺等导致的离子扩散，使防穿通区的离子浓度与预定值一致，防穿通效果好。并且，掺杂形成阱区和防穿通区时，鳍部的顶部有硬掩膜层的保护，其侧壁也有隔离层的保护，因此，鳍部的质量不会受到掺杂工艺的影响，形成的鳍部的质量较好。由于隔离层表面与硬掩膜层表面齐平，即面向掺杂工艺的表面平坦，那么掺杂后掺杂离子的深度则能保持一致，相应的，形成的阱区在各处距半导体衬底底部的距离相同，可有效保证阱区的隔离效果，有效提高了鳍式场效应管的性能稳定性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供半导体衬底，覆盖所述半导体衬底的硬掩膜层，所述硬掩膜层定义出鳍式场效应管的鳍部；
以所述硬掩膜层为掩膜刻蚀部分厚度的半导体衬底，形成鳍部；
形成覆盖所述鳍部的隔离层，所述隔离层表面与所述硬掩膜层表面齐平；
以所述硬掩膜层和隔离层为掩膜，向所述半导体衬底内掺杂形成阱区和防穿通区，所述防穿通区位于鳍部底部；
形成阱区和防穿通区之后，刻蚀部分厚度的隔离层，形成浅沟槽隔离结构，所述浅沟槽隔离结构的表面低于所述鳍部顶部；
在形成浅沟槽隔离结构之后，在同一工艺步骤中对阱区和防穿通区进行退火处理，使阱区和防穿通区内的掺杂离子分布均匀并将其激活。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述刻蚀部分厚度的隔离层采用的化学试剂为氢氟酸溶液。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述隔离层的形成步骤包括：形成覆盖所述鳍部和硬掩膜层的隔离薄膜；平坦化所述隔离薄膜直至与硬掩膜层表面齐平。
4.如权利要求3所述的鳍式场效应管的形成方法，其特征在于，所述隔离薄膜的形成工艺为流体化学气相沉积工艺。
5.如权利要求4所述的鳍式场效应管的形成方法，其特征在于，所述流体化学气相沉积的温度范围为200℃-900℃。
6.如权利要求3所述的鳍式场效应管的形成方法，其特征在于，还包括：在形成隔离薄膜前，在被刻蚀后的半导体衬底表面形成修复氧化层。
7.如权利要求6所述的鳍式场效应管的形成方法，其特征在于，沉积形成所述修复氧化层的温度范围为900-1100℃。
8.如权利要求3所述的鳍式场效应管的形成方法，其特征在于，还包括：对所述隔离薄膜进行退火后处理，所述退火后处理的温度为800℃-1100℃，退火时长为20分钟-60分钟。
9.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，还包括：形成浅沟槽隔离结构之后，形成横跨所述鳍部的顶部和侧壁的栅介质层；覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧，并位于鳍部的源区和漏区。
10.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，当所述鳍式场效应管为NMOS管时，所述阱区的掺杂杂质为B，BF2或In，其掺杂剂量为1011atoms/cm2-1013atoms/cm2；所述防穿通区的掺杂杂质为B，BF2或In，其掺杂剂量大于阱区的掺杂剂量，为1012atoms/cm2-1014atoms/cm2。
11.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，当所述鳍式场效应管为PMOS管时，所述阱区的掺杂杂质为P或As，其掺杂剂量为1011atoms/cm2-1013atoms/cm2；所述防穿通区的掺杂杂质为P或As，其掺杂剂量大于阱区的掺杂剂量，为1012atoms/cm2-1014atoms/cm2。
12.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，还包括：在形成浅沟槽隔离结构之后，向所述鳍部内掺杂形成阈值电压调节区，所述阈值电压调节区位于鳍部顶部和侧壁表面。
13.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，所述阈值电压调节区的掺杂类型与防穿通区和阱区的掺杂类型相同。
14.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，当所述鳍式场效应管为NMOS管时，所述阈值电压调节区的掺杂杂质为B或BF2，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。
15.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，当所述鳍式场效应管为PMOS管时，所述阈值电压调节区的掺杂杂质为P或As，其掺杂剂量为1012atoms/cm2-1014atoms/cm2。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述半导体衬底为硅衬底或绝缘体上硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745732.9A CN104752214B (zh) | 2013-12-30 | 2013-12-30 | 鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745732.9A CN104752214B (zh) | 2013-12-30 | 2013-12-30 | 鳍式场效应管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752214A CN104752214A (zh) | 2015-07-01 |
| CN104752214B true CN104752214B (zh) | 2018-06-01 |
Family
ID=53591724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745732.9A Active CN104752214B (zh) | 2013-12-30 | 2013-12-30 | 鳍式场效应管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752214B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486374B (zh) * | 2015-08-28 | 2019-08-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106816467B (zh) | 2015-12-01 | 2019-10-08 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN106847697B (zh) * | 2015-12-07 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| US9735155B2 (en) | 2015-12-14 | 2017-08-15 | International Business Machines Corporation | Bulk silicon germanium FinFET |
| CN106935506A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107919325A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制造方法 |
| CN108022841B (zh) | 2016-10-31 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| CN108400158B (zh) * | 2017-02-08 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN110648967A (zh) * | 2018-06-26 | 2020-01-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111640665B (zh) * | 2019-03-01 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112018163A (zh) * | 2019-05-30 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112582472A (zh) * | 2019-09-29 | 2021-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102217074A (zh) * | 2008-09-16 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587677B1 (ko) * | 2004-03-18 | 2006-06-08 | 삼성전자주식회사 | 전계효과 트랜지스터 구조 및 그의 제조방법 |
| KR20070076811A (ko) * | 2006-01-20 | 2007-07-25 | 주식회사 하이닉스반도체 | 모스펫 소자의 제조방법 |
| JP2009283685A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8395195B2 (en) * | 2010-02-09 | 2013-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-notched SiGe FinFET formation using condensation |
-
2013
- 2013-12-30 CN CN201310745732.9A patent/CN104752214B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102217074A (zh) * | 2008-09-16 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet) |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752214A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752214B (zh) | 鳍式场效应管的形成方法 | |
| US11908862B2 (en) | FinFET and fabrication method thereof | |
| US9136178B2 (en) | Method for fabricating a finFET in a large scale integrated circuit | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US8748247B2 (en) | Fin field-effect-transistor (FET) structure and manufacturing method | |
| US20140273365A1 (en) | Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material | |
| CN104701168B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| US20190148375A1 (en) | Metal gate modulation to improve kink effect | |
| CN107516649B (zh) | 半导体装置及其制造方法 | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| US20160126327A1 (en) | Method of making a split gate memory cell | |
| US20120021583A1 (en) | Semiconductor process | |
| CN104517822A (zh) | 一种半导体器件的制造方法 | |
| CN105448726A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109216470A (zh) | 半导体结构及其形成方法 | |
| CN110797262A (zh) | 半导体器件及其形成方法 | |
| CN104752211A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104934324B (zh) | 一种半导体器件及其制造方法 | |
| CN104103586B (zh) | 半导体器件的形成方法 | |
| US8610239B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN110957361B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |