CN107516649B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107516649B
CN107516649B CN201610423223.8A CN201610423223A CN107516649B CN 107516649 B CN107516649 B CN 107516649B CN 201610423223 A CN201610423223 A CN 201610423223A CN 107516649 B CN107516649 B CN 107516649B
Authority
CN
China
Prior art keywords
work function
function adjusting
layer
adjusting layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610423223.8A
Other languages
English (en)
Other versions
CN107516649A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610423223.8A priority Critical patent/CN107516649B/zh
Priority to US15/471,983 priority patent/US10043804B2/en
Priority to EP17174806.4A priority patent/EP3258498B1/en
Publication of CN107516649A publication Critical patent/CN107516649A/zh
Application granted granted Critical
Publication of CN107516649B publication Critical patent/CN107516649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了半导体装置及其制造方法。该装置包括：衬底，包括具有第一导电类型的第一区域和具有第二导电类型的第二区域；突出衬底且被沟槽隔开的第一鳍片和第二鳍片；第一鳍片包括具有第一导电类型且在第一区域上的第一部分和第二部分及具有第二导电类型且在第二区域上的第三部分；第二鳍片具有第二导电类型且在第二区域上；填充在沟槽中的第一绝缘物层；包绕第二部分和第三部分的栅极结构，包括：在第一鳍片上的栅极绝缘物层，在栅极绝缘物层上的第一功函数调节层，在第一功函数调节层、栅极绝缘物层和第一绝缘物层上的第二功函数调节层，在第二功函数调节层上的栅极，在栅极两侧的硬掩模层；及在栅极结构周围的层间电介质层。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应的影响越来越严重。FINFET(FinField Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS器件的尺寸。
另一方面，LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件在Soc(System on a Chip，片上系统)中是非常重要的器件元件。
在现有技术的LDMOS中，栅极氧化物的一部分和其上的栅极的一部分覆盖在STI(Shallow Trench Isolation，浅沟槽隔离)区域上，该部分的栅极氧化物容易被击穿，从而限制了LDMOS(尤其对于LDNMOS)器件的源漏击穿性能。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明的一个实施例的目的之一是：提供一种半导体装置。本发明实施例的半导体装置可以增强栅极氧化物的防击穿性能。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：
提供半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底包括具有第一导电类型的第一区域和具有第二导电类型的第二区域，所述第一区域与所述第二区域横向邻接，所述第一导电类型不同于所述第二导电类型；
突出于所述半导体衬底且被沟槽隔开的第一鳍片和第二鳍片，所述第一鳍片包括具有所述第一导电类型且位于所述第一区域上的第一部分和第二部分、以及具有所述第二导电类型且位于所述第二区域上的第三部分，所述第一部分的上表面低于所述第二部分的上表面，所述第二部分和所述第三部分横向邻接；所述第二鳍片具有所述第二导电类型且位于所述第二区域上；以及
至少部分地填充在所述沟槽中的第一绝缘物层；
形成包绕所述第二部分和所述第三部分的一部分的第一栅极结构，所述第一栅极结构两端分别在所述第一部分上和所述第一绝缘物层上，其中所述第一栅极结构包括：位于所述第一部分、所述第二部分和所述第三部分的部分表面上的栅极绝缘物层，位于所述栅极绝缘物层上的第一栅极，以及包绕在所述第一栅极上的硬掩模层；
在形成所述第一栅极结构之后的半导体结构上形成层间电介质层；
平坦化所述层间电介质层和所述硬掩模层以露出所述第一栅极；
去除所述第一栅极以露出所述栅极绝缘物层以及所述第一绝缘物层的一部分；
在所述栅极绝缘物层位于所述第一部分和所述第二部分之上的部分的表面上形成第一功函数调节层；
形成位于所述第一功函数调节层上、所述栅极绝缘物层在所述第三部分之上的部分的表面上和所述第一绝缘物层的一部分上的第二功函数调节层。
在一些实施例中，所述第一导电类型为N型，所述第二导电类型为P型；其中，所述第一功函数调节层为PMOS功函数调节层；所述第二功函数调节层为NMOS功函数调节层。
在一些实施例中，所述第一功函数调节层的材料包括氮化钛或氮化钽；所述第二功函数调节层的材料包括钛铝合金。
在一些实施例中，所述第一导电类型为P型，所述第二导电类型为N型；其中，所述第一功函数调节层为NMOS功函数调节层；所述第二功函数调节层为PMOS功函数调节层。
在一些实施例中，所述第一功函数调节层的材料包括钛铝合金；所述第二功函数调节层的材料包括氮化钛或氮化钽。
在一些实施例中，所述第一栅极结构覆盖所述第一部分的一部分，在形成层间电介质层之前，所述方法还包括：在所述第一部分的未被所述第一栅极结构覆盖的部分上形成源极以及在所述第二鳍片上形成漏极；其中，在形成所述层间电介质层之后，所述层间电介质层覆盖所述源极和所述漏极。
在一些实施例中，所述制造方法还包括：在所述第二功函数调节层上形成第二栅极。
在一些实施例中，形成第一功函数调节层的步骤包括：在去除所述第一栅极之后的半导体结构上形成第一功函数调节层；形成图案化的掩模层以覆盖位于所述栅极绝缘物层在所述第一部分和在所述第二部分之上的部分的表面上的第一功函数调节层，至少露出位于所述栅极绝缘物层在所述第三部分之上的部分的表面上和在所述第一绝缘物层的被露出部分上的第一功函数调节层；去除未被所述掩模层覆盖的第一功函数调节层；以及去除所述掩模层。
在一些实施例中，所述第二部分的上表面与所述第三部分的上表面齐平。
在一些实施例中，在形成第一功函数调节层的步骤中，所述第一功函数调节层还形成在位于所述第一部分上的硬掩模层的内壁上。
根据本发明的第二方面，提供了一种半导体装置，包括：
半导体衬底，所述半导体衬底包括具有第一导电类型的第一区域和具有第二导电类型的第二区域，所述第一区域与所述第二区域横向邻接，所述第一导电类型不同于所述第二导电类型；
突出于所述半导体衬底且被沟槽隔开的第一鳍片和第二鳍片；所述第一鳍片包括具有所述第一导电类型且位于所述第一区域上的第一部分和第二部分、以及具有所述第二导电类型且位于所述第二区域上的第三部分，所述第一部分的上表面低于所述第二部分的上表面，所述第二部分和所述第三部分横向邻接；所述第二鳍片具有所述第二导电类型且位于所述第二区域上；
至少部分地填充在所述沟槽中的第一绝缘物层；
包绕所述第二部分和所述第三部分的栅极结构，所述栅极结构的两端分别在所述第一部分上和所述第一绝缘物层上，其中所述栅极结构包括：
位于所述第一部分、所述第二部分和所述第三部分的部分表面上的栅极绝缘物层，
位于所述栅极绝缘物层在所述第一部分和所述第二部分之上的部分的表面上的第一功函数调节层，
位于所述第一功函数调节层上、所述栅极绝缘物层在所述第三部分之上的部分的表面上和所述第一绝缘物层的一部分上的第二功函数调节层，
位于所述第二功函数调节层上的栅极，
以及位于所述栅极两侧、分别在所述第一部分和所述第一绝缘物层上的硬掩模层；以及
位于所述栅极结构周围的层间电介质层。
在一些实施例中，所述第一导电类型为N型，所述第二导电类型为P型；其中，所述第一功函数调节层为PMOS功函数调节层；所述第二功函数调节层为NMOS功函数调节层。
在一些实施例中，所述第一功函数调节层的材料包括氮化钛或氮化钽；所述第二功函数调节层的材料包括钛铝合金。
在一些实施例中，所述第一导电类型为P型，所述第二导电类型为N型；其中，所述第一功函数调节层为NMOS功函数调节层；所述第二功函数调节层为PMOS功函数调节层。
在一些实施例中，所述第一功函数调节层的材料包括钛铝合金；所述第二功函数调节层的材料包括氮化钛或氮化钽。
在一些实施例中，所述半导体装置还包括：位于所述第一部分上的源极和位于所述第二鳍片上的漏极，其中所述硬掩模层的一部分位于所述源极与所述栅极之间，所述硬掩模层的一部分位于所述漏极与所述栅极之间，所述层间电介质层覆盖所述源极和所述漏极。
在一些实施例中，所述第二部分的上表面与所述第三部分的上表面齐平。
在一些实施例中，所述第一功函数调节层还形成在位于所述第一部分上的硬掩模层的内壁上；所述第二功函数调节层还形成在位于所述第一绝缘物层上的硬掩模层的内壁上。
根据本发明实施例的半导体装置可以增强栅极氧化物的防击穿性能，提供器件的可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。
图2是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图3是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图4是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图5是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图6是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图7是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图8是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图9是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图10是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图11是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图12是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图13是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
图14是示意性地示出根据本发明一些实施例的半导体装置在制造过程中一个阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。图2至图14是示意性地示出根据本发明一些实施例的半导体装置在制造过程中若干阶段的结构的横截面示意图。下面结合图1以及图2至图14详细描述根据本发明一些实施例的半导体装置的制造过程。
如图1所示，在步骤S101，提供半导体结构。
图2示意性地示出了根据本发明一些实施例的半导体装置在步骤S101的结构的横截面示意图。如图2所示，提供半导体结构20。该半导体结构20可以包括：半导体衬底(例如硅衬底)21。该半导体衬底21可以包括具有第一导电类型的第一区域211和具有第二导电类型的第二区域212。该第一区域211与该第二区域212横向邻接。该第一导电类型不同于该第二导电类型。例如，第一导电类型为N型，第二导电类型为P型。或者例如，第一导电类型为P型，第二导电类型为N型。
在一些实施例中，如图2所示，该半导体结构20还可以包括突出于半导体衬底21且被沟槽40隔开的第一鳍片31和第二鳍片32。该第一鳍片31可以包括具有第一导电类型且位于第一区域211上的第一部分311和第二部分312、以及具有第二导电类型且位于第二区域212上的第三部分313。该第一部分311的上表面低于该第二部分312的上表面。第二部分312和第三部分313横向邻接。可选地，第二部分312的上表面与第三部分313的上表面齐平。第二鳍片32具有第二导电类型且位于第二区域212上。
需要说明的是，如图1中所示，第一鳍片的第一部分被相对于其第二部分和第三部分凹陷，例如，通过蚀刻处理。第二鳍片也被相对于第一鳍片的第二部分和第三部分凹陷。然而应理解，这里的凹陷处理主要用于后续的在凹陷后剩余部分上的外延生长。本发明不限于此，例如也可以不对第二鳍片进行蚀刻凹陷的处理。
还需要说明的是，在此所使用的术语“齐平”，包括但不限于绝对地齐平，而是可以有一定的误差，就好像在“齐平”前面有“基本上”的限定一样。
在一些实施例中，如图2所示，该半导体结构20还可以包括至少部分地填充(例如可以部分填充，也可以完全填充)在沟槽40中的第一绝缘物层41。在一些实施例中，如图2所示，在第一鳍片31和第二鳍片32周围的其他沟槽中也可以填充该第一绝缘物层41。例如，第一绝缘物层的材料可以包括二氧化硅。
在一些实施例中，形成半导体结构20的方法可以包括提供衬底，例如硅衬底。可选地，该方法还可以包括对该衬底中的第一部分区域执行第一掺杂以及对该衬底中与第一部分区域横向邻接的第二部分区域执行第二掺杂。其中，第一掺杂的导电类型不同于第二掺杂的导电类型。例如该第一掺杂和该第二掺杂可以分别采用离子注入工艺。可选地，该方法还可以包括对经过第一掺杂和第二掺杂的衬底执行蚀刻，形成被沟槽隔开的第一鳍片和第二鳍片。第一鳍片可以包括具有第一导电类型的第一部分和第二部分以及具有第二导电类型的第三部分。第一部分的上表面低于第二部分的上表面。第二部分与第三部分横向邻接。第二鳍片具有第二导电类型。可选地，该方法还可以包括沉积第一绝缘物层并对第一绝缘物层进行蚀刻以至少部分地填充沟槽。
回到图1，在步骤S103，形成包绕第二部分和第三部分的一部分的第一栅极结构，该第一栅极结构两端分别在第一部分上和第一绝缘物层上，其中第一栅极结构包括位于第一部分、第二部分和第三部分的部分表面上的栅极绝缘物层、位于栅极绝缘物层上的第一栅极以及位于第一栅极上的硬掩模层。
图3示意性地示出了根据本发明一些实施例的半导体装置在步骤S103的结构的横截面示意图。如图3所示，形成包绕第二部分312和第三部分313的一部分的第一栅极结构43。该第一栅极结构43的两端分别在第一部分311上和第一绝缘物层41上。例如，第一栅极结构43可以包括：位于第一部分311、第二部分312和第三部分313的部分表面上的栅极绝缘物层431，位于栅极绝缘物层431上的第一栅极432，以及包绕在第一栅极432上的硬掩模层433。
在一些实施例中，可以通过沉积工艺在第一部分311、第二部分312和第三部分313的部分表面上形成栅极绝缘物层，以及在栅极绝缘物层431上形成第一栅极材料层。可选地，对该栅极绝缘物层和该第一栅极材料层执行蚀刻以形成如图3所示的栅极绝缘物层431和第一栅极432。例如栅极绝缘物层的材料可以包括二氧化硅。例如第一栅极的材料可以包括多晶硅。
在一些实施例中，可以在形成有第一栅极432的半导体结构上沉积硬掩模材料层。可选地，对该硬掩模材料层执行蚀刻以形成图3所示的硬掩模层433。例如硬掩模层的材料可以包括氮化硅。
需要说明的是，图3示出的栅极绝缘物层431形成在第三部分313的侧壁上，但是在另一些实施例中，栅极绝缘物层431还可以延伸到第一绝缘物层41的表面上，因此本发明的范围并不仅限图3所示出的栅极绝缘物层的形貌。
回到图1，在步骤S105，在形成第一栅极结构之后的半导体结构上形成层间电介质层。
图5示意性地示出了根据本发明一些实施例的半导体装置在步骤S105的结构的横截面示意图。如图5所示，例如可以通过沉积工艺在形成第一栅极结构之后的半导体结构上形成层间电介质层48。例如该层间电介质层的材料可以包括二氧化硅。
在本发明的一些实施例中，第一栅极结构43覆盖第一部分511的一部分，如图4所示。可选地，在形成层间电介质层48之前，所述制造方法还可以包括：如图4所示，在第一部分311的未被第一栅极结构43覆盖的部分上形成源极45以及在第二鳍片32上形成漏极46。例如该源极和漏极的材料可以包括锗硅(SiGe)。在一些实施例中，可以采用外延工艺形成源极和漏极。可选地，可以对源极和漏极进行杂质掺杂，例如杂质可以包含硼元素。在另一些实施例中，可以采用对第一部分和第二鳍片进行掺杂形成源极和漏极。可选地，如图5所示，在形成层间电介质层48之后，该层间电介质层48可以覆盖源极45和漏极46。
回到图1，在步骤S107，平坦化层间电介质层和硬掩模层以露出第一栅极。
图6示意性地示出了根据本发明一些实施例的半导体装置在步骤S107的结构的横截面示意图。如图6所示，平坦化(例如化学机械平坦化)层间电介质层48和硬掩模层433以露出第一栅极432。
回到图1，在步骤S109，去除第一栅极以露出栅极绝缘物层以及第一绝缘物层的一部分。
图7示意性地示出了根据本发明一些实施例的半导体装置在步骤S109的结构的横截面示意图。如图7所示，去除第一栅极432以露出栅极绝缘物层431以及第一绝缘物层41的一部分。
在另一些实施例中，栅极绝缘物层431还可以延伸到第一绝缘物层41的表面上，则该步骤可以为去除第一栅极432以露出栅极绝缘物层431。
回到图1，在步骤S111，在栅极绝缘物层位于第一部分和第二部分之上的部分的表面上形成第一功函数调节层。
图8示意性地示出了根据本发明一些实施例的半导体装置在步骤S111的结构的横截面示意图。如图8所示，在栅极绝缘物层431位于第一部分311和第二部分312之上的部分的表面上形成第一功函数调节层51。在一些实施例中，如图8所示，在形成第一功函数调节层的步骤中，该第一功函数调节层51还可以形成在位于第一部分311上的硬掩模层433的内壁上。
需要说明的是，图8示出了在层间电介质层48的一部分上的也形成了一部分第一功函数调节层51，但是该部分第一功函数调节层51并非是本发明所关注的重点，并且在后续的工艺步骤中可以被去除。
在一些实施例中，第一导电类型为N型，第二导电类型为P型；其中，该第一功函数调节层可以为PMOS功函数调节层。例如该第一功函数调节层的材料可以包括氮化钛(TiN)或氮化钽(TaN)。
在另一些实施例中，第一导电类型为P型，第二导电类型为N型；其中，该第一功函数调节层可以为NMOS功函数调节层。例如，该第一功函数调节层的材料可以包括钛铝合金(TiAl)。
下面结合图8以及图10至图12说明本发明一些实施例中形成所述第一功函数调节层的过程。
在本发明的一些实施例中，形成第一功函数调节层的步骤可以包括：如图10所示，例如可以通过沉积工艺在去除第一栅极之后的半导体结构上形成第一功函数调节层51。在一些实施例中，如图10所示，该第一功函数调节层可以形成在层间电介质层48上、硬掩模层433的内壁上、栅极绝缘物层431上以及第一绝缘物层41的被暴露部分上。
可选地，形成第一功函数调节层的步骤还可以包括：如图11所示，例如可以通过涂覆工艺形成图案化的掩模层(例如光致抗蚀剂)61以覆盖位于栅极绝缘物层431在第一部分311和在第二部分312之上的部分的表面上的第一功函数调节层，至少露出位于栅极绝缘物层431在第三部分313之上的部分的表面上和在第一绝缘物层41的被露出部分上的第一功函数调节层。
可选地，形成第一功函数调节层的步骤还可以包括：如图12所示，去除未被掩模层61覆盖的第一功函数调节层。
可选地，形成第一功函数调节层的步骤还可以包括：如图8所示，去除掩模层61。至此，形成了如图8所示的第一功函数调节层51。
回到图1，在步骤S113，形成位于第一功函数调节层上、栅极绝缘物层在第三部分之上的部分的表面上和第一绝缘物层的一部分上的第二功函数调节层。
图9示意性地示出了根据本发明一些实施例的半导体装置在步骤S113的结构的横截面示意图。如图9所示，例如可以通过沉积工艺形成位于第一功函数调节层51上、栅极绝缘物层431在第三部分313之上的部分的表面上和第一绝缘物层41的一部分上的第二功函数调节层52。在一些实施例中，如图9所示，该第二功函数调节层52还可以形成在硬掩模层433的一部分上。
在一些实施例中，第一导电类型为N型，第二导电类型为P型；其中，该第二功函数调节层可以为NMOS功函数调节层。例如，该第二功函数调节层的材料可以包括钛铝合金。
在一些实施例中，第一导电类型为P型，第二导电类型为N型；其中，该第二功函数调节层可以为PMOS功函数调节层。例如，该第二功函数调节层的材料可以包括氮化钛或氮化钽。
在一些实施例中，如图13所示，可以在形成第一功函数调节层51后的半导体结构(例如图8所示的结构)上沉积第二功函数调节层52。可选地，去除位于层间电介质层48上的第二功函数调节层52和第一功函数调节层51。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。
在本发明的一些实施例中，半导体装置的制造方法还可以包括：如图9所示，在第二功函数调节层52上形成第二栅极55。
在一些实施例中，形成第二栅极的步骤可以包括：如图14所示，例如可以通过沉积工艺在第二功函数调节层52上形成导电材料层55。例如，该导电材料层的材料可以包括诸如钨、铝等的金属。
在本发明的一些实施例中，形成第二栅极的步骤还可以包括：如图9所示，平坦化(例如化学机械平坦化)该导电材料层以形成第二栅极55。可选地，如图9所示，该平坦化步骤还可以去除位于层间电介质层48上的第二功函数调节层52和第一功函数调节层51。
本发明还提供了一种半导体装置。例如如图9所示，该半导体装置可以包括：半导体衬底(例如硅衬底)21。该半导体衬底21可以包括具有第一导电类型的第一区域211和具有第二导电类型的第二区域212。该第一区域211与该第二区域212横向邻接。该第一导电类型不同于该第二导电类型。例如，第一导电类型为N型，第二导电类型为P型。或者例如，第一导电类型为P型，第二导电类型为N型。
可选地，如图9所示，该半导体装置还可以包括突出于半导体衬底21且被沟槽(即前面提及的沟槽40)隔开的第一鳍片31和第二鳍片32。该第一鳍片31可以包括具有第一导电类型且位于第一区域上的第一部分311和第二部分312、以及具有第二导电类型且位于第二区域212上的第三部分313。该第一部分311的上表面低于该第二部分312的上表面。该第二部分312和该第三部分313横向邻接。可选地，该第二部分312的上表面与该第三部分313的上表面齐平。该第二鳍片32具有第二导电类型且位于第二区域212上。
可选地，如图9所示，该半导体装置还可以包括至少部分地填充(例如可以部分填充，也可以完全填充)在沟槽(例如前面提及的沟槽40)中的第一绝缘物层41。在一些实施例中，如图9所示，在第一鳍片31和第二鳍片32周围的其他沟槽中也可以填充该第一绝缘物层。例如，第一绝缘物层的材料可以包括二氧化硅。
可选地，如图9所示，该半导体装置还可以包括包绕第二部分和第三部分的栅极结构。该栅极结构的两端分别在第一部分311上和第一绝缘物层41上。该栅极结构可以包括位于第一部分311、第二部分312和第三部分313的部分表面上的栅极绝缘物层431。例如栅极绝缘物层的材料可以包括二氧化硅。该栅极结构还可以包括位于栅极绝缘物层431在第一部分311和第二部分312之上的部分的表面上的第一功函数调节层51。该栅极结构还可以包括位于第一功函数调节层51上、栅极绝缘物层431在第三部分313之上的部分的表面上和第一绝缘物层41的一部分上的第二功函数调节层52。该栅极结构还可以包括位于第二功函数调节层52上的栅极55。该栅极的材料可以包括诸如钨、铝等的金属。该栅极结构还可以包括位于栅极55两侧、分别在第一部分311和第一绝缘物层41上的硬掩模层433。例如硬掩模层433的材料可以包括氮化硅。
在一些实施例中，如图9所示，第一功函数调节层51还可以形成在位于第一部分311上的硬掩模层433的内壁上。在一些实施例中，如图9所示，第二功函数调节层52还可以形成在第一功函数调节层位于硬掩模层内壁上的该部分上。
在一些实施例中，如图9所示，第二功函数调节层52还可以形成在位于第一绝缘物层41上的硬掩模层433的内壁上。
在一些实施例中，第一导电类型为N型，第二导电类型为P型。其中，第一功函数调节层可以为PMOS功函数调节层，第二功函数调节层可以为NMOS功函数调节层。例如，第一功函数调节层的材料可以包括氮化钛或氮化钽。又例如，第二功函数调节层的材料可以包括钛铝合金。
在另一些实施例中，第一导电类型为P型，第二导电类型为N型。其中，第一功函数调节层可以为NMOS功函数调节层，第二功函数调节层可以为PMOS功函数调节层。例如，第一功函数调节层的材料可以包括钛铝合金。又例如，第二功函数调节层的材料可以包括氮化钛或氮化钽。
可选地，如图9所示，该半导体装置还可以包括位于所述栅极结构周围的层间电介质层48。例如该层间电介质层的材料可以包括二氧化硅。
可选地，如图9所示，该半导体装置还可以包括位于第一部分311上的源极45和位于第二鳍片32上的漏极46。例如该源极和漏极的材料可以包括锗硅(SiGe)。如图9所示，硬掩模层433的一部分位于源极45与栅极55之间，硬掩模层433的一部分位于漏极46与栅极55之间。该层间电介质层48覆盖源极45和漏极46。
本发明实施例的半导体装置可以增强栅极氧化物的防击穿性能，提高器件可靠性。
在本发明实施例的半导体装置中，具有第一导电类型的第一区域211、第一部分311和第二部分312可以作为半导体装置的扩散区，具有第二导电类型的第二区域212、第三部分313和第二鳍片32可以作为半导体装置的漂移区。
下面以第一导电类型为P型，第二导电类型为N型说明本发明实施例的半导体装置的防击穿性能。
在第一导电类型为P型，第二导电类型为N型，即扩散区为P型阱区，漂移区为N型阱区的情况下，第一功函数调节层为NMOS功函数调节层，第二功函数调节层为PMOS功函数调节层。当栅极上施加电源电压VDD时，在扩散区可以产生沟道，该沟道是电子的反型模式，漂移区处于电子的积累模式，例如电子积累在位于栅极氧化物431下面的第三部分313中。一般地，该漂移区的积累模式比其反型模式更容易击穿栅极氧化物层。在漂移区为N型阱区的情况下，相比第二功函数调节层为NMOS功函数调节层的情况，第三部分313之上的第二功函数调节层为PMOS功函数调节层的情况更难以使得该漂移区进入积累模式，从而施加在漂移区上的电源电压中比较多的一部分电压被分压用于进入积累模式，进而施加在第三部分之上的栅极绝缘物层的电压减小，该部分栅极绝缘物层的电场强度降低，从而增强栅极绝缘物层的防击穿性能，提高器件可靠性。
反之，在第一导电类型为N型，第二导电类型为P型，即扩散区为N型阱区，漂移区为P型阱区的情况下，相比第二功函数调节层为PMOS功函数调节层的情况，第三部分313之上的第二功函数调节层为NMOS功函数调节层的情况更难以使得该漂移区进入积累模式，从而增强栅极绝缘物层的防击穿性能，提高器件可靠性。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底包括具有第一导电类型的第一区域和具有第二导电类型的第二区域，所述第一区域与所述第二区域横向邻接，所述第一导电类型不同于所述第二导电类型；
突出于所述半导体衬底且被沟槽隔开的第一鳍片和第二鳍片，所述第一鳍片包括具有所述第一导电类型且位于所述第一区域上的第一部分和第二部分、以及具有所述第二导电类型且位于所述第二区域上的第三部分，所述第一部分的上表面低于所述第二部分的上表面，所述第二部分和所述第三部分横向邻接；所述第二鳍片具有所述第二导电类型且位于所述第二区域上；以及
至少部分地填充在所述沟槽中的第一绝缘物层；
形成包绕所述第二部分和所述第三部分的一部分的第一栅极结构，所述第一栅极结构两端分别在所述第一部分上和所述第一绝缘物层上，其中所述第一栅极结构包括：位于所述第一部分、所述第二部分和所述第三部分的部分表面上的栅极绝缘物层，位于所述栅极绝缘物层上的第一栅极，以及包绕在所述第一栅极上的硬掩模层；
在形成所述第一栅极结构之后的半导体结构上形成层间电介质层；
平坦化所述层间电介质层和所述硬掩模层以露出所述第一栅极；
去除所述第一栅极以露出所述栅极绝缘物层以及所述第一绝缘物层的一部分；
在所述栅极绝缘物层位于所述第一部分和所述第二部分之上的部分的表面上形成第一功函数调节层；
形成位于所述第一功函数调节层上、所述栅极绝缘物层在所述第三部分之上的部分的表面上和所述第一绝缘物层的一部分上的第二功函数调节层；
其中，所述第一导电类型为N型，所述第二导电类型为P型；所述第一功函数调节层为PMOS功函数调节层；所述第二功函数调节层为NMOS功函数调节层；
或者，所述第一导电类型为P型，所述第二导电类型为N型；所述第一功函数调节层为NMOS功函数调节层；所述第二功函数调节层为PMOS功函数调节层。
2.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第一功函数调节层的材料包括氮化钛或氮化钽；
所述第二功函数调节层的材料包括钛铝合金。
3.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第一功函数调节层的材料包括钛铝合金；
所述第二功函数调节层的材料包括氮化钛或氮化钽。
4.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第一栅极结构覆盖所述第一部分的一部分，
在形成层间电介质层之前，所述方法还包括：
在所述第一部分的未被所述第一栅极结构覆盖的部分上形成源极以及在所述第二鳍片上形成漏极；
其中，在形成所述层间电介质层之后，所述层间电介质层覆盖所述源极和所述漏极。
5.根据权利要求1所述半导体装置的制造方法，其特征在于，还包括：
在所述第二功函数调节层上形成第二栅极。
6.根据权利要求1所述半导体装置的制造方法，其特征在于，形成第一功函数调节层的步骤包括：
在去除所述第一栅极之后的半导体结构上形成第一功函数调节层；
形成图案化的掩模层以覆盖位于所述栅极绝缘物层在所述第一部分和在所述第二部分之上的部分的表面上的第一功函数调节层，至少露出位于所述栅极绝缘物层在所述第三部分之上的部分的表面上和在所述第一绝缘物层的被露出部分上的第一功函数调节层；
去除未被所述掩模层覆盖的第一功函数调节层；以及
去除所述掩模层。
7.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第二部分的上表面与所述第三部分的上表面齐平。
8.根据权利要求1所述半导体装置的制造方法，其特征在于，
在形成第一功函数调节层的步骤中，所述第一功函数调节层还形成在位于所述第一部分上的硬掩模层的内壁上。
9.一种半导体装置，其特征在于，包括：
半导体衬底，所述半导体衬底包括具有第一导电类型的第一区域和具有第二导电类型的第二区域，所述第一区域与所述第二区域横向邻接，所述第一导电类型不同于所述第二导电类型；
突出于所述半导体衬底且被沟槽隔开的第一鳍片和第二鳍片；所述第一鳍片包括具有所述第一导电类型且位于所述第一区域上的第一部分和第二部分、以及具有所述第二导电类型且位于所述第二区域上的第三部分，所述第一部分的上表面低于所述第二部分的上表面，所述第二部分和所述第三部分横向邻接；所述第二鳍片具有所述第二导电类型且位于所述第二区域上；
至少部分地填充在所述沟槽中的第一绝缘物层；
包绕所述第二部分和所述第三部分的栅极结构，所述栅极结构的两端分别在所述第一部分上和所述第一绝缘物层上，其中所述栅极结构包括：
位于所述第一部分、所述第二部分和所述第三部分的部分表面上的栅极绝缘物层，
位于所述栅极绝缘物层在所述第一部分和所述第二部分之上的部分的表面上的第一功函数调节层，
位于所述第一功函数调节层上、所述栅极绝缘物层在所述第三部分之上的部分的表面上和所述第一绝缘物层的一部分上的第二功函数调节层，
位于所述第二功函数调节层上的栅极，
以及位于所述栅极两侧、分别在所述第一部分和所述第一绝缘物层上的硬掩模层；以及
位于所述栅极结构周围的层间电介质层；
其中，所述第一导电类型为N型，所述第二导电类型为P型；所述第一功函数调节层为PMOS功函数调节层；所述第二功函数调节层为NMOS功函数调节层；
或者，所述第一导电类型为P型，所述第二导电类型为N型；所述第一功函数调节层为NMOS功函数调节层；所述第二功函数调节层为PMOS功函数调节层。
10.根据权利要求9所述半导体装置，其特征在于，
所述第一功函数调节层的材料包括氮化钛或氮化钽；
所述第二功函数调节层的材料包括钛铝合金。
11.根据权利要求9所述半导体装置，其特征在于，
所述第一功函数调节层的材料包括钛铝合金；
所述第二功函数调节层的材料包括氮化钛或氮化钽。
12.根据权利要求9所述半导体装置，其特征在于，还包括：
位于所述第一部分上的源极和位于所述第二鳍片上的漏极，
其中所述硬掩模层的一部分位于所述源极与所述栅极之间，所述硬掩模层的一部分位于所述漏极与所述栅极之间，所述层间电介质层覆盖所述源极和所述漏极。
13.根据权利要求9所述半导体装置，其特征在于，
所述第二部分的上表面与所述第三部分的上表面齐平。
14.根据权利要求9所述半导体装置，其特征在于，
所述第一功函数调节层还形成在位于所述第一部分上的硬掩模层的内壁上；
所述第二功函数调节层还形成在位于所述第一绝缘物层上的硬掩模层的内壁上。
CN201610423223.8A 2016-06-15 2016-06-15 半导体装置及其制造方法 Active CN107516649B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610423223.8A CN107516649B (zh) 2016-06-15 2016-06-15 半导体装置及其制造方法
US15/471,983 US10043804B2 (en) 2016-06-15 2017-03-28 LDMOS design for a FinFET device
EP17174806.4A EP3258498B1 (en) 2016-06-15 2017-06-07 Ldmos design for a finfet device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610423223.8A CN107516649B (zh) 2016-06-15 2016-06-15 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107516649A CN107516649A (zh) 2017-12-26
CN107516649B true CN107516649B (zh) 2020-05-05

Family

ID=59030827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610423223.8A Active CN107516649B (zh) 2016-06-15 2016-06-15 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10043804B2 (zh)
EP (1) EP3258498B1 (zh)
CN (1) CN107516649B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799591B (zh) * 2016-08-31 2020-06-09 中芯国际集成电路制造(上海)有限公司 Ldmos及其形成方法
CN109817619B (zh) * 2018-12-28 2020-12-25 上海集成电路研发中心有限公司 一种半导体器件结构及其制造方法
CN110416307A (zh) * 2019-07-17 2019-11-05 上海华力集成电路制造有限公司 半导体器件
US11380793B2 (en) * 2019-07-31 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device having hybrid work function layer stack
US11456384B2 (en) * 2020-07-06 2022-09-27 Globalfoundries U.S. Inc. Fin-based laterally diffused structure having a gate with two adjacent metal layers and method for manufacturing the same
US11658184B2 (en) * 2020-12-02 2023-05-23 Texas Instruments Incorporated Fin field effect transistor with merged drift region
CN114242777A (zh) * 2022-02-22 2022-03-25 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片和电路
US20230317815A1 (en) * 2022-03-30 2023-10-05 Globalfoundries U.S. Inc. Laterally diffused metal-oxide semiconductor with gate contact
US20240282853A1 (en) * 2023-02-21 2024-08-22 Globalfoundries U.S. Inc. Device with workfunction metal in drift region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322017A (zh) * 2014-06-04 2016-02-10 美国博通公司 LDMOS块体finFET器件及其形成方法、及通信设备
CN105633161A (zh) * 2014-11-21 2016-06-01 三星电子株式会社 使用三维沟道的半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350327B2 (en) * 2008-08-29 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with reduced leakage
KR101783952B1 (ko) * 2011-01-12 2017-10-10 삼성전자주식회사 반도체 장치
US9105719B2 (en) 2013-01-09 2015-08-11 Broadcom Corporation Multigate metal oxide semiconductor devices and fabrication methods
US9041127B2 (en) * 2013-05-14 2015-05-26 International Business Machines Corporation FinFET device technology with LDMOS structures for high voltage operations
US9105724B2 (en) * 2013-09-18 2015-08-11 Broadcom Corporation Field effect transistor structure having one or more fins
US9543304B2 (en) * 2015-04-02 2017-01-10 Stmicroelectronics, Inc. Vertical junction FinFET device and method for manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322017A (zh) * 2014-06-04 2016-02-10 美国博通公司 LDMOS块体finFET器件及其形成方法、及通信设备
CN105633161A (zh) * 2014-11-21 2016-06-01 三星电子株式会社 使用三维沟道的半导体器件

Also Published As

Publication number Publication date
US10043804B2 (en) 2018-08-07
US20170365602A1 (en) 2017-12-21
CN107516649A (zh) 2017-12-26
EP3258498B1 (en) 2019-12-18
EP3258498A1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
CN107516649B (zh) 半导体装置及其制造方法
US11296201B2 (en) Gate structure and method of fabricating the same
US9070742B2 (en) FinFet integrated circuits with uniform fin height and methods for fabricating the same
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
US9607838B1 (en) Enhanced channel strain to reduce contact resistance in NMOS FET devices
KR101758996B1 (ko) 다중-임계 전압 전계 효과 트랜지스터 및 그 제조 방법
US8609495B2 (en) Hybrid gate process for fabricating finfet device
US9455200B2 (en) Method for semiconductor device fabrication
US20160247901A1 (en) Semiconductor device having a strained region
CN109727854B (zh) 半导体装置及其形成方法
CN107516668B (zh) 半导体装置及其制造方法
US8389371B2 (en) Method of fabricating integrated circuit device, including removing at least a portion of a spacer
CN107452679B (zh) 半导体装置及其制造方法
CN107346782B (zh) 鳍型场效应晶体管及其制造方法
CN109841569B (zh) 具有增强的栅极接触件和阈值电压的栅极结构及其方法
CN107564953B (zh) 变容晶体管及其制造方法
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US11018239B2 (en) Semiconductor device and manufacturing method thereof
CN107680955B (zh) 静电放电保护器件、半导体装置及制造方法
CN110648973A (zh) 制造半导体器件的方法以及半导体器件
US9299616B1 (en) Integrated circuits with separate workfunction material layers and methods for fabricating the same
KR101803613B1 (ko) 반도체 소자 구조물 및 그 형성 방법
US20130292781A1 (en) Semiconductor structure and method of forming the same
JP2013045953A (ja) 半導体装置およびその製造方法
CN109148607B (zh) 半导体装置、mos电容器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant