CN107799591B - Ldmos及其形成方法 - Google Patents

Ldmos及其形成方法 Download PDF

Info

Publication number
CN107799591B
CN107799591B CN201610788877.0A CN201610788877A CN107799591B CN 107799591 B CN107799591 B CN 107799591B CN 201610788877 A CN201610788877 A CN 201610788877A CN 107799591 B CN107799591 B CN 107799591B
Authority
CN
China
Prior art keywords
isolation
layer
region
forming
device region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610788877.0A
Other languages
English (en)
Other versions
CN107799591A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610788877.0A priority Critical patent/CN107799591B/zh
Priority to US15/669,322 priority patent/US10199494B2/en
Priority to EP17186345.9A priority patent/EP3291308A1/en
Publication of CN107799591A publication Critical patent/CN107799591A/zh
Application granted granted Critical
Publication of CN107799591B publication Critical patent/CN107799591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种LDMOS及其形成方法，其中，LDMOS包括：衬底和位于所述衬底上的鳍部，所述鳍部包括隔离区、第一器件区和第二器件区，所述第一器件区和第二器件区分别位于所述隔离区两侧，所述鳍部隔离区中具有开口；位于所述开口中的隔离层，所述隔离层覆盖开口侧壁暴露出的第一器件区鳍部，所述隔离层暴露出所述鳍部顶部表面；位于所述隔离层顶部上和所述第一器件区鳍部部分侧壁和顶部表面的栅极结构。所述栅极结构所处的电场强度较低，进而不容易导致所述栅极结构受电流损伤，进而能够改善LDMOS性能。

Description

LDMOS及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种LDMOS及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度和更高性能的方向发展。
LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)是一种双扩散结构的功率器件。这项技术是通过对衬底进行两次离子注入，一次注入浓度较大的砷(As)，另一次注入浓度较小的硼(B)。注入之后再进行一个高温退火过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远(图中P阱)，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在源区和漏区之间有一个漂移区。
LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。此外，LDMOS具有增益高、可靠性好的特点，且能够与CMOS具有很好的工艺兼容性，因此，LDMOS正被广泛应用。
然而，现有的LDMOS存在栅介质层容易被击穿的缺点。
发明内容
本发明解决的问题是提供一种LDMOS及其形成方法，能够使栅介质层不容易被击穿。
为解决上述问题，本发明提供一种LDMOS，包括：衬底和位于所述衬底上的鳍部，所述鳍部包括隔离区、第一器件区和第二器件区，所述第一器件区和第二器件区分别位于所述隔离区两侧，所述鳍部隔离区中具有开口；位于所述开口中的隔离层，所述隔离层覆盖开口侧壁的第一器件区鳍部，所述隔离层暴露出所述鳍部顶部表面；横跨所述第一器件区鳍部的栅极结构，所述栅极结构位于所述第一器件区鳍部部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层顶部上。
可选的，所述隔离层顶部表面齐平于所述鳍部顶部表面。
可选的，所述隔离层顶部表面高于所述鳍部顶部表面。
可选的，所述隔离层暴露出所述开口侧壁的部分第二器件区鳍部。
可选的，所述隔离层完全覆盖开口侧壁暴露出的第二器件区鳍部。
可选的，还包括：位于所述第一器件区和第二器件区衬底上的隔离结构，所述隔离结构表面低于所述鳍部顶部表面。
可选的，还包括：位于所述第一器件区鳍部和衬底中的第一阱区；位于所述第一器件区鳍部和衬底、第二器件区鳍部和衬底、以及隔离区衬底中的第二阱区，所述第一阱区和第二阱区接触。
可选的，还包括：位于所述第一器件区鳍部中的第一源漏掺杂区，所述第一源漏掺杂区和第二器件区分别位于栅极结构两侧；位于所述第二器件区鳍部中的第二源漏掺杂区。
相应的，本发明还提供一种LDMOS的形成方法，包括：提供衬底，所述衬底上具有鳍部，所述鳍部包括：隔离区和分别位于所述隔离区两侧的第一器件区和第二器件区，所述鳍部隔离区中具有开口；在所述开口中形成隔离层，所述隔离层覆盖所述开口侧壁的第一器件区鳍部；形成横跨所述第一器件区鳍部的栅极结构，所述栅极结构位于所述第一器件区鳍部部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层顶部上。
可选的，形成栅极结构之前还包括：在所述第一器件区和第二器件区衬底上形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；形成所述隔离层和所述隔离结构的步骤包括：在所述隔离区、第一器件区和第二器件区衬底上形成隔离材料层，所述隔离材料层表面高于或齐平于所述鳍部顶部表面；在所述开口中接触所述第一器件区鳍部的部分隔离材料层上形成保护层；以所述保护层为掩膜，对所述隔离材料层进行刻蚀，使第一器件区和第二器件区隔离材料层表面低于所述鳍部顶部表面，形成隔离层和隔离结构。
可选的，形成所述保护层的步骤包括：在所述鳍部和隔离材料层上形成图形层，所述图形层暴露出所述开口中接触所述第一器件区鳍部的部分隔离材料层；在所述图形层和图形层暴露出的隔离材料层上形成初始保护层；去除所述图形层上的初始保护层，形成保护层；形成保护层之后，去除所述图形层。
可选的，去除所述图形层上的初始保护层的工艺包括化学机械研磨。
可选的，所述隔离材料层表面高于所述鳍部顶部表面；形成所述隔离结构和隔离层的步骤还包括：形成所述初始保护层之前，对所述隔离材料层进行平坦化处理，使所述隔离材料层表面与所述鳍部表面齐平。
可选的，所述保护层的材料与所述隔离材料层的材料相同。
可选的，形成所述隔离材料层的工艺包括：流体化学气相沉积工艺。
可选的，形成所述隔离结构之后，还包括：在所述第二器件区鳍部中形成第二源漏掺杂区；在所述第一器件区鳍部中形成第一源漏掺杂区，所述第一源漏掺杂区和所述第二源漏掺杂区分别位于所述栅极结构两侧。
可选的，形成所述隔离层之前，还包括：在所述第一器件区鳍部和衬底中形成第一阱区；在第一器件区鳍部和衬底、第二器件区鳍部和衬底、以及隔离区衬底中形成第二阱区，所述第一阱区和第二阱区接触。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的LDMOS中，所述隔离层覆盖所述开口侧壁的第一器件区鳍部。形成所述栅极结构之后，所述栅极结构位于所述鳍部顶部和隔离层顶部上，因此所述栅极结构不覆盖所述开口侧壁的第一器件区鳍部，从而使所述栅极结构与所述衬底之间的距离较大，所形成的LDMOS在使用过程中，电流流经的通道位于所述隔离层覆盖的衬底中，因此，所述栅极结构距离电流流经通道较远，从而能够使所述栅极结构所处的电场强度较低，所述栅极结构损伤较小，进而能够改善所形成LDMOS的性能。
本发明技术方案提供的LDMOS的形成方法中，在所述开口中形成隔离层，所述隔离层覆盖所述开口侧壁的第一器件区鳍部，从而使形成的栅极结构不覆盖所述开口侧壁的第一器件区鳍部，因此，所述栅极结构所处的电场强度较低，从而不容易使所述栅极结构受到电流的损伤，进而能够改善所形成LDMOS的性能。
附图说明
图1是一种LDMOS的结构示意图；
图2至图15是本发明的LDMOS的形成方法一实施例各步骤的结构示意图。
具体实施方式
LDMOS存在诸多问题，例如：栅介质层容易被击穿。
现结合一种LDMOS，分析所述LDMOS的栅介质层容易被击穿的原因：
图1是一种LDMOS的结构示意图。
请参考图1，所述LDMOS包括：基底，所述基底包括衬底100和位于衬底100上的鳍部101，所述鳍部101中具有开口130；位于所述衬底100上的隔离结构102，所述隔离结构102表面低于所述鳍部101顶部表面；横跨所述鳍部101的栅极结构，所述栅极结构覆盖所述开口130部分侧壁表面，所述栅极结构包括：覆盖所述开口130部分侧壁、所述鳍部201部分侧壁和顶部表面的栅介质层120，位于所述栅介质层120上的栅极110；位于所述栅极结构110两侧鳍部101内的源区112和漏区111。
其中，所述鳍部101中具有开口130，所述开口130中具有隔离结构102，所述开口130中的隔离结构102能够增加沟道中电流流经的通道2的长度，从而使LDMOS能够承受很高的电压。此外，所述栅极结构覆盖所述开口130部分侧壁，能够避免所述开口130侧壁暴露出来，从而避免所形成的LDMOS的沟道暴露出来，进而能够减小因沟道暴露引起的漏电流。
然而，由于所述隔离结构101表面低于所述鳍部101顶部表面，因此覆盖所述开口130侧壁的栅介质层120的高度较低，距离电流流经通道2较近，且覆盖所述开口130侧壁的栅介质层120与所述漏区111之间的距离较近，所述漏区111所接电压较高，因此，覆盖所述开口130侧壁的栅介质层120处于较高的电场中，导致所述栅介质层容易被击穿。
为解决所述技术问题，本发明提供了一种LDMOS，包括：衬底，所述衬底包括：隔离区和分别位于所述隔离区两侧的第一器件区和第二器件区，所述第一器件区和第二器件区衬底上具有鳍部，所述隔离区衬底上具有开口；位于所述开口中的隔离层，所述隔离层覆盖开口侧壁暴露出的第一器件区鳍部；位于所述隔离层顶部表面和所述第一器件区鳍部部分侧壁和顶部表面的栅极结构，所述栅极结构包括：位于所述隔离层顶部表面和所述第一器件区鳍部部分侧壁和顶部表面的栅介质层；位于所述栅介质层上的栅极。
其中，所述隔离层覆盖所述开口侧壁暴露出的第一器件区鳍部。形成所述栅极结构之后，所述栅极结构位于所述鳍部顶部和隔离层顶部上，因此所述栅极结构不覆盖所述开口侧壁暴露出的第一器件区鳍部，从而使所述栅极结构与所述衬底之间的距离较大，所形成的LDMOS在使用过程中，电流流经的通道位于所述隔离层覆盖的衬底中，因此，所述栅极结构距离电流流经通道较远，从而能够使所述栅极结构所处的电场强度较低，所述栅极结构损伤较小，进而能够改善所形成LDMOS的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图15是本发明LDMOS的形成方法一实施例各步骤的结构示意图。
提供衬底，所述衬底上具有鳍部，所述鳍部包括：隔离区和分别位于所述隔离区两侧的第一器件区和第二器件区，所述鳍部隔离区中具有开口，具体如图2和图3所示。
请参考图2，提供衬底200，所述衬底200上具有初始鳍部204，所述初始鳍部204包括：隔离区B和分别位于所述隔离区B两侧的第一器件区A1和第二器件区A2。
本实施例中，所述第一器件区A1用于形成LDMOS的栅极结构和源区；所述第二器件区B2用于形成LMOS的漏区。所述隔离区B用于增加第一器件区A1和第二器件区A2之间的电阻。
本实施例中，形成所述衬底200和初始鳍部204的步骤包括：提供初始衬底，对所述初始衬底进行图形化，形成衬底200和位于所述衬底200上的初始鳍部204。
本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底的材料为锗或硅锗。
本实施例中，所述初始鳍部204的材料为硅。在其他实施例中，所述初始鳍部的材料还可以为锗或硅锗。
需要说明的是，本实施例中，提供初始衬底之后，对所述初始衬底进行图形化之前，所述形成方法还包括：在所述第一器件区初始衬底中形成第一阱221；在所述第一器件区A1、第二器件区A2和隔离区B初始衬底中形成第二阱222，所述第一阱221和第二阱222接触。
具体的，所述第一阱221和第二阱222的类型不同，所述第一阱221中具有第一掺杂离子，所述第二阱222中具有第二掺杂离子。所述第一掺杂离子为P型离子，例如磷离子或砷离子。所述第二掺杂离子为N型离子，例如硼离子。
在其他实施例中，还可以在形成衬底和鳍部之后，在所述衬底和鳍部中形成所述第一阱和第二阱。
请参考图3和图4，图4是图3沿切割线1-2的剖面图，去除所述隔离区B初始鳍部204(如图2所示)，形成开口203，以及位于所述第一器件区A1和第二器件区A2上的鳍部201。
所述开口203用于后续容纳隔离层。
本实施例中，去除所述隔离区B初始鳍部204的步骤包括：在所述衬底200、第一器件区A1初始鳍部204和第二器件区初始鳍部204上形成掩膜层，所述掩膜层暴露出隔离区B初始鳍部204；以所述掩膜层为掩膜对所述初始鳍部204进行刻蚀，去除所述隔离区B初始鳍部204。
本实施例中，去除所述隔离区B上的初始鳍部204的工艺包括干法刻蚀或湿法刻蚀。
本实施例中，所述鳍部201由所述初始鳍部204形成。因此，所述鳍部201与所述初始鳍部204的材料相同。具体的，所述鳍部201的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
需要说明的是，在其他实施例中，形成所述开口和鳍部的步骤还可以包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜层，所述掩膜层暴露出所述隔离区初始衬底、部分第一器件区初始衬底以及部分第二器件区初始衬底；以所述掩膜层为掩膜对所述初始衬底进行图形化，形成衬底，并在所述第一器件区和第二器件区衬底上形成鳍部，在所述隔离区衬底上形成所述开口。
后续在所述开口203(如图4所示)中形成隔离层，所述隔离层覆盖所述开口203侧壁的第一器件区A1鳍部201。
本实施例中，所述形成方法还包括：在所述第一器件区A1和第二器件区A2衬底200上形成隔离结构，所述隔离结构表面低于所述鳍部201顶部表面。形成所述隔离层和隔离结构的步骤如图5至图13所示。
请参考图5和图6，图6是图5沿切割线1-2的剖视图，在所述隔离区B、第一器件区A1和第二器件区A2衬底200上形成隔离材料层210，所述隔离材料层210表面高于或齐平于所述鳍部201顶部表面。
所述隔离材料层210用于后续形成隔离层和隔离结构。
本实施例中，所述隔离材料层210的材料为氧化硅。在其他实施例中，所述隔离材料层的材料还可以为氮氧化硅。
本实施例中，形成所述隔离材料层210的工艺包括流体化学气相沉积工艺。流体化学气相沉积工艺形成的隔离材料层210的间隙填充能力强，因此形成的隔离层和隔离结构的隔离性能好。
本实施例中，所述隔离材料层表面高于所述鳍部201顶部表面。形成所述隔离层和隔离结构的步骤还包括：对所述隔离材料层进行平坦化处理，具体如图7所示。
请参考图7，对所述隔离材料层210进行平坦化处理，使所述隔离材料层210表面与所述鳍部201表面齐平。
本实施例中，对所述隔离材料层210进行平坦化处理，能够使后续形成的隔离层210顶部表面与所述鳍部201顶部表面齐平，从而有利于后续栅极结构的形成。
在其他实施例中，后续形成的隔离层顶部表面可以高于所述鳍部顶部表面，因此，所述隔离层和隔离结构形成方法还可以不包括：对隔离材料进行所述平坦化处理的步骤。
本实施例中，通过化学机械研磨对所述隔离材料层210进行所述平坦化处理。
后续在所述开口203中接触所述第一器件区A1鳍部201的部分隔离材料层210上形成保护层。
本实施例中，形成所述保护层的步骤如图8至12所示。
请参考图8和图9，图9为图8沿切割线3-4的剖面图，在所述鳍部201和隔离材料层210上形成图形层240，所述图形层240暴露出所述开口203中接触所述第一器件区A1鳍部201的部分隔离材料层210。
本实施例中，所述图形层240的材料为氮化硅。在其他实施例中，所述图形层240的材料还可以为氮氧化硅。
本实施例中，所述图形层240覆盖相邻第一器件区A1鳍部201以及相邻第二器件区A2鳍部201之间的隔离材料层。
本实施例中，形成所述图形层240的步骤包括：在鳍部201和隔离材料层210上形成初始图形层；对所述初始图形层进行图形化，暴露出所述开口203中邻近所述第一器件区A1鳍部201的部分隔离材料层210，形成图形层240。
请参考图10，在所述图形层240和图形层240暴露出的隔离材料层210上形成初始保护层250。
本实施例中，所述初始保护层250用于后续形成保护层。
本实施例中，所述初始保护层250的材料与所述隔离材料层210的材料相同。可以通过同一刻蚀工艺对所述初始保护层250和所述隔离材料层210进行刻蚀，从而能够简化工艺流程。具体的，所述初始保护层250的材料为氧化硅。在其他实施例中，所述初始保护层的材料也可以与所述隔离材料层的材料不相同。
本实施例中，所述初始保护层250的材料与所述图形层240的材料不相同，因此，所述图形层240能够作为去除所述图形层240上的所述初始保护层250的停止层。
本实施例中，形成所述初始保护层250的工艺包括化学气相沉积工艺。
请参考图11，去除所述图形层240上的初始保护层250(如图10所示)，形成保护层251。
所述保护层251用于后续刻蚀所述隔离材料层210的过程中，保护所述保护层251下方的隔离材料层210不被刻蚀。
本实施例中，通过化学机械研磨工艺去除所述图形层240上的初始保护层250。
如果所述保护层251的厚度过大，不容易对所述保护层251下方的隔离材料层210进行保护；如果所述保护层251的厚度过大，容易增加工艺难度。具体的，所述保护层251的厚度为300埃～700埃。
请参考图12，形成保护层251之后，去除所述图形层240。
本实施例中，去除所述图形层240的工艺包括：干法刻蚀或湿法刻蚀去除所述图形层240。
请参考图13，以所述保护层251为掩膜，对所述隔离材料层210(如图12所示)进行刻蚀，使第一器件区A1和第二器件区A2隔离材料层210表面低于所述鳍部201顶部表面，在所述开口203(如图4所示)中形成隔离层211，在所述第一器件区A1和第二器件区A2衬底200上形成隔离结构212。
所述隔离层211用于实现第一器件区A1鳍部201和第二器件区A2鳍部201之间的隔离，从而增加电流流经通道的长度，进而增加后续形成的栅极结构与漏区之间的电阻，增加LDMOS承受电压的能力。
所述隔离结构212用于实现不同鳍部201之间的电隔离。
需要说明的是，所述隔离材料层210和所述保护层251(如图11所示)的材料相同，因此，在对所述隔离材料层210进行刻蚀的过程中，也对所述保护层151进行刻蚀。在其他实施例中，所述隔离材料层与所述保护层的材料不同，还可以在形成所述隔离层和隔离结构之后，去除所述保护层。
本实施例中，对所述隔离材料层210进行刻蚀之后，所述保护层251被完全去除。在其他实施例中，还可以去除部分所述保护层。
本实施例中，通过干法刻蚀工艺对所述隔离材料层210和所述保护层251进行刻蚀。在其他实施例中，还可以通过湿法刻蚀工艺对所述隔离材料层和所述保护层进行刻蚀。
本实施例中，通过干法刻蚀工艺对所述隔离材料层210和所述保护层251进行刻蚀的工艺参数包括：刻蚀气体包括He、NH3和NF3；He的流量为：100sccm～5000sccm；NH3的流量为100sccm～900sccm；NF3的流量为20sccm～600sccm；压强为：2Torr～1000Torr；反应时间为20s～1000s。
请参考图14，形成横跨所述第一器件区A1鳍部201的栅极结构，所述栅极结构位于所述第一器件区A1鳍部201部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层211顶部上。
所述栅极结构包括：覆盖所述隔离层211顶部表面、所述第一器件区A1鳍部201部分侧壁和顶部表面的栅介质层231和位于所述栅介质层231上的栅极230。
所述栅介质层231和所述栅极230位于所述鳍部201顶部和所述隔离层210顶部上，所述栅介质层231不覆盖所述开口203(如图4所示)侧壁暴的第一器件区A1鳍部201，能够使所述栅介质层231在形成的LDMOS的应用过程中，处于强度较小的电场中，从而使所述栅介质层231不容易被击穿，进而改善了所形成的LDMOS性能。
本实施例中，所述栅介质层231的材料为高k(k大于3.9)介质材料，例如，HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。在其他实施例中，所述栅介质层的材料还可以为氧化硅。
本实施例中，所述栅极230的材料为金属，例如，Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。在其他实施例中，所述栅极的材料还可以为多晶硅。
请参考图15，在所述第二器件区A2鳍部201中形成第二源漏掺杂区242；在所述第一器件区A1鳍部201中形成第一源漏掺杂区241，所述第一源漏掺杂区241与所述第二源漏掺杂区242分别位于所述栅极结构两侧。
本实施例中，所述第一源漏掺杂区241用于形成LDMOS的源区；所述第二源漏掺杂区242用于形成LDMOS的漏区。
本实施例中，形成所述第一源漏掺杂区241和所述第二源漏掺杂区242的步骤包括：在所述栅极结构一侧的第一器件区A1鳍部201中形成第一凹槽；在所述第二器件区A2鳍部201中形成第二凹槽；在所述第一凹槽中形成第一源漏掺杂区241；在所述第二凹槽中形成第二源漏掺杂区242。
本实施例中，以所述栅极结构、隔离层211和隔离结构212为掩膜，通过干法、湿法刻蚀的共同作用形成所述第一凹槽和第二凹槽。
本实施例中，通过外延生长工艺在所述第一凹槽和第二凹槽中形成所述第一源漏掺杂区211和所述第二源漏掺杂区212，并在所述外延生长的过程中，对所述第一源漏掺杂区211和所述第二源漏掺杂区212进行原位掺杂。在所述第一源漏掺杂区211和所述第二源漏掺杂区212中掺杂入掺杂离子。
本实施例中，所述掺杂离子为磷离子或砷离子，在其他实施例中，所述掺杂离子还可以为硼离子。
综上，本实施例中，所述隔离层覆盖所述开口侧壁的第一器件区鳍部。形成所述栅极结构之后，所述栅极结构位于所述鳍部顶部和隔离层顶部上，因此所述栅极结构不覆盖所述开口侧壁的第一器件区鳍部，从而使所述栅极结构与所述衬底之间的距离较大，所形成的LDMOS在使用过程中，电流流经的通道位于所述隔离层覆盖的衬底中，因此，所述栅极结构距离电流流经通道较远，从而能够使所述栅极结构所处的电场强度较低，不容易导致所述栅介质层被击穿，进而能够改善所形成LDMOS的性能。
继续参考图10，本发明还提供一种LDMOS，包括：衬底200和位于所述衬底200上的鳍部201，所述鳍部201包括：隔离区B和分别位于所述隔离区B两侧的第一器件区A1和第二器件区A2，所述鳍部201的隔离区B上具有开口；位于所述开口中的隔离层211，所述隔离层211覆盖开口侧壁暴露出的第一器件区A1鳍部201，所述隔离层211暴露出所述鳍部201顶部表面；横跨所述第一器件区A1鳍部201的栅极结构，所述栅极结构位于所述第一器件区A1鳍部201部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层211顶部上。
本实施例中，所述第一器件区A1用于形成LDMOS的栅极结构和源区；所述第二器件区A2用于形成LMOS的漏区。所述隔离区B用于增加第一器件区A1和第二器件区A2之间的电阻。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
所述鳍部201的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
所述衬底200和所述鳍部201中具有第一阱区221和第二阱区222，所述第一阱区221和第二阱区222接触。
具体的，本实施例中，所述第一阱区221位于所述第一器件区A1衬底200和鳍部201中，所述第二阱区222位于所述第一器件区A1衬底200和鳍部201中，隔离区B衬底200中以及所述第二器件区A2衬底200和鳍部201中。
所述第一阱区221中具有第一掺杂离子；所述第二阱区212中具有第二掺杂离子，所述第二掺杂离子类型与所述第一掺杂离子的导电类型相反。
具体的，本实施例中，所述第一掺杂离子为P型离子，例如，硼离子；所述第二掺杂离子为N型离子，例如：磷离子或砷离子。
所述隔离层211用于实现第一器件区A1鳍部201和第二器件区A2鳍部201之间的隔离，从而增加电流流经通道的长度，进而增加后续形成的栅极结构与漏区之间的电阻，增加LDMOS承受电压的能力。
所述隔离结构212用于实现不同鳍部201之间的电隔离。
本实施例中，所述隔离层211暴露出形成所述开口203侧壁的第二器件区A2鳍部201。在其他实施例中，所述隔离层还可以覆盖所述开口侧壁暴露出的第二器件区鳍部。
本实施例中，所述隔离层211顶部表面与所述鳍部201顶部表面齐平。在其他实施例中，所述隔离层顶部表面还可以高于所述鳍部顶部表面。
本实施例中，所述隔离层211顶部表面是指隔离层211位置最高的表面。
本实施例中，所述隔离结构212和所述隔离层211的材料相同，具体的，所述隔离层211和所述隔离结构212的材料为氧化硅。在其他实施例中，所述隔离层和所述隔离结构的材料还可以为氮氧化硅。
所述栅极结构包括：横跨第一器件区A1鳍部201的栅介质层231，所述栅介质层231位于所述第一器件区A1鳍部201部分侧壁和顶部，以及所述隔离层上；位于所述栅介质层231上的栅极230。
所述栅介质层231和所述栅极230位于所述鳍部201顶部和所述隔离层211顶部上，在所形成的LDMOS的应用过程中，能够使所述栅介质层231处于强度较小的电场中，从而使所述栅介质层231不容易被击穿，进而改善了所形成的LDMOS性能。
本实施例中，所述栅介质层231的材料为高k(k大于3.9)介质材料，例如，HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。在其他实施例中，所述栅介质层的材料还可以为氧化硅。
本实施例中，所述栅极230的材料为金属，例如，Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
所述LDMOS还包括：位于所述栅极结构远离所述第二器件区A2一侧的第一器件区A1鳍部201中的第一源漏掺杂区241；位于所述第二器件区A2鳍部201中的第二源漏掺杂区242。
本实施例中，所述掺杂离子为磷离子或砷离子，在其他实施例中，所述掺杂离子还可以为硼离子。
综上，本实施例的LDMOS中，所述隔离层覆盖所述开口侧壁的第一器件区鳍部。形成所述栅极结构之后，所述栅极结构位于所述鳍部顶部和隔离层顶部上，因此所述栅介质层不覆盖所述开口侧壁的第一器件区鳍部，从而使所述栅介质层所处的电场强度较低，进而不容易导致所述栅介质层被击穿。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种LDMOS，其特征在于，包括：
衬底和位于所述衬底上的鳍部，所述鳍部包括隔离区、第一器件区和第二器件区，所述第一器件区和第二器件区分别位于所述隔离区两侧，所述鳍部隔离区中具有开口；
位于所述开口中的隔离层，所述隔离层覆盖开口侧壁的第一器件区鳍部，所述隔离层暴露出所述鳍部顶部表面，所述隔离层顶部表面齐平于或高于所述鳍部顶部表面；
横跨所述第一器件区鳍部的栅极结构，所述栅极结构位于所述第一器件区鳍部部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层顶部上。
2.如权利要求1所述的LDMOS，其特征在于，所述隔离层暴露出所述开口侧壁的部分第二器件区鳍部。
3.如权利要求1所述的LDMOS，其特征在于，所述隔离层完全覆盖开口侧壁暴露出的第二器件区鳍部。
4.如权利要求1所述的LDMOS，其特征在于，还包括：位于所述第一器件区和第二器件区衬底上的隔离结构，所述隔离结构表面低于所述鳍部顶部表面。
5.如权利要求1所述的LDMOS，其特征在于，还包括：位于所述第一器件区鳍部和衬底中的第一阱区；位于所述第一器件区鳍部和衬底、第二器件区鳍部和衬底、以及隔离区衬底中的第二阱区，所述第一阱区和第二阱区接触。
6.如权利要求1所述的LDMOS，其特征在于，还包括：位于所述第一器件区鳍部中的第一源漏掺杂区，所述第一源漏掺杂区和第二器件区分别位于栅极结构两侧；位于所述第二器件区鳍部中的第二源漏掺杂区。
7.一种LDMOS的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有鳍部，所述鳍部包括：隔离区和分别位于所述隔离区两侧的第一器件区和第二器件区，所述鳍部隔离区中具有开口；
在所述开口中形成隔离层，所述隔离层覆盖所述开口侧壁的第一器件区鳍部，所述隔离层顶部表面齐平于或高于所述鳍部顶部表面；
形成横跨所述第一器件区鳍部的栅极结构，所述栅极结构位于所述第一器件区鳍部部分侧壁和顶部表面，且所述栅极结构还位于所述隔离层顶部上。
8.如权利要求7所述的LDMOS的形成方法，其特征在于，形成栅极结构之前还包括：在所述第一器件区和第二器件区衬底上形成隔离结构，所述隔离结构表面低于所述鳍部顶部表面；
形成所述隔离层和所述隔离结构的步骤包括：
在所述隔离区、第一器件区和第二器件区衬底上形成隔离材料层，所述隔离材料层表面高于或齐平于所述鳍部顶部表面；
在所述开口中接触所述第一器件区鳍部的部分隔离材料层上形成保护层；
以所述保护层为掩膜，对所述隔离材料层进行刻蚀，使第一器件区和第二器件区隔离材料层表面低于所述鳍部顶部表面，形成隔离层和隔离结构。
9.如权利要求8所述的LDMOS的形成方法，其特征在于，形成所述保护层的步骤包括：
在所述鳍部和隔离材料层上形成图形层，所述图形层暴露出所述开口中接触所述第一器件区鳍部的部分隔离材料层；
在所述图形层和图形层暴露出的隔离材料层上形成初始保护层；
去除所述图形层上的初始保护层，形成保护层；
形成保护层之后，去除所述图形层。
10.如权利要求9所述的LDMOS的形成方法，其特征在于，去除所述图形层上的初始保护层的工艺包括化学机械研磨。
11.如权利要求9所述的LDMOS的形成方法，其特征在于，所述隔离材料层表面高于所述鳍部顶部表面；形成所述隔离结构和隔离层的步骤还包括：形成所述初始保护层之前，对所述隔离材料层进行平坦化处理，使所述隔离材料层表面与所述鳍部表面齐平。
12.如权利要求8所述的LDMOS的形成方法，其特征在于，所述保护层的材料与所述隔离材料层的材料相同。
13.如权利要求8所述的LDMOS的形成方法，其特征在于，形成所述隔离材料层的工艺包括：流体化学气相沉积工艺。
14.如权利要求7所述的LDMOS的形成方法，其特征在于，形成所述隔离结构之后，还包括：在所述第二器件区鳍部中形成第二源漏掺杂区；在所述第一器件区鳍部中形成第一源漏掺杂区，所述第一源漏掺杂区和所述第二源漏掺杂区分别位于所述栅极结构两侧。
15.如权利要求7所述的LDMOS的形成方法，其特征在于，形成所述隔离层之前，还包括：在所述第一器件区鳍部和衬底中形成第一阱区；在第一器件区鳍部和衬底、第二器件区鳍部和衬底、以及隔离区衬底中形成第二阱区，所述第一阱区和第二阱区接触。
CN201610788877.0A 2016-08-31 2016-08-31 Ldmos及其形成方法 Active CN107799591B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610788877.0A CN107799591B (zh) 2016-08-31 2016-08-31 Ldmos及其形成方法
US15/669,322 US10199494B2 (en) 2016-08-31 2017-08-04 Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof
EP17186345.9A EP3291308A1 (en) 2016-08-31 2017-08-16 Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610788877.0A CN107799591B (zh) 2016-08-31 2016-08-31 Ldmos及其形成方法

Publications (2)

Publication Number Publication Date
CN107799591A CN107799591A (zh) 2018-03-13
CN107799591B true CN107799591B (zh) 2020-06-09

Family

ID=59655918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610788877.0A Active CN107799591B (zh) 2016-08-31 2016-08-31 Ldmos及其形成方法

Country Status (3)

Country Link
US (1) US10199494B2 (zh)
EP (1) EP3291308A1 (zh)
CN (1) CN107799591B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US10121878B1 (en) * 2017-09-21 2018-11-06 Globalfoundries Inc. LDMOS finFET structures with multiple gate structures
US10164006B1 (en) 2017-10-30 2018-12-25 Globalfoundries Inc. LDMOS FinFET structures with trench isolation in the drain extension
US10290712B1 (en) * 2017-10-30 2019-05-14 Globalfoundries Inc. LDMOS finFET structures with shallow trench isolation inside the fin
CN110581174B (zh) * 2018-06-08 2023-05-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102051752B1 (ko) * 2018-06-14 2020-01-09 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US11024712B2 (en) * 2018-06-27 2021-06-01 Intel IP Corporation Semiconductor devices and methods for forming semiconductor devices
US10741685B2 (en) * 2018-09-21 2020-08-11 Globalfoundries Inc. Semiconductor devices having a fin channel arranged between source and drift regions and methods of manufacturing the same
CN110957220B (zh) * 2018-09-27 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111128731B (zh) * 2018-10-31 2023-07-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111200016B (zh) * 2018-11-16 2023-07-28 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11456384B2 (en) * 2020-07-06 2022-09-27 Globalfoundries U.S. Inc. Fin-based laterally diffused structure having a gate with two adjacent metal layers and method for manufacturing the same
US11211453B1 (en) * 2020-07-23 2021-12-28 Globalfoundries U.S. Inc. FinFET with shorter fin height in drain region than source region and related method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826189A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管的形成方法及ldmos晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070123051A1 (en) 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US8664720B2 (en) * 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
KR102168302B1 (ko) * 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
US9666709B2 (en) * 2015-01-29 2017-05-30 Globalfoundries Inc. Non-planar semiconductor structure with preserved isolation region
KR102276905B1 (ko) * 2015-01-29 2021-07-12 삼성전자주식회사 반도체 장치
US9698148B2 (en) * 2015-07-17 2017-07-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced footprint LDMOS structure for finFET technologies
TWI672815B (zh) * 2015-10-14 2019-09-21 聯華電子股份有限公司 金氧半導體電晶體與形成閘極佈局圖的方法
EP3188248B1 (en) * 2015-12-30 2018-11-28 IMEC vzw High voltage tolerant ldmos
CN107516649B (zh) * 2016-06-15 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107516668B (zh) * 2016-06-15 2020-04-24 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826189A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管的形成方法及ldmos晶体管

Also Published As

Publication number Publication date
CN107799591A (zh) 2018-03-13
EP3291308A1 (en) 2018-03-07
US20180061981A1 (en) 2018-03-01
US10199494B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN107799591B (zh) Ldmos及其形成方法
CN103855015B (zh) FinFET及其制造方法
TWI484567B (zh) 半導體結構與其製造方法
KR101057651B1 (ko) 반도체 소자의 제조방법
US9059210B2 (en) Enhanced stress memorization technique for metal gate transistors
US9136340B2 (en) Doped protection layer for contact formation
US9853116B2 (en) Partial sacrificial dummy gate with CMOS device with high-k metal gate
CN105225951A (zh) 鳍式场效应晶体管的形成方法
JP4551795B2 (ja) 半導体装置の製造方法
CN109216470B (zh) 半导体结构及其形成方法
KR101763007B1 (ko) 반도체 디바이스 구조물 및 그 제조 방법
CN112582265B (zh) 半导体结构及其形成方法
CN110047741B (zh) 半导体结构及其形成方法
CN109285888B (zh) 半导体结构及其形成方法
CN111029302A (zh) 半导体器件及其形成方法
JP2010129978A (ja) 半導体装置の製造方法
CN111128731B (zh) 半导体器件及其形成方法
JP2014056890A (ja) 半導体装置及びその製造方法
CN109285876B (zh) 半导体结构及其形成方法
CN108807266B (zh) 半导体结构及其形成方法
CN107978599B (zh) 半导体结构及其形成方法、测量电容的方法
CN107799421B (zh) 半导体器件的形成方法
CN112951765A (zh) 半导体结构及其形成方法
CN113903806B (zh) 半导体结构及其形成方法
CN107845576B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant