CN111029302A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN111029302A CN111029302A CN201811172585.XA CN201811172585A CN111029302A CN 111029302 A CN111029302 A CN 111029302A CN 201811172585 A CN201811172585 A CN 201811172585A CN 111029302 A CN111029302 A CN 111029302A
- Authority
- CN
- China
- Prior art keywords
- forming
- protective layer
- semiconductor device
- side wall
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000010410 layer Substances 0.000 claims abstract description 98
- 238000002955 isolation Methods 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 73
- 239000011241 protective layer Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 238000001312 dry etching Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供基底，基底上具有初始栅极结构，初始栅极结构侧壁表面具有侧墙，初始栅极结构和侧墙两侧的基底内具有源漏掺杂区，基底上具有覆盖初始栅极结构和侧墙的侧壁的介质层；回刻蚀部分所述初始栅极结构以形成栅极结构，并在所述介质层内形成栅极开口，所述栅极结构的顶部表面低于所述介质层的顶部表面，且所述栅极开口侧壁暴露出部分侧墙；在所述栅极开口内形成保护层，所述保护层覆盖栅极开口的底部表面和侧壁表面以及介质层顶部表面，所述保护层的材料与侧墙的材料不同；形成保护层后，在栅极开口内形成隔离结构，所述隔离结构的材料与保护层的材料不同。所述方法形成的半导体器件的性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属～氧化物～半导体)晶体管是一种重要的半导体器件，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅极结构一侧的半导体衬底中的源区和栅极结构另一侧的半导体衬底中的漏区。
随着特征尺寸的进一步减小，影响集成电路性能和可靠性的工艺环节越来越多。目前，在半导体器件的制作过程中，接触孔(Contact，CT)作为器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。
然而，现有技术形成的接触孔容易与源漏掺杂区发生连接，使形成的半导体性能较低。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有初始栅极结构，初始栅极结构侧壁表面具有侧墙，所述初始栅极结构和侧墙两侧的基底内具有源漏掺杂区，所述基底上具有覆盖初始栅极结构和侧墙的侧壁的介质层；回刻蚀部分所述初始栅极结构以形成栅极结构，并在所述介质层内形成栅极开口，所述栅极结构的顶部表面低于所述介质层的顶部表面，且所述栅极开口侧壁暴露出部分侧墙；在所述栅极开口内形成保护层，所述保护层覆盖栅极开口的底部表面和侧壁表面以及介质层顶部表面，所述保护层的材料与侧墙的材料不同；形成保护层后，在栅极开口内形成隔离结构，所述隔离结构的材料与保护层的材料不同；去除部分所述隔离结构，直至暴露出保护层顶部表面，在所述介质层内形成初始接触孔；去除初始接触孔底部的保护层，直至暴露出栅极结构顶部表面，在所述介质层内形成接触孔。
可选的，所述保护层的材料包括氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述保护层的厚度为5埃～100埃。
可选的，形成所述保护层的工艺为原子层沉积工艺，所述原子层沉积工艺的参数包括：压强为20毫托～200毫托，温度为50摄氏度～400摄氏度。
可选的，所述侧墙的材料包括氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述隔离结构的材料包括：氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
可选的，所述隔离结构的形成方法包括：在所述栅极开口内、以及保护层表面形成隔离结构膜；去除部分隔离结构膜，直至暴露出保护层的表面，在所述栅极开口内形成隔离结构。
可选的，所述初始接触孔的形成方法包括：在所述隔离结构和介质层上形成第一掩膜层；形成所述第一掩膜层后，以所述第一掩膜层为掩膜，刻蚀所述隔离结构，直至暴露出保护层的表面，形成初始接触孔。
可选的，所述接触孔的形成方法包括：以所述第一掩膜层为掩膜，刻蚀初始接触孔底部和侧壁表面的保护层，直至暴露出栅极结构的顶部表面，形成接触孔。
可选的，去除部分所述隔离结构的工艺为第一刻蚀工艺；所述第一刻蚀工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：CF4、CH3F、O2、N2和CHF3，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
可选的，去除初始接触孔底部和侧壁表面的保护层的工艺为第二刻蚀工艺；所述第二刻蚀工艺为干法刻蚀工艺，所述刻蚀工艺的参数包括：所述第二刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括C4F6、O2、CF4和N2，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
可选的，还包括：在所述接触孔内填充满导电材料，形成导电插塞。
可选的，所述导电插塞的形成方法包括：在所述接触孔内、以及介质层表面形成导电插塞膜；去除部分导电插塞膜，直至暴露出保护层的表面，在所述接触孔内形成隔导电插塞。
相应地，本发明还提供一种采用上述任一项方法形成的半导体器件。
可选的，位于所述接触孔内的导电插塞。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，在栅极开口内形成隔离结构之前，在栅极开口的底部表面和侧壁以及介质层表面形成保护层，所述保护层用于后续形成接触孔时保护栅极开口和栅极结构侧壁表面的侧墙不被刻穿。由于所述保护层的材料与隔离结构的材料不同，刻蚀隔离结构形成初始接触孔时，所述保护层能够保护所覆盖的侧墙，从而避免侧墙被过刻蚀导致侧墙被刻穿，从而避免后续在栅极结构上形成的导电插塞与源漏掺杂区以及与位于源漏掺杂区上的导电插塞发生桥接而产生漏电，进而使形成的半导体器件的性能较好。由于所述保护层的材料与侧墙的材料不同，刻蚀去除初始接触孔底部的保护层时，能够避免对侧墙过量刻蚀，从而能够避免形成接触孔时栅极开口侧壁表面的侧墙被刻穿，进而使形成的半导体器件的性能较好。
进一步，进行第一刻蚀工艺，刻蚀去除部分隔离结构。所述第一刻蚀工艺对所述隔离结构和保护层的刻蚀速率选择比较大，则刻蚀去除所述隔离结构的同时，对保护层的刻蚀量较小，从而所述保护层能够较好地对栅极开口侧壁表面的侧墙起到隔离保护作用，进而使形成的半导体器件的性能较好。
进一步，进行第二刻蚀工艺，刻蚀去除所述初始接触孔底部的保护层。所述第二刻蚀工艺对所述侧墙和保护层的刻蚀速率选择比较大，则刻蚀去除保护层直至暴露出栅极结构顶部表面时，对侧墙的刻蚀量较小，从而避免侧墙受到影响，进而使形成的半导体器件的性能较好。
附图说明
图1至图4是一种半导体器件的形成方法各步骤的结构示意图；
图5至图11是本发明半导体器件的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，所述半导体器件的性能较差。
图1至图4是一种半导体器件的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有初始栅极结构110和介质层120，初始栅极结构110侧壁表面具有侧墙111，所述初始栅极结构110和侧墙111两侧的基底100内具有源漏掺杂区130，所述介质层120覆盖初始栅极结构110和侧墙111的侧壁，且介质层120的顶部表面与初始栅极结构110的顶部表面齐平。
请参考图2，刻蚀去除部分栅极结构110形成栅极结构112，在所述介质层120内形成栅极开口112。
请参考图3，在所述栅极开口121内形成隔离结构113，所述隔离结构113的表面与介质层120的表面齐平。
请参考图4，在所述介质层120以及隔离结构113的表面形成图形化的光胶层(图中未示出)，以所述图形化的光胶层为掩膜，刻蚀去除栅极开口内的隔离结构113，直至暴露出栅极结构110的顶部表面，在所述介质层120内形成接触孔114。
上述方法中，随着半导体器件集成度的不断提高，栅极结构的特征尺寸不断减小，由于受到光刻工艺精度的限制或者需要满足形成不同图案的要求，当刻蚀去除隔离结构113，在所述介质层120内形成接触孔114时，栅极结构110侧壁表面的侧墙111容易被过刻蚀，导致侧墙111被刻穿。后续在接触孔114内形成导电插塞时，容易使栅极结构210上的导电插塞与源漏掺杂区以及位于源漏掺杂区上的导电插塞桥接而发生漏电，不利于提高半导体器件的性能。
为解决所述技术问题，本发明提供一种半导体器件的形成方法，包括：在所述栅极开口内形成保护层，所述保护层覆盖栅极开口的底部表面和侧壁表面以及介质层顶部表面，所述保护层的材料与侧墙的材料不同；形成保护层后，在栅极开口内形成隔离结构，所述隔离结构覆盖保护层表面，且隔离结构的顶部表面与保护层的顶部表面齐平，所述隔离结构的材料与保护层的材料不同。所述方法能够避免在栅极结构上形成接触孔时，栅极结构侧壁表面的侧墙被过刻蚀，有利于提高半导体器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明半导体器件的形成方法一实施例各步骤的结构示意图。
请参考图5，提供基底200，所述基底200上具有初始栅极结构210和介质层220，初始栅极结构210侧壁表面具有侧墙211，所述初始栅极结构210和侧墙211两侧的基底200内具有源漏掺杂区230，所述基底200上具有覆盖初始栅极结构210和侧墙211的侧壁的介质层220。
在本实施例中，所述基底200包括：衬底201和位于所述衬底201上的鳍部202。在其他实施例中，所述基底还可以为平面基底，例如，硅基底、锗基底或硅锗基底。
在本实施例中，所述鳍部202和衬底201的材料为硅。在其他实施例中，所述鳍部和衬底的材料包括锗或硅锗。
在本实施例中，形成所述基底200的步骤包括：提供初始衬底；对所述初始衬底进行图形化，形成衬底201和位于所述衬底201上的鳍部202。
所述基底上还具有隔离层(图中未标出)，所述隔离层覆盖所述鳍部202的部分侧壁，且所述隔离层的顶部表面低于所述鳍部202的顶部表面。所述隔离层用于实现不同器件之间的电隔离。
在本实施例中，所述隔离层的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为氮氧化硅。
所述初始栅极结构210包括：位于所述鳍部202的部分侧壁和顶部表面的栅介质层(图中未标出)以及位于栅介质层上的栅电极层(图中未标出)。
在本实施例中，所述栅介质层的材料为高K介质材料，例如：HfSiON、HfO2、La2O3、HfAlO2、ZrO2、Al2O3、HfSiO4。
在本实施例中，所述栅电极层的材料包括：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
在本实施例中，以所述初始栅极结构210的个数为三个进行说明。
所述初始栅极结构210的侧壁表面具有侧墙211。所述侧墙211的材料包括：氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。所述侧墙211用于定义后续形成源漏掺杂区的位置，并保护初始栅极结构210的侧壁。
在本实施例中，所述侧墙211的材料为氮化硅。
所述初始栅极结构210和侧墙211两侧的基底200内具有源漏掺杂区230。
所述源漏掺杂区230具有源漏离子。
形成所述源漏掺杂区230的工艺包括外延生长工艺形成；在源漏掺杂区230内掺杂源漏离子的工艺为原位掺杂工艺。
当所述半导体器件为P形成器件时，所述源漏掺杂区230的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，源漏离子包括硼离子、BF2～离子或铟离子；当所述半导体器件为N型器件是，所述源漏掺杂区230的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，源漏离子包括磷离子或砷离子。
在本实施例中，所述半导体器件为P型器件，所述源漏掺杂区230的材料为硅锗，所述源漏离子为硼离子。
在本实施例中，所述介质层220的顶部表面与初始栅极结构210的顶部表面齐平。
所述介质层220的形成方法包括：在初始栅极结构210、源漏掺杂区230上形成初始介质膜(图中未示出)，初始介质膜覆盖初始栅极结构210和侧墙211的顶部表面和侧壁表面；平坦化所述初始介质膜，直至暴露出初始栅极结构210的顶部表面，形成介质层220。
所述介质层220的材料包括氧化硅。
请参考图6，回刻蚀部分所述初始栅极结构210以形成栅极结构310，在所述介质层220内形成栅极开口212，所述栅极开口212侧壁暴露出部分侧墙211。
回刻蚀所述初始栅极结构210的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述栅极开口212的深度为20纳米～30纳米。所述深度指沿垂直于基底表面方向上的尺寸。
所述栅极开口212用于后续形成隔离结构，降低栅极结构310的高度，从而减小栅极结构顶部表面和源漏掺杂区顶部表面之间的高度差，有利于形成性能较好的半导体器件。
在本实施例中，回刻蚀所述初始栅极结构210的工艺为干法刻蚀工艺，所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括CF4、BCl3、O2、N2和Cl2，压强为5毫托～100m毫托，所述刻蚀气体的流量为10标准毫升/分钟～5000标准毫升/分钟，温度为30摄氏度～120摄氏度。
请参考图7，在所述栅极开口212内形成保护层213，所述保护层213覆盖栅极开口212的底部表面和侧壁表面以及介质层220顶部表面，所述保护层213的材料与侧墙211的材料不同。
所述保护层213的厚度为5埃～100埃。
选择所述保护层213厚度范围的意义在于：若所述保护层213的厚度小于5埃，则在后续去除隔离结构形成初始接触孔时，较薄的保护层213存在被刻蚀去除的风险，从而无法起到对栅极开口212侧壁表面的侧墙211起到隔离保护作用，形成的半导体器件的性能较差；若所述保护层213的厚度太厚，由于栅极开口212的宽度一定，不利于形成性能较好的半导体器件。
形成所述保护层213的工艺包括化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
在本实施例中，形成所述保护层的工艺为原子层沉积工艺。所述原子层沉积工艺的参数包括：压强为20毫托～200毫托，温度为50摄氏度～400摄氏度。
所述原子层沉积工艺形成的保护层213均匀度较好，从而栅极开口212底部表面和侧壁表面的保护层213厚度较一致，有利于后续形成初始接触孔和接触孔时，避免对侧墙产生过刻蚀。
所述保护层213的材料包括氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述保护层213的材料为氧化硅。
请参考图8，形成保护层213后，在栅极开口212内形成隔离结构214，所述隔离结构214的材料与保护层213的材料不同。
在本实施例中，所述隔离结构214覆盖保护层213表面，且隔离结构214的顶部表面与保护层213的顶部表面齐平。
所述隔离结构214的形成方法包括：在所述栅极开口212内、以及保护层213表面形成隔离结构膜(图中未示出)；平坦化所述隔离结构膜，直至暴露出保护层213的表面，在所述栅极开口212内形成隔离结构214。
所述隔离结构214的材料包括：氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述隔离结构214的材料为氮化硅。
所述隔离结构214的材料与保护层213的材料不同，有利于后续进行第一刻蚀工艺去除隔离结构214形成初始接触孔时，对保护层213的刻蚀量较小，从而受到较小影响的保护层213能够保护栅极开口212侧壁的侧墙211。
形成所述隔离结构后，刻蚀去除所述隔离结构和保护层，直至暴露出栅极结构顶部表面，在所述介质层内形成接触孔。后续结合图9和图10对所述接触孔的形成过程进行说明。
请参考图9，进行第一刻蚀工艺，刻蚀去除所述隔离结构214，直至暴露出保护层213表面，在所述介质层220内形成初始接触孔215。
所述初始接触孔215的形成方法包括：在所述隔离结构214和介质层220上形成第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分隔离结构214的表面；以所述第一掩膜层为掩膜，刻蚀所述隔离结构214，直至暴露出保护层213的表面，形成初始接触孔215。
所述第一刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一刻蚀工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括CF4、CH3F、O2、N2和CHF3，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
在本实施例中，所述隔离结构214的材料为氮化硅，所述保护层213的材料为氧化硅。所述第一刻蚀工艺对隔离结构214和保护层213有较大的刻蚀速率选择比，刻蚀隔离结构214的刻蚀速率远远大于对于保护层的刻蚀速率，刻蚀去除所述隔离结构214的同时，对保护层213的刻蚀量较小，从而所述保护层213能够较好地对栅极开口212侧壁表面的侧墙211起到隔离保护作用，从而避免侧墙211被过刻蚀导致侧墙211被刻穿，进而使形成的半导体器件的性能较好。
请参考图10，形成所述初始接触孔215后，进行第二刻蚀工艺，刻蚀去除初始接触孔215底部的保护层213，直至暴露出初始栅极结构210顶部表面，在所述介质层220内形成接触孔216。
所述接触孔216用于后续容纳导电插塞。
所述第二刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第二刻蚀工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括C4F6、O2、CF4和N2，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
在本实施例中，所述保护层213的材料为氧化硅，所述侧墙211的材料为氮化硅。所述第二刻蚀工艺对保护层213和侧墙211有较大的刻蚀速率选择比，刻蚀保护层213的速率远远大于侧墙的刻蚀速率，刻蚀去除初始接触孔底部的保护层213的同时，对栅极开口212侧壁表面的侧墙211的刻蚀量较小，从而避免侧墙211被过刻蚀导致侧墙211被刻穿，从而避免后续在栅极结构310上形成的导电插塞与源漏掺杂区230以及与位于源漏掺杂区上的导电插塞发生桥接而产生漏电，进而使形成的半导体器件的性能较好。
请参考图11，在所述接触孔216内形成导电插塞217。
所述导电插塞217的形成方法包括：在所述接触孔216内、以及介质层220表面形成导电插塞膜；去除部分导电插塞膜，直至暴露出保护层213的表面，在所述接触孔216内形成隔导电插塞217。
所述导电插塞膜的材料包括：Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。在本实施例中，所述导电插塞膜的材料为W，相应的，所述导电插塞217的材料为W。
形成所述初始接触孔215和接触孔216时，由于所述保护层213的隔离保护作用，能够避免栅极开口212侧壁的侧墙211被过刻蚀，从而在所述接触孔216内形成的导电插塞217被侧墙211较好的限制隔离，避免源漏掺杂区230和导电插塞217发生桥接而漏电，进而有利于形成性能较好的半导体器件。
相应的，本发明还提供一种采用上述方法所形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有初始栅极结构，初始栅极结构侧壁表面具有侧墙，所述初始栅极结构和侧墙两侧的基底内具有源漏掺杂区，所述基底上具有覆盖初始栅极结构和侧墙的侧壁的介质层；
回刻蚀部分所述初始栅极结构以形成栅极结构，并在所述介质层内形成栅极开口，所述栅极结构的顶部表面低于所述介质层的顶部表面，且所述栅极开口侧壁暴露出部分侧墙；
在所述栅极开口内形成保护层，所述保护层覆盖栅极开口的底部表面和侧壁表面以及介质层顶部表面，所述保护层的材料与侧墙的材料不同；
形成保护层后，在栅极开口内形成隔离结构，所述隔离结构的材料与保护层的材料不同；
去除部分所述隔离结构，直至暴露出保护层顶部表面，在所述介质层内形成初始接触孔；
去除初始接触孔底部的保护层，直至暴露出栅极结构顶部表面，在所述介质层内形成接触孔。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为5埃～100埃。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述保护层的工艺为原子层沉积工艺；所述原子层沉积工艺的参数包括：压强为20毫托～200毫托，温度为50摄氏度～400摄氏度。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙的材料包括氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构的材料包括：氮化硅、氧化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构的形成方法包括：在所述栅极开口内、以及保护层表面形成隔离结构膜；
去除部分隔离结构膜，直至暴露出保护层的表面，在所述栅极开口内形成隔离结构。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述初始接触孔的形成方法包括：在所述隔离结构和介质层上形成第一掩膜层，所述第一掩膜层暴露出部分隔离结构表面；以所述第一掩膜层为掩膜，刻蚀所述隔离结构，直至暴露出保护层的表面，形成初始接触孔。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述接触孔的形成方法包括：以所述第一掩膜层为掩膜，刻蚀初始接触孔底部和侧壁表面的保护层，直至暴露出栅极结构的顶部表面，形成接触孔。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，去除部分所述隔离结构的工艺为第一刻蚀工艺；所述第一刻蚀工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括CF4、CH3F、O2、N2和CHF3，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，去除初始接触孔底部和侧壁表面的保护层的工艺为第二刻蚀工艺；所述第二刻蚀工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：采用的刻蚀气体包括C4F6、O2、CF4和N2，压强为5毫托～100毫托，所述刻蚀气体的流量为10标准毫升/分钟～500标准毫升/分钟，温度为30摄氏度～120摄氏度。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述接触孔内形成导电插塞。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述导电插塞的形成方法包括：在所述接触孔内、以及介质层表面形成导电插塞膜；平坦化所述导电插塞膜，直至暴露出保护层的表面，在所述接触孔内形成隔导电插塞。
14.一种采用如权利要求1至13任一项方法所形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811172585.XA CN111029302A (zh) | 2018-10-09 | 2018-10-09 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811172585.XA CN111029302A (zh) | 2018-10-09 | 2018-10-09 | 半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111029302A true CN111029302A (zh) | 2020-04-17 |
Family
ID=70190654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811172585.XA Pending CN111029302A (zh) | 2018-10-09 | 2018-10-09 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111029302A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871345A (zh) * | 2020-06-30 | 2021-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681604A (zh) * | 2012-09-07 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 带有自对准接触孔的半导体器件及其制备方法 |
| CN103715134A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106558608A (zh) * | 2015-09-24 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20170373169A1 (en) * | 2014-12-19 | 2017-12-28 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure |
| US20180040705A1 (en) * | 2016-01-07 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Structure and Method for Forming the Same |
| US20180166560A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with protection layer |
-
2018
- 2018-10-09 CN CN201811172585.XA patent/CN111029302A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681604A (zh) * | 2012-09-07 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 带有自对准接触孔的半导体器件及其制备方法 |
| CN103715134A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20170373169A1 (en) * | 2014-12-19 | 2017-12-28 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure |
| CN106558608A (zh) * | 2015-09-24 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20180040705A1 (en) * | 2016-01-07 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device Structure and Method for Forming the Same |
| US20180166560A1 (en) * | 2016-12-14 | 2018-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with protection layer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871345A (zh) * | 2020-06-30 | 2021-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104835838B (zh) | 具有不同宽度的栅极结构及其制造方法 | |
| CN107799591B (zh) | Ldmos及其形成方法 | |
| US20200388498A1 (en) | Semiconductor structure with mask structure | |
| CN106920771B (zh) | 金属栅晶体管源漏区接触塞的制作方法 | |
| US9136340B2 (en) | Doped protection layer for contact formation | |
| CN110010470A (zh) | 半导体器件及其形成方法 | |
| CN101677088A (zh) | 半导体装置的制造方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN104979199B (zh) | 半导体器件的形成方法 | |
| CN104241359B (zh) | 半导体结构及其制作方法 | |
| TW202025261A (zh) | 半導體裝置的製造方法 | |
| US10741672B2 (en) | Gate structure for semiconductor device | |
| CN107369621B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109545734B (zh) | 半导体结构及其形成方法 | |
| CN109285888B (zh) | 半导体结构及其形成方法 | |
| CN111029302A (zh) | 半导体器件及其形成方法 | |
| CN110718582A (zh) | 半导体结构及其形成方法 | |
| US20200411361A1 (en) | Semiconductor structure and formation method thereof | |
| CN110047741B (zh) | 半导体结构及其形成方法 | |
| CN109285889B (zh) | 半导体结构及其形成方法 | |
| CN109285876B (zh) | 半导体结构及其形成方法 | |
| CN111863723B (zh) | 半导体结构及其形成方法 | |
| US11011608B2 (en) | Semiconductor structure and method for forming the same | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN109994548B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200417 |
|
| RJ01 | Rejection of invention patent application after publication |