CN106558608A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN106558608A CN106558608A CN201510615851.1A CN201510615851A CN106558608A CN 106558608 A CN106558608 A CN 106558608A CN 201510615851 A CN201510615851 A CN 201510615851A CN 106558608 A CN106558608 A CN 106558608A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- layer
- dielectric layer
- interlayer dielectric
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000010410 layer Substances 0.000 claims abstract description 226
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000011229 interlayer Substances 0.000 claims abstract description 100
- 239000011241 protective layer Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 57
- 229910052723 transition metal Inorganic materials 0.000 claims description 23
- 150000003624 transition metals Chemical class 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910015844 BCl3 Inorganic materials 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供基底，基底表面具有多个分立的初始金属栅电极、位于所述初始金属栅电极侧壁的侧墙，以及覆盖所述基底表面、侧墙侧壁的第一层间介质层，所述第一层间介质层的顶部表面与所述初始金属栅电极的顶部表面齐平；刻蚀所述初始金属栅电极，形成目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分；形成覆盖所述目标金属栅电极的保护层，所述保护层的表面与所述第一层间介质层的顶部表面齐平；形成覆盖所述第一层间介质层、侧墙和保护层的第二层间介质层；在相邻的目标金属栅电极之间形成贯穿所述第一层间介质层和第二层间介质层厚度的自对准接触孔。所述方法提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管是一种重要的半导体器件，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构；位于栅极结构一侧的半导体衬底中的源区和栅极结构另一侧的半导体衬底中的漏区。
随着特征尺寸的进一步减小，相邻栅极结构之间的距离减小，使得在上述栅极结构之间的间隙中形成用以连接源区、漏区和上层金属线的接触孔的工艺变得较为困难，故引入了自对准接触孔的形成工艺。
目前，较为常见的自对准接触孔的制备方法包括：在半导体衬底表面形成栅极结构；在栅极结构侧壁表面形成侧墙；在栅极结构顶部表面形成保护层；形成覆盖半导体衬底和保护层、侧墙的层间介质层；在层间介质层中形成贯穿层间介质层厚度的接触孔，所述接触孔位于相邻的栅极结构之间。
然而，现有技术中形成的半导体器件的性能较差。
发明内容
本发明解决的问题是在形成自对准接触孔的过程中，提高对目标金属栅电极的保护作用，从而提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底表面具有多个分立的初始金属栅电极、位于所述初始金属栅电极侧壁的侧墙，以及覆盖所述基底表面、侧墙侧壁的第一层间介质层，所述第一层间介质层的顶部表面与所述初始金属栅电极的顶部表面齐平；刻蚀所述初始金属栅电极，形成目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分；形成覆盖所述目标金属栅电极的保护层，所述保护层的表面与所述第一层间介质层的顶部表面齐平；形成覆盖所述第一层间介质层、侧墙和保护层的第二层间介质层；形成贯穿所述第一层间介质层和第二层间介质层厚度的自对准接触孔，所述自对准接触孔位于相邻的目标金属栅电极之间。
可选的，形成所述目标金属栅电极的工艺为：去除部分厚度的初始金属栅电极，形成过渡金属栅电极和位于所述过渡金属栅电极顶部的沟槽；在所述沟槽侧壁表面形成第一牺牲层后，向所述沟槽内填充满第二牺牲层；以所述第二牺牲层为掩膜，去除所述第一牺牲层；以所述第二牺牲层为掩膜，刻蚀部分厚度的过渡金属栅电极；刻蚀部分厚度的过渡金属栅电极后，去除所述第二牺牲层。
可选的，所述第一牺牲层的材料为不定型碳或硅。
可选的，所述第二牺牲层的材料为不定型碳或硅，且所述第二牺牲层的材料不同于第一牺牲层的材料。
可选的，所述目标金属栅电极的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、Ta、TaN、W、WN或WSi。
可选的，所述保护层的材料为SiN、SiON或SiCN。
可选的，形成所述保护层的工艺为原子层沉积工艺或化学气相沉积工艺。
可选的，所述保护层为单层结构或叠层结构。
可选的，所述第一层间介质层的材料为SiO2或SiOC。
可选的，所述第二层间介质层的材料为SiO2或SiOC。
本发明还提供一种半导体器件，包括：基底；第一层间介质层，位于所述基底表面；多个分立的目标金属栅电极，位于所述第一层间介质层内，且位于所述基底表面，所述目标金属栅电极的中间部分高于边缘部分，且所述目标金属栅电极中间部分的顶部表面低于所述第一层间介质层的顶部表面；保护层，覆盖所述目标金属栅电极表面，且所述保护层的表面与第一层间介质层的顶部表面齐平；侧墙，位于所述第一层间介质层内，且位于所述目标金属栅电极和所述保护层的侧壁；第二层间介质层，覆盖所述第一层间介质层、侧墙和保护层；自对准接触孔，位于相邻的目标金属栅电极之间，所述自对准接触孔贯穿所述第一层间介质层和所述第二层间介质层的厚度。
与现有技术相比，本发明的技术方案具有以下优点：
由于对所述初始金属栅电极进行刻蚀后，形成了目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分，且目标金属栅电极的顶部表面低于第一层间介质层的顶部表面，在目标金属栅电极表面形成所述保护层后，所述目标金属栅电极侧壁的顶部覆盖有侧墙和保护层，覆盖所述目标金属栅电极侧壁顶部的侧墙和保护层的厚度较厚，对所述目标金属栅电极的保护作用增强，使得在形成自对准接触孔的过程中，当进一步扩大形成自对准接触孔工艺窗口时，即使对目标金属栅电极侧壁顶部覆盖有的侧墙和保护层的刻蚀程度增加，也不会刻蚀损伤到所述目标金属栅电极，从而提高了半导体器件的性能。
附图说明
图1至图3为现有技术中半导体器件形成过程的结构示意图；
图4至图17为本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
随着特征尺寸的进一步减小，现有技术中形成的半导体器件的性能较差。
图1至图3为现有技术中半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，半导体衬底100表面具有鳍部120和横跨鳍部120的金属栅极结构，所述金属栅极结构覆盖部分鳍部120的顶部表面和侧壁，所述金属栅极结构包括横跨鳍部120的栅介质层131和覆盖栅介质层131的初始金属栅电极132，所述金属栅极结构两侧侧壁表面具有侧墙140；半导体衬底100和鳍部120表面具有覆盖侧墙140侧壁的第一层间介质层150，第一层间介质层150的顶部表面与初始金属栅电极132的顶部表面齐平。
参考图2，刻蚀去除部分厚度的初始金属栅电极132(参考图1)，形成目标金属栅电极133；形成覆盖目标金属栅电极133的保护层160，所述保护层160的表面与第一层间介质层150的顶部表面齐平；形成覆盖第一层间介质层150、侧墙140和保护层160的第二层间介质层170。
参考图3，形成贯穿第一层间介质层150和第二层间介质层170厚度的自对准接触孔180，所述自对准接触孔180位于相邻目标金属栅电极133之间。
研究发现，上述方法形成的半导体器件依然存在性能差的原因在于：
在形成贯穿所述第一层间介质层和第二层间介质层厚度的自对准接触孔的过程中，需要扩大形成自对准接触孔的工艺窗口，以避免受到曝光工艺极限的限制。但是若扩大形成自对准接触孔的工艺窗口，在形成所述自对准接触孔的过程中，会对目标金属栅电极两侧顶角的位置的刻蚀程度增加，使得所述保护层和侧墙对目标金属栅电极两侧顶角位置的保护作用降低，容易暴露出部分目标金属栅电极(参照图3中虚线标记位置)，从而降低了半导体器件的性能。
在此基础上，本发明一实施例提供一种半导体器件的形成方法，通过对初始金属栅电极进行刻蚀，形成目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分，然后在所述目标金属栅电极表面形成保护层，使得目标金属栅电极侧壁的顶部覆盖有的侧墙和保护层的总厚度较厚，所述侧墙和保护层对目标金属栅电极的保护作用增强。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图17为本发明一实施例提供的半导体器件形成过程的结构示意图。所述半导体器件以鳍式场效应晶体管为例进行说明。
结合参考图4和图5，其中，图5为沿着图4中鳍部延伸方向(A-A1切割线)的剖面图，提供基底，所述基底表面具有多个伪栅极结构230，所述伪栅极结构230包括基底表面的栅介质层231和位于栅介质层231表面的伪栅电极232。
本实施例中，所述基底包括半导体衬底200和位于半导体衬底200表面的鳍部220。
所述半导体衬底200为后续形成半导体器件提供工艺平台。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；本实施例中，所述半导体衬底200的材料为硅。
形成鳍部220步骤为：在半导体衬底200表面形成图案化的掩膜层，所述图案化的掩膜层定义鳍部220的位置；以所述图案化的掩膜层为掩膜刻蚀部分厚度的半导体衬底200，形成鳍部220。
由于鳍部220通过刻蚀半导体衬底200而形成，所以鳍部220的材料和半导体衬底200的材料相同。
本实施例中，以三个鳍部220作为示例，在实际工艺中，可以根据需要选择鳍部220的具体个数。
半导体衬底200表面还具有隔离结构210，隔离结构210的表面低于鳍部220的顶部表面，隔离结构210用于电学隔离鳍部220。所述隔离结构210的材料包括氧化硅或氮氧化硅。
所述伪栅极结构230横跨鳍部220且覆盖部分鳍部220的顶部表面和侧壁。
所述伪栅极结构230包括横跨鳍部220的栅介质层231和覆盖栅介质层231的伪栅电极232。其中，栅介质层231位于隔离结构210表面、覆盖部分鳍部220的顶部表面和侧壁。
本实施例中，所述栅介质层231的材料为高K介质材料，如HfO2、HfSiON、HfAlO2、ZrO2或Al2O3，所述伪栅电极232的材料为多晶硅，后续只去除伪栅电极232。在其它实施例中，还可以是：栅介质层231的材料为氧化硅，伪栅电极232的材料为多晶硅，后续需要去除栅介质层231和伪栅电极232。
形成伪栅极结构230的方法为：采用沉积工艺形成覆盖基底的栅介质材料层(未图示)和覆盖栅介质材料层的伪栅电极材料层(未图示)；在伪栅电极材料层表面形成图形化的掩膜层(未图示)，所述图形化的掩膜层定义伪栅极结构230的位置；以所述图形化的掩膜层为掩膜，刻蚀所述栅介质材料层和所述伪栅电极材料层，直至暴露出鳍部220的顶部表面，形成伪栅极结构230。
参考图6，图6为在图5基础上形成的示意图，形成覆盖伪栅极结构230两侧侧壁的侧墙240；在伪栅极结构230和侧墙240两侧的鳍部220中形成源漏区(未标示)；形成所述源漏区后，形成覆盖基底表面、侧墙240侧壁的第一层间介质层250，所述第一层间介质层250的顶部表面与伪栅极结构230顶部表面齐平。
所述第一层间介质层250的材料为SiO2或SiOC。本实施例中，所述第一层间介质层250的材料为SiO2。
形成所述第一层间介质层250的步骤为：形成覆盖鳍部220、伪栅极结构230、隔离结构210、侧墙240和半导体衬底200的第一层间介质材料层(未图示)，所述第一层间介质材料层的整个表面高于伪栅极结构230的顶部表面；平坦化所述第一层间介质材料层直至暴露出伪栅极结构230的顶部表面，形成第一层间介质层250。
参考图7，去除伪栅电极232(参考图6)，形成初始沟槽251。
采用干刻工艺或湿刻工艺刻蚀去除所述伪栅电极232。本实施例中采用四甲基氢氧化铵溶液去除伪栅电极232。
参考图8，形成填充满所述初始沟槽251(参考图7)的初始金属栅电极233，且所述初始金属栅电极233的顶部表面与第一层间介质层250的顶部表面齐平。
所述初始金属栅电极233的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、Ta、TaN、W、WN或WSi。本实施例中，所述初始金属栅电极233的材料为W。
所述初始金属栅电极233的宽度为10nm～40nm。
形成初始金属栅电极233的步骤为：形成覆盖第一层间介质层250、侧墙240、栅介质层231的初始金属栅电极材料层(未图示)，所述初始金属栅电极材料层的整个表面高于第一层间介质层250的顶部表面；平坦化所述初始金属栅电极材料层，直至暴露出第一层间介质层250的顶部表面，形成初始金属栅电极233。
所述栅介质层231和初始金属栅电极233构成初始栅极结构。
形成初始金属栅电极233后，对初始金属栅电极233进行刻蚀，形成目标金属栅电极，使得所述目标金属栅电极的中间部分高于边缘部分，且所述目标金属栅电极的顶部表面低于第一层间介质层250的顶部表面。
在一个实施例中，形成所述目标金属栅电极的方法为：去除部分厚度的初始金属栅电极233，形成过渡金属栅电极和位于所述过渡金属栅电极顶部的沟槽；在所述沟槽侧壁表面形成第一牺牲层后，向所述沟槽内填充满第二牺牲层；以所述第二牺牲层为掩膜，去除所述第一牺牲层；以所述第二牺牲层为掩膜，刻蚀部分厚度的过渡金属栅电极；刻蚀部分厚度的过渡金属栅电极后，去除所述第二牺牲层。
参考图9，去除部分厚度的初始金属栅电极233(参考图8)，形成过渡金属栅电极260和位于过渡金属栅电极260顶部的沟槽252。
去除部分厚度的初始金属栅电极233的工艺为干刻工艺或湿刻工艺。
本实施中，采用干刻工艺去除部分厚度的初始金属栅电极233，具体的工艺参数为：采用的气体为Cl2和BCl3，Cl2的流量为5sccm～2000sccm，BCl3的流量为5sccm～2000sccm，源射频功率为5瓦～5000瓦，如5瓦、1000瓦、2500瓦、5000瓦，偏置射频功率为5瓦～5000瓦，如5瓦、1000瓦、2500瓦、5000瓦，刻蚀腔室压强为5mtorr～10torr。
去除部分厚度的初始金属栅电极233后，在沟槽252侧壁表面形成第一牺牲层。
形成所述第一牺牲层的步骤为：参考图10，形成覆盖沟槽252侧壁和底部、第一层间介质层250和侧墙240的第一牺牲材料层270；参考图11，采用各向异性干刻工艺刻蚀第一牺牲材料层270，直至暴露出第一层间介质层250的顶部表面和过渡金属栅电极260表面，形成第一牺牲层271。
形成第一牺牲材料层270的工艺为沉积工艺，如化学气相沉积工艺。
第一牺牲层271的材料为不定型碳或硅。本实施例中，第一牺牲层271的材料为不定型碳。
本实施例中，采用各向异性干刻工艺刻蚀第一牺牲材料层270以形成第一牺牲层271的参数为：采用的气体为O2、CO、CO2和N2中的一种或者其组合，气体总流量为5sccm～2000sccm，源射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，偏置射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，刻蚀腔室压强为5mtorr～10torr。
第一牺牲层271的作用为：定义后续形成的第二牺牲层的宽度。
第一牺牲层271的宽度为0.5nm～10nm。所述宽度为在鳍部延伸方向上的尺寸。
参考图12，形成第一牺牲层271后，形成填充满沟槽252(参考图11)的第二牺牲层272。
第二牺牲层272的作用为：作为后续刻蚀去除第一牺牲层271和去除部分过渡金属栅电极260的掩膜。
由于第二牺牲层272需要作为后续刻蚀去除第一牺牲层271和去除部分过渡金属栅电极260的掩膜，故第二牺牲层271的材料不同于第一牺牲层271和过渡金属栅电极260的材料，且在后续去除第一牺牲层271的过程中，第一牺牲层271和第二牺牲层272需要有高的刻蚀选择比；在后续去除部分过渡金属栅电极260的过程中，过渡金属栅电极260和第二牺牲层272需要有高的刻蚀选择比。综合以上考虑，第二牺牲层272的材料选择硅或不定型碳，且第二牺牲层272的材料不同于第一牺牲层271的材料。本实施例中，第二牺牲层272的材料为硅。
形成第二牺牲层272的步骤为：形成覆盖第一层间介质层250、侧墙240、第一牺牲层271和过渡金属栅电极260的第二牺牲材料层(未图示)，所述第二牺牲材料层的整个表面高于第一层间介质层250的表面；平坦化所述第二牺牲材料层，直至暴露出第一层间介质层250表面，形成第二牺牲层272。
参考图13，以第二牺牲层272为掩膜，去除第一牺牲层271(参考图12)。
去除第一牺牲层271的工艺为干刻工艺或湿刻工艺。
本实施例中，第一牺牲层271的材料为不定型碳，第二牺牲层272的材料为硅，采用干刻工艺去除第一牺牲层271的具体的工艺参数为：采用的气体为O2、CO、CO2和N2中的一种或者其组合，气体总流量为5sccm～2000sccm，源射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，偏置射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，刻蚀腔室压强为5mtorr～10torr。
对于第一牺牲层271和第二牺牲层272选用其它材料的情况，相应的刻蚀去除第一牺牲层271的工艺参数不再详述。
参考图14，以第二牺牲层272为掩膜，刻蚀部分厚度的过渡金属栅电极260(参考图13)。
刻蚀部分厚度的过渡金属栅电极260的工艺为干刻工艺或湿刻工艺。
本实施例中，采用干刻工艺刻蚀部分厚度的过渡金属栅电极260，具体的工艺参数为：采用的气体为Cl2和BCl3，Cl2的流量为5sccm～2000sccm，BCl3的流量为5sccm～2000sccm，源射频功率为5瓦～5000瓦，如5瓦、1000瓦、2500瓦、5000瓦，偏置射频功率为5瓦～5000瓦，如5瓦、1000瓦、2500瓦、5000瓦，刻蚀腔室压强为5mtorr～10torr。
刻蚀部分厚度的过渡金属栅电极260后，形成目标金属栅电极261。所述目标金属栅电极261的中间部分高于边缘部分，呈阶梯状，所述目标金属栅电极261的顶部表面低于第一层间介质层250的顶部表面。
所述目标金属栅电极261的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、Ta、TaN、W、WN或WSi。本实施例中，目标金属栅电极261的材料为W。
所述目标金属栅电极261的顶部宽度为5nm～35nm。
目标金属栅电极261和栅介质层231构成目标栅极结构。
需要说明的是，本实施例中，目标金属栅电极261的中间部分高于边缘部分，呈阶梯状；在其它实施例中，目标金属栅电极261的中间部分高于边缘部分，目标金属栅电极261可以呈弧形或其它形状。
参考图15，刻蚀部分厚度的过渡金属栅电极260(参考图13)后，去除第二牺牲层272(参考图14)。
去除第二牺牲层272的工艺为干刻工艺或湿刻工艺。本实施例中，选择干刻工艺刻蚀去除第二牺牲层272。
本实施例中，采用干刻工艺刻蚀去除第二牺牲层272的具体工艺参数为：采用的气体为HBr和O2，HBr的流量为5sccm～1000sccm、O2的流量为0sccm～100sccm，源射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，偏置射频功率为5W～5000W，如5瓦、1000瓦、2500瓦、5000瓦，刻蚀腔室压强为5mtorr～10torr。
对于其它材料的第二牺牲层272，刻蚀选择合适的干刻工艺的参数，不再详述。
需要说明的是，在其它的实施例中，形成所述目标金属栅电极的工艺可以为：刻蚀去除部分厚度的初始金属栅电极，形成第一目标金属栅电极和位于第一目标金属栅电极顶部的凹槽；在凹槽侧壁形成牺牲层；形成牺牲层后，在凹槽中形成第二目标金属栅电极，所述第二目标金属栅电极的表面低于第一层间介质层的顶部表面。所述第一目标金属栅电极和第二目标金属栅电极构成所述目标金属栅电极。不再详述。
参考图16，形成覆盖目标金属栅电极261表面的保护层290。
本实施例中，所述保护层290的表面与第一层间介质层250的顶部表面齐平。
所述保护层290的作用为：在后续形成自对准接触孔的过程中，保护目标金属栅电极261。
所述保护层290的材料为SiN、SiON或SiCN。
所述保护层290为单层结构或叠层结构，当所述保护层290为叠层结构时，各层保护层290的材料为SiN、SiON或SiCN。本实施例中，所述保护层290为单层结构，所述保护层290的材料为SiN。
所述保护层290的高度为200埃～700埃。
形成所述保护层290的步骤为：形成覆盖第一层间介质层250、侧墙240和目标金属栅电极261的保护层290；平坦化所述保护层290，如化学机械研磨工艺，直至暴露出第一层间介质层250的顶部表面，形成与第一层间介质层250的顶部表面齐平的保护层290。
形成所述保护层290的工艺为沉积工艺，如原子层沉积工艺或化学气相沉积工艺。
由于目标金属栅电极261的中间部分高于边缘部分，且目标金属栅电极261的顶部表面低于第一层间介质层250的顶部表面，使得形成保护层290后，目标金属栅电极261侧壁的顶部覆盖有侧墙240和保护层290，覆盖所述目标金属栅电极261侧壁顶部的侧墙240和保护层290的厚度较厚，对目标金属栅电极261的保护作用增强。
继续参考图16，形成覆盖第一层间介质层250、保护层290和侧墙240的第二层间介质层253。
形成第二层间介质层253的作用为：后续在第二层间介质层253中形成自对准接触孔。
所述第二层间介质层253的材料为SiO2或SiOC。本实施例中，所述第二层间介质层253的材料为SiO2。
形成第二层间介质层253的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
参考图17，形成贯穿所述第一层间介质层250和第二层间介质层253厚度的自对准接触孔300，所述自对准接触孔300位于相邻目标金属栅电极261之间。
所述自对准接触孔300的作用为：后续在自对准接触孔300中形成导电插塞。
形成自对准接触孔300的步骤为：在第二层间介质层253表面形成光刻胶图案层，所述光刻胶图案层定义出自对准接触孔300的位置，且所述光刻胶图案层的开口的宽度大于相邻目标金属栅电极261的间距；以所述光刻胶图案层为掩膜，刻蚀第一层间介质层250和第二层间介质层253直至暴露出基底表面，形成自对准接触孔300。
在形成贯穿所述第一层间介质层250和第二层间介质层253厚度的自对准接触孔300的过程中，需要扩大形成自对准接触孔300的工艺窗口，以避免受到曝光工艺的限制。当扩大形成自对准接触孔300的工艺窗口时，在形成自对准接触孔300的过程中，会对目标金属栅电极261侧壁顶部覆盖有的侧墙240和保护层290的刻蚀程度增加，但是由于覆盖所述目标金属栅电极261侧壁顶部的侧墙240和保护层290的厚度较厚，不会刻蚀损伤到所述目标金属栅电极261，增加了对目标金属栅电极261的保护作用。
另需说明的是，本发明中对初始金属栅电极进行变形处理的方法适用于平面MOS晶体管，不再详述。
本发明另一实施例提供一种半导体器件，参考图17，包括：基底；第一层间介质层250，位于所述基底表面；多个分立的目标金属栅电极261，位于所述第一层间介质层250内，且位于所述基底上，所述目标金属栅电极261的中间部分高于边缘部分，且所述目标金属栅电极261中间部分的顶面低于所述第一层间介质层250表面；保护层290，位于所述目标金属栅电极261表面，且所述保护层290表面与所述第一层间介质层250表面齐平；侧墙240，位于所述第一层间介质层250内，且位于所述目标金属栅电极261和所述保护层290的侧壁；第二层间介质层253，覆盖所述第一层间介质层250、侧墙240和保护层290；自对准接触孔300，位于相邻的目标金属栅电极261之间，所述自对准接触孔300贯穿所述第一层间介质层250和所述第二层间介质层253的厚度。
所述基底包括半导体衬底200和位于半导体衬底200表面的鳍部220。所述半导体器件还包括横跨鳍部220且覆盖部分鳍部220的顶部表面和侧壁的栅介质层231，所述目标金属栅电极261位于栅介质层231的表面。
形成半导体衬底200、鳍部220、栅介质层231、目标金属栅电极261、保护层290、侧墙240、第一层间介质层250、第二层间介质层253和自对准接触孔300的方法参考前述实施例，不再详述。
由于所述目标金属栅电极261侧壁的顶部覆盖有侧墙240和保护层290，厚度较厚，侧墙240和保护层290对所述目标金属栅电极261的保护作用增强。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底表面具有多个分立的初始金属栅电极、位于所述初始金属栅电极侧壁的侧墙，以及覆盖所述基底表面、侧墙侧壁的第一层间介质层，所述第一层间介质层的顶部表面与所述初始金属栅电极的顶部表面齐平；
刻蚀所述初始金属栅电极，形成目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分；
形成覆盖所述目标金属栅电极的保护层，所述保护层的表面与所述第一层间介质层的顶部表面齐平；
形成覆盖所述第一层间介质层、侧墙和保护层的第二层间介质层；
形成贯穿所述第一层间介质层和第二层间介质层厚度的自对准接触孔，所述自对准接触孔位于相邻的目标金属栅电极之间。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述目标金属栅电极的工艺为：
去除部分厚度的初始金属栅电极，形成过渡金属栅电极和位于所述过渡金属栅电极顶部的沟槽；
在所述沟槽侧壁表面形成第一牺牲层后，向所述沟槽内填充满第二牺牲层；
以所述第二牺牲层为掩膜，去除所述第一牺牲层；
以所述第二牺牲层为掩膜，刻蚀部分厚度的过渡金属栅电极；
刻蚀部分厚度的过渡金属栅电极后，去除所述第二牺牲层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一牺牲层的材料为不定型碳或硅。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第二牺牲层的材料为不定型碳或硅，且所述第二牺牲层的材料不同于第一牺牲层的材料。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述目标金属栅电极的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、Ta、TaN、W、WN或WSi。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为SiN、SiON或SiCN。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述保护层的工艺为原子层沉积工艺或化学气相沉积工艺。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层为单层结构或叠层结构。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一层间介质层的材料为SiO2或SiOC。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二层间介质层的材料为SiO2或SiOC。
11.根据权利要求1至10任意一项形成的半导体器件，包括：
基底；
第一层间介质层，位于所述基底表面；
多个分立的目标金属栅电极，位于所述第一层间介质层内，且位于所述基底表面，所述目标金属栅电极的中间部分高于边缘部分，且所述目标金属栅电极中间部分的顶部表面低于所述第一层间介质层的顶部表面；
保护层，覆盖所述目标金属栅电极表面，且所述保护层的表面与第一层间介质层的顶部表面齐平；
侧墙，位于所述第一层间介质层内，且位于所述目标金属栅电极和所述保护层的侧壁；
第二层间介质层，覆盖所述第一层间介质层、侧墙和保护层；
自对准接触孔，位于相邻的目标金属栅电极之间，所述自对准接触孔贯穿所述第一层间介质层和所述第二层间介质层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510615851.1A CN106558608B (zh) | 2015-09-24 | 2015-09-24 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510615851.1A CN106558608B (zh) | 2015-09-24 | 2015-09-24 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106558608A true CN106558608A (zh) | 2017-04-05 |
| CN106558608B CN106558608B (zh) | 2019-11-05 |
Family
ID=58413859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510615851.1A Active CN106558608B (zh) | 2015-09-24 | 2015-09-24 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558608B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029302A (zh) * | 2018-10-09 | 2020-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112309861A (zh) * | 2019-07-30 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、晶体管 |
| CN112542485A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 显示设备与其制作方法 |
| CN113809007A (zh) * | 2020-06-11 | 2021-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114758953A (zh) * | 2022-06-13 | 2022-07-15 | 合肥晶合集成电路股份有限公司 | 金属刻蚀方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044797A1 (en) * | 2008-08-22 | 2010-02-25 | Hynix Semiconductor Inc. | Semiconductor device and method of fabricating the same |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN103794505A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
-
2015
- 2015-09-24 CN CN201510615851.1A patent/CN106558608B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044797A1 (en) * | 2008-08-22 | 2010-02-25 | Hynix Semiconductor Inc. | Semiconductor device and method of fabricating the same |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN103794505A (zh) * | 2012-10-30 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029302A (zh) * | 2018-10-09 | 2020-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112309861A (zh) * | 2019-07-30 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、晶体管 |
| CN112309861B (zh) * | 2019-07-30 | 2023-10-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、晶体管 |
| CN112542485A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 显示设备与其制作方法 |
| CN113809007A (zh) * | 2020-06-11 | 2021-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113809007B (zh) * | 2020-06-11 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114758953A (zh) * | 2022-06-13 | 2022-07-15 | 合肥晶合集成电路股份有限公司 | 金属刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106558608B (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI617034B (zh) | 半導體裝置及其製造方法 | |
| TWI601290B (zh) | 金屬閘極結構及其製造方法 | |
| CN110416157A (zh) | 晶体管中的空气间隔件及其形成方法 | |
| KR102029547B1 (ko) | 금속 게이트 구조체 및 그 제조 방법 | |
| CN108695240A (zh) | 低阻抗接触窗插塞的形成方法 | |
| CN106558608A (zh) | 半导体器件及其形成方法 | |
| CN109427890A (zh) | 半导体元件 | |
| CN104617093B (zh) | 半导体结构及其形成方法 | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| TWI762458B (zh) | 鰭式場效電晶體元件的接觸結構、鰭式場效電晶體元件及其形成方法 | |
| TW201926548A (zh) | 半導體結構的製造方法 | |
| CN106611711A (zh) | 半导体器件的形成方法 | |
| KR20200036716A (ko) | 스태거드 선택적 성장을 갖는 반도체 구조체 | |
| CN107039334A (zh) | 半导体结构的形成方法 | |
| US20160064528A1 (en) | Semiconductor device and method for fabricating the same | |
| US9748349B2 (en) | Semiconductor device | |
| JP2022027614A (ja) | マルチゲートデバイス及びその関連方法 | |
| CN103855077A (zh) | 具有接触插栓的半导体结构与其形成方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
| US11152263B2 (en) | Process method for cutting polysilicon gate of FinFET transistor | |
| CN108630549A (zh) | 半导体器件及其形成方法 | |
| CN108933132B (zh) | 半导体器件及其形成方法 | |
| KR20220002072A (ko) | 반도체 장치 제조 방법 및 반도체 장치 | |
| US9330920B1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |