CN107039334A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107039334A
CN107039334A CN201610079397.7A CN201610079397A CN107039334A CN 107039334 A CN107039334 A CN 107039334A CN 201610079397 A CN201610079397 A CN 201610079397A CN 107039334 A CN107039334 A CN 107039334A
Authority
CN
China
Prior art keywords
layer
mask
opening
dielectric layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610079397.7A
Other languages
English (en)
Other versions
CN107039334B (zh
Inventor
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610079397.7A priority Critical patent/CN107039334B/zh
Publication of CN107039334A publication Critical patent/CN107039334A/zh
Application granted granted Critical
Publication of CN107039334B publication Critical patent/CN107039334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：在介质层内形成第一开口，所述第一开口横跨相邻栅极结构；在第一开口侧壁表面形成第一掩膜层，且第一掩膜层横跨相邻栅极结构；在第一掩膜层表面形成填充满第一开口的牺牲层，且第一掩膜层的材料耐刻蚀性大于牺牲层的材料耐刻蚀性；在介质层表面、牺牲层表面以及第一掩膜层表面形成具有第二开口的第二掩膜层，所述第二开口横跨所述牺牲层以及第一掩膜层；以第二掩膜层为掩膜，沿第二开口刻蚀被牺牲层和第一掩膜层暴露出的介质层，在相邻栅极结构之间的介质层内形成分立的接触孔；形成填充满接触孔的导电插塞。本发明提高形成的接触孔侧壁位置精确度和形貌精确度，进而改善形成的半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。
在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的导电插塞，接触孔内的导电插塞连接半导体器件，互连线将不同半导体器件上的导电插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接源漏极的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的源漏极表面的接触孔，此时，通常采用自对准工艺形成所述连接源漏极的接触孔。
现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的导电插塞的连接性能受到影响，影响形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高形成的接触孔侧壁的位置精确度和形貌精确度，进而改善形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有若干分立的栅极结构，所述基底表面还形成有覆盖栅极结构的介质层，且介质层顶部高于栅极结构顶部；在所述介质层内形成第一开口，所述第一开口横跨相邻栅极结构；在所述第一开口侧壁表面形成第一掩膜层，且所述第一掩膜层投影于基底表面的投影图形位于相邻栅极结构之间；在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层和第一掩膜层横跨相邻栅极结构，且所述第一掩膜层的材料耐刻蚀性大于牺牲层的材料耐刻蚀性；在所述介质层表面、牺牲层表面以及第一掩膜层表面形成具有第二开口的第二掩膜层，所述第二开口横跨所述牺牲层以及第一掩膜层，且所述第二开口位于相邻栅极结构之间的介质层的上方；以所述第二掩膜层为掩膜，沿所述第二开口刻蚀被牺牲层和第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第一掩膜层、第二掩膜层以及牺牲层；形成填充满所述接触孔的导电插塞。
可选的，在平行于相邻栅极结构排列方向上，所述第一开口的宽度大于或等于相邻栅极结构之间的介质层的宽度。
可选的，所述第一掩膜层位于第一开口的整个侧壁表面；所述第一掩膜层投影于基底表面的投影图形除位于相邻栅极结构之间外，所述第一掩膜层投影于基底表面的投影图形还位于栅极结构所在区域内。
可选的，所述第一掩膜层还覆盖第一开口的底部表面。
可选的，所述牺牲层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。
可选的，所述第一掩膜层的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
可选的，所述第一开口的深度为1纳米至25纳米；在平行于相邻栅极结构排列方向上，所述第一掩膜层的宽度为2埃至30埃。
可选的，所述牺牲层顶部与介质层顶部齐平。
可选的，形成所述第一掩膜层以及牺牲层的工艺步骤包括：在所述第一开口底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜；在所述第一初始掩膜表面形成牺牲层，所述牺牲层填充满所述第一开口；去除高于介质层顶部表面的第一初始掩膜以及牺牲层，在所述第一开口侧壁表面形成所述第一掩膜层。
可选的，形成所述第一掩膜层以及牺牲层的工艺步骤包括：在所述第一开口底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜；采用无掩膜刻蚀工艺回刻蚀所述第一初始掩膜，刻蚀去除位于介质层顶部表面以及位于第一开口部分底部表面的第一初始掩膜，在所述第一开口侧壁表面形成第一掩膜层；在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层顶部高于介质层顶部；去除高于所述介质层顶部的牺牲层。
可选的，采用原子层沉积工艺形成所述第一初始掩膜。
可选的，采用流动性化学气相沉积工艺或旋转涂覆工艺形成所述牺牲层。
可选的，在平行于相邻栅极结构排列的方向上，所述第二开口的宽度小于或等于相邻栅极结构之间的宽度。
可选的，形成所述第一开口的工艺步骤包括：在所述介质层表面形成具有第一凹槽的图形层；以所述图形层为掩膜，沿所述第一凹槽刻蚀所述介质层，在所述介质层内形成第一开口；去除所述图形层。
可选的，所述栅极结构包括栅介质层以及位于栅介质层表面的栅电极层；所述栅极结构还包括覆盖栅介质层侧壁表面以及栅电极层侧壁表面的栅极侧墙、以及位于栅电极层侧壁表面的硬掩膜层，利用所述栅极侧墙以及硬掩膜层，采用自对准刻蚀工艺形成所述接触孔。
可选的，在平行于相邻栅极结构排列的方向上，所述第二开口的宽度大于相邻栅极结构之间的宽度；沿所述第二开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层的过程中，所述硬掩膜层和栅极侧墙起到刻蚀停止作用。
可选的，所述第二掩膜层的材料包括光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
可选的，所述相邻栅极结构之间的基底内形成有源漏极，其中，所述接触孔暴露出源漏极表面。
可选的，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。
可选的，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，在介质层内形成第一开口，所述第一开口横跨相邻栅极结构，所述第一开口定义后续形成的相邻接触孔之间的介质层的位置；接着，在第一开口侧壁表面形成第一掩膜层，且所述第一掩膜层横跨相邻栅极结构；然后在第一掩膜层表面形成填充满第一开口的牺牲层，所述牺牲层和第一掩膜层横跨相邻栅极结构，使得所述牺牲层和第一掩膜层共同定义后续形成的相邻接触孔之间的介质层的位置，并且，第一掩膜层的材料耐刻蚀性大于牺牲层的材料耐刻蚀性；然后，在介质层表面、牺牲层以及第一掩膜层表面形成具有第二开口的第二掩膜层，所述第二开口位于相邻栅极结构之间的介质层的上方；以第二掩膜层为掩膜，沿第二开口刻蚀被牺牲层和第一掩膜层暴露出的介质层，直至暴露出基底表面，在相邻栅极结构之间的介质层内形成分立的接触孔。在刻蚀形成接触孔的刻蚀工艺过程中，所述牺牲层和第一掩膜层组成的一体结构暴露在刻蚀环境中，且一体结构的边缘区域由第一掩膜层组成，由于第一掩膜层的材料具有高耐刻蚀性，即使刻蚀工艺对一体结构的边缘区域的刻蚀速率较大，所述第一掩膜层始终能够保持良好的侧壁形貌，且防止第一掩膜层的侧壁位置发生偏移。所述第一掩膜层的侧壁位置和形貌决定了形成的分立的接触孔的侧壁位置和形貌，因此，本发明中形成的接触孔的侧壁也相应具有较高的位置精确度和形貌精确度，进而改善在接触孔内形成的导电插塞的性能，提高形成的半导体结构的电学性能。
进一步，在平行于相邻栅极结构排列方向上，第一开口的宽度大于或等于相邻栅极结构之间的介质层的宽度，从而避免栅极结构侧壁表面暴露在刻蚀形成接触孔的刻蚀环境中，避免对栅极结构侧壁造成刻蚀损伤。
进一步，所述第一掩膜层还覆盖第一开口的底部表面，所述位于第一开口底部表面的第一掩膜层对其下方的介质层也起到保护作用，因此，即使在刻蚀形成接触孔的工艺过程中牺牲层受到刻蚀损伤，位于第一开口底部表面的第一掩膜层仍能够对其下方的介质层具有足够的掩膜作用。
附图说明
图1至图7为一实施例提供的半导体结构形成过程的结构示意图；
图8至图22为本发明实施例提供的半导体结构形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的性能有待提高。
图1至图7为一实施例提供的半导体结构形成过程的结构示意图。
参考图1，提供基底100，所述基底100表面形成若干分立的栅极结构，所述栅极结构包括：栅极101、位于栅极101表面的硬掩膜层102，所述栅极结构还包括覆盖栅极101侧壁表面和硬掩膜层102侧壁表面的侧墙103。所述基底100表面还形成有覆盖于栅极结构侧壁表面的第一介质层104，所述第一介质层104顶部与栅极结构顶部齐平。
其中，所述栅极101包括栅介质层以及位于栅介质层表面的栅电极层。
参考图2及图3，图2为俯视图，图3为图2沿AA1方向的剖面结构示意图，在所述第一介质层104表面形成第二介质层114，在所述介质层104表面形成第一掩膜层105，所述第一掩膜层105横跨相邻栅极结构之间的第二介质层104，且暴露出相邻栅极结构之间的部分第二介质层114表面。
形成所述第一掩膜层105的工艺包括刻蚀工艺，所述刻蚀工艺会对第一掩膜层105暴露出的第二介质层114进行过刻蚀(over etch)。
参考图4及图5，图4为俯视图，图5为图4沿AA1方向的剖面结构示意图，在所述第一掩膜层105表面以及第二介质层114表面形成具有开口106的第二掩膜层107，所述开口106横跨所述第一掩膜层105，且所述开口106位于相邻栅极结构之间的第二介质层114的上方。为了便于图示，图4中未示出第一介质层104和第二介质层114。
参考图6及图7，图6为图4基础上沿AA1方向的剖面结构示意图，图7为图4基础上沿CC1方向的剖面结构示意图，以所述第二掩膜层107(参考图4及图5)为掩膜，沿所述开口106刻蚀被第一掩膜层105暴露出的第二介质层114以及第一介质层104，直至暴露出基底100表面，在所述相邻栅极结构之间的第一介质层104和第二介质层114内形成分立的接触孔108；接着，去除所述第二掩膜层107。需要说明的是，为了便于图示，图6中未示出第二掩膜层107。
其中，所述接触孔108暴露出位于基底100内的源漏极。接着，形成填充满所述接触孔108的导电层109，所述导电层109与基底100内的源漏极电连接。
研究发现，在刻蚀第一介质层104和第二介质层114的过程中，所述被开口106暴露出的第一掩膜层105暴露在刻蚀环境中，第一掩膜层105的边缘部分E(参考图4，图4中点划线示出的区域)被刻蚀的速率较大，容易造成第一掩膜层105的侧壁被刻蚀去除的量较大，且第一掩膜层105的侧壁形貌发生改变，这就是shoulder loss问题。严重的，第一掩膜层105的侧壁位置将发生偏移，第一掩膜层105的侧壁形貌变差，进而导致形成的接触孔108的侧壁位置也相应的发生偏移，且接触孔108的侧壁形貌差，因此，形成的半导体结构的电学性能和良率均将下降。
为了减小或避免上述的shoulder loss的问题，提出增加第一掩膜层105的厚度的方案，以使第一掩膜层105边缘部分始终具有较大的厚度，防止第一掩膜层105的侧壁位置发生偏移。然而，增加第一掩膜层105的厚度会降低后续刻蚀第一介质层104以及第二介质层114的工艺窗口，使得对形成的接触孔108的形貌均匀性控制变差。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：在介质层内形成第一开口，所述第一开口横跨相邻栅极结构；在所述第一开口侧壁表面形成第一掩膜层，且所述第一掩膜层横跨相邻栅极结构；在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层和第一掩膜层横跨相邻栅极结构，且所述第一掩膜层的材料耐刻蚀性大于牺牲层的材料耐刻蚀性；在所述介质层表面、牺牲层表面以及第一掩膜层表面形成具有第二开口的第二掩膜层，所述第二开口横跨所述牺牲层以及第一掩膜层，且所述第二开口位于相邻栅极结构之间的介质层的上方；以所述第二掩膜层为掩膜，沿所述第二开口刻蚀被牺牲层和第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；去除所述第一掩膜层、第二掩膜层以及牺牲层；形成填充满所述接触孔的导电插塞。本发明提高了形成的接触孔的侧壁形貌精确度和位置精确度，提高导电插塞的性能，进而提高形成的半导体结构的电学性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图22为本发明实施例提供的半导体结构形成过程的结构示意图。
参考图8，提供基底200，所述基底200表面形成有若干分立的栅极结构，所述基底200表面还形成有覆盖栅极结构侧壁表面的第一介质层205，所述第一介质层205顶部与栅极结构顶部齐平。
本实施例中，以形成的半导体结构为鳍式场效应管为例，所述基底200包括：衬底(未图示)以及位于衬底表面的鳍部，所述基底200还包括位于衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部，所述隔离层起到电绝缘相邻鳍部之间的作用。位于所述基底200表面的栅极结构横跨所述鳍部，且覆盖鳍部的部分顶部表面和侧壁表面。
所述衬底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底为硅衬底，所述鳍部的材料为硅。
本实施例中，形成所述衬底、鳍部的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形层；以所述图形层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底，位于衬底表面的凸起作为鳍部；接着，去除所述图形层。
在另一实施例中，所述半导体结构为平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，栅极结构形成于所述平面基底表面。
所述栅极结构包括栅介质层201、以及位于栅介质层201表面的栅电极层202。其中，所述栅介质层201的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层202的材料为Ti、Ta、Cu、Al、W、Ag或Au中的一种或多种。所述栅介质层201与栅电极层202之间还能够形成有功函数层。
本实施例中，所述栅极结构还包括位于栅电极层202顶部表面的硬掩膜层203、以及位于栅介质层201侧壁表面、栅电极层202侧壁表面以及硬掩膜层203侧壁表面的栅极侧墙204，其中，所述硬掩膜层203的材料与后续形成的第一介质层和第二介质层的材料不同，所述栅极侧墙204的材料与后续形成的第一介质层205和第二介质层的材料不同，所述硬掩膜层203和栅极侧墙204既能够起到保护栅电极层202和栅介质层201的作用，所述硬掩膜层203和栅极侧墙204还能够作为后续采用自对准刻蚀工艺形成接触孔的部分掩膜。
本实施例中，所述硬掩膜层203的材料为氮化硅，所述栅极侧墙204的材料为氮化硅。在其他实施例中，所述硬掩膜层的材料还能够为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅；所述栅极侧墙的材料还能够为氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
所述栅极结构两侧的基底200内还形成有源漏极(未图示)，相邻栅极结构之间的基底200内的源漏极为两个栅极结构所属的晶体管共享。
所述第一介质层205的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第一介质层205的材料为氧化硅。
采用化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法在基底200表面形成介质材料层，所述介质材料层覆盖栅极结构侧壁表面，且所述介质材料层表面高于栅极结构表面；然后对所述介质材料层进行平坦化，形成第一介质层205，使所述第一介质层205表面平坦，且与栅极结构表面齐平。
参考图9，在所述第一介质层205表面形成第二介质层206。
所述第二介质层206的材料为氧化硅、氮化硅或氮氧化硅；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二介质层206。本实施例中，所述第二介质层206的材料为氧化硅。
所述第二介质层206顶部高于栅极结构顶部。本实施例中，在所述基底200表面形成覆盖于栅极结构的介质层，且所述介质层顶部高于栅极结构顶部，其中，所述介质层包括前述形成的第一介质层205、以及位于第一介质层205表面的第二介质层206。在其他实施例中，所述介质层还能够为仅包括第一介质层的单层结构，所述第一介质层顶部高于栅极结构顶部。
参考图10及图11，图10为俯视图，图11为图10中沿BB1方向的剖面结构示意图，在所述介质层表面形成具有第一凹槽207的图形层208，所述第一凹槽207横跨相邻栅极结构。
所述第一凹槽207定义后续形成的第一开口的图形。在平行于相邻栅极结构排列方向上，所述第一凹槽207的宽度大于或等于相邻栅极结构之间的介质层的宽度，从而使得后续形成的第一开口能够横跨相邻栅极结构之间的第二介质层206，防止后续形成的接触孔暴露出栅极结构侧壁表面。在后续形成接触孔的刻蚀工艺中，位于第一凹槽207正下方的第一介质层205和第二介质层206不会被刻蚀，从而使得所述未被刻蚀的第一介质层205和第二介质层206将相邻的接触孔隔离开。
本实施例中，所述图形层208的材料为光刻胶材料。在其他实施例中，所述图形层的材料还能够为硬掩膜材料，例如为氮化硅、氮氧化硅、氮化钛或氮化硼等。
参考图12，以所述图形层208(参考图10及图11)为掩膜，沿第一凹槽207(参考图10及图11)刻蚀所述介质层，在所述介质层内形成第一开口209。
所述第一开口209位于第二介质层206内。所述第一开口209横跨相邻栅极结构，在平行于相邻栅极结构排列方向上，所述第一开口209的宽度大于或等于相邻栅极结构之间的介质层的宽度。本实施例中，为了尽可能的避免后续形成的接触孔暴露栅极结构侧壁表面，在平行于栅极结构排列方向上，所述第一开口209的宽度大于相邻栅极结构之间的介质层的宽度。
所述第一开口209定义出了后续形成的相邻接触孔之间位置，后续在所述第一开口209内形成第一掩膜层以及牺牲层，且在刻蚀形成接触孔的刻蚀工艺过程中，所述第一掩膜层以及牺牲层对位于其正下方的第一介质层205和第二介质层206提供保护。
所述第一开口209的深度与后续刻蚀形成接触孔时第一介质层205和第二介质层206被刻蚀的厚度有关，还与后续形成的牺牲层和第一掩膜层的耐刻蚀性能有关。当牺牲层和第一掩膜层的材料选定后，后续待刻蚀的第一介质层205和第二介质层206的厚度越厚，第一开口209的深度越深。
本实施例中，所述第一开口209的深度为1纳米至25纳米。
接着，去除所述图形层208。本实施例中，采用湿法去胶或灰化工艺，去除所述图形层208。
参考图13，在所述第一开口209底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜210。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，在所述第一开口209底部和侧壁表面、以及第二介质层206顶部表面形成第一初始掩膜210。所述第一初始掩膜210为后续形成位于第一开口209侧壁表面的第一掩膜层提供工艺基础，且第一掩膜层将作为后续形成接触孔的部分掩膜。由于后续形成的第一掩膜层将作为刻蚀形成接触孔的部分掩膜；第一掩膜层与后续形成的牺牲层作为一体结构，为所述一体结构下方的第一介质层205和第二介质层206提供刻蚀阻挡作用，且所述一体结构的边缘区域由第一掩膜层构成，在刻蚀形成接触孔的刻蚀工艺中，所述刻蚀工艺对边缘区域的刻蚀速率较大，因此，所述第一掩膜层的材料需要较强的耐刻蚀性，要求所述第一掩膜层的材料耐刻蚀性比后续形成的牺牲层的材料耐刻蚀性大。
为此，本实施例中，所述第一初始掩膜210的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
在形成所述第一初始掩膜210后，所述第一开口209未被所述第一初始掩膜210填充满。所述第一初始掩膜210的厚度与后续形成的第一掩膜层的宽度有关。所述第一初始掩膜210的厚度不宜过薄，否者后续形成的第一掩膜层的宽度过小，在后续刻蚀形成接触孔的工艺过程中所述第一掩膜层易被刻蚀去除；所述第一初始掩膜210的厚度也不宜过厚，否者后续形成牺牲层的工艺窗口过小，导致在第一开口209内填充的牺牲层的质量变差。综合上述因素考虑，所述第一初始掩膜210的厚度为2埃至30埃。
本实施例中，采用原子层沉积工艺形成所述第一初始掩膜210，提高第一初始掩膜210的台阶覆盖(step-coverage)能力，使得第一初始掩膜210对第一开口209底部拐角处的覆盖性能好，从而提高后续形成的第一掩膜层的质量，使得第一掩膜层对其正下方的介质层具有足够强的保护作用，继而提高形成的接触孔的侧壁位置精确度和形貌精确度。
参考图14，在所述第一初始掩膜210表面形成牺牲层211，所述牺牲层211填充满所述第一开口209(参考图13)。
本实施例中，所述牺牲层211顶部高于介质层顶部，后续会去除高于介质层顶部的牺牲层211。在后续形成接触孔的刻蚀工艺中，位于所述第一开口209内的牺牲层211为刻蚀工艺的部分掩膜。
由前述分析可知，后续刻蚀形成接触孔的刻蚀工艺对第一掩膜层的刻蚀速率大于对位于第一开口209内的牺牲层211的刻蚀速率；并且，所述第一初始掩膜210覆盖于第一开口209底部表面，使得后续形成的第一掩膜层还覆盖第一开口209底部表面，因此即使后续刻蚀工艺中牺牲层211被全部刻蚀去除，位于第一开口209底部表面的第一掩膜层仍然能够对其下方的介质层起到足够的保护作用。
因此，本实施例对牺牲层211的材料耐刻蚀性的要求低于对第一初始掩膜210的材料耐刻蚀性的要求，所述牺牲层211的材料耐刻蚀性小于所述第一初始掩膜210的材料耐刻蚀性，所述牺牲层211的材料致密度小于第一初始掩膜210的材料致密度。
本实施例中，所述牺牲层211的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。
为了提高形成的牺牲层211的填孔能力，采用流动性化学气相沉积工艺或旋转涂覆工艺形成所述牺牲层211。
参考图15及图16，图15为俯视图，图16为图15沿BB1方向的剖面结构示意图，去除高于介质层顶部表面的第一初始掩膜210(参考图14)以及牺牲层211，在所述第一开口209(参考图13)侧壁表面形成第一掩膜层212，所述第一掩膜层212投影于基底200表面的投影图形横跨相邻栅极结构，且所述第一掩膜层212表面形成有填充满第一开口209(参考图13)的牺牲层211，所述牺牲层211顶部与第一掩膜层212顶部齐平，所述牺牲层211顶部还与介质层顶部齐平。
本实施例中，采用化学机械研磨工艺，研磨去除高于第二介质层206顶部表面的第一初始掩膜210以及牺牲层211。所述牺牲层211和第一掩膜层212横跨相邻栅极结构。本实施例中，所述第一掩膜层212还覆盖第一开口209的底部表面，位于所述第一开口209底部表面的第一掩膜层212有利于进一步提高对其下方的介质层的保护能力。
并且，为了降低形成所述第一掩膜层212的工艺难度，所述第一掩膜层212位于第一开口209的整个侧壁表面，即，所述第一掩膜层212投影于基底200表面的投影图形除位于相邻栅极结构之间外，所述第一掩膜层212投影于基底200表面的投影图形还位于栅极结构所在区域内。
所述第一掩膜层212的材料耐刻蚀性大于所述牺牲层211的材料耐刻蚀性，同一刻蚀工艺对所述第一掩膜层212的刻蚀速率小于对所述牺牲层211的刻蚀速率。本实施例中，所述第一掩膜层212的材料致密度大于所述牺牲层211的材料致密度；所述第一掩膜层212的材料为氮化钛、氮化铝、氮化硼或氮化铜中的一种或多种。
在后续刻蚀形成接触孔的刻蚀工艺中，所述第一掩膜层212和牺牲层211组成的一体结构对其正下方的介质层起到保护作用，所述一体结构暴露在刻蚀形成接触孔的刻蚀工艺环境中，且所述一体结构的边缘由第一掩膜层212组成。由于第一掩膜层212的材料耐刻蚀性较高，避免了在刻蚀工艺过程中一体结构的侧壁位置发生改变，从而提高形成的接触孔的侧壁位置精确度和形貌精确度。
本实施例中，在平行于相邻栅极结构排列方向上，所述第一掩膜层212的宽度为5埃至30埃，保证后续刻蚀工艺过程中，所述第一掩膜层212具有足够的掩膜作用，防止第一掩膜层212被过早的刻蚀消耗掉。
需要说明的是，在其他实施例中，形成所述第一掩膜层和牺牲层的工艺步骤还能够包括：在所述第一开口底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜；采用无掩膜刻蚀工艺回刻蚀所述第一初始掩膜，刻蚀去除位于介质层顶部表面以及位于第一开口部分底部表面的第一初始掩膜，在所述第一开口侧壁表面形成第一掩膜层；在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层顶部高于介质层顶部；去除高于所述介质层顶部的牺牲层。相应的，形成的第一掩膜层位于第一开口侧壁表面，且暴露出第一开口的部分底部表面。
参考图17及图18，图17为俯视图，图18为图17沿BB1方向的剖面结构示意图，在所述介质层表面、牺牲层211表面以及第一掩膜层212表面形成具有第二开口213的第二掩膜层，所述第二开口213横跨所述牺牲层211以及第一掩膜层212，且所述第二开口213位于相邻栅极结构之间的介质层的上方。
需要说明的是，为了便于图示和说明，图17示出的俯视图示出了栅极结构、第一掩膜层212、牺牲层211以及第二掩膜层的位置关系。
在平行于相邻栅极结构的排列方向上，所述第二开口213的宽度小于或等于相邻栅极结构之间的宽度。根据待形成的接触孔的宽度尺寸，确定所述第二开口213的宽度。本实施例中，在平行于相邻栅极结构排列方向上，所述第二开口213的宽度等于相邻栅极结构之间的宽度。
所述第二掩膜层的材料为光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
本实施例中，所述第二掩膜层的材料包括光刻胶材料。为了提高形成的第二开口213的位置精确度和形貌精确度，所述第二掩膜层包括有机旋转涂覆层214、位于有机旋转涂覆层214表面的底部抗反射涂层215、以及位于底部抗反射涂层215表面的光刻胶层216，其中，所述第二开口213位于光刻胶层216内，且所述第二开口213暴露出底部抗反射涂层215部分表面。
后续以所述第二掩膜层、牺牲层211和第一掩膜层212为掩膜，在相邻栅极结构之间的介质层内形成分立的接触孔，且所述分立的接触孔被位于第一掩膜层212和牺牲层211下方的介质层隔离开。
在其他实施例中，后续利用栅极侧墙和硬掩膜层，采用自对准刻蚀工艺形成接触孔，则所述第二开口除位于相邻栅极结构之间的介质层的上方外，所述第二开口还能够位于栅极结构上方，在平行于相邻栅极结构排列方向上，所述第二开口的宽度大于相邻栅极结构之间的宽度。
参考图19至图21，图19为俯视图，图20为图19沿BB1方向的剖面结构示意图，图21为图19沿DD1方向的剖面结构示意图，以所述第二掩膜层为掩膜，沿所述第二开口213(参考图17及图18)刻蚀被牺牲层211和第一掩膜层212暴露出的介质层，直至暴露出基底200表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔218。
本实施例中，沿所述第二开口213刻蚀被牺牲层211和第二掩膜层212暴露出的第二介质层206和第一介质层205，直至暴露出源漏极表面，形成暴露出源漏及表面的接触孔218。
采用干法刻蚀工艺刻蚀所述介质层，所述干法刻蚀工艺可以是等离子体刻蚀工艺，本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。由于所述干法刻蚀工艺对介质层具有较高的刻蚀速率，而对所述第一掩膜层212、牺牲层211以及第二掩膜层具有相对较小的刻蚀速率，使得形成的接触孔218位于第一掩膜层212和牺牲层211两侧，所述分立的接触孔218被位于牺牲层211和第一掩膜层212下方的第一介质层205和第二介质层206隔离开。
本实施例中，由牺牲层211和位于牺牲层211侧壁表面的第一掩膜层212组成一体结构，所述一体结构暴露在刻蚀形成接触孔218的刻蚀环境中，且所述一体结构的边缘区域由第一掩膜层212组成，所述第一掩膜层212的材料耐刻蚀性大于牺牲层211的材料耐刻蚀性。因此，在刻蚀形成接触孔218的刻蚀工艺中，即使刻蚀工艺对一体结构的边缘的刻蚀速率较大，然而由于第一掩膜层212的材料耐刻蚀性强，因此，第一掩膜层212被刻蚀去除的量很小甚至能够忽略不计，避免了第一掩膜层212的侧壁位置发生偏移，从而有效的避免了shoulder loss的问题，提高形成的接触孔218的侧壁位置精确度和形貌精确度，从而提高形成的半导体结构的电学性能和良率。
并且，本实施例中，所述牺牲层211的材料耐刻蚀性小于第一掩膜层212的材料耐刻蚀性，使得对牺牲层211的材料性能要求较低，能够采用成本较低的材料作为牺牲层211的材料，且牺牲层211的形成工艺难度低，从而有效的节约了半导体生产工艺成本。
在刻蚀形成接触孔218的刻蚀工艺过程中，由于牺牲层211底部表面也形成有第一掩膜层212，因此，即使牺牲层211受到刻蚀损伤，位于牺牲层211底部的第一掩膜层212也能够为其正下方的介质层提供足够的掩膜作用。
本实施例中，所述接触孔218位于相邻栅极结构之间的介质层内，在平行于相邻栅极结构的排列方向上，所述接触孔218的宽度小于或等于相邻栅极结构之间的宽度。
需要说明的是，在其他实施例中，利用栅极侧墙和位于栅电极层顶部表面的硬掩膜层，采用自对准刻蚀工艺形成所述接触孔，则所述接触孔除位于相邻栅极结构之间的介质层内外，还位于栅极结构上方的介质层内，在平行于栅极结构的排列方向上，所述接触孔的宽度大于相邻栅极结构之间的宽度。具体的，第二掩膜层内的第二开口除位于相邻栅极结构之间的介质层上方外，还位于栅极结构上方的介质层上方；以所述第二掩膜层为掩膜，沿所述第二开口刻蚀被第一掩膜层和侧墙层暴露出的介质层，直至暴露出基底表面，且在刻蚀过程中，所述硬掩膜层以及栅极侧墙起到刻蚀停止的作用，避免刻蚀工艺对栅介质层以及栅电极层造成刻蚀。
接着，去除所述第二掩膜、第一掩膜层212以及牺牲层211。本实施例中，采用湿法去胶工艺去除所述第二掩膜层，采用湿法刻蚀工艺，刻蚀去除所述第一掩膜层212以及牺牲层211。在其他实施例中，还能够在后续形成导电插塞之后，去除所述第二掩膜层、第一掩膜层以及牺牲层。
参考图22，图22为在图21基础上的示意图，形成填充满所述接触孔218(参考图19至图21)的导电插塞219。
形成所述导电插塞219的工艺步骤包括：形成填充满所述接触孔218的导电材料层，所述导电材料层还位于介质层表面；对所述导电材料层进行平坦化处理，直至暴露出第二介质层206表面，形成位于所述接触孔218内的导电插塞219。
所导电插塞219的材料可以是W、Al、Cu、Ag或Au等金属材料。本实施例中，所述导电插塞219的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述导电插塞219。
由前述分析可知，本实施例中形成的接触孔218的侧壁位置精确度和形貌精确度均得到改善，因此，本实施例中形成的导电插塞219的侧壁位置精确度和形貌精确度也相应的得到提高，相应的提高形成的半导体结构的电学性能和良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面形成有若干分立的栅极结构，所述基底表面还形成有覆盖栅极结构的介质层，且介质层顶部高于栅极结构顶部；
在所述介质层内形成第一开口，所述第一开口横跨相邻栅极结构；
在所述第一开口侧壁表面形成第一掩膜层，且所述第一掩膜层横跨相邻栅极结构；
在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层和第一掩膜层横跨相邻栅极结构，且所述第一掩膜层的材料耐刻蚀性大于牺牲层的材料耐刻蚀性；
在所述介质层表面、牺牲层表面以及第一掩膜层表面形成具有第二开口的第二掩膜层，所述第二开口横跨所述牺牲层以及第一掩膜层，且所述第二开口位于相邻栅极结构之间的介质层的上方；
以所述第二掩膜层为掩膜，沿所述第二开口刻蚀被牺牲层和第一掩膜层暴露出的介质层，直至暴露出基底表面，在所述相邻栅极结构之间的介质层内形成分立的接触孔；
去除所述第一掩膜层、第二掩膜层以及牺牲层；
形成填充满所述接触孔的导电插塞。
2.如权利要求1所述的形成方法，其特征在于，在平行于相邻栅极结构排列方向上，所述第一开口的宽度大于或等于相邻栅极结构之间的介质层的宽度。
3.如权利要求1所述的形成方法，其特征在于，所述第一掩膜层位于第一开口的整个侧壁表面。
4.如权利要求1或3所述的形成方法，其特征在于，所述第一掩膜层还覆盖第一开口的底部表面。
5.如权利要求1所述的形成方法，其特征在于，所述牺牲层的材料为氧化硅、氮化硅、氮氧化硅、碳化硅或碳氮氧化硅。
6.如权利要求1所述的形成方法，其特征在于，所述第一掩膜层的材料为氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
7.如权利要求1所述的形成方法，其特征在于，所述第一开口的深度为1纳米至25纳米；在平行于相邻栅极结构排列方向上，所述第一掩膜层的宽度为2埃至30埃。
8.如权利要求1所述的形成方法，其特征在于，所述牺牲层顶部与介质层顶部齐平。
9.如权利要求1所述的形成方法，其特征在于，形成所述第一掩膜层以及牺牲层的工艺步骤包括：在所述第一开口底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜；在所述第一初始掩膜表面形成牺牲层，所述牺牲层填充满所述第一开口；去除高于介质层顶部表面的第一初始掩膜以及牺牲层，在所述第一开口侧壁表面形成所述第一掩膜层。
10.如权利要求1所述的形成方法，其特征在于，形成所述第一掩膜层以及牺牲层的工艺步骤包括：在所述第一开口底部和侧壁表面、以及介质层顶部表面形成第一初始掩膜；采用无掩膜刻蚀工艺回刻蚀所述第一初始掩膜，刻蚀去除位于介质层顶部表面以及位于第一开口部分底部表面的第一初始掩膜，在所述第一开口侧壁表面形成第一掩膜层；在所述第一掩膜层表面形成填充满所述第一开口的牺牲层，所述牺牲层顶部高于介质层顶部；去除高于所述介质层顶部的牺牲层。
11.如权利要求9或10所述的形成方法，其特征在于，采用原子层沉积工艺形成所述第一初始掩膜。
12.如权利要求1所述的形成方法，其特征在于，采用流动性化学气相沉积工艺或旋转涂覆工艺形成所述牺牲层。
13.如权利要求1所述的形成方法，其特征在于，在平行于相邻栅极结构排列的方向上，所述第二开口的宽度小于或等于相邻栅极结构之间的宽度。
14.如权利要求1所述的形成方法，其特征在于，形成所述第一开口的工艺步骤包括：在所述介质层表面形成具有第一凹槽的图形层；以所述图形层为掩膜，沿所述第一凹槽刻蚀所述介质层，在所述介质层内形成第一开口；去除所述图形层。
15.如权利要求1所述的形成方法，其特征在于，所述栅极结构包括栅介质层以及位于栅介质层表面的栅电极层；所述栅极结构还包括覆盖栅介质层侧壁表面以及栅电极层侧壁表面的栅极侧墙、以及位于栅电极层侧壁表面的硬掩膜层，利用所述栅极侧墙以及硬掩膜层，采用自对准刻蚀工艺形成所述接触孔。
16.如权利要求15所述的形成方法，其特征在于，在平行于相邻栅极结构排列的方向上，所述第二开口的宽度大于相邻栅极结构之间的宽度；沿所述第二开口刻蚀被侧墙层以及第一掩膜层暴露出的介质层的过程中，所述硬掩膜层和栅极侧墙起到刻蚀停止作用。
17.如权利要求1所述的形成方法，其特征在于，所述第二掩膜层的材料包括光刻胶材料、氮化钛、氮化铜、氮化铝或氮化硼中的一种或多种。
18.如权利要求1所述的形成方法，其特征在于，所述相邻栅极结构之间的基底内形成有源漏极，其中，所述接触孔暴露出源漏极表面。
19.如权利要求1所述的形成方法，其特征在于，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。
20.如权利要求1所述的形成方法，其特征在于，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。
CN201610079397.7A 2016-02-03 2016-02-03 半导体结构的形成方法 Active CN107039334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079397.7A CN107039334B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079397.7A CN107039334B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107039334A true CN107039334A (zh) 2017-08-11
CN107039334B CN107039334B (zh) 2019-09-27

Family

ID=59533085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079397.7A Active CN107039334B (zh) 2016-02-03 2016-02-03 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107039334B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668091A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112018127A (zh) * 2020-07-21 2020-12-01 长江存储科技有限责任公司 金属层的形成方法、3d存储器件及其制造方法
CN113903722A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN114420641A (zh) * 2020-10-28 2022-04-29 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
CN117524810A (zh) * 2024-01-03 2024-02-06 芯体素(杭州)科技发展有限公司 一种集成电路过流保护器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009025A1 (en) * 2004-07-09 2006-01-12 Ryuichi Kanamura Method of manufacturing semiconductor device
CN1763958A (zh) * 2004-10-20 2006-04-26 茂德科技股份有限公司 自我对准非挥发性存储器及其制造方法
CN102226988A (zh) * 2011-05-27 2011-10-26 上海宏力半导体制造有限公司 双沟槽隔离结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009025A1 (en) * 2004-07-09 2006-01-12 Ryuichi Kanamura Method of manufacturing semiconductor device
CN1763958A (zh) * 2004-10-20 2006-04-26 茂德科技股份有限公司 自我对准非挥发性存储器及其制造方法
CN102226988A (zh) * 2011-05-27 2011-10-26 上海宏力半导体制造有限公司 双沟槽隔离结构的形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640665A (zh) * 2019-03-01 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111640665B (zh) * 2019-03-01 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668091A (zh) * 2019-03-07 2020-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668091B (zh) * 2019-03-07 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113903722A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN112018127A (zh) * 2020-07-21 2020-12-01 长江存储科技有限责任公司 金属层的形成方法、3d存储器件及其制造方法
CN112018127B (zh) * 2020-07-21 2024-06-18 长江存储科技有限责任公司 金属层的形成方法、3d存储器件及其制造方法
CN114420641A (zh) * 2020-10-28 2022-04-29 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
CN114420641B (zh) * 2020-10-28 2024-06-07 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
CN117524810A (zh) * 2024-01-03 2024-02-06 芯体素(杭州)科技发展有限公司 一种集成电路过流保护器
CN117524810B (zh) * 2024-01-03 2024-04-05 芯体素(杭州)科技发展有限公司 一种集成电路过流保护器

Also Published As

Publication number Publication date
CN107039334B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
TWI719615B (zh) 半導體裝置的形成方法
CN107039334A (zh) 半导体结构的形成方法
CN107039335B (zh) 半导体结构的形成方法
CN106847685A (zh) 高k金属栅晶体管的形成方法
CN106033742B (zh) 半导体结构的形成方法
CN106158725B (zh) 半导体结构的形成方法
TW202011518A (zh) 半導體裝置的形成方法
CN104617093B (zh) 半导体结构及其形成方法
CN104681488B (zh) 晶体管及其形成方法
CN108807378A (zh) 鳍式场效应管及其形成方法
CN104752185B (zh) 金属栅极的形成方法
CN104733315A (zh) 半导体结构的形成方法
CN106611711A (zh) 半导体器件的形成方法
CN104979199A (zh) 半导体器件的形成方法
CN107731738A (zh) 半导体结构的形成方法
CN109559978A (zh) 半导体结构及其形成方法
US20240105806A1 (en) Multi-Gate Devices And Method Of Forming The Same
CN106558608B (zh) 半导体器件及其形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
TW201919115A (zh) 半導體結構的形成方法
CN110246895A (zh) 半导体结构及其形成方法
CN104979173B (zh) 半导体结构及其形成方法
CN104425264B (zh) 半导体结构的形成方法
CN107045981B (zh) 半导体结构的形成方法
TW202205596A (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant