CN107369621A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN107369621A
CN107369621A CN201610318186.4A CN201610318186A CN107369621A CN 107369621 A CN107369621 A CN 107369621A CN 201610318186 A CN201610318186 A CN 201610318186A CN 107369621 A CN107369621 A CN 107369621A
Authority
CN
China
Prior art keywords
fin
layer
barrier structure
pseudo
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610318186.4A
Other languages
English (en)
Other versions
CN107369621B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610318186.4A priority Critical patent/CN107369621B/zh
Priority to US15/473,726 priority patent/US10297595B2/en
Priority to EP17169813.7A priority patent/EP3244444A1/en
Publication of CN107369621A publication Critical patent/CN107369621A/zh
Priority to US16/376,278 priority patent/US10734381B2/en
Application granted granted Critical
Publication of CN107369621B publication Critical patent/CN107369621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底，半导体衬底表面具有鳍部，鳍部包括边缘区域和中心区域；形成横跨中心区域鳍部的伪栅极结构及横跨边缘区域鳍部的阻挡结构，所述伪栅极结构包括位于鳍部顶部和侧壁上的伪栅电极层；在伪栅极结构和阻挡结构之间的鳍部中形成源漏区；然后在半导体衬底和鳍部上形成覆盖伪栅极结构侧壁和阻挡结构的侧壁的第一层间介质层；之后去除伪栅电极层，形成开口；在开口中形成金属栅电极层。所述方法在形成源漏区前形成阻挡结构，去除伪栅电极层时保留阻挡结构，提高了鳍式场效应晶体管的电学性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏区。
然而，现有技术形成的鳍式场效应晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，以提高鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部包括边缘区域和中心区域；形成横跨中心区域鳍部的伪栅极结构以及横跨边缘区域鳍部的阻挡结构，所述伪栅极结构包括位于鳍部顶部和侧壁上的伪栅电极层；在伪栅极结构和阻挡结构之间的鳍部中形成源漏区；形成源漏区后，在半导体衬底和鳍部上形成第一层间介质层，所述第一层间介质层覆盖伪栅极结构侧壁和阻挡结构侧壁；形成第一层间介质层后，去除伪栅电极层，形成开口；在所述开口中形成金属栅电极层。
可选的，在形成所述伪栅极结构的同时形成所述阻挡结构。
可选的，所述阻挡结构包括横跨所述边缘区域鳍部的阻挡栅介质层和位于阻挡栅介质层上的阻挡栅电极层。
可选的，所述阻挡栅介质层的材料为氧化硅或者高K介质材料；所述阻挡栅电极层的材料为多晶硅。
可选的，所述阻挡结构的电导率在3.0E-4S/m以下。
可选的，所述阻挡结构的材料为单晶硅或多晶硅。
可选的，所述伪栅极结构包括横跨中心区域鳍部的伪栅介质层和位于伪栅介质层表面的伪栅电极层；还包括：形成第一层间介质层后，去除伪栅电极层和伪栅介质层，形成开口；在所述开口中形成位于开口底部和侧壁的栅介质层和位于栅介质层上的金属栅电极层。
可选的，还包括：在所述金属栅电极层、阻挡结构和第一层间介质层上形成第二层间介质层；在所述源漏区上形成贯穿第一层间介质层和第二层间介质层的导电插塞。
可选的，还包括：所述阻挡结构和伪栅极结构的顶部表面形成有第一掩膜层；形成源漏区后，在半导体衬底和鳍部上形成第一层间介质层，所述第一层间介质层覆盖伪栅极结构侧壁、阻挡结构侧壁和第一掩膜层侧壁；在形成开口的过程中去除伪栅极结构顶部表面的第一掩膜层。
可选的，所述第一掩膜层的材料包括氮化硅、氮氧化硅或者氮碳氧化硅。
可选的，形成第一掩膜层、阻挡结构和伪栅极结构的方法包括：在所述半导体衬底上、以及边缘区域和中心区域的鳍部上形成伪栅介质材料层、位于伪栅介质材料层表面的伪栅电极材料层和位于伪栅电极材料层表面的第一掩膜材料层；图形化所述第一掩膜材料层、伪栅电极材料层和伪栅介质材料层，形成横跨中心区域鳍部的伪栅极结构、横跨边缘区域鳍部的阻挡结构、以及位于伪栅极结构和阻挡结构顶部表面的第一掩膜层。
可选的，形成所述开口的方法包括：形成第二掩膜层，所述第二掩膜层覆盖所述阻挡结构顶部表面的第一掩膜层；以所述第二掩膜层为掩膜，去除所述伪栅极结构顶部表面的第一掩膜层；去除所述第二掩膜层后，以所述阻挡结构顶部表面的第一掩膜层为掩膜，去除伪栅电极层，从而形成开口。
可选的，所述第二掩膜层的材料包括光刻胶。
可选的，形成所述源漏区的步骤包括：去除伪栅极结构和阻挡结构之间的部分鳍部，形成凹陷；在所述凹陷内形成源漏区材料层，从而形成源漏区。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部具有边缘区域和中心区域；金属栅电极层，位于中心区域的鳍部顶部和侧壁上；阻挡结构，横跨边缘区域的鳍部；源漏区，位于金属栅电极层和阻挡结构之间的鳍部中；第一层间介质层，位于半导体衬底和鳍部上，所述第一层间介质层覆盖金属栅电极层侧壁和阻挡结构侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法，由于在形成源漏区之前形成了阻挡结构，使得在形成源漏区的过程中，能够以阻挡结构和伪栅极结构共同限制源漏区的形成空间，避免源漏区中靠近阻挡结构的区域相对于靠近伪栅极结构的区域形成塌陷。进而避免形成金属栅电极层后，源漏区中靠近阻挡结构的区域相对于靠近金属栅电极层的区域形成塌陷，从而使得阻挡结构和金属栅电极层之间的源漏区对相应沟道的应力增加。
其次，由于在去除伪栅电极层的同时保留了阻挡结构，使得金属栅电极层不会替代阻挡结构。阻挡结构能够采用绝缘性能较好的材料，从而使得后续形成位于阻挡结构和金属栅电极层之间的导电插塞后，阻挡结构和导电插塞之间的寄生电容较小。因而降低了鳍式场效应晶体管的寄生电容。
进一步的，形成源漏区的步骤包括：去除伪栅极结构和阻挡结构之间的部分鳍部后，形成凹陷；在所述凹陷内形成源漏区材料层，从而形成源漏区。由于形成了阻挡结构，使得位于伪栅极结构和阻挡结构之间凹陷的两侧均具有凹陷侧壁，且所述凹陷侧壁暴露出鳍部。由于所述凹陷两侧的凹陷侧壁均能暴露出鳍部，使得在形成源漏区材料层的过程中，能以凹陷两侧的凹陷侧壁所暴露出的鳍部作为生长源漏区材料层的种子，使得靠近阻挡结构一侧源漏区材料层的生长速率和靠近伪栅极结构一侧源漏区材料层的生长速率一致，从而避免源漏区中靠近阻挡结构的区域相对于靠近伪栅极结构的区域形成塌陷。进而避免形成金属栅电极层后，源漏区中靠近阻挡结构的区域相对于靠近金属栅电极层的区域形成塌陷，从而使得阻挡结构和金属栅电极层之间的源漏区对相应沟道的应力增加。
本发明提供的鳍式场效应晶体管，由于鳍式场效应晶体管具有横跨第一区域鳍部的阻挡结构，阻挡结构能够限制源漏区的形成空间，避免源漏区中靠近阻挡结构的区域相对于靠近金属栅电极层的区域形成塌陷，从而使得阻挡结构和金属栅电极层之间的源漏区对相应沟道的应力增加。
其次，金属栅电极层没有替代阻挡结构的位置。阻挡结构能够采用绝缘性能较好的材料，从而降低了鳍式场效应晶体管的寄生电容。
附图说明
图1至图4是一实施例中鳍式场效应晶体管的结构示意图；
图5至图12是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的鳍式场效应晶体管的电学性能较差。
图1至图4是一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100表面具有鳍部120，所述鳍部120包括边缘区域I和中心区域Ⅱ；形成横跨中心区域Ⅱ鳍部120的伪栅极结构132以及横跨边缘区域I鳍部的附加栅极结构131。
以伪栅极结构132的数量为3个作为示例。
参考图2，在相邻伪栅极结构132之间、伪栅极结构132和附加栅极结构131之间的鳍部中形成源漏区140；形成源漏区140后，在半导体衬底100和鳍部120上形成覆盖伪栅极结构132侧壁和附加栅极结构131侧壁的第一层间介质层150。
形成附加栅极结构131的作用为：在形成附加栅极结构131和相邻的伪栅极结构132之间的源漏区140的过程中，避免源漏区材料层靠近附加栅极结构131一侧的生长速率小于靠近伪栅极结构132一侧的生长速率，避免附加栅极结构131和相邻的伪栅极结构132之间的源漏区140形成塌陷，从而避免相应沟道的应力减小。
参考图3，形成第一层间介质层150后，去除伪栅极结构132和附加栅极结构131，形成开口160。
参考图4，在所述开口160(参考图3)中形成金属栅极结构170；在金属栅极结构170和第一层间介质层150上形成第二层间介质层180；在源漏区140上形成贯穿第一层间介质层150和第二层间介质层180的导电插塞190。
研究发现，上述实施例中鳍式场效应晶体管的电学性能较差，原因在于：
由于在去除伪栅极结构132的同时将附加栅极结构131也一并去除，为了方便说明，将去除附加栅极结构131后形成的开口160称为第一开口，将去除伪栅极结构132后形成的开口160称为第二开口，导致在第二开口中形成金属栅极结构170的同时也会在第一开口中形成金属栅极结构170。由于在第一开口中也形成了金属栅极结构170，且金属栅极结构170中金属栅电极层的材料为金属，电导率较大，容易导致第一开口内的金属栅电极层和导电插塞190之间形成较大的寄生电容，显著增加了鳍式场效应晶体管的寄生电容。
可见，上述实施例中，在避免附加栅极结构131和相邻的金属栅极结构170之间的源漏区140对相应沟道的应力减小的同时会增加鳍式场效应晶体管的寄生电容。
在此基础上，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部包括边缘区域和中心区域；形成横跨中心区域鳍部的伪栅极结构以及横跨边缘区域鳍部的阻挡结构，所述伪栅极结构包括位于鳍部顶部和侧壁上的伪栅电极层；在伪栅极结构和阻挡结构之间的鳍部中形成源漏区；形成源漏区后，在半导体衬底和鳍部上形成第一层间介质层，所述第一层间介质层覆盖伪栅极结构侧壁和阻挡结构侧壁；形成第一层间介质层后，去除伪栅电极层，形成开口；在所述开口中形成金属栅电极层。所述方法在形成源漏区之前形成阻挡结构，在去除伪栅电极层时保留阻挡结构，使得在提高阻挡结构和金属栅电极层之间的源漏区对相应沟道的应力的同时，减小了鳍式场效应晶体管的寄生电容，从而提高了鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图5，提供半导体衬底200，所述半导体衬底200表面具有鳍部220，所述鳍部220包括边缘区域Ⅲ和中心区域Ⅳ。
所述半导体衬底200为后续形成鳍式场效应晶体管提供工艺平台。
所述半导体衬底200可以是单晶硅、多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底200的材料为硅。
所述半导体衬底200表面具有鳍部220。
所述鳍部220通过刻蚀半导体衬底200而形成；或者是：在半导体衬底200上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部220。
所述鳍部220包括边缘区域Ⅲ和中心区域Ⅳ。
所述边缘区域Ⅲ位于鳍部220的两端，所述中心区域Ⅳ位于边缘区域Ⅲ之间。
所述半导体衬底200表面还形成有隔离结构，隔离结构的表面低于鳍部220的顶部表面，隔离结构用于电学隔离鳍部220。所述隔离结构的材料包括氧化硅或氮氧化硅。
继续参考图5，形成横跨中心区域Ⅳ鳍部220的伪栅极结构232以及横跨边缘区域Ⅲ鳍部220的阻挡结构231，所述伪栅极结构232包括位于鳍部220顶部和侧壁上的伪栅电极层236。
所述伪栅极结构232横跨中心区域Ⅳ的鳍部220，覆盖中心区域Ⅳ部分鳍部220的顶部表面和侧壁。伪栅极结构232包括横跨中心区域Ⅳ鳍部220的伪栅介质层235和位于伪栅介质层235表面的伪栅电极层236。其中，伪栅介质层235位于隔离结构表面、覆盖中心区域Ⅳ部分鳍部220的顶部表面和侧壁。
所述伪栅极结构232的数量可以为一个或者多个。本实施例中，以所述伪栅极结构232的数量为3个作为示例。
所述伪栅电极层236的材料为多晶硅。
若后续去除伪栅电极层236而形成开口，那么形成开口后，伪栅介质层235构成栅介质层，故需要伪栅介质层235的材料为高K介质材料(K大于3.9)。若后续去除伪栅电极层236和伪栅介质层235而形成开口，在形成开口后，会在开口的底部和侧壁形成栅介质层，那么伪栅介质层235的材料为氧化硅。
本实施例中，以后续去除伪栅电极层236和伪栅介质层235而形成开口为示例进行说明。
所述阻挡结构231的作用为：(1)后续在形成阻挡结构231和相邻的伪栅极结构232之间的源漏区的过程中，避免源漏区材料层中靠近阻挡结构231一侧的生长速率小于靠近伪栅极结构232一侧的生长速率，避免阻挡结构231和相邻的伪栅极结构232之间的源漏区形成塌陷；(2)所述阻挡结构231能够采用绝缘性好的材料，从而使得后续形成位于阻挡结构和金属栅电极层之间的导电插塞后，阻挡结构231和导电插塞之间的寄生电容较小。
所述阻挡结构231的电导率在3.0E-4S/m(西门子/米)以下。
所述阻挡结构231的电导率选择在3.0E-4S/m以下的范围，考虑到以下因素：若所述阻挡结构231的电导率过大，导致阻挡结构231的绝缘性变差，导致后续阻挡结构231和阻挡结构231侧部的导电插塞之间形成较大的寄生电容。本实施例中，阻挡结构231的电导率选择在3.0E-4S/m以下，能够使得阻挡结构231呈弱导电性或绝缘，使得后续阻挡结构231和阻挡结构231相邻导电插塞之间的寄生电容较小甚至为零。
本实施例中，在形成伪栅极结构232的同时形成阻挡结构231，使得所述阻挡结构231包括阻挡横跨所述边缘区域Ⅲ鳍部220的阻挡栅介质层233和位于阻挡栅介质层233上的阻挡栅电极层234。在其它实施例中，可以在不同步骤中分别形成伪栅极结构和阻挡结构。
所述阻挡栅介质层233的材料为氧化硅或者高K介质材料；所述阻挡栅电极层234的材料为多晶硅。
具体的，形成伪栅极结构232和阻挡结构231的方法为：在半导体衬底200上、以及边缘区域Ⅲ和中心区域Ⅳ的鳍部220上形成伪栅介质材料层(未图示)和位于伪栅介质材料层(未图示)表面的伪栅电极材料层；图形化所述伪栅电极材料层和伪栅介质材料层，形成伪栅极结构232和阻挡结构231。
其中，阻挡栅介质层233对应边缘区域Ⅲ的伪栅介质材料层，阻挡栅电极层234对应边缘区域Ⅲ的伪栅电极材料层；伪栅介质层235对应中心区域Ⅳ的伪栅介质材料层，伪栅电极层236对应中心区域Ⅳ的伪栅电极材料层。
由于在形成伪栅极结构232的同时形成了阻挡结构231，使得工艺得到简化。
需要说明的是，在其它实施例中，所述阻挡结构可以为单层材料，且需要使得阻挡结构的电导率在3.0E-4S/m以下。
当所述阻挡结构为单层材料时，所述阻挡结构的材料可以为多晶硅或单晶硅。
本实施例中，阻挡结构231和伪栅极结构232的顶部表面形成有第一掩膜层240。
所述第一掩膜层240的作用为：(1)在图形化所述伪栅电极材料层和伪栅介质材料层的过程中用作硬掩膜层，避免形成的伪栅极结构232和阻挡结构231的图形失真；(2)在后续形成源漏区的过程中，避免源漏区材料层生长在阻挡结构231和伪栅极结构232的顶部表面；(3)后续以阻挡结构231顶部表面的第一掩膜层240为掩膜，去除伪栅极结构232。
所述第一掩膜层240的材料为氮化硅、氮氧化硅或者氮碳氧化硅。
本实施例中，在形成阻挡栅介质层233和伪栅极结构232的同时形成第一掩膜层240。
具体的，在形成伪栅电极材料层后，在所述伪栅电极材料层表面形成第一掩膜材料层；在图形化所述伪栅电极材料层和伪栅介质材料层的同时图形化所述第一掩膜材料层，形成伪栅极结构232、阻挡结构231、以及位于伪栅极结构232和阻挡结构231顶部表面的第一掩膜层240。
所述第一掩膜层240对应所述第一掩膜材料层。
参考图6，在伪栅极结构232和阻挡结构231之间的鳍部220中形成源漏区250。
本实施例中，由于伪栅极结构232的数量为多个，因此还在相邻伪栅极结构232之间的鳍部220中形成了源漏区250。
本实施例中，形成所述源漏区250的步骤包括：去除相邻伪栅极结构232之间、以及伪栅极结构232和阻挡结构231之间的部分鳍部220，形成凹陷(未图示)；在所述凹陷内形成源漏区材料层，从而形成源漏区250。
当伪栅极结构232的数量为一个时，仅需要去除伪栅极结构232和阻挡结构231之间的部分鳍部220，形成凹陷。
可以先外延生长初始源漏区材料层，然后对初始源漏区材料层进行离子注入，从而形成源漏区材料层；或者在外延生长初始源漏区材料层的同时原位掺杂离子，从而形成源漏区材料层。
需要说明的是，由于形成了阻挡结构231，使得位于伪栅极结构232和阻挡结构231之间凹陷的两侧均具有凹陷侧壁，且所述凹陷侧壁暴露出鳍部220。由于所述凹陷两侧的凹陷侧壁均能暴露出鳍部220，使得在形成源漏区材料层的过程中，能以凹陷两侧的凹陷侧壁所暴露出的鳍部220作为生长源漏区材料层的种子，使得靠近阻挡结构231一侧源漏区材料层的生长速率和靠近伪栅极结构232一侧源漏区材料层的生长速率一致，从而避免源漏区250中靠近阻挡结构231的区域相对于靠近伪栅极结构232的区域形成塌陷。
在本实施例中，在伪栅极结构232两侧侧壁和阻挡结构231侧壁均形成了侧墙，然后在相邻侧墙暴露出的鳍部220中形成源漏区250。
所述侧墙的作用为：(1)伪栅极结构232两侧侧壁的侧墙定义伪栅极结构232和源漏区250之间的距离；(2)在形成源漏区250的过程中，保护阻挡结构231和伪栅极结构232的侧壁，避免源漏区材料层生长在阻挡结构231侧壁和伪栅极结构232侧壁。
在另一个实施例中，在形成源漏区之前，仅在伪栅极结构两侧侧壁形成了侧墙(未图示)，然后在侧墙和伪栅极结构两侧的鳍部中形成源漏区。
参考图7，形成源漏区250后，在半导体衬底200和鳍部220上形成第一层间介质层260，所述第一层间介质层260覆盖伪栅极结构232侧壁和阻挡结构231侧壁。
由于本实施例中，由于形成了第一掩膜层240，所述第一层间介质层260覆盖伪栅极结构232侧壁、阻挡结构231侧壁和第一掩膜层240侧壁。
形成第一层间介质层260的方法为：形成覆盖伪栅极结构232、阻挡结构231、第一掩膜层240、鳍部220和半导体衬底200的第一层间介质材料层，所述第一层间介质材料层的整个表面高于第一掩膜层240的顶部表面；平坦化所述第一层间介质材料层直至暴露出第一掩膜层240的顶部表面，形成第一层间介质层260。
需要说明的是，本实施例中，形成第一层间介质材料层后，第一层间介质材料层还覆盖侧墙；平坦化所述第一层间介质材料层后，形成的第一层间介质层260覆盖侧墙侧壁。
需要说明的是，当没有形成第一掩膜层时，需要第一层间介质材料层的整个表面高于伪栅极结构和阻挡结构的顶部表面；然后平坦化所述第一层间介质材料层直至暴露出伪栅极结构的顶部表面，从而形成第一层间介质层。
所述第一层间介质层260的材料包括氧化硅或者氮氧化硅或者碳氧化硅。
接着，去除伪栅电极层236和伪栅介质层235，且保留阻挡结构231，形成开口。
下面参考图8至图11详细介绍去除伪栅电极层236和伪栅介质层235以形成开口的各个步骤。
参考图8，形成第二掩膜层270，所述第二掩膜层270覆盖所述阻挡结构231顶部表面的第一掩膜层240。
所述第二掩膜层270的材料包括光刻胶。
所述第二掩膜层270覆盖所述阻挡结构231顶部表面的第一掩膜层240，且暴露出伪栅极结构232顶部表面的第一掩膜层240。
参考图9，以所述第二掩膜层270为掩膜，去除所述伪栅极结构232顶部表面的第一掩膜层240。
去除所述伪栅极结构232顶部表面的第一掩膜层240的工艺为湿刻工艺或者干刻工艺。
参考图10，去除所述第二掩膜层270(参考图9)。
参考图11，去除所述第二掩膜层270(参考图9)后，以所述阻挡结构231顶部表面的第一掩膜层240为掩膜，去除伪栅电极层236(参考图9)和伪栅介质层235(参考图9)，从而形成开口280。
以所述阻挡结构231顶部表面的第一掩膜层240为掩膜，去除伪栅电极层236和伪栅介质层235的工艺为干刻工艺、湿刻工艺或者干刻工艺和湿刻工艺的结合。
当需要去除伪栅电极层236而形成开口时，去除所述第二掩膜层270后，以所述阻挡结构231顶部表面的第一掩膜层240为掩膜，去除伪栅电极层236从而形成开口280。
如果没有形成第一掩膜层240，那么需要以第二掩膜层270为掩膜去除伪栅极结构232。由于伪栅极结构232的顶部表面容易氧化而在伪栅极结构232的顶部表面形成氧化层，一般需要先采用各向异性干刻工艺去除部分厚度的伪栅极结构232，利用去除部分厚度伪栅极结构232的各向异性干刻工艺中的轰击作用将氧化层去除，然后采用湿刻工艺将剩余的伪栅极结构232去除以减小对开口280底部的鳍部220表面的刻蚀损伤。当以第二掩膜层270为掩膜去除伪栅极结构232时，若第二掩膜层270覆盖了部分伪栅极结构232，会造成在去除部分厚度的伪栅极结构232的各向异性干刻工艺中不能去除部分的氧化层和氧化层底部的相应厚度的伪栅极结构232；在将剩余的伪栅极结构232去除所采用的湿刻工艺中，第二掩膜层270和氧化层均会阻挡去除第二掩膜层270底部的伪栅极结构232，使得伪栅极结构232难以全完去除。
本实施例中，去除所述伪栅极结构232顶部表面的第一掩膜层240，然后以阻挡结构231顶部表面的第一掩膜层240为掩膜，去除伪栅极结构232，能够降低对第二掩膜层270位置精度的要求。
具体的，由于阻挡结构231和相邻的伪栅极结构232之间的距离较小，为40nm～70nm，且受到光刻工艺精度的影响，使得在形成第二掩膜层270的过程中，容易造成第二掩膜层270覆盖阻挡结构231顶部表面的同时也覆盖第一掩膜层240和伪栅极结构232顶部表面的部分第一掩膜层240。即使在第二掩膜层270也覆盖伪栅极结构232顶部表面的部分第一掩膜层240的情况下，由于伪栅极结构232顶部表面的第一掩膜层240的体积较小，且位于伪栅极结构232上，更容易暴露在相应的刻蚀环境中，能够容易的将伪栅极结构232顶部表面的第一掩膜层240完全去除。然后将第二掩膜层270去除。去除第二掩膜层270后，利用阻挡结构231顶部表面的第一掩膜层240作为掩膜，刻蚀去除伪栅极结构232。由于阻挡结构231顶部表面的第一掩膜层240不会将伪栅极结构232覆盖，避免造成不能完全去除伪栅极结构232。即在第二掩膜层270的位置精度较差的情况下，能够保证将伪栅极结构232完全去除，从而在工艺上降低了对第二掩膜层270位置精度的要求。
参考图12，在所述开口280(参考图11)中形成金属栅极结构237；在所述金属栅极结构237、阻挡结构231和第一层间介质层260上形成第二层间介质层291；在所述源漏区250上形成贯穿第一层间介质层260和第二层间介质层291的导电插塞292。
金属栅极结构237包括位于开口280底部和侧壁的栅介质层238和位于栅介质层238上的金属栅电极层239。
所述栅介质层238的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4；所述金属栅电极层239的材料为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
所述第二层间介质层291的材料包括氧化硅、氮氧化硅或者碳氧化硅。
形成第二层间介质层291的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺或亚大气亚化学气相沉积工艺。
本实施例中，第二层间介质层291还覆盖第一掩膜层240。
所述导电插塞292的材料为金属，如钨。
所述导电插塞292的形成工艺为：在源漏区250上形成贯穿第一层间介质层260和第二层间介质层291的通孔(未图示)，所述通孔露出源漏区250的表面；在所述通孔中形成导电插塞292。
当去除伪栅电极层而形成开口的情况下，形成开口后伪栅介质层构成栅介质层；然后在所述开口中形成金属栅电极层，所述金属栅电极层和所述栅介质层构成金属栅极结构；然后在所述金属栅极结构、阻挡结构和第一层间介质层上形成第二层间介质层；在所述源漏区上形成贯穿第一层间介质层和第二层间介质层的导电插塞。
由于避免了源漏区250中靠近阻挡结构231的区域相对于靠近伪栅极结构232的区域形成塌陷，使得形成金属栅电极层239后，进而避免了源漏区250中靠近阻挡结构231的区域相对于靠近金属栅电极层239的区域形成塌陷，从而使得阻挡结构231和金属栅电极层239之间的源漏区250对相应沟道的应力增加。
其次，由于在去除伪栅电极层236的同时保留了阻挡结构231，使得金属栅电极层239不会替代阻挡结构231。而阻挡结构231能够采用绝缘性较好的材料，使得阻挡结构231和相邻导电插塞292之间的寄生电容较小，从而降低了鳍式场效应晶体管的寄生电容。
相应的，本发明实施例还提供一种采用上述方法形成的鳍式场效应晶体管，请继续参考图12，包括：
半导体衬底200，所述半导体衬底200表面具有鳍部220，所述鳍部220具有边缘区域Ⅲ和中心区域Ⅳ；金属栅电极层239，位于中心区域的鳍部220顶部和侧壁上；阻挡结构231，横跨边缘区域Ⅲ的鳍部220；源漏区250，位于金属栅极结构237和阻挡结构231之间的鳍部220中；第一层间介质层260，位于半导体衬底200和鳍部220上，所述第一层间介质层260覆盖金属栅电极层239侧壁和阻挡结构231侧壁。
所述鳍式场效应晶体管还包括栅介质层238，所述栅介质层238横跨中心区域Ⅳ的鳍部220，所述金属栅电极层239位于栅介质层238上。
所述栅介质层238和金属栅电极层239构成金属栅极结构237。
所述金属栅极结构237的数量为一个或多个。本实施例中，以金属栅极结构237的数量为3个作为示例。
所述阻挡结构231的电导率在3.0E-4S/m以下。
本实施例中，阻挡结构231包括阻挡横跨边缘区域Ⅲ鳍部220的阻挡栅介质层233和位于阻挡栅介质层233上的阻挡栅电极层234。
所述阻挡栅介质层233的材料为氧化硅或者高K介质材料；所述阻挡栅电极层234的材料为多晶硅。
需要说明的是，在其它实施例中，所述阻挡结构可以为单层材料，且阻挡结构的电导率在3.0E-4S/m以下。当所述阻挡结构为单层材料时，所述阻挡结构的材料可以为多晶硅或单晶硅。
本实施例中，阻挡结构231的顶部表面形成有第一掩膜层240。
所述第一掩膜层240的材料为氮化硅、氮氧化硅或者氮碳氧化硅。
所述鳍式场效应晶体管还包括：第二层间介质层291，所述第二层间介质层291位于金属栅极结构237、阻挡结构231和第一层间介质层260上；导电插塞292，位于源漏区250上，所述导电插塞292贯穿第一层间介质层260和第二层间介质层291。
由于鳍式场效应晶体管具有第一掩膜层240，所述第二层间介质层291位于金属栅极结构237、阻挡结构231、第一层间介质层260和第一掩膜层240上。
本发明提供的鳍式场效应晶体管，由于鳍式场效应晶体管具有横跨第一区域鳍部的阻挡结构，阻挡结构能够限制源漏区的形成空间，避免源漏区中靠近阻挡结构的区域相对于靠近金属栅电极层的区域形成塌陷，从而使得阻挡结构和金属栅电极层之间的源漏区对相应沟道的应力增加。
其次，金属栅电极层没有替代阻挡结构的位置。阻挡结构能够采用绝缘性能较好的材料，使得阻挡结构和相邻导电插塞之间的寄生电容较小，从而降低了鳍式场效应晶体管的寄生电容。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部包括边缘区域和中心区域；
形成横跨中心区域鳍部的伪栅极结构以及横跨边缘区域鳍部的阻挡结构，
所述伪栅极结构包括位于鳍部顶部和侧壁上的伪栅电极层；
在伪栅极结构和阻挡结构之间的鳍部中形成源漏区；
形成源漏区后，在半导体衬底和鳍部上形成第一层间介质层，所述第一层间介质层覆盖伪栅极结构侧壁和阻挡结构侧壁；
形成第一层间介质层后，去除伪栅电极层，形成开口；
在所述开口中形成金属栅电极层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述伪栅极结构的同时形成所述阻挡结构。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡结构包括横跨所述边缘区域鳍部的阻挡栅介质层和位于阻挡栅介质层上的阻挡栅电极层。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡栅介质层的材料为氧化硅或者高K介质材料；所述阻挡栅电极层的材料为多晶硅。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡结构的电导率在3.0E-4S/m以下。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述阻挡结构的材料为单晶硅或多晶硅。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述伪栅极结构包括横跨中心区域鳍部的伪栅介质层和位于伪栅介质层表面的伪栅电极层；
还包括：形成第一层间介质层后，去除伪栅电极层和伪栅介质层，形成开口；
在所述开口中形成位于开口底部和侧壁的栅介质层和位于栅介质层上的金属栅电极层。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述金属栅电极层、阻挡结构和第一层间介质层上形成第二层间介质层；在所述源漏区上形成贯穿第一层间介质层和第二层间介质层的导电插塞。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：所述阻挡结构和伪栅极结构的顶部表面形成有第一掩膜层；形成源漏区后，在半导体衬底和鳍部上形成第一层间介质层，所述第一层间介质层覆盖伪栅极结构侧壁、阻挡结构侧壁和第一掩膜层侧壁；在形成开口的过程中去除伪栅极结构顶部表面的第一掩膜层。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一掩膜层的材料包括氮化硅、氮氧化硅或者氮碳氧化硅。
11.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，形成第一掩膜层、阻挡结构和伪栅极结构的方法包括：
在所述半导体衬底上、以及边缘区域和中心区域的鳍部上形成伪栅介质材料层、位于伪栅介质材料层表面的伪栅电极材料层和位于伪栅电极材料层表面的第一掩膜材料层；
图形化所述第一掩膜材料层、伪栅电极材料层和伪栅介质材料层，形成横跨中心区域鳍部的伪栅极结构、横跨边缘区域鳍部的阻挡结构、以及位于伪栅极结构和阻挡结构顶部表面的第一掩膜层。
12.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述开口的方法包括：
形成第二掩膜层，所述第二掩膜层覆盖所述阻挡结构顶部表面的第一掩膜层；
以所述第二掩膜层为掩膜，去除所述伪栅极结构顶部表面的第一掩膜层；
去除所述第二掩膜层后，以所述阻挡结构顶部表面的第一掩膜层为掩膜，
去除伪栅电极层，从而形成开口。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二掩膜层的材料包括光刻胶。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述源漏区的步骤包括：去除伪栅极结构和阻挡结构之间的部分鳍部，形成凹陷；在所述凹陷内形成源漏区材料层，从而形成源漏区。
15.一种根据权利要求1至14任意一项形成的鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部具有边缘区域和中心区域；
金属栅电极层，位于中心区域的鳍部顶部和侧壁上；
阻挡结构，横跨边缘区域的鳍部；
源漏区，位于金属栅电极层和阻挡结构之间的鳍部中；
第一层间介质层，位于半导体衬底和鳍部上，所述第一层间介质层覆盖金属栅电极层侧壁和阻挡结构侧壁。
CN201610318186.4A 2016-05-13 2016-05-13 鳍式场效应晶体管及其形成方法 Active CN107369621B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610318186.4A CN107369621B (zh) 2016-05-13 2016-05-13 鳍式场效应晶体管及其形成方法
US15/473,726 US10297595B2 (en) 2016-05-13 2017-03-30 Fin-FET devices and fabrication methods thereof
EP17169813.7A EP3244444A1 (en) 2016-05-13 2017-05-05 Fin-fet devices and fabrication methods thereof
US16/376,278 US10734381B2 (en) 2016-05-13 2019-04-05 Fin-FET devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610318186.4A CN107369621B (zh) 2016-05-13 2016-05-13 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN107369621A true CN107369621A (zh) 2017-11-21
CN107369621B CN107369621B (zh) 2020-03-10

Family

ID=58672464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318186.4A Active CN107369621B (zh) 2016-05-13 2016-05-13 鳍式场效应晶体管及其形成方法

Country Status (3)

Country Link
US (2) US10297595B2 (zh)
EP (1) EP3244444A1 (zh)
CN (1) CN107369621B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285841A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN110581101A (zh) * 2018-06-07 2019-12-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517990B (zh) * 2018-05-21 2021-10-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199011A (zh) * 2012-01-09 2013-07-10 台湾积体电路制造股份有限公司 FinFET及其形成方法
CN103828059A (zh) * 2011-07-29 2014-05-28 美商新思科技有限公司 N沟道和p沟道finfet单元架构
US20140183652A1 (en) * 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal gate structures to reduce dishing during chemical-mechanical polishing
CN103972236A (zh) * 2013-02-05 2014-08-06 格罗方德半导体公司 包含鳍式场效电晶体装置的集成电路及其制造方法
CN104051271A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 在FinFET中扩展伪单元插入的工艺
CN105405888A (zh) * 2014-09-11 2016-03-16 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235925A (ja) 2008-04-25 2008-10-02 Sanyo Electric Co Ltd 半導体装置の製造方法
US9059308B2 (en) 2012-08-02 2015-06-16 International Business Machines Corporation Method of manufacturing dummy gates of a different material as insulation between adjacent devices
US9196542B2 (en) 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US9871037B2 (en) * 2014-02-26 2018-01-16 Taiwan Semiconductor Manufacturing Company Limited Structures and methods for fabricating semiconductor devices using fin structures
JP2015220420A (ja) 2014-05-21 2015-12-07 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US9741829B2 (en) * 2015-05-15 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828059A (zh) * 2011-07-29 2014-05-28 美商新思科技有限公司 N沟道和p沟道finfet单元架构
CN103199011A (zh) * 2012-01-09 2013-07-10 台湾积体电路制造股份有限公司 FinFET及其形成方法
US20140183652A1 (en) * 2012-12-28 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal gate structures to reduce dishing during chemical-mechanical polishing
CN103972236A (zh) * 2013-02-05 2014-08-06 格罗方德半导体公司 包含鳍式场效电晶体装置的集成电路及其制造方法
CN104051271A (zh) * 2013-03-11 2014-09-17 台湾积体电路制造股份有限公司 在FinFET中扩展伪单元插入的工艺
CN105405888A (zh) * 2014-09-11 2016-03-16 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285841A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN109285841B (zh) * 2017-07-20 2020-11-27 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
CN110581101A (zh) * 2018-06-07 2019-12-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110581101B (zh) * 2018-06-07 2022-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
US10734381B2 (en) 2020-08-04
US20190237463A1 (en) 2019-08-01
EP3244444A1 (en) 2017-11-15
US20170330879A1 (en) 2017-11-16
CN107369621B (zh) 2020-03-10
US10297595B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
US20210391420A1 (en) Fin recess last process for finfet fabrication
TWI655712B (zh) 用於半導體元件的自對準結構與其製作方法
US9887275B2 (en) Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching
KR101769216B1 (ko) 반도체 디바이스 및 반도체 디바이스를 제조하는 방법
US9559000B1 (en) Hybrid logic and SRAM contacts
CN104124174B (zh) 半导体结构及其形成方法
CN104701150B (zh) 晶体管的形成方法
CN106876397A (zh) 三维存储器及其形成方法
US9484346B2 (en) Semiconductor structure and manufacturing method thereof
US11929328B2 (en) Conductive contact having barrier layers with different depths
TW201818453A (zh) 形成垂直電晶體裝置之方法
TW201721726A (zh) 形成閘極的方法
US9472640B2 (en) Self aligned embedded gate carbon transistors
CN108807378A (zh) 鳍式场效应管及其形成方法
TW202020986A (zh) 半導體裝置
CN108565287B (zh) 一种半导体结构及其制造方法
CN107039335A (zh) 半导体结构的形成方法
CN108878529A (zh) 半导体器件及其制造方法
US10734381B2 (en) Fin-FET devices
CN105097549A (zh) 一种全包围栅结构的制造方法
TW201624572A (zh) 半導體元件及其製作方法
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN107346730B (zh) 改善半导体器件性能的方法
CN106486370B (zh) 半导体器件的形成方法
CN109841507A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant