CN110517990B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110517990B
CN110517990B CN201810489880.1A CN201810489880A CN110517990B CN 110517990 B CN110517990 B CN 110517990B CN 201810489880 A CN201810489880 A CN 201810489880A CN 110517990 B CN110517990 B CN 110517990B
Authority
CN
China
Prior art keywords
opening
fin
heat
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810489880.1A
Other languages
English (en)
Other versions
CN110517990A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810489880.1A priority Critical patent/CN110517990B/zh
Priority to US16/290,464 priority patent/US11031315B2/en
Publication of CN110517990A publication Critical patent/CN110517990A/zh
Application granted granted Critical
Publication of CN110517990B publication Critical patent/CN110517990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有鳍部，沿鳍部的延伸方向上，所述鳍部包括第二区和位于第二区两侧的第一区，横跨第二区鳍部的栅极结构，所述鳍部的材料具有第一导热系数；去除所述栅极结构两侧的第一区鳍部，直至暴露出基底，在鳍部内形成第一开口；在所述第一开口内形成导热层，所述导热层的材料具有第二导热系数，所述第二导热系数大于第一导热系数；在导热层表面形成掺杂层。所述方法在提高沟道区内载流子迁移率的同时，还能够降低自加热效应。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工艺已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件的不断缩小，来自制造和设计方面的挑战促使三维设计如鳍式场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述鳍式场效应晶体管在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在鳍式场效应晶体管中所述栅极结构环绕所述鳍部设置，因此，能够从三个面来控制静电，在静电控制方面的性能更加突出。
然而，现有技术制备的鳍式场效应晶体管的自加热效应较严重。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以降低鳍式场效应晶体管的自加热效应。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有鳍部，沿鳍部的延伸方向上，所述鳍部包括第二区和位于第二区两侧的第一区，横跨第二区鳍部的栅极结构，所述鳍部的材料具有第一导热系数；去除所述栅极结构两侧的第一区鳍部，直至暴露出基底，在鳍部内形成第一开口；在所述第一开口内形成导热层，所述导热层的材料具有第二导热系数，所述第二导热系数大于第一导热系数；在所述导热层顶部形成掺杂层。
可选的，所述第一开口沿鳍部的延伸方向上的尺寸为：8纳米～20纳米。
可选的，所述第一开口的深度为：800埃～3000埃。
可选的，当晶体管为PMOS晶体管时，鳍部的材料包括硅锗。
可选的，当晶体管为NMOS晶体管时，鳍部的材料包括Ⅲ-Ⅴ族化合物。
可选的，所述导热层的材料包括硅或者碳化硅；所述导热层的厚度为：500埃～2000埃。
可选的，所述基底表面还具有隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁。
可选的，形成所述第一开口之后，形成导热层之前，所述形成方法还包括：去除第一开口侧壁的部分隔离结构，在所述隔离结构内形成第二开口，所述第二开口与第一开口连通；所述导热层还位于第二开口内。
可选的，沿垂直于鳍部的延伸方向上，第二开口和第一开口的尺寸之和为：12纳米～30纳米。
可选的，所述栅极结构和鳍部的侧壁具有侧墙；所述导热层顶部低于第一区侧墙的顶部。
本发明还提供一种半导体结构，包括：基底，所述基底表面具有鳍部，沿鳍部的延伸方向上，所述鳍部包括第二区和位于第二区两侧的第一区，横跨第二区鳍部的栅极结构，所述鳍部的材料具有第一导热系数；位于所述栅极接够两侧第一区鳍部内的第一开口，所述第一开口底部暴露出基底的表面；位于第一开口内的导热层，所述导热层的材料具有第二导热系数，所述第二导热系数大于第一导热系数；位于所述导热层顶部的掺杂层。
可选的，所述第一开口沿鳍部的延伸方向上的尺寸为：8纳米～20纳米。
可选的，所述第一开口的深度为：800埃～3000埃。
可选的，当晶体管为PMOS晶体管时，鳍部的材料包括硅锗。
可选的，当晶体管为NMOS晶体管时，鳍部的材料包括Ⅲ-Ⅴ族化合物。
可选的，所述导热层的材料包括硅或者碳化硅；所述导热层的厚度为：500埃～2000埃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，鳍部所采用的材料能够提高沟道区内载流子的迁移率，而所述第二区鳍部用于形成沟道区，因此，所述第二区鳍部不能被去除。同时，为了降低鳍部材料导热性能较差的问题，将第一区的鳍部材料更换为导热层材料。由于所述导热层的第二导热系数大于鳍部的第一导热系数，则所述导热层将晶体管工作状态产生的热量传递至基底的能力较强，因此，有利于降低晶体管的自加热效应。
进一步，所述基底上还具有隔离结构，所述隔离结构覆盖鳍部的部分侧壁，因此，第一开口侧壁还暴露出隔离结构。形成所述第一开口之后，形成导热层之前，所述形成方法还包括去除第一开口侧壁的部分隔离结构，在隔离结构内形成第二开口，所述第一开口和第二开口用于后续容纳导热层。沿垂直于鳍部延伸方向上，由于第二开口和第一开口的尺寸之和大于第一开口的尺寸，则导热层与基底的接触面积较大，因此，有利于进一步增强导热层将器件工作状态产生的热量传输至基底的能力，即：有利于进一步降低晶体管的自加热效应。
进一步，所述鳍部侧壁具有侧墙，所述导热层顶部低于第一区的侧墙顶部，则导热层顶部的侧墙能够用来限制后续掺杂层的形貌，防止相邻的掺杂层之间发生接触，有利于提高半导体器件的性能。
附图说明
图1是P型鳍式场效应晶体管的结构示意图；
图2至图10是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，所述鳍式场效应晶体管的自加热效应较严重。
图1是P型鳍式场效应晶体管的结构示意图。
请参考图1，基底100；位于基底100表面的鳍部101。
上述P型鳍式场效应晶体管中，为了提高沟道区载流子的迁移率，采用硅锗作为鳍部101的材料。然而，P型鳍式场效应晶体管在正常工作时会产生热量，即：P型鳍式场效应晶体管内会产生自加热效应(Self–heating effect)。所述自加热效应产生的热量通常是由鳍部101传输至基底100，再经所述基底100释放至外界环境中。然而，所述硅锗的导热性能较差，因此，P型鳍式场效应晶体管的自加热效应较严重。
并且，随着P型鳍式场效应晶体管集成度的不断提高，所述鳍部101沿垂直于鳍部101的延伸方向上的尺寸不断减小，使得所述鳍部101传输自加热效应产生热量的能力越来越弱，则聚集在鳍式场效应晶体管中积累的热量较多，将致使鳍式场效应晶体管的驱动电流减小、漏电流严重，影响半导体器件的使用寿命。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，保留栅极结构底部的第二区鳍部，更换第一区鳍部材料为导热层，所述导热层材料的导热能力大于鳍部材料的导热能力。所述方法在提高沟道区内载流子迁移率的同时，还能够降低自加热效应。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图2和图3，图3是图2沿A-A1线的剖面示意图，图2是图3沿B-B1线的结构示意图，提供基底200，所述基底200表面具有鳍部201，沿鳍部201的延伸方向上具有第二区Ⅱ和位于第二区Ⅱ两侧的第一区Ⅰ，所述鳍部201的材料具有第一导热系数。
在本实施例中，所述基底200的材料为单晶硅。在其他实施例中，所述基底的材料包括：单晶锗、硅锗或者碳化硅。
在本实施例中，待形成的晶体管为PMOS晶体管，为了提高PMOS晶体管沟道区内载流子的迁移率，选择硅锗作为鳍部201的材料。
在其他实施例中，待形成的晶体管为NMOS晶体管，为了提高NMOS晶体管沟道区内载流子的迁移率，选择Ⅲ-Ⅴ族元素的化合物作为鳍部201的材料，所述Ⅲ-Ⅴ族元素的化合物包括铟镓砷。
所述鳍部201的形成步骤包括：在所述基底200表面形成鳍部材料层，所述鳍部材料层表面具有第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分鳍部材料层的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述鳍部材料层，直至暴露出基底200的顶部表面，形成若干相互分立的鳍部201。
在本实施例中，待形成的晶体管为PMOS晶体管，鳍部材料层的材料为硅锗。在其他实施例中，晶体管为NMOS晶体管，鳍部材料层的材料包括Ⅲ-Ⅴ族元素的化合物。
所述鳍部材料层的形成工艺包括：外延生长工艺。选择所述外延生长工艺形成鳍部材料层，可根据实际工艺需要，准备控制鳍部材料层的厚度，有利于提高半导体器件的可控性。
所述第一掩膜层的材料包括：氮化硅或者氮化钛。所述第一掩膜层用于形成鳍部201的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述鳍部材料层的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
沿鳍部201的延伸方向上，所述鳍部201包括第二区Ⅱ和位于第二区Ⅱ两侧的第一区Ⅰ，所述第二区Ⅱ鳍部201不被去除，后续栅极结构横跨第二区鳍部，所述鳍部用于提高沟道区内载流子的迁移率。所述第一区Ⅰ的鳍部201后续被去除，再在第一区Ⅰ鳍部201的位置形成导热层，所述导热层的导热系数优于鳍部201的第一导热系数，有利于降低晶体管的自加热效应，提高器件的性能。
所述基底200表面还具有隔离结构202，所述隔离结构202的顶部表面低于鳍部201的顶部表面，且覆盖鳍部201的部分侧壁。
所述隔离结构202的形成方法包括：在所述基底200表面、以及鳍部201的侧壁和顶部表面形成隔离结构膜；去除部分隔离结构膜，暴露出鳍部的顶部和部分侧壁，形成隔离结构202。
所述隔离结构膜的材料包括：氧化硅或者氮氧化硅。所述隔离结构膜的形成工艺包括：流体化学气相沉积工艺。采用流体化学气相沉积工艺形成的隔离结构膜，能够充分填充鳍部201之间的空隙，所形成的隔离结构202的隔离性能较好。
去除部分隔离结构膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
请参考图4，形成横跨第二区Ⅱ鳍部201的栅极结构203；在所述隔离结构202的表面、以及栅极结构203的侧壁形成侧墙膜204。
需要说明的是，图4与图3的剖面方向一致。
所述栅极结构203覆盖第二区Ⅱ鳍部201，所述鳍部201的材料能够提高沟道区内载流子的迁移率，因此，有利于提高半导体器件的性能。
所述侧墙膜204的材料包括：氮化硅。所述侧墙膜204的形成工艺包括：原子层沉积工艺或者化学气相沉积工艺。
所述侧墙膜204用于后续形成侧墙。
请参考图5和图6，图6是图5沿C-C1线的剖面示意图，图5是图6沿D-D1线的剖面示意图，去除栅极结构203、隔离结构202以及第一区Ⅰ鳍部201顶部的侧墙膜204，在所述栅极结构203和鳍部201的侧壁形成侧墙205；去除所述侧墙205和栅极结构203两侧的第一区Ⅰ鳍部201，直至暴露出基底200的顶部表面，在所述鳍部201内形成第一开口206。
去除栅极结构203、隔离结构202以及鳍部201顶部的侧墙膜204的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一开口206的形成工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一开口206底部暴露出基底200的顶部表面，使得后续在第一开口206内形成的导热层直接与基底200接触，有利于导热层将半导体器件工作产生的热量传输至基底200，再经基底200传输至大气中，有利于降低自加热效应。
所述第一开口206沿鳍部201延伸方向上的尺寸为：8纳米～20纳米，选择所述第一开口206沿鳍部201延伸方向上尺寸的意义在于：若所述第一开口206沿鳍部201延伸方向上的尺寸小于8微米，而所述鳍部201的宽度又较小，则后续位于第一开口206的导热层与基底200的接触面积较小，使得导热层将器件工作产生的热量传输至基底200的能力较弱；若所述第一开口206沿鳍部201延伸方向上的尺寸大于20微米，使得部分第二区Ⅱ鳍部201也被去除，则后续导热层将位于栅极结构203底部，然而，所述导热层的材料使得沟道区载流子的迁移率较低，不利于提高器件的性能。
所述第一开口206的深度为：800埃～3000埃。
由于所述隔离结构202还覆盖鳍部201的部分侧壁，因此，形成第一开口206之后，所述第一开口206还暴露出隔离结构202。
请参考图7，去除所述第一开口206侧壁部分的隔离结构202，在所述隔离结构202内形成第二开口207，所述第二开口207与第一开口206相通。
需要说明的是，图7与图6的剖面方向一致。
在本实施例中，形成第一开口206之后，去除第一开口206侧壁的部分隔离结构202，形成所述第二开口207。所述第一开口206和第二开口207均用于后续容纳导热层。
在其他实施例中，不形成所述第二开口，仅形成第一开口，仅所述第一开口用于后续容纳导热层。
去除第一开口206侧壁部分的隔离结构202的工艺包括：湿法刻蚀工艺。
去除第一开口206侧壁部分的隔离结构202，使得沿垂直于鳍部201延伸方向上，所述第二开口207和第一开口206的尺寸之和大于第一开口206的尺寸，则后续位于第二开口207和第一开口206内的导热层与基底200的接触面积更大，则更加有利于导热层将晶体管在工作过程中产生的热量传输至基底200，因此，有利于进一步降低自加热效应。
所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和为：12纳米～30纳米，选择所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和的意义在于：若所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和小于12纳米，使得后续位于第二开口207和第一开口206内的导热层与基底200的接触面积仍较小，则导热层将晶体管工作产生的热量传输至基底200的能力较弱，晶体管的自加热效应仍较严重；若所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和大于30纳米，使得第一区Ⅰ侧墙205底部的隔离结构202被去除的过多，则第一区Ⅰ侧墙205易发生倾倒，则后续在导热层表面形成外延层时，所述外延层的形貌不受限制，使得相邻的外延层易发生接触，不利于提高半导体器件的性能。
所述第二开口207和第一开口206用于后续容纳导热层。
在其他实施例中，不形成第二开口，仅形成第一开口。
请参考图8，在所述第二开口207内形成导热材料膜208，所述导热材料膜208材料具有第二导热系数，所述第二导热系数大于第一导热系数。
在本实施例中，所述导热材料膜208的材料为硅，所述导热材料膜208的形成工艺包括：外延生长工艺。在其他实施例中，所述导热材料膜的材料为碳化硅。
在本实施例中，所述导热材料膜208还覆盖侧墙205的部分侧壁。在外延生长工艺过程中，所述侧墙205用于限制导热材料膜208的形貌。
所述导热材料膜208用于后续形成导热层，因此，所述导热层的第二导热系数大于鳍部201的第一导热系数，则导热层将晶体管工作产生的热量传输至基底200的能力较强，有利于降低自加热效应。
并且，所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和较大，则位于第二开口207和第一开口206内的导热材料膜208与基底200的接触面积较大，所述导热材料膜208用于形成导热层，则导热层底部与基底200的接触面积较大，因此，有利于进一步将晶体管产生的热量传输至基底200，所述基底200再将热量传输外界环境，即：有利于降低自加热效应。
所述导热材料膜208的厚度为：500埃～2000埃。
请参考图9，去除部分导热材料膜208，形成导热层209。
去除部分导热材料膜208的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除部分导热材料膜208，使得后续在导热层209表面形成的源漏掺杂区的体积较大，则源漏掺杂区对沟道区载流子产生的应力较大，有利于提高载流子的迁移率。
所述导热层209是由导热材料膜208形成的，因此，所述导热层209的导热系数大于鳍部201的导热系数，则所述导热层209传输晶体管工作产生的热量的能力较强，因此，有利于降低晶体管的自加热效应，提高器件的性能。
并且，所述第二开口207和第一开口206沿垂直于鳍部201延伸方向上的尺寸之和较大，则位于第一开口206和第二开口207内的所述导热层209与基底200的接触面积较大，则导热层209将器件工作产生的热量传输至基底200的能力较强，有利于进一步降低器件的自加热效应，提高器件的性能。
所述导热层209的厚度为：500埃～2000埃，选择所述导热层209的厚度的意义在于：若所述导热层209的厚度小于500埃，使得导热层209传输晶体管产生热量的能力不够，自加热效应仍较严重，不利于提高器件的性能；若所述导热层209的厚度大于2000埃，为了防止后续相邻掺杂层相接触，使得后续形成的掺杂层的体积过小，则源漏掺杂区对沟道载流子的应力较小，不利于提高载流子的迁移率。
在本实施例中，所述导热层209顶部低于第一区Ⅰ鳍部201侧壁的侧墙205顶部，则导热层209顶部的侧墙205能够限制后续掺杂层的形貌，使得掺杂层生长的不至于过大，因此，能够避免相邻的掺杂层相接触，有利于提高半导体器件的性能。
在其他实施例中，所述导热层209的顶部高于第一区Ⅰ鳍部201侧壁的侧墙205顶部。
请参考图10，在所述导热层209顶部形成掺杂层210。
所述掺杂层210的形成步骤包括：在所述导热层209顶部形成外延层(图中未标出)；在所述外延层内掺入源漏离子，形成所述掺杂层210。
在本实施例中，晶体管为PMOS晶体管，因此，所述外延层的材料包括硅锗，源漏离子为P型离子，如：硼离子或者BF2 +离子。
在其他实施例中，晶体管为NMOS晶体管，因此，所述外延层的材料包括碳化硅，源漏离子为N型离子，如：磷离子或者砷离子。
所述外延层的形成工艺包括：外延生长工艺。
在本实施例中，由于导热层209顶部低于第一区Ⅰ鳍部201侧壁的侧墙205，则在形成外延层的过程中，所述侧墙205能够限制外延层的形貌，防止相邻的外延层相接触，有利于提高半导体器件的性能。
相应的，本发明还提供一种半导体结构，请继续参考图10，包括：基底200，所述基底200表面具有鳍部201(见图5)，沿鳍部201的延伸方向上，所述鳍部201包括第二区Ⅱ和位于第二区Ⅱ两侧的第一区Ⅰ，横跨第二区Ⅱ鳍部的栅极结构203(见图5)，所述鳍部201材料具有第一导热系数；位于所述栅极结构203两侧第一区Ⅰ鳍部的第一开口206(见图6)，所述第一开口206底部暴露出基底200的表面；位于第一开口206内的导热层209，所述导热层209具有第二导热系数，所述第二导热系数大于第一导热系数；位于所述导热层顶部的掺杂层210。
所述第一开口206沿鳍部201的延伸方向上的尺寸为：8纳米～20纳米。
所述第一开口206的深度为：800埃～3000埃。
当晶体管为PMOS晶体管时，鳍部201的材料包括硅锗。
当晶体管为NMOS晶体管时，鳍部201的材料包括Ⅲ-Ⅴ族化合物。
所述导热层209的材料包括硅或者碳化硅；所述导热层的厚度为：500埃～2000埃。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有鳍部，沿鳍部的延伸方向上，所述鳍部包括第二区和位于第二区两侧的第一区，横跨第二区鳍部的栅极结构，所述鳍部的材料具有第一导热系数；所述基底表面还具有隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁；
去除所述栅极结构两侧的第一区鳍部，直至暴露出基底，在鳍部内形成第一开口；
在所述第一开口内形成导热层，所述导热层的材料具有第二导热系数，所述第二导热系数大于第一导热系数；
在所述导热层顶部形成掺杂层；
形成所述第一开口之后，形成导热层之前，所述形成方法还包括：去除第一开口侧壁的部分隔离结构，在所述隔离结构内形成第二开口，所述第二开口与第一开口连通；所述导热层还位于第二开口内。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口沿鳍部的延伸方向上的尺寸为：8纳米～20纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深度为：800埃～3000埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，当晶体管为PMOS晶体管时，鳍部的材料包括硅锗。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，当晶体管为NMOS晶体管时，鳍部的材料包括Ⅲ-Ⅴ族化合物。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导热层的材料包括硅或者碳化硅；所述导热层的厚度为：500埃～2000埃。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，沿垂直于鳍部的延伸方向上，第二开口和第一开口的尺寸之和为：12纳米～30纳米。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构和鳍部的侧壁还具有侧墙；所述导热层顶部低于第一区侧墙的顶部。
9.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有鳍部，沿鳍部的延伸方向上，所述鳍部包括第二区和位于第二区两侧的第一区，横跨第二区鳍部的栅极结构，所述鳍部材料具有第一导热系数；所述基底表面还具有隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁；
位于所述栅极结构两侧第一区鳍部内的第一开口，所述第一开口底部暴露出基底的表面；所述隔离结构内形成有第二开口；所述第二开口是通过去除第一开口侧壁的部分隔离结构形成的；所述第二开口与第一开口连通；
位于第一开口内的导热层，所述导热层的材料具有第二导热系数，所述第二导热系数大于第一导热系数；所述导热层还位于第二开口内；
位于所述导热层顶部的掺杂层。
10.如权利要求9所述的半导体结构，其特征在于，所述第一开口沿鳍部的延伸方向上的尺寸为：8纳米～20纳米。
11.如权利要求9所述的半导体结构，其特征在于，所述第一开口的深度为：800埃～3000埃。
12.如权利要求9所述的半导体结构，其特征在于，当晶体管为PMOS晶体管时，鳍部的材料包括硅锗。
13.如权利要求9所述的半导体结构，其特征在于，当晶体管为NMOS晶体管时，鳍部的材料包括Ⅲ-Ⅴ族化合物。
14.如权利要求9所述的半导体结构，其特征在于，所述导热层的材料包括硅或者碳化硅；所述导热层的厚度为：500埃～2000埃。
CN201810489880.1A 2018-05-21 2018-05-21 半导体结构及其形成方法 Active CN110517990B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810489880.1A CN110517990B (zh) 2018-05-21 2018-05-21 半导体结构及其形成方法
US16/290,464 US11031315B2 (en) 2018-05-21 2019-03-01 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810489880.1A CN110517990B (zh) 2018-05-21 2018-05-21 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110517990A CN110517990A (zh) 2019-11-29
CN110517990B true CN110517990B (zh) 2021-10-15

Family

ID=68534437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810489880.1A Active CN110517990B (zh) 2018-05-21 2018-05-21 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11031315B2 (zh)
CN (1) CN110517990B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237408A (zh) * 2010-05-06 2011-11-09 台湾积体电路制造股份有限公司 场效应晶体管与半导体元件的制造方法
CN102810476A (zh) * 2011-05-31 2012-12-05 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
CN104733529A (zh) * 2013-12-20 2015-06-24 台湾积体电路制造股份有限公司 半导体器件的鳍结构
CN106098555A (zh) * 2015-04-30 2016-11-09 台湾积体电路制造股份有限公司 Fet及形成fet的方法
CN106252231A (zh) * 2015-06-03 2016-12-21 台湾积体电路制造股份有限公司 包括鳍结构的半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006978B4 (de) * 2013-06-18 2021-12-16 Intel Corporation Integrierte thermoelektrische Kühlung
US11177317B2 (en) * 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
CN107369621B (zh) * 2016-05-13 2020-03-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9837408B1 (en) * 2016-09-28 2017-12-05 International Business Machines Corporation Forming strained and unstrained features on a substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237408A (zh) * 2010-05-06 2011-11-09 台湾积体电路制造股份有限公司 场效应晶体管与半导体元件的制造方法
CN102810476A (zh) * 2011-05-31 2012-12-05 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
CN104733529A (zh) * 2013-12-20 2015-06-24 台湾积体电路制造股份有限公司 半导体器件的鳍结构
CN106098555A (zh) * 2015-04-30 2016-11-09 台湾积体电路制造股份有限公司 Fet及形成fet的方法
CN106252231A (zh) * 2015-06-03 2016-12-21 台湾积体电路制造股份有限公司 包括鳍结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
US20190355646A1 (en) 2019-11-21
US11031315B2 (en) 2021-06-08
CN110517990A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
TWI622129B (zh) 半導體結構及其製造方法
KR20050094576A (ko) 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
JP2007258485A (ja) 半導体装置及びその製造方法
CN104103516A (zh) 浅沟槽隔离结构及其形成方法
CN104425591B (zh) 晶体管及其形成方法
CN107591436B (zh) 鳍式场效应管及其形成方法
US10686078B2 (en) Semiconductor structure and fabrication method thereof
JP2015050196A (ja) 半導体装置
CN106558493B (zh) 鳍式场效应管的形成方法
CN106856190B (zh) 半导体结构的形成方法
CN113903810A (zh) 半导体结构及其形成方法
CN104752213A (zh) 半导体结构的形成方法
CN110517990B (zh) 半导体结构及其形成方法
CN103258742A (zh) 晶体管的形成方法
CN112768407B (zh) 半导体结构及其形成方法
CN110098150B (zh) 半导体结构及其形成方法
CN111463202B (zh) 半导体器件及其形成方法
CN109148370B (zh) 半导体结构及其形成方法
CN106328691B (zh) 半导体结构的形成方法
Kim et al. 122 Mb high speed SRAM cell with 25 nm gate length multi-bridge-channel MOSFET (MBCFET) on bulk Si substrate
US20240145538A1 (en) Transistors with asymmetric source/drain regions
CN104465377A (zh) Pmos晶体管及其形成方法
US11955536B2 (en) Semiconductor transistor structure and fabrication method thereof
CN110581172B (zh) 半导体结构及其形成方法
CN109994384B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant