CN106856190B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106856190B
CN106856190B CN201510904219.9A CN201510904219A CN106856190B CN 106856190 B CN106856190 B CN 106856190B CN 201510904219 A CN201510904219 A CN 201510904219A CN 106856190 B CN106856190 B CN 106856190B
Authority
CN
China
Prior art keywords
fin
forming
side wall
punch
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510904219.9A
Other languages
English (en)
Other versions
CN106856190A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510904219.9A priority Critical patent/CN106856190B/zh
Publication of CN106856190A publication Critical patent/CN106856190A/zh
Application granted granted Critical
Publication of CN106856190B publication Critical patent/CN106856190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的形成方法，包括：形成基底，基底包括核心区和外围区，基底的核心区和外围区表面均包括鳍部以及位于鳍部之间的隔离结构，隔离结构的顶部表面低于鳍部的顶部表面；形成覆盖外围区鳍部侧壁的侧墙；向核心区和外围区的隔离结构内注入防穿通离子，防穿通离子扩散进入鳍部，在鳍部内形成防穿通层；进行退火工艺处理，以激活防穿通层。本发明通过在外围区鳍部侧壁形成侧墙，使外围区防穿通离子注入位置远离外围区鳍部，从而降低经扩散进入外围区鳍部底部的防扩散离子的浓度，降低外围区鳍部的防穿通层掺杂浓度，以提高所形成晶体管的性能，改善所形成半导体结构的性能和稳定性。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体基底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以改善半导体结构构成的半导体器件的可靠性和性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成基底，所述基底包括核心区和外围区，所述基底的核心区和外围区表面均包括鳍部以及位于鳍部之间的隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；
形成覆盖外围区鳍部侧壁的侧墙；
向所述核心区和外围区的隔离结构内注入防穿通离子，所述防穿通离子扩散进入鳍部，在鳍部内形成防穿通层；
进行退火工艺处理，以激活所述防穿通层。
可选的，形成覆盖外围区鳍部侧壁的侧墙的步骤中，所述侧墙的厚度在到范围内。
可选的，形成覆盖外围区鳍部侧壁的侧墙的步骤中，所述侧墙的材料包括氮化硅。
可选的，形成覆盖外围区鳍部侧壁的侧墙的步骤包括：形成覆盖所述鳍部表面以及所述隔离结构表面的侧墙材料层；去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层；去除位于核心区鳍部侧壁的侧墙，以形成覆盖外围区鳍部侧壁的侧墙。
可选的，形成覆盖所述鳍部表面以及所述隔离结构表面的侧墙材料层的步骤中，所述侧墙材料层的厚度在到范围内。
可选的，去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层的步骤包括：采用干法刻蚀方式去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层。
可选的，去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层的步骤之后，去除位于核心区鳍部侧壁的侧墙的步骤之前，所述形成方法还包括：形成填充外围区鳍部之间并覆盖外围区鳍部顶部和侧壁的掩膜层。
可选的，去除位于核心区鳍部侧壁的侧墙的步骤之后，向所述核心区和外围区的隔离结构内注入防穿通离子的步骤之前，所述形成方法还包括：去除所述掩膜层。
可选的，去除位于核心区鳍部侧壁的侧墙的步骤包括：采用湿法刻蚀的方式去除位于核心区鳍部侧壁的侧墙。
可选的，所述形成基底的步骤包括：提供半导体衬底；刻蚀所述半导体衬底以形成基底和位于基底表面的鳍部；在相邻鳍部之间形成隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面。
可选的，在相邻鳍部之间形成隔离结构的步骤包括：形成隔离材料层，所述隔离材料层填充于相邻鳍部之间，且所述隔离材料层的顶部表面高于所述鳍部的顶部表面；去除所述隔离材料层顶部的部分厚度，露出所述鳍部的部分侧壁，以形成隔离结构。
可选的，形成隔离材料层的步骤包括：采用流体化学气相沉积工艺形成所述隔离材料层。
可选的，形成基底的步骤中，所述隔离结构的材料包括氧化硅。
可选的，向所述核心区和外围区的隔离结构内注入防穿通离子的步骤包括：采用侧向扩散注入的方式向所述核心区和外围区的隔离结构内注入防穿通离子。
可选的，进行退火工艺处理的步骤包括：采用快速退火的方式进行退火工艺处理。
可选的，进行退火工艺处理的步骤包括：所述退火温度在950℃到1200℃范围内，退火时间为5秒到20秒范围内。
可选的，在激活所述防穿通层的步骤之后，所述形成方法还包括：去除外围区鳍部侧壁的侧墙。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在外围区鳍部侧壁形成侧墙之后，进行防穿通离子的注入。由于外围区鳍部侧壁形成有侧墙，因此在进行防穿通离子注入时，外围区防穿通离子注入位置与鳍部之间的距离大于在核心区防穿通离子注入位置与鳍部之间的距离，从而使扩散进入外围区鳍部底部的防扩散离子浓度低于扩散进入核心区鳍部底部的防穿通离子浓度，使所形成的外围区防穿通层内离子的掺杂浓度低于核心区防穿通层内离子的掺杂浓度，降低了由于防穿通层离子掺杂浓度过高而造成结漏电流过高现象出现的可能，提高了所形成晶体管的性能，改善了所形成半导体结构的性能和稳定性。
附图说明
图1至图9是本发明所提供半导体结构形成方法一实施例各个步骤的结 构示意图。
具体实施方式
由背景技术可知，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。
现结合现有技术半导体结构的形成过程分析其稳定性问题的原因：
经过研究发现，随着用于形成鳍式场效应晶体管的鳍部尺寸不断缩小，形成于鳍部内的源区和漏区底部容易发生底部穿通(punch through)现象，即所述源区和漏区的底部之间发生穿通，在所述源区和漏区的底部产生漏电流。为了克服所述底部穿通现象，一种方法是在鳍部内进行防穿通注入，在所述源区和漏区底部之间的区域内注入反型离子，以隔离源区和漏区底部。
但是在鳍部内进行防穿通注入，注入工艺的随机掺杂涨落(Random DopingFluctuation,RDF)会引起鳍式场效应晶体管沟道区域出现晶格失配的问题。而且由于注入的是反型离子，因此反型离子的向上扩散还会引起所形成鳍式场效应晶体管沟道区性能的变化。因此在进行防穿通注入时，需严格控制注入的能量和剂量等工艺参数。
现有技术中，外围的输入输出器件(I/O Device)具有更高的阈值电压、耐压能力更强、驱动能力更强，因此输入输出器件的尺寸往往大于核心器件(Core Device)。也就是说，核心器件的尺寸更小，短沟道效应更明显。所以核心器件防穿通注入的剂量更大。但是对于输入输出器件而言，核心器件所采用防穿通注入剂量过大。防穿通注入剂量的增大会使器件的结漏电流(junction leakage)随之增大。因此过大的防穿通注入剂量会使输入输出器件的结漏电流过大，从而影响所形成输入输出器件的性能，影响所形成半导体结构的性能和稳定性。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
形成基底，所述基底包括核心区和外围区，所述基底的核心区和外围区表面均包括鳍部以及位于鳍部之间的隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；形成覆盖外围区鳍部侧壁的侧墙；向所述核心区和外围区的隔离结构内注入防穿通离子，所述防穿通离子扩散进入鳍部，在鳍 部内形成防穿通层；进行退火工艺处理，以激活所述防穿通层。
本发明通过在外围区鳍部侧壁形成侧墙之后，进行防穿通离子的注入。由于外围区鳍部侧壁形成有侧墙，因此在进行防穿通离子注入时，外围区防穿通离子注入位置与鳍部之间的距离大于在核心区防穿通离子注入位置与鳍部之间的距离，从而使扩散进入外围区鳍部底部的防扩散离子浓度低于扩散进入核心区鳍部底部的防穿通离子浓度，使所形成的外围区防穿通层内离子的掺杂浓度低于核心区防穿通层内离子的掺杂浓度，降低了由于防穿通层离子掺杂浓度过高而造成结漏电流过高现象出现的可能，提高了所形成晶体管的性能，改善了所形成半导体结构的性能和稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图9，示出了本发明所提供半导体结构形成方法一实施例各个步骤的结构示意图。
参考图1至图3，形成基底100，所述基底100包括核心区100c和外围区100i，所述基底100的核心区100c和外围区100i表面均包括鳍部101以及位于鳍部101之间的隔离结构103，所述隔离结构103的顶部表面低于所述鳍部101的顶部表面。
所述核心区100c用于形成核心器件(Core Device)，位于核心区100c基底100表面的鳍部用于形成核心晶体管；所述外围区100i用于形成输入输出器件(I/O Device)，位于外围区100i基底100表面的鳍部101用于形成传输晶体管。由于输入输出器件(I/O Device)需要具有更高的阈值电压、更强的耐压能力和驱动能力，因此输入输出器件的尺寸往往大于核心器件(Core Device)的尺寸，也就是说，后续在核心区100c基底100表面的鳍部101内形成的核心晶体管的尺寸小于在外围区100i基底100表面的鳍部101内形成的传输晶体管。
形成所述基底100的步骤包括：提供半导体衬底；刻蚀所述半导体衬底以形成基底100和位于基底100表面的鳍部101；在相邻鳍部101之间形成隔离结构103，所述隔离结构103的顶部表面低于所述鳍部101的顶部表面。
具体的，参考图1，提供半导体衬底；刻蚀所述半导体衬底以形成基底100和位于基底100表面的鳍部101。
所述半导体衬底用于为后续工艺提供操作平台，以及刻蚀形成鳍部101。所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述半导体衬底为单晶硅衬底，因此所述基底100和所述鳍部101的材料均为单晶硅。
在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部101的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部101的高度。
刻蚀所述半导体衬底以形成基底100和位于基底100表面的鳍部101的步骤包括：在所述半导体衬底表面形成图形化的第一掩膜102；以所述图形化的第一掩膜102为掩膜，刻蚀所述半导体衬底，形成基底100以及位于基底100表面的鳍部101。
图形化的所述第一掩膜102用于定义所述鳍部101的位置和尺寸。形成图形化的第一掩膜102的步骤包括：在所述半导体衬底表面形成第一掩膜材料层；在所述第一掩膜材料层表面形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述第一掩膜材料层直至露出所述半导体衬底表面，形成所述第一掩膜102。具体的，所述第一掩膜102的材料为氮化硅。
需要说明的是，本实施例中，在形成图形化的所述第一掩膜102的步骤之前，所述形成方法还包括在所述半导体衬底表面形成缓冲层(图中未示出)，以减小所述第一掩膜102和所述半导体衬底之间的晶格失配。具体的，本实 施例中所述缓冲层的材料为氧化物。
所述第一图形化层可以为图形化的光刻胶层，采用涂布工艺和光刻工艺形成。此外为了缩小所述鳍部的特征尺寸，以及相邻鳍部之间的距离，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned TriplePatterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
刻蚀所述半导体衬底的工艺为各向异性的干法刻蚀工艺。因此所述形成的鳍部101的侧壁相对于所述基底100的表面垂直或倾斜，且当所述鳍部101的侧壁相对于所述基底100表面倾斜时，所述鳍部101的底部尺寸大于顶部尺寸。具体的，本实施例中，所述鳍部101的侧壁垂直于基底100。
需要说明的是，在形成鳍部101的过程中，被刻蚀的半导体衬底表面可能存在损伤或微小的凹凸不平，为了对所述半导体衬底表面的损伤或凹凸不平进行修复，以改善所形成半导体结构的性能，本实施例中，在形成鳍部101的步骤之后，所述形成方法还包括：在所述基底100以及鳍部101的表面形成修复氧化层(Liner oxide)(图中未示出)。所述修复氧化层还可以圆滑所述基底100以及鳍部101表面的尖角，并充当后续所形成的膜层与所述基底100以及鳍部101之间的缓冲层，以减小晶格失配。具体的，可以通过化学气相沉积或热氧化的方式形成所述修复氧化层。但是在本发明的其他实施例中，也可以不形成所述修复氧化层，通过对所述基底和鳍部进行退火处理以修复损伤，本发明对此不作限制。
本实施例中，在核心区100c和外围区100i的基底100表面分别形成2个相互平行的鳍部101。但是这种做法仅为一示例，本发明对所述基底100表面形成鳍部101的数量不做限制。
参考图2和图3，在相邻鳍部101之间形成隔离结构103，所述隔离结构103的顶部表面低于所述鳍部101的顶部表面。
具体的，形成所述隔离结构103的步骤包括：
参考图2，形成隔离材料层103a，所述隔离材料层103a填充于相邻鳍部 101之间，且所述隔离材料层103a的顶部表面高于所述鳍部101的顶部表面。
需要说明的是，本实施例中，所述鳍部101顶部表面还覆盖有第一掩膜102。因此所述隔离材料层103a的顶部表面还高于所述第一掩膜102的顶部表面。
为了提高半导体器件的密度，本实施例中相邻鳍部101之间尺寸较小，相应的相邻鳍部101之间沟槽深宽比较大。为了使所形成的隔离材料层103a能够充分填充相邻鳍部101之间，形成所述隔离材料层103的步骤包括：采用流体化学气相沉积工艺(FlowableChemical Vapor Deposition,FCVD)形成所述隔离材料层103。
具体的，采用流体化学气相沉积工艺形成所述隔离材料层103的步骤包括：在所述基底100和所述第一掩膜102表面形成前驱体，所述前驱体为流体状态，且所述前驱体的表面高于第一掩膜102的表面；之后再通过退火工艺使所述前驱体固化，以形成隔离材料层103a。
本实施例中，所述前驱体的材料为含硅的可流动材料，所述可流动材料能够为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。所述前驱体的形成工艺参数包括：工艺温度为60℃～70℃，本实施例中为65℃。因此，所述隔离材料层103a的材料包括氧化硅，所以由隔离材料层103a所形成隔离结构103的材料包括氧化硅。
由于所述前驱体为流体状态，因此所述前驱体能够充分填充于相邻鳍部101之间，因此所述前驱体固化所形成的隔离材料层103a也能够实现相邻鳍部101之间的充分填充。
需要说明的是，在形成隔离材料层103a的步骤之后，所述形成方法还包括对所述隔离材料层103a的顶部表面进行平坦化处理，为后续半导体工艺提高平整的操作表面。具体的，可以采用化学机械研磨的方式对所述隔离材料层103a的顶部表面进行平坦化处理。
之后，结合参考图3，去除所述隔离材料层103a顶部的部分厚度，露出所述鳍部101的部分侧壁，以形成隔离结构103。
所述隔离结构103用于实现相邻鳍部101之间的电隔离。所述隔离结构 103的顶部表面低于所述鳍部101的顶部表面，以露出所述鳍部101的侧壁，从而使后续所形成的栅极结构能够覆盖所述鳍部101的侧壁。
具体的，可以通过回刻工艺去除所述隔离材料层103a顶部的部分厚度，以形成所述隔离结构103。
参考图4至图7，形成覆盖外围区100i鳍部101侧壁的侧墙104。
侧墙104的作用是增大外围区100i鳍部101的厚度，从而增大后续进行防穿通注入时，外围区100i注入位置与外围区100i鳍部101之间的距离，从而减小经扩散进入外围区100i鳍部101防穿通离子的数量，以减小外围区100i防穿通层的掺杂浓度。具体的，本实施例中，所述侧墙104的材料包括氮化硅。
需要说明的是，如果所形成侧墙104的厚度太小，则后续进行防穿通注入时，外围区100i注入位置与外围区100i鳍部101之间的距离较小，难以减小经扩散进入外围区100i鳍部101的防穿通离子的数量，难以减小外围区100i防穿通层的掺杂浓度。具体的，本实施例中，所述侧墙104的厚度在到 范围内。
具体的，形成覆盖外围区100i鳍部101侧壁的侧墙104的步骤包括：
参考图4，形成覆盖所述鳍部101表面以及所述隔离结构103表面的侧墙材料层104a。
所述侧墙材料层104a用于形成侧墙。本实施例中，所述侧墙材料层的材料与所述侧墙的材料相同，具体可以为氮化硅。可以通过化学气相沉积、物理气相沉积或原子层沉积等方式在所述鳍部101表面以及所述隔离结构103表面形成。需要说明的是，本实施例中，所述鳍部101顶部表面还覆盖有第一掩膜102，以在半导体工艺过程中保护鳍部101。因此所述侧墙材料层104a还覆盖所述第一掩膜102的表面。
此外，如果所述侧墙材料层104a的厚度太小，则会使后续所形成的侧墙104的厚度较小，难以实现增大外围区100i注入位置与外围区100i鳍部101之间的距离，以减小经扩散进入外围区100i鳍部101防穿通离子的数量，减小外围区100i防穿通层的掺杂浓度的作用；如果所述侧墙材料层104a的厚度 过大，则会引起材料浪费和增加工艺难度的问题。具体的，本实施例中，所述侧墙材料层104a的厚度在到范围内。
参考图5，去除所述鳍部101顶部表面以及隔离结构103表面的侧墙材料层104a。
具体的，可以通过干法刻蚀的方式去除覆盖于所述第一掩膜102顶部表面和所述隔离结构103表面的侧墙材料层104a，保留覆盖于鳍部101侧壁的侧墙材料层104a，以形成侧墙104。
参考图6和图7，去除位于核心区100c鳍部101侧壁的侧墙104，以形成覆盖外围区100i鳍部101侧壁的侧墙104。
参考图6，本实施例中，在去除所述鳍部101顶部表面以及隔离结构103表面的侧墙材料层的步骤之后，去除位于核心区100c鳍部101侧壁的侧墙104的步骤之前，所述形成方法还包括：形成填充外围区100i鳍部101之间并覆盖外围区100i鳍部101顶部和侧壁的掩膜层105。
所述掩膜层105的作用是在去除所述核心区100c鳍部101侧壁侧墙104的过程中，保护外围区100i鳍部101侧壁的侧墙104。本实施例中，所述掩膜层105的材料为光刻胶，可以通过光刻胶涂覆和光刻工艺在所述外围区100i鳍部101之间填充所述掩膜层105。此外，所述掩膜层105还覆盖所述外围区100i鳍部101的侧壁以及顶部表面。
参考图7，在形成所述掩膜层105之后，可以采用湿法刻蚀的方式去除位于核心区100c鳍部101侧壁的侧墙104。具体的，本实施例中，所述侧墙104的材料为氮化硅，因此所述湿法刻蚀可以为磷酸湿法刻蚀。
参考图8，向所述核心区100c和外围区100i的隔离结构103内注入防穿通离子，所述防穿通离子扩散进入鳍部101，在鳍部101内形成防穿通层105。
需要说明的是，本实施例中，在去除位于核心区100c鳍部101侧壁的侧墙104的步骤之后，向所述核心区100c和外围区100i的隔离结构103内注入防穿通离子的步骤之前，所述形成方法还包括：去除所述掩膜层，以露出所述核心区100c和外围区100i的隔离结构103表面。
所述防穿通离子为P型离子或N型离子。具体的，向所述隔离结构103中注入的防穿通离子与所形成的晶体管的类型相反：当所形成的晶体管为NMOS晶体管时，所注入的防穿通离子为P型离子；当所形成的晶体管为PMOS晶体管时，所注入的防穿通离子为N型离子。所述防穿通离子与后续形成于鳍部101内的源区或漏区内的掺杂离子类型相反，从而能够抑制所述源区或漏区内的掺杂离子发生扩散，从而能够防止因源区或漏区底部的距离过近而发生底部穿通现象。
本实施例中，在所述核心区100c和所述外围区100i所形成的晶体管均为NMOS晶体管，因此，所注入的防穿通离子为P型离子。但是注入P型离子的做法仅为一示例，在本发明其他实施例中，当所形成的晶体管为PMOS晶体管时，所注入的防穿通离子也可以为N型离子。
向所述隔离结构103内注入的防穿通离子，经扩散进入核心区100c和外围区100i的鳍部101，在所述鳍部101底部形成防穿通层105，所述防穿通层105能够与后续在所述鳍部101内形成的源区和漏区构成PN结，因此抑制后续在鳍部101内形成的源区和漏区底部发生穿通。由于晶体内扩散离子的浓度与距离相关，距离越远，离子扩散的浓度越低。由于外围区100i鳍部101侧壁形成有侧墙104，因此与核心区101c相比，外围区100i防穿通离子注入的位置与鳍部101之间的距离大于核心区100c防穿通离子注入的位置与鳍部101之间的距离。因此扩散至外围区100i鳍部101底部的防穿通离子的浓度小于扩散至核心区100c鳍部101底部的防穿通离子的浓度。也就是说，虽然同时进行防穿通离子注入，但是由于距离不同，而使形成于外围区100i鳍部101底部的防穿通层105的掺杂浓度小于形成于核心区100c鳍部101底部的防穿通层105的掺杂浓度，从而可以降低由于防穿通离子注入剂量过大而造成的器件结漏电流增大现象出现的可能，提高所形成晶体管的性能，改善所形成半导体结构的性能。
本实施例中，可以采用侧向扩散注入(Lateral Straggle Implant)的方式向所述核心区100c和外围区100i的隔离结构103内注入防穿通离子形成防穿通层105。具体的，所述侧向扩散注入向所述隔离结构103内注入防穿通离子的工艺参数为：当所形成的晶体管为NMOS晶体管时，注入As离子，注入能 量在70KeV到110KeV，注入剂量在5.0E12atom/cm2到7.0E13atom/cm2范围内，注入角度在7°到10°范围内，所述注入角度为注入方向与所述基底100表面法线之间的夹角；当所形成的晶体管为PMOS晶体管时，注入B离子，注入能量在8KeV到30KeV，注入剂量在5.0E12atom/cm2到1.0E14atom/cm2范围内，注入角度在7°到10°范围内，所述注入角度为注入方向与所述基底100表面法线之间的夹角。
结合参考图9，进行退火工艺处理，以激活所述防穿通层105。
经所述退火工艺处理后，防穿通离子弛豫至晶格位，从而实现激活，使所形成的防穿通层105能够与后续在鳍部101内形成的源区和漏区构成PN结，从而实现防穿通功能。
所述退火工艺可以是炉管退火、快速退火或尖峰退火。本实施例中，进行退火工艺处理的步骤包括：采用快速退火的方式进行退火工艺处理。具体的，所述退火温度在950℃到1200℃范围内，退火时间在5秒到20秒范围内。
需要说明的是，在通过退火处理以激活所述防穿通层105的步骤之后，所述形成方法还包括：去除所述外围区100i鳍部101侧壁的侧墙，以露出所述外围区100i鳍部101的侧壁，从而使后续所形成的栅极能够覆盖所述鳍部101的侧壁。
综上，本发明通过在外围区鳍部侧壁形成侧墙之后，进行防穿通离子的注入。由于外围区鳍部侧壁形成有侧墙，因此在进行防穿通离子注入时，外围区防穿通离子注入位置与鳍部之间的距离大于在核心区防穿通离子注入位置与鳍部之间的距离，从而使扩散进入外围区鳍部底部的防扩散离子浓度低于扩散进入核心区鳍部底部的防穿通离子浓度，使所形成的外围区防穿通层内离子的掺杂浓度低于核心区防穿通层内离子的掺杂浓度，降低了由于防穿通层离子掺杂浓度过高而造成结漏电流过高现象出现的可能，提高了所形成晶体管的性能，改善了所形成半导体结构的性能和稳定性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，所述基底包括核心区和外围区，所述基底的核心区和外围区表面均包括鳍部以及位于鳍部之间的隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；
形成侧墙，所述侧墙覆盖位于外围区鳍部的侧壁且暴露出位于核心区鳍部的侧壁；
形成所述侧墙之后，向所述核心区和外围区的隔离结构内注入防穿通离子，所述防穿通离子扩散进入鳍部，在鳍部内形成防穿通层；
进行退火工艺处理，以激活所述防穿通层。
2.如权利要求1所述的形成方法，其特征在于，形成覆盖外围区鳍部侧壁的侧墙的步骤中，所述侧墙的厚度在到范围内。
3.如权利要求1所述的形成方法，其特征在于，形成覆盖外围区鳍部侧壁的侧墙的步骤中，所述侧墙的材料包括氮化硅。
4.如权利要求1所述的形成方法，其特征在于，形成覆盖外围区鳍部侧壁的侧墙的步骤包括：
形成覆盖所述鳍部表面以及所述隔离结构表面的侧墙材料层；
去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层；
去除位于核心区鳍部侧壁的侧墙，以形成覆盖外围区鳍部侧壁的侧墙。
5.如权利要求4所述的形成方法，其特征在于，形成覆盖所述鳍部表面以及所述隔离结构表面的侧墙材料层的步骤中，所述侧墙材料层的厚度在到范围内。
6.如权利要求4所述的形成方法，其特征在于，去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层的步骤包括：采用干法刻蚀方式去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层。
7.如权利要求4所述的形成方法，其特征在于，去除所述鳍部顶部表面以及隔离结构表面的侧墙材料层的步骤之后，去除位于核心区鳍部侧壁的侧墙的步骤之前，所述形成方法还包括：形成填充外围区鳍部之间并覆盖外围区鳍部顶部和侧壁的掩膜层。
8.如权利要求7所述的形成方法，其特征在于，去除位于核心区鳍部侧壁的侧墙的步骤之后，向所述核心区和外围区的隔离结构内注入防穿通离子的步骤之前，所述形成方法还包括：去除所述掩膜层。
9.如权利要求4所述的形成方法，其特征在于，去除位于核心区鳍部侧壁的侧墙的步骤包括：采用湿法刻蚀的方式去除位于核心区鳍部侧壁的侧墙。
10.如权利要求1所述的形成方法，其特征在于，所述形成基底的步骤包括：
提供半导体衬底；
刻蚀所述半导体衬底以形成基底和位于基底表面的鳍部；
在相邻鳍部之间形成隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面。
11.如权利要求10所述的形成方法，其特征在于，在相邻鳍部之间形成隔离结构的步骤包括：
形成隔离材料层，所述隔离材料层填充于相邻鳍部之间，且所述隔离材料层的顶部表面高于所述鳍部的顶部表面；
去除所述隔离材料层顶部的部分厚度，露出所述鳍部的部分侧壁，以形成隔离结构。
12.如权利要求11所述的形成方法，其特征在于，形成隔离材料层的步骤包括：采用流体化学气相沉积工艺形成所述隔离材料层。
13.如权利要求1所述的形成方法，其特征在于，形成基底的步骤中，所述隔离结构的材料包括氧化硅。
14.如权利要求1所述的形成方法，其特征在于，向所述核心区和外围区的隔离结构内注入防穿通离子的步骤包括：采用侧向扩散注入的方式向所述核心区和外围区的隔离结构内注入防穿通离子。
15.如权利要求1所述的形成方法，其特征在于，进行退火工艺处理的步骤包括：采用快速退火的方式进行退火工艺处理。
16.如权利要求1所述的形成方法，其特征在于，进行退火工艺处理的步骤包括：所述退火温度在950℃到1200℃范围内，退火时间为5秒到20秒范围内。
17.如权利要求1所述的形成方法，其特征在于，在激活所述防穿通层的步骤之后，所述形成方法还包括：去除外围区鳍部侧壁的侧墙。
CN201510904219.9A 2015-12-09 2015-12-09 半导体结构的形成方法 Active CN106856190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510904219.9A CN106856190B (zh) 2015-12-09 2015-12-09 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510904219.9A CN106856190B (zh) 2015-12-09 2015-12-09 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106856190A CN106856190A (zh) 2017-06-16
CN106856190B true CN106856190B (zh) 2019-12-31

Family

ID=59132066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510904219.9A Active CN106856190B (zh) 2015-12-09 2015-12-09 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106856190B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276692B1 (en) * 2017-11-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin diode structure and methods thereof
CN112086346B (zh) * 2019-06-13 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113571418B (zh) * 2021-05-31 2024-03-08 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928333A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法
US9087860B1 (en) * 2014-04-29 2015-07-21 Globalfoundries Inc. Fabricating fin-type field effect transistor with punch-through stop region
CN104979198A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
JP2014033007A (ja) * 2012-08-01 2014-02-20 Toshiba Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928333A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法
CN104979198A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9087860B1 (en) * 2014-04-29 2015-07-21 Globalfoundries Inc. Fabricating fin-type field effect transistor with punch-through stop region

Also Published As

Publication number Publication date
CN106856190A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
KR101822267B1 (ko) Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성
US11114551B2 (en) Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions
US9023715B2 (en) Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
CN107887264B (zh) 在半导体条中形成掺杂区
US8691640B1 (en) Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material
US10224248B2 (en) Semiconductor structure and fabricating method thereof
CN107785313B (zh) 半导体结构及其形成方法
US8133790B2 (en) Semiconductor device and method for fabricating the same
CN107919324B (zh) 半导体器件的形成方法
CN107591447B (zh) 晶体管的形成方法
CN106856190B (zh) 半导体结构的形成方法
CN107591436B (zh) 鳍式场效应管及其形成方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN108630542B (zh) 半导体结构及其形成方法
CN109087861B (zh) 半导体器件及其形成方法
US11658239B2 (en) Semiconductor device and fabrication method thereof
CN107785425B (zh) 半导体器件及其形成方法
CN110875371B (zh) 半导体器件及其形成方法
CN109285778B (zh) 半导体器件及其形成方法
CN103794501B (zh) 晶体管及其形成方法
CN111863725B (zh) 半导体结构及其形成方法
CN107045982B (zh) 半导体结构的形成方法
CN107564817B (zh) 一种FinFET器件的制造方法
CN107293487B (zh) 鳍式场效应晶体管的形成方法
US10586713B2 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant