CN104752213A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN104752213A CN104752213A CN201310745719.3A CN201310745719A CN104752213A CN 104752213 A CN104752213 A CN 104752213A CN 201310745719 A CN201310745719 A CN 201310745719A CN 104752213 A CN104752213 A CN 104752213A
- Authority
- CN
- China
- Prior art keywords
- doped region
- substrate
- area
- formation method
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 150000002500 ions Chemical class 0.000 claims abstract description 94
- 230000006378 damage Effects 0.000 claims abstract description 63
- 238000002347 injection Methods 0.000 claims abstract description 52
- 239000007924 injection Substances 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims description 91
- 238000013532 laser treatment Methods 0.000 claims description 70
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 238000002513 implantation Methods 0.000 claims description 34
- 238000004093 laser heating Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 description 31
- 239000007943 implant Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000008439 repair process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有掺杂区；对所述掺杂区进行激光离子注入工艺，所述激光离子注入工艺包括：对所述掺杂区进行离子注入，使所述掺杂区内具有掺杂离子；对所述掺杂区进行激光处理，以加热所述掺杂区，消除离子注入损伤。所形成的半导体结构性能改善。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。半导体结构作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面半导体结构的栅极尺寸也越来越短，传统的平面半导体结构对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服半导体结构的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应管（Fin FET）。
请参考图1，图1是现有技术的鳍式场效应管的立体结构示意图，包括：半导体衬底10；位于所述半导体衬底10上凸出的鳍部14；位于所述半导体衬底10表面并覆盖部分鳍部14侧壁的隔离层11，所述隔离层11的表面低于所述鳍部14的顶部；横跨所述鳍部14的顶部和侧壁的栅极结构12，所述栅极结构12包括：栅介质层、位于所述栅介质层表面的栅电极、以及位于栅电极层和栅介质层两侧的侧墙；位于所述栅极结构12两侧鳍部14内的源区和漏区（未示出）。
对于上述鳍式场效应管，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分成为沟道区，有利于增大驱动电流，改善器件性能。
然而，现有技术的鳍式场效应管性能不稳定。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有掺杂区；对所述掺杂区进行激光离子注入工艺，所述激光离子注入工艺包括：对所述掺杂区进行离子注入，使所述掺杂区内具有掺杂离子；对所述掺杂区进行激光处理，以加热所述掺杂区，消除离子注入损伤。
可选的，所述离子注入步骤为单次或多次；所述激光处理步骤为单次或多次。
可选的，一次激光处理步骤持续的时间为5ns～50ms。
可选的，在一次离子注入步骤之前，进行一次激光处理步骤，所述激光处理步骤使掺杂区呈加热状态，所述掺杂区加热状态的温度大于200℃。
可选的，当一次激光处理步骤在一次离子注入步骤之前时，所述离子注入步骤在掺杂区结束加热状态之前进行。
可选的，在一次离子注入步骤的过程中，进行一次激光处理步骤。
可选的，在一次离子注入步骤之后，进行一次激光处理步骤。
可选的，当所述激光处理步骤为多次时，多次激光处理步骤的温度相同或不同。
可选的，所述激光处理步骤通过向所述掺杂区发射激光以加热所述掺杂区，激光加热的温度为500℃～1300℃，激光的有效停留时间是1纳秒到5毫秒。
可选的，经过激光处理步骤的掺杂区温度为200℃～1500℃。
可选的，所述离子注入步骤的参数包括：注入能量为200eV～200Kev，注入剂量为5E11atoms/cm2～5E15atoms/cm2。
可选的，所述衬底表面具有栅极结构，所述掺杂区位于栅极结构两侧的衬底内。
可选的，所述衬底包括基底、以及位于基底表面的鳍部；所述栅极结构横跨于所述鳍部，且所述栅极结构位于所述鳍部的侧壁和底部表面；所述掺杂区位于栅极结构两侧的鳍部内。
可选的，所述基底表面还具有介质层，所述介质层的表面低于鳍部的顶部表面，所述介质层覆盖部分鳍部的侧壁，所述栅极结构还位于所述介质层表面。
可选的，所述衬底包括第一区域和第二区域，所述第一区域和第二区域的衬底表面均具有栅极结构，所述第一区域和第二区域所形成的晶体管类型不同。
可选的，在对第一区域的掺杂区进行激光离子注入工艺之前，在第二区域的衬底和栅极结构表面形成第一掩膜层；以所述第一掩膜层为掩膜，对第一区域进行激光离子注入工艺；在对第一区域进行激光离子注入工艺之后，去除所述第一掩膜层。
可选的，在去除第一掩膜层之后，在第一区域的衬底和栅极结构表面形成第二掩膜层；以所述第二掩膜层为掩膜，对第二区域进行激光离子注入工艺；在对第二区域进行激光离子注入工艺之后，去除所述第二掩膜层。
可选的，还包括：在所述激光离子注入工艺之后，进行热退火工艺，以激活掺杂区的掺杂离子。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明的半导体结构的形成方法中，采用激光离子注入工艺对掺杂区进行处理，所述激光离子注入工艺包括对所述掺杂区进行离子注入的步骤，用于向所述掺杂区内注入掺杂离子；所述激光离子注入工艺还包括对所述掺杂区进行激光处理的步骤，使所述掺杂区被加热。所述激光处理工艺针对性强、定位精度高，能够仅对掺杂区进行加热，从而避免了形成于衬底其他区域的半导体结构受热损伤；而且，所述激光处理工艺能够与离子注入工艺同时进行，即在离子注入的同时，激光处理能够修复所述离子注入在掺杂区造成的损伤，从而避免了离子注入损伤在掺杂区不断积累的问题，能够防止掺杂区成为非晶态区域；此外，由于离子注入损伤难以积累，因此所述对所述掺杂区加热的温度无需过高，从而避免了对衬底表面的半导体结构造成高温损伤。由于所述掺杂区的离子损伤得以消除，且不会形成非晶态区域，以所述掺杂区作为晶体管的源区和漏区，尤其是鳍式场效应管的源区和漏区时，所形成的源区和漏区电阻率降低，使源区和漏区间的电流提高，从而改善了晶体管的性能，因此所形成的半导体结构的性能提高。
进一步，所述离子注入步骤能够为单次或多次，所述激光处理步骤能够为单次或多次，而且，能够在一次离子注入步骤之前，进行一次激光处理步骤；所述激光处理步骤使掺杂区呈加热状态，并且在掺杂区结束加热状态之前进行离子注入步骤。由于掺杂区处于加热状态，则在后续注入离子的过程中，所述处于加热状态的掺杂区能够不断消除离子注入造成的损伤，从而避免注入损伤不断累积而是掺杂区呈非晶态的问题。
进一步，所述离子注入步骤能够为单次或多次，所述激光处理步骤能够为单次或多次，而且，能够在一次离子注入步骤的过程中，进行一次激光处理步骤，所述激光处理能够在掺杂区发生离子注入损伤的同时进行修复，使得离子损伤得到更充分的修复，避免离子注入损伤不断累积而使掺杂区非晶化。
进一步，所述离子注入步骤能够为单次或多次，所述激光处理步骤能够为单次或多次，而且，能够在一次离子注入步骤之后，进行一次激光处理步骤，所述激光处理工艺能够消除离子注入对掺杂区造成的损伤；并且，当离子注入之前或过程中进行过激光处理步骤，而在离子注入步骤之后进行的此次激光处理步骤能够将剩余的离子损伤进一步消除，从而进一步保证了掺杂区的性能。
进一步，当所述激光处理步骤为多次时，多次激光处理步骤的温度相同或不同，即所述激光处理步骤的温度能够随着离子注入步骤的进行而改变，当离子注入的深度越深、离子注入的浓度越大、或离子注入的能量越高时，激光处理的温度越高，使所述激光处理步骤的针对性更强，避免了过渡的高温对衬底表面的半导体结构造成损害。
进一步，所述衬底表面具有栅极结构，所述掺杂区位于栅极结构两侧的衬底内，所述栅极结构用于形成晶体管，则所述掺杂区能够作为晶体管的源区和漏区；由于所述掺杂区经过激光离子注入工艺，使掺杂区内难以累积离子注入损伤，因此所述掺杂区不会转化成非晶态。以所述掺杂区形成的源区和漏区电阻率低，使所形成的晶体管性能改善。
进一步，所述衬底包括基底、以及位于基底表面的鳍部；所述栅极结构横跨于鳍部，且所述栅极结构位于所述鳍部的侧壁和底部表面；所述掺杂区位于栅极结构两侧的鳍部内。所述栅极结构用于形成鳍式场效应管，而鳍部内的掺杂区作为鳍式场效应管的源区和漏区。由于栅极结构覆盖的鳍部侧壁和底部均用于构成沟道区，因此作为源区和漏区的掺杂区深度较大，使得离子注入步骤的注入深度较大、注入能量较高、离子浓度较大；而在离子注入步骤之前、之后或过程中进行的激光处理步骤能够及时将离子注入步骤造成的损伤去除，避免离子注入损伤在掺杂区积累，解决了鳍部内的掺杂区成为非晶态区域的问题。因此，鳍部内的源区和漏区的电阻率降低，所形成的鳍式场效应管性能改善。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2是图1沿AA1方向的剖面结构示意图；
图3在图2所示结构的基础上进过热退火工艺后的剖面结构示意图；
图4至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术的鳍式场效应管性能不稳定。
经过研究发现，请继续参考图2，图2是图1沿AA1方向的剖面结构示意图，对于鳍式场效应管来说，需要采用离子注入工艺在栅极结构12（如图1所示）两侧的鳍部14内掺杂P型离子或N型离子，以形成源区和漏区15，而且，由所述栅极结构12覆盖的部分鳍部14顶部和侧壁需要成为沟道区，因此所述离子注入工艺需要对所述鳍部14的顶部和侧壁均进行掺杂，以使鳍部14的侧壁和底部均能够形成源区和漏区15。
然而，由于所述离子注入工艺需要对鳍部14的侧壁和顶部均进行掺杂，则所述鳍部14受到的离子注入能量较大，鳍部14内注入的离子浓度较高、分布较集中，容易使所述鳍部14受到离子注入的区域内受到晶格损伤，甚至成为非晶态（amorphous）区域。尤其是随着半导体器件和集成电路的尺寸缩小、集成度提高，所述鳍部14平行于半导体衬底10表面和栅极结构12侧壁的尺寸也相应缩小，导致源区和漏区15的尺寸缩小，则离子注入工艺更为集中，致使鳍部14受到的离子注入损伤更为严重，源区和漏区15完全成为非晶态区域。而且，请参考图3，图3在图2所示结构的基础上进过热退火工艺后的鳍部剖面结构示意图，由图3可知，即使在离子注入工艺之后进行热退火，也难以完全消除所述非晶态区域，而鳍部14内保留的部分非晶态区域16会导致源区和漏区15的电阻率提高，使所形成的鳍式场效应管性能下降。当然，对于形成于平面衬底内的源区和漏区也具有相同问题，即当形成源区和漏区的离子注入深度过深、能量过大或掺杂离子浓度过高时，也会造成源区和漏区转化为非晶态区域。
为了解决离子注入造成源区和漏区非晶化的问题，一种方法是在离子注入之后，采用温度较高的热退火工艺修复注入损伤。依旧以鳍式场效应管为例，当所述热退火的温度大于600℃时，能够使鳍部呈熔融态，从而使源区和漏区的晶格重排布，以消除离子注入造成的非晶态区域。然而，当鳍部的尺寸过小时，所述鳍部受到的离子注入损伤尤为严重，所形成的非晶态区域深度深和范围大，即使提高热退火温度也无法完全消除非晶态区域。而且，由于所述热退火的温度较高，容易造成对已形成于半导体衬底表面的半导体结构（例如图2中的栅极结构12）造成伤害，依旧会导致所形成的半导体器件性能下降。
此外，另一种方法是采用高温离子注入工艺形成源区和漏区，所述离子注入的温度为300℃～500℃，通过在高温下进行离子注入，能够修复离子注入过程中造成的损伤。然而，依旧以鳍式场效应管的鳍部为例，由于对鳍部注入离子时的能量较大、深度较深且离子浓度较高，因此所形成的非晶态区域较深且范围较大，而所述高温离子注入工艺不足以完全消除所述非晶态区域。即使在高温离子注入工艺开之后进行热退火，也无法完全消除所述非晶态区域。因此，所形成的半导体器件性能依旧无法得到保证。
为了解决上述问题，经过进一步研究，提出一种半导体结构的形成方法。其中，采用激光离子注入工艺对掺杂区进行处理。所述激光离子注入工艺包括对所述掺杂区进行离子注入的步骤，用于向所述掺杂区内注入掺杂离子；所述激光离子注入工艺还包括对所述掺杂区进行激光处理的步骤，使所述掺杂区被加热。所述激光处理工艺针对性强，能够仅对于掺杂区进行加热，从而避免了形成于衬底其他区域的半导体结构受热损伤；而且，所述激光处理工艺能够与离子注入工艺同时进行，即在离子注入的同时修复所述离子注入注入在掺杂区造成的损伤，从而避免了离子注入损伤在掺杂区不断积累的问题，能够防止掺杂区成为非晶态区域；此外，由于离子注入损伤难以积累，因此所述对所述掺杂区加热的温度无需过高，从而避免了对衬底表面的半导体结构造成高温损伤。由于所述掺杂区的离子损伤得以消除，且不会形成非晶态区域，以所述掺杂区作为晶体管的源区和漏区，尤其是鳍式场效应管的源区和漏区时，所形成的源区和漏区电阻率降低，使源区和漏区间的电流提高，从而改善了晶体管的性能，因此所形成的半导体结构的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图4和图5，图5是图4沿BB1方向的剖面结构示意图，提供衬底（未标示），所述衬底具有掺杂区203。
本实施例中，所述衬底包括基底200、以及位于基底200表面的鳍部201，所述鳍部201的侧壁和底部表面具有栅极结构202，所述栅极结构202两侧的鳍部201内具有掺杂区203。
所述衬底作为后续工作的工作平台。本实施例中，所述衬底具有第一区域210和第二区域220；所述第一区域210和第二区域220分别用于形成PMOS鳍式场效应管和NMOS鳍式场效应管；本实施例中，所述第一区域210用于形成PMOS鳍式场效应管，而第二区域220用于形成NMOS鳍式场效应管。
在另一实施例中，所述衬底为平面半导体基底，所述平面半导体基底表面具有栅极结构，所述栅极结构两侧的衬底内具有掺杂区。
在本实施例中，所述衬底为体衬底（Bulk Wafer），所述体衬底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底；通过刻蚀部分体衬底以形成鳍部201，而位于鳍部201底部剩余的体衬底形成基底200。所述体衬底的价格低廉，能够降低成本；而且，采用体衬底能够使所形成的鳍式场效应管与其他形成于体衬底的半导体器件集成，而且通过刻蚀所述体衬底形成鳍部201的工艺简单。本实施例中，所述衬底为硅衬底，即所述基底200和鳍部201的材料为单晶硅。
在另一实施例中，所述衬底包括基底、以及形成于所述半导体基底表面的半导体层。所述基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底（例如氮化镓衬底或砷化镓衬底等），由于所述基底的选择不受限制，因此能够选取适于工艺需求或易于集成的基底。其次，所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺，通过刻蚀所述半导体层能够形成鳍部，所形成的鳍部材料不受限制，能够满足特定的工艺需求。
所述鳍部201的形成工艺包括：在衬底表面形成图形化的掩膜层；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述衬底，在衬底内形成若干沟槽，所述相邻沟槽之间的衬底形成鳍部201，而所述沟槽底部的衬底形成基底200。
其中，所述掩膜层能够通过多重图形化工艺形成，采用所述多重图形化工艺能够在保证掩膜层尺寸精确度的情况下，缩小掩膜层的尺寸、以及相邻掩膜层之间的距离，有利于时所形成的鳍部201尺寸、以及相邻鳍部201之间的距离缩小，从而缩小鳍式场效应管的尺寸、提高芯片集成度。所述多重图形化掩膜工艺包括自对准双重图形化（Self-aligned Double Patterned，SaDP）工艺、自对准三重图形化（Self-aligned Triple Patterned）工艺、或自对准四重图形化（Self-aligned Double Double Patterned，SaDDP）工艺。所述双重曝光工艺包括LELE（Litho-Etch-Litho-Etch）工艺或LLE（Litho-Litho-Etch）工艺。所形成的鳍部201的高度为60nm～200nm，所述鳍部201的顶部宽度为10nm～50nm。
此外，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括主刻蚀气体HBr和Cl2的混合气体，缓冲气体O2，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。
本实施例中，所述基底200表面还具有介质层204，所述介质层204的表面低于鳍部201的顶部表面，所述介质层204覆盖部分鳍部201的侧壁，所述栅极结构202还位于所述介质层204表面。
所述介质层204用于隔离相邻的鳍部201，并且用于隔离栅极结构202与基底200。所述介质层204的材料为氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料；本实施例中，所述介质层204的材料为氧化硅。
所述介质层204的形成工艺包括：在掩膜层、鳍部201和基底200表面形成介质膜；对所述介质膜进行抛光工艺，直至暴露出所述掩膜层表面为止；在抛光工艺之后，回刻蚀所述介质膜以形成介质层204，使所述介质层204的表面低于鳍部201的顶部表面；在形成介质层204之后，去除掩膜层。
其中，介质膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺，本实施例中为高密度等离子体化学气相沉积工艺（HDP），所述高密度等离子体化学气相沉积工艺对较大深宽比的凹槽具有较高的填充质量；所述抛光工艺为化学机械抛光，在所述抛光工艺中，所述掩膜层能够保鳍部201的顶部表面免受损伤；所述回刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，本实施例中为各向同性干法刻蚀工艺，即所述各向同性干法刻蚀工艺在各方向上的刻蚀速率相同，能够减少刻蚀气体直接向鳍部201的侧壁进行轰击。
此外，当采用高密度等离子体化学气相沉积工艺（HDP）形成所述介质时，由于沉积过程中的等离子体的作用，会在所述介质膜内形成较多的缺陷，所以需要对所述介质膜进行热处理，以消除所述介质膜内的缺陷。所述热处理的温度为500℃～1500℃。
本实施例中，所述第一区域210和第二区域220的衬底表面均具有栅极结构202，而且，所述第一区域210和第二区域220所形成的晶体管类型不同；具体的，所形成的栅极结构202横跨于所述鳍部201，第一区域210的栅极结构202用于形成PMOS鳍式场效应管，第二区域220的栅极结构202用于形成NMOS鳍式场效应管。
所述栅极结构202包括：位于鳍部201侧壁和底部表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅电极层和栅介质层侧壁表面、以及鳍部的侧壁和底部表面的侧墙；所述栅介质层的材料为氧化硅，栅电极层的材料为多晶硅；在一实施例中，所形成的鳍式场效应管为高K金属栅结构，则所述栅极结构202为伪栅极结构，后续在形成所述栅极结构202两侧的鳍部201内形成源区和漏区之后，需要去除所述栅电极层和栅介质层，并在原栅介质层的位置形成高K栅介质层，在栅电极层的位置形成金属栅，即完成后栅（Gate Last）工艺。
请参考图6和图7，图7是图6沿BB1方向的剖面结构示意图，在第二区域220的衬底和栅极结构202表面形成第一掩膜层205；以所述第一掩膜层205为掩膜，对第一区域210内的掺杂区203进行第一次激光离子注入工艺。
在本实施例中，第一区域210和第二区域220所形成的鳍式场效应管的类型相反，因此，分别对第一区域210和第二区域220的掺杂区203进行第一次激光离子注入，以此在第一区域210的掺杂区203内形成P型源区和P型漏区，在第二区域220的掺杂区203内形成N型源区和N型漏区。
本实施例中，首先对第一区域210进行第一次激光离子注入工艺，因此在第二区域220的介质层204、鳍部201和栅极结构202表面形成第一掩膜层205，所述第一掩膜层205的材料为不透光材料，例如氮化硅、无定形碳、有机材料中的一种或多种组合，以避免第二区域220受到激光处理的影响。
对于本实施例所需形成的鳍式场效应管来说，由于所述鳍部201由栅极结构202覆盖的侧壁和顶部均需要形成沟道区，因此所述鳍部201的侧壁和顶部内均需要通过离子注入工艺形成源区和漏区，使所需形成的源区和漏区底部到鳍部201顶部的距离较大，即所述源区和漏区的区域范围较大；为了形成所述源区和漏区，使离子注入工艺对所述鳍部201的注入深度深、注入能量较大、且注入剂量较大，则容易对掺杂区203造成损伤，甚至当离子注入注入损伤累积到一定程度时，会使掺杂区203转化为非晶态区域；所述非晶态区域难以在后续的热退火激活源区和漏区的过程中再结晶，致使所形成的源区和漏区电阻率下降，造成所形成的鳍式场效应管的性能下降。
尤其是随着鳍式场效应管的尺寸不断缩小，所述鳍部201平行于基底200表面方向的尺寸也相应减小，使得离子注入工艺造成的损伤在掺杂区203内更为集中，使掺杂区203容易因离子损伤的积累而转化为非晶态。
在另一实施例中，对于形成对于平面半导体基底的晶体管也面临上述问题；所述平面半导体基底表面形成有栅极结构，当需要在栅极结构两侧的掺杂区内形成深度较深、区域范围较大、以及掺杂浓度较高的源区和漏区时，也容易造成上述问题，即离子注入的损伤会在掺杂区内不断积累直至成为非晶态区域，也会导致形成于平面半导体基底的晶体管性能不良。
因此，本实施例采用第一次激光离子注入工艺对第一区域210的掺杂区203注入P型离子；所述第一次激光离子注入工艺包括：对所述掺杂区203进行离子注入，使所述掺杂区203内具有掺杂离子；对所述掺杂区203进行激光处理，以加热所述掺杂203区，消除离子注入损伤。第一次激光离子注入工艺能够在注入离子的过程中，对掺杂区203受到的离子注入损伤进行修复，从而避免了离子注入损伤不断在掺杂区203积累的问题，避免了离子注入之后的掺杂区203成为非晶态，以此保证了所形成的半导体结构的性能。
其中，所述离子注入步骤为单次或多次；所述离子注入步骤的参数包括：注入能量为200eV～200Kev，注入剂量为5E11atoms/cm2～5E15atoms/cm2，本实施例中，所述离子注入步骤用于在第一区域210的鳍部202掺杂区203内掺杂P型离子；由于所述鳍部202的侧壁和顶部内均需要形成源区和漏区，因此流量离子注入步骤的注入能量大，注入剂量多，注入深度深，随着离子注入步骤的进行，鳍部202内受到的注入损伤不断增加，因此需要在离子注入步骤的同时，进行所述激光处理步骤，以此避免因注入损伤积累而造成掺杂区203非晶化的问题。
所述激光处理步骤通过向所述掺杂区203发射激光以加热所述掺杂区203，激光加热的温度为500℃～1300℃，激光的有效停留时间是1纳秒到5毫秒；所述激光处理步骤为单次或多次。
在所述激光处理步骤中，所发射的激光能够精确定位确，能够有针对性地对进行离子注入步骤的掺杂区203进行热处理，从而能够避免为进行离子注入步骤的衬底其他区域受到热损伤而使半导体器件的性能下降。而且，所述激光处理步骤能够精确地调节温度，从而能够针对掺杂区203所受到离子损伤的情况提高或降低温度，以此避免持续高温使第一区域210的半导体器件受到损伤。
具体的，当所述激光处理步骤为多次时，多次激光处理步骤的温度能够相同或不同；当离子注入的时间短、注入深度浅、注入能量小或注入剂量少时，能够采用温度较低的激光处理；当离子注入的时间常、注入深度深、注入能量大或注入剂量多时，能够采用温度较高的激光处理。而且，所述激光处理步骤能够在一次离子注入步骤之前、之后、进行过程中实施，从而针对该次离子注入步骤的实际情况，对掺杂区203受到的损伤进行修复。
具体的，所述激光处理步骤能够在一次离子注入步骤之前、之后、或进行过程进行；或者，所述激光处理步骤能够在一次离子注入步骤之前、之后和进行过程中均实施；或者，所述激光处理步骤还能够在一次离子注入步骤之前和之后实施、在一次离子注入步骤之前和进行过程中实施、或者在一次离子注入步骤进行过程中和之后实施。
在一实施例中，在一次离子注入步骤之前，进行一次激光处理步骤，所述激光处理步骤使掺杂区203呈加热状态，所述掺杂区203加热状态的温度大于200℃，而之后进行的离子注入步骤需要在掺杂区203结束加热状态之前进行；由于所述掺杂区203处于加热状态，则所述离子注入步骤对掺杂区203造成的损伤会在所述加热状态中被修复，以此避免了注入损伤的累积。
在一实施例中，在以此离子注入步骤的过程中，进行一次激光处理步骤，所述激光处理步骤能够在掺杂区203发生离子注入损伤的同时进行修复，能够及时抑制掺杂区203发生的注入损伤，而且对掺杂区203的修复效果较好。而且，由于在离子注入步骤中进行激光处理，注入损伤不会在掺杂区203累积，则所述激光处理的温度能够响应降低，减少对第一区域210的半导体器件造成热损伤。
在一实施例中，在一次离子注入步骤之后，进行一次激光处理步骤，所述激光处理步骤对该次离子注入造成的掺杂区203损伤进行修复；而且，当该次离子注入步骤之前、进行过程中已进行了激光处理步骤，则在该次离子注入步骤之后进行激光处理步骤，能够将前序未能完全消除的损伤完全消除，进一步保证了掺杂区203的晶格排列整齐有序，有利于降低掺杂区203所形成的源区和漏区的电阻率，以提高所形成的半导体结构的性能。
请参考图8和图9，图9是图8沿CC1方向的剖面结构示意图，在对第一区域210进行第一次激光离子注入工艺之后，对第二区域220进行第二次激光离子注入工艺。
在对第一区域210进行第一次激光离子注入工艺之后，即完成了对第一区域210的掺杂区203的离子掺杂的步骤。本实施例中，所述第一区域210用于形成P型鳍式场效应管，所述第二区域220用于形成N型鳍式场效应管，因此需要在第二区域220的掺杂区203内掺杂N型离子，以形成源区和漏区。
本实施例中，在第二区域220的掺杂区203内掺杂N型离子的工艺包括：去除所述第一掩膜层205；在去除第一掩膜层205之后，在第一区域210的介质层204、鳍部201和栅极结构202表面形成第二掩膜层206；以所述第二掩膜层206为掩膜，对所述第二区域220的掺杂区203进行第二次激光离子注入工艺。
其中，所述第二掩膜层206的材料为不透光材料，例如氮化硅、无定形碳、有机材料中的一种或多种组合，以避免第一区域210受到第二次激光离子注入工艺的影响。
在本实施例中，所述第二次激光离子注入工艺与第一次激光离子注入工艺相同，在此不做赘述。在对第二区域220的掺杂区203进行第二次激光注入工艺之后，去除所述第二掩膜层206；在去除第二掩膜层206之后，进行热退火工艺，以激活第一区域210和第二区域220的掺杂区203内的掺杂离子。所述热退火工艺为快速热退火、尖峰退火或浸入式退火，由于采用第一次激光注入工艺形成第一区域210的源区和漏区，采用第二次激光注入工艺形成第二区域220的源区和漏区，使得所形成的源区和漏区内的注入损伤被消除，因此无需为了修复园区和漏区的损伤而提高热退火温度，有利于防止所形成的半导体器件受到热损害，保证了半导体器件的性能稳定。
本实施例的形成方法中，采用激光离子注入工艺对掺杂区进行处理，所述激光离子注入工艺包括对所述掺杂区进行离子注入的步骤，用于向所述掺杂区内注入掺杂离子；所述激光离子注入工艺还包括对所述掺杂区进行激光处理的步骤，使所述掺杂区被加热。所述激光处理工艺针对性强、定位精度高，能够仅对掺杂区进行加热，从而避免了形成于衬底其他区域的半导体结构受热损伤；而且，所述激光处理工艺能够与离子注入工艺同时进行，即在离子注入的同时，激光处理能够修复所述离子注入在掺杂区造成的损伤，从而避免了离子注入损伤在掺杂区不断积累的问题，能够防止掺杂区成为非晶态区域；此外，由于离子注入损伤难以积累，因此所述对所述掺杂区加热的温度无需过高，从而避免了对衬底表面的半导体结构造成高温损伤。由于所述掺杂区的离子损伤得以消除，且不会形成非晶态区域，以所述掺杂区作为晶体管的源区和漏区，尤其是鳍式场效应管的源区和漏区时，所形成的源区和漏区电阻率降低，使源区和漏区间的电流提高，从而改善了晶体管的性能，因此所形成的半导体结构的性能提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有掺杂区；
对所述掺杂区进行激光离子注入工艺，所述激光离子注入工艺包括：
对所述掺杂区进行离子注入，使所述掺杂区内具有掺杂离子；
对所述掺杂区进行激光处理，以加热所述掺杂区，消除离子注入损伤。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述离子注入步骤为单次或多次；所述激光处理步骤为单次或多次。
3.如权利要求2所述半导体结构的形成方法，其特征在于，一次激光处理步骤持续的时间为5ns～50ms。
4.如权利要求2所述半导体结构的形成方法，其特征在于，在一次离子注入步骤之前，进行一次激光处理步骤，所述激光处理步骤使掺杂区呈加热状态，所述掺杂区加热状态的温度大于200℃。
5.如权利要求4所述半导体结构的形成方法，其特征在于，当一次激光处理步骤在一次离子注入步骤之前时，所述离子注入步骤在掺杂区结束加热状态之前进行。
6.如权利要求2所述半导体结构的形成方法，其特征在于，在一次离子注入步骤的过程中，进行一次激光处理步骤。
7.如权利要求2所述半导体结构的形成方法，其特征在于，在一次离子注入步骤之后，进行一次激光处理步骤。
8.如权利要求2所述半导体结构的形成方法，其特征在于，当所述激光处理步骤为多次时，多次激光处理步骤的温度相同或不同。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述激光处理步骤通过向所述掺杂区发射激光以加热所述掺杂区，激光加热的温度为500℃～1300℃，激光的有效停留时间是1纳秒到5毫秒。
10.如权利要求1所述半导体结构的形成方法，其特征在于，经过激光处理步骤的掺杂区温度为200℃～1500℃。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述离子注入步骤的参数包括：注入能量为200eV～200Kev，注入剂量为5E11atoms/cm2～5E15atoms/cm2。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底表面具有栅极结构，所述掺杂区位于栅极结构两侧的衬底内。
13.如权利要求12所述半导体结构的形成方法，其特征在于，所述衬底包括基底、以及位于基底表面的鳍部；所述栅极结构横跨于所述鳍部，且所述栅极结构位于所述鳍部的侧壁和底部表面；所述掺杂区位于栅极结构两侧的鳍部内。
14.如权利要求13所述半导体结构的形成方法，其特征在于，所述基底表面还具有介质层，所述介质层的表面低于鳍部的顶部表面，所述介质层覆盖部分鳍部的侧壁，所述栅极结构还位于所述介质层表面。
15.如权利要求12所述半导体结构的形成方法，其特征在于，所述衬底包括第一区域和第二区域，所述第一区域和第二区域的衬底表面均具有栅极结构，所述第一区域和第二区域所形成的晶体管类型不同。
16.如权利要求15所述半导体结构的形成方法，其特征在于，在对第一区域的掺杂区进行激光离子注入工艺之前，在第二区域的衬底和栅极结构表面形成第一掩膜层；以所述第一掩膜层为掩膜，对第一区域进行激光离子注入工艺；在对第一区域进行激光离子注入工艺之后，去除所述第一掩膜层。
17.如权利要求16所述半导体结构的形成方法，其特征在于，在去除第一掩膜层之后，在第一区域的衬底和栅极结构表面形成第二掩膜层；以所述第二掩膜层为掩膜，对第二区域进行激光离子注入工艺；在对第二区域进行激光离子注入工艺之后，去除所述第二掩膜层。
18.如权利要求1所述半导体结构的形成方法，其特征在于，还包括：在所述激光离子注入工艺之后，进行热退火工艺，以激活掺杂区的掺杂离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745719.3A CN104752213A (zh) | 2013-12-30 | 2013-12-30 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745719.3A CN104752213A (zh) | 2013-12-30 | 2013-12-30 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104752213A true CN104752213A (zh) | 2015-07-01 |
Family
ID=53591723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745719.3A Pending CN104752213A (zh) | 2013-12-30 | 2013-12-30 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752213A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623024A (zh) * | 2016-07-15 | 2018-01-23 | 南京励盛半导体科技有限公司 | 一种金属与宽带隙半导体接触的结构和制造方法 |
| CN107622941A (zh) * | 2016-07-15 | 2018-01-23 | 南京励盛半导体科技有限公司 | 一种宽禁带半导体的掺杂方法 |
| CN111987191A (zh) * | 2020-09-09 | 2020-11-24 | 苏州腾晖光伏技术有限公司 | 一种修复perc电池激光开膜损伤的方法 |
| CN113224131A (zh) * | 2021-04-27 | 2021-08-06 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206049A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | イオン打ち込み方法及びイオン打ち込み装置 |
| CN101026091A (zh) * | 2006-02-01 | 2007-08-29 | 三星电子株式会社 | 包括杂质掺杂区的半导体器件及其形成方法 |
| US20080044257A1 (en) * | 2006-08-15 | 2008-02-21 | Varian Semiconductor Equipment Associates, Inc. | Techniques for temperature-controlled ion implantation |
| CN102768973A (zh) * | 2012-07-20 | 2012-11-07 | 清华大学 | 一种用于离子注入的激光辅助装置及其使用方法 |
| US20130285129A1 (en) * | 2011-12-19 | 2013-10-31 | Jacob Jensen | Pulsed laser anneal process for transistors with partial melt of a raised source-drain |
| CN104681419A (zh) * | 2013-12-03 | 2015-06-03 | 国际商业机器公司 | 用于激光加热和离子注入的装置和方法 |
-
2013
- 2013-12-30 CN CN201310745719.3A patent/CN104752213A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206049A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | イオン打ち込み方法及びイオン打ち込み装置 |
| CN101026091A (zh) * | 2006-02-01 | 2007-08-29 | 三星电子株式会社 | 包括杂质掺杂区的半导体器件及其形成方法 |
| US20080044257A1 (en) * | 2006-08-15 | 2008-02-21 | Varian Semiconductor Equipment Associates, Inc. | Techniques for temperature-controlled ion implantation |
| US20130285129A1 (en) * | 2011-12-19 | 2013-10-31 | Jacob Jensen | Pulsed laser anneal process for transistors with partial melt of a raised source-drain |
| CN102768973A (zh) * | 2012-07-20 | 2012-11-07 | 清华大学 | 一种用于离子注入的激光辅助装置及其使用方法 |
| CN104681419A (zh) * | 2013-12-03 | 2015-06-03 | 国际商业机器公司 | 用于激光加热和离子注入的装置和方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623024A (zh) * | 2016-07-15 | 2018-01-23 | 南京励盛半导体科技有限公司 | 一种金属与宽带隙半导体接触的结构和制造方法 |
| CN107622941A (zh) * | 2016-07-15 | 2018-01-23 | 南京励盛半导体科技有限公司 | 一种宽禁带半导体的掺杂方法 |
| CN111987191A (zh) * | 2020-09-09 | 2020-11-24 | 苏州腾晖光伏技术有限公司 | 一种修复perc电池激光开膜损伤的方法 |
| CN113224131A (zh) * | 2021-04-27 | 2021-08-06 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN113224131B (zh) * | 2021-04-27 | 2024-02-06 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000671B (zh) | Mosfet及其制造方法 | |
| US7354839B2 (en) | Gate structure and a transistor having asymmetric spacer elements and methods of forming the same | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US11114551B2 (en) | Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions | |
| KR101811109B1 (ko) | 스크리닝층을 갖는 깊게 공핍된 mos 트랜지스터 및 그 방법 | |
| CN104701168B (zh) | 鳍式场效应晶体管的形成方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| CN104733314A (zh) | 半导体结构及其形成方法 | |
| CN103050525A (zh) | Mosfet及其制造方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| CN104425591A (zh) | 晶体管及其形成方法 | |
| CN104752213A (zh) | 半导体结构的形成方法 | |
| KR20080078349A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN103050526B (zh) | Mosfet及其制造方法 | |
| CN109087861B (zh) | 半导体器件及其形成方法 | |
| CN106558493B (zh) | 鳍式场效应管的形成方法 | |
| CN106328503B (zh) | 半导体结构的形成方法 | |
| CN107919325A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN106856190A (zh) | 半导体结构的形成方法 | |
| CN102842603B (zh) | Mosfet及其制造方法 | |
| WO2021227448A1 (zh) | 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法 | |
| CN104347508A (zh) | 半导体结构及其形成方法 | |
| CN110957361B (zh) | 半导体器件及其形成方法 | |
| CN101930924B (zh) | Mos晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |