CN106328503B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106328503B
CN106328503B CN201510372884.8A CN201510372884A CN106328503B CN 106328503 B CN106328503 B CN 106328503B CN 201510372884 A CN201510372884 A CN 201510372884A CN 106328503 B CN106328503 B CN 106328503B
Authority
CN
China
Prior art keywords
fin
layer
ion
semiconductor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510372884.8A
Other languages
English (en)
Other versions
CN106328503A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510372884.8A priority Critical patent/CN106328503B/zh
Publication of CN106328503A publication Critical patent/CN106328503A/zh
Application granted granted Critical
Publication of CN106328503B publication Critical patent/CN106328503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有鳍部,所述鳍部的顶部表面具有掩膜层;在所述衬底表面和掩膜层表面形成初始隔离层,所述初始隔离层的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面;在所述初始隔离层内掺杂阈值调节离子;进行退火工艺,使所述初始隔离层内的阈值调节离子向鳍部内扩散;在所述退火工艺之后,去除部分初始隔离层以形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面。所形成的半导体结构性能稳定、可靠性提高。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,平面晶体管的栅极尺寸也越来越短,传统的平面晶体管对沟道电流的控制能力变弱,产生短沟道效应,产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应晶体管(Fin FET),鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括:位于半导体衬底表面的鳍部和介质层,所述介质层覆盖部分所述鳍部的侧壁,且介质层表面低于鳍部顶部;位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构;位于所述栅极结构两侧的鳍部内的源区和漏区。
然而,随着半导体器件的尺寸缩小、器件密度的提高,鳍式场效应晶体管的性能也愈加不良。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,所形成的半导体结构性能稳定、可靠性提高。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有鳍部,所述鳍部的顶部表面具有掩膜层;在所述衬底表面、鳍部侧壁表面和掩膜层表面形成初始隔离层,所述初始隔离层的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面;在所述初始隔离层内掺杂阈值调节离子;进行退火工艺,使所述初始隔离层内的阈值调节离子向鳍部内扩散;在所述退火工艺之后,去除部分初始隔离层以形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面。
可选的,在所述初始隔离层内掺杂阈值调节离子的工艺为离子注入工艺。
可选的,所述离子注入工艺的参数包括:注入角度垂直于所述衬底表面,注入深度为20A~150A
可选的,所述阈值电压调节离子包括N型离子或P型离子;所述P型离子包括硼离子、铟离子中的一种或多种组合;所述N型离子包括砷离子、磷离子中的一种或多种组合。
可选的,所述初始隔离层的形成步骤包括:在所述衬底表面、鳍部的侧壁表面、以及掩膜层表面形成隔离膜;平坦化所述隔离膜;在平坦化所述隔离膜之后,刻蚀所述隔离膜,直至隔离膜的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面,以形成所述初始隔离层。
可选的,所述初始隔离层的材料为氧化硅;所述隔离膜的形成工艺为流体化学气相沉积工艺。
可选的,还包括:在形成隔离膜之前,在所述衬底表面、鳍部的侧壁表面、以及掩膜层表面形成衬垫层。
可选的,所述衬垫层的材料为氧化硅;所述衬垫层的形成工艺为原位蒸汽生成工艺。
可选的,还包括:在所述衬垫层表面形成停止层。
可选的,所述停止层的材料为氮化硅。
可选的,还包括:在所述停止层表面形成保护层。
可选的,所述保护层的材料为氧化硅。
可选的,还包括:在形成所述隔离层之后,去除高于所述隔离层表面的衬垫层,并暴露出鳍部的部分侧壁表面和顶部表面。
可选的,所述鳍部的形成步骤包括:提供基底;在所述基底的部分表面形成掩膜层,所述掩膜层覆盖需要形成鳍部的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽,所述沟槽底部的部分基底形成衬底,相邻沟槽之间的基底形成鳍部。
可选的,还包括:在形成所述隔离层之后,去除所述掩膜层。
可选的,还包括:在去除所述掩膜层之后,形成横跨所述鳍部的栅极结构,所述栅极结构位于所述鳍部的部分侧壁和部分顶部表面;在所述栅极结构两侧的鳍部内形成源区和漏区。
可选的,所述栅极结构包括栅极层;所述栅极层的材料为多晶硅。
可选的,所述栅极结构还包括:位于所述鳍部和栅极层之间的栅氧化层;所述栅氧化层的材料为氧化硅。
可选的,还包括:在所述隔离层表面、鳍部的侧壁和顶部表面形成介质层,所述介质层表面与所述栅极结构的顶部表面齐平;去除所述栅极层,在所述介质层内形成开口;在所述开口内形成填充满所述开口的金属栅。
可选的,所述退火工艺为快速热退火、尖峰退火或激光退火;所述快速热退火工艺的参数包括:退火气体为氮气、氢气、氩气或氦气,退火温度为950℃~1200℃,时间为5秒~20秒。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的形成方法中,形成表面高于或齐平于鳍部顶部表面、低于掩膜层顶部表面的初始隔离层,并且在所述初始隔离层内掺杂阈值调节离子;通过退火工艺驱动所述隔离层内的阈值调节离子向所述鳍部内扩散。所述阈值电压调节离子通过所述鳍部的侧壁扩散进入鳍部内;而且,所述初始隔离层的表面高于或齐平于所述鳍部的顶部表面,因此所述阈值调节离子扩散入所述鳍部内靠近顶部的区域内。而所述鳍部具有由顶部表面和侧壁表面构成的顶角,因此,所述阈值调节离子能够扩散于所述鳍部内靠近所述顶角的区域内。而所述鳍部由后续形成的栅极结构覆盖的部分区域用于形成沟道区,由此,所述阈值调节离子能够用于提高所述鳍部内靠近所述顶角的沟道区的阈值电压,防止靠近所述鳍部顶角的沟道区较沟道区的其它区域过早开启。因此,由所述半导体结构形成的鳍式场效应晶体管的阈值电压均匀稳定,所述鳍式场效应晶体管的沟道区开启均一,所述其市场响应晶体管的性能稳定、可靠性提高。
进一步,在所述初始隔离层内掺杂阈值调节离子的工艺为离子注入工艺;所述阈值电压调节离子包括N型离子或P型离子;所述P型离子包括硼离子或铟离子;所述N型离子包括砷离子或磷离子。在所述鳍部内沟道区中,掺杂有所述阈值调节离子的区域阈值电压被提高,而且,所述阈值调节离子掺杂入所述鳍部内靠近顶角的区域内,从而能够使开启靠近鳍部顶角的部分沟道区的阈值电压抬高。由此能够使开启沟道区的电压更均匀稳定,由所述半导体结构形成的鳍式场效应晶体管的性能更为稳定。
附图说明
图1和图2是本发明实施例的一种鳍式场效应晶体管的结构示意图;
图3至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,随着半导体器件的尺寸缩小、器件密度的提高,鳍式场效应晶体管的性能也愈加不良。
经过研究发现,与栅极结构相接触的部分鳍部能够形成沟道区,由于鳍部的顶部具有顶角,当所述鳍部顶部沿沟道区宽度方向的尺寸较小时,位于所述鳍部顶角处的沟道区更易开启,导致鳍式场效应晶体管的性能不稳定、可靠性较差。
图1和图2是本发明实施例的一种鳍式场效应晶体管的结构示意图,图2是图1沿AA’方向的剖面结构示意图。
请参考图1和图2,包括:半导体衬底100;位于半导体衬底100表面的鳍部101;位于半导体衬底100表面的介质层102,所述介质层102覆盖部分所述鳍部101的侧壁,且介质层102表面低于鳍部101顶部;位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103;位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。
所述鳍部101与栅极结构103相接触的区域用于形成鳍式场效应晶体管的沟道区由于所述鳍部101的顶部具有顶角,而所述顶角处容易积聚电荷,使得所述顶角处的电场强度较大,导致位于顶角处的沟道区更易开启,即所述顶角处的沟道区阈值电压低于沟道区的其它位置的阈值电压,使得所述鳍式场响应晶体管沟道区的不同位置阈值电压不均一,所述鳍式场效应晶体管沟道区的不同位置开启不一致。随着半导体器件的尺寸缩小,所述鳍部101顶部沿沟道区宽度方向的尺寸也相应缩小,所述沟道区不同位置阈值电压不均一的现象对鳍式场效应晶体管的性能影响更严重,而且,容易引起漏端引入的势垒降低(Drain Induced Barrier Lowering,简称DIBL)、和基底阈值摆幅(Sub-threshold Swing,简称SS)。
为了解决上述问题,本发明提供一种半导体结构的形成方法,包括:提供衬底,所述衬底表面具有鳍部,所述鳍部的顶部表面具有掩膜层;在所述衬底表面和掩膜层表面形成初始隔离层,所述初始隔离层的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面;在所述初始隔离层内掺杂阈值调节离子;进行退火工艺,使所述初始隔离层内的阈值调节离子向鳍部内扩散;在所述退火工艺之后,去除部分初始隔离层以形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面。
其中,形成表面高于或齐平于鳍部顶部表面、低于掩膜层顶部表面的初始隔离层,并且在所述初始隔离层内掺杂阈值调节离子;通过退火工艺驱动所述隔离层内的阈值调节离子向所述鳍部内扩散。所述阈值电压调节离子通过所述鳍部的侧壁扩散进入鳍部内;而且,所述初始隔离层的表面高于或齐平于所述鳍部的顶部表面,因此所述阈值调节离子扩散入所述鳍部内靠近顶部的区域内。而所述鳍部具有由顶部表面和侧壁表面构成的顶角,因此,所述阈值调节离子能够扩散于所述鳍部内靠近所述顶角的区域内。而所述鳍部由后续形成的栅极结构覆盖的部分区域用于形成沟道区,由此,所述阈值调节离子能够用于提高所述鳍部内靠近所述顶角的沟道区的阈值电压,防止靠近所述鳍部顶角的沟道区较沟道区的其它区域过早开启。因此,由所述半导体结构形成的鳍式场效应晶体管的阈值电压均匀稳定,所述鳍式场效应晶体管的沟道区开启均一,所述其市场响应晶体管的性能稳定、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图3,提供衬底200,所述衬底200表面具有鳍部201,所述鳍部201的顶部表面具有掩膜层202。
所述鳍部201和衬底200的形成步骤包括:提供基底;在所述基底的部分表面形成掩膜层202,所述掩膜层202覆盖需要形成鳍部201的对应区域;以所述掩膜层202为掩膜,刻蚀所述基底,在所述基底内形成沟槽,所述沟槽底部的部分基底形成衬底200,相邻沟槽之间的基底形成鳍部201。
在本实施例中,所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底,例如氮化镓衬底或砷化镓衬底等。本实施例中,所述基底的材料为单晶硅,所形成的衬底200和鳍部201材料为单晶硅。
在另一实施例中,所述基底包括衬底200以及形成于衬底200表面的半导体层,所述鳍部201通过刻蚀所述半导体层形成。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底,例如氮化镓衬底或砷化镓衬底等;所述衬底200的选择不受限制,能够选取适于工艺需求或易于集成的衬底材料。所述半导体层的形成工艺为选择性外延沉积工艺;所述半导体层的材料为硅、锗、碳化硅或硅锗,后续形成的鳍部201的材料不受限制,能够满足特定的工艺需求,且所述半导体层的厚度能够通过外延工艺进行控制,从而控制所形成的鳍部201的高度。
所述掩膜层202覆盖需要形成鳍部的对应区域,用于作为刻蚀形成鳍部201的掩膜。在本实施例中,所述掩膜层202还能够在后续于隔离层内掺杂阈值调节离子时,用于保护所述鳍部201的顶部表面。
本实施例中,所述掩膜层202包括氮化硅层,所述氮化硅层具有较高的硬度,足以保护所述鳍部201表面。所述掩膜层202还包括位于基底表面的氧化硅层,所述氮化硅层位于所述氧化硅层表面;所述氧化硅层用于增强所述氮化硅层和基底之间的结合强度。
所述掩膜层202的形成步骤包括:在所述基底表面形成掩膜材料膜;在所述掩膜材料膜表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述第三掩膜材料膜直至暴露出基底表面为止,形成掩膜层202。其中,所述掩膜材料膜包括氧化硅膜以及位于氧化硅膜表面的氮化硅膜;刻蚀所述掩膜材料膜的工艺为各向异性的干法刻蚀工艺。
为了缩小所后续形成的鳍部201尺寸、以及相邻鳍部201之间的距离,所述掩膜层202还能够采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括:自对准双重图形化(Self-aligned Double Patterned,SaDP)工艺、自对准三重图形化(Self-alignedTriple Patterned)工艺、或自对准四重图形化(Self-aligned Double DoublePatterned,SaDDP)工艺。
在一实施例中,所述掩膜层202的形成工艺为自对准双重图形化工艺,包括:在基底表面沉积牺牲膜;在所述牺牲膜表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜,刻蚀所述牺牲膜直至暴露出基底表面为止,形成牺牲层,并去除光刻胶层;在基底和牺牲层表面沉积掩膜材料膜;回刻蚀所述掩膜材料膜直至暴露出牺牲层和基底表面为止,在牺牲层两侧的基底表面形成掩膜层202;在所述回刻蚀工艺之后,去除所述牺牲层。
刻蚀所述基底的工艺为各向异性的干法刻蚀工艺;所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括SF6、CHCl3、SiCl4、Cl2、HBr、CF4、CHF3中的一种或多种,载气包括惰性气体,刻蚀气体的流量为50sccm~100sccm,载气的流量为100sccm~1000sccm,功率大于100W,偏置电压大于10V。
所形成的鳍部201的侧壁垂直于衬底200表面或相对于衬底200表面倾斜;当所述第一鳍部201和第二鳍部202的侧壁相对于衬底200表面倾斜时,所述第一鳍部210和第二鳍部202的顶部尺寸小于底部尺寸。
在本实施例中,相邻鳍部201之间的距离为50纳米~60纳米,所述鳍部201顶部投影于衬底200表面的图形为条形,所述条形的宽度为13纳米~20纳米。所述鳍部201的顶部表面与侧壁表面构成顶角,由于所述鳍部201的尺寸较小,则所述鳍部201的顶角处更易积聚电荷,所述鳍部201的顶角处的电场强度更大,则靠近所述鳍部201顶角处的沟道区阈值电压更低、更易开启。
之后,在所述衬底200表面和掩膜层202表面形成初始隔离层,所述初始隔离层的表面低于所述掩膜层202的顶部表面、且高于或齐平于所述鳍部201的顶部表面。
请参考图4,在所述衬底200表面、鳍部201的侧壁表面、以及掩膜层202表面形成隔离膜203;平坦化所述隔离膜203。
所述隔离膜203的材料为氧化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。所述隔离膜203的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
在本实施例中,所述隔离膜203的材料为氧化硅;所述隔离膜203的形成工艺为流体化学气相沉积(FCVD)工艺。所述流体化学气相沉积工艺包括:反应物包括氧气等离子体、硅源气体(例如SiH4)、载气(例如氮气、氢气或惰性气体);首先,在反应温度低于100摄氏度,压力为0.1托~10托,晶圆温度为0摄氏度~150摄氏度的状态下,在衬底200表面沉积形成流体氧化硅材料,所述流体的氧化硅材料能够优先进入相邻鳍部201之间,并使鳍部201之间的沟槽被填充满;之后,进行热退火,去除氧化硅材料中的氢氧键,以排出水分,形成固态的氧化硅;所述热退火的气体包括氮气、氩气或氦气,退火温度为300摄氏度~1000摄氏度。
平坦化所述隔离膜203的工艺为化学机械抛光工艺,在平坦化工艺之后,所述隔离膜203的表面平坦,后续对所述隔离膜203进行回刻蚀之后,所形成的初始隔离层或隔离层的表面也能够保持平坦。
在本实施例中,在形成所述隔离膜203之前,还包括在所述衬底200表面、鳍部201的侧壁表面、以及掩膜层202表面形成衬垫层(未示出)。所述衬垫层的材料为氧化硅;所述衬垫层的形成工艺为原位蒸汽生成工艺。所述衬垫层的密度高于所述隔离膜203的密度,能够用于放置后续掺杂于鳍部201内的离子向后形成的隔离层内扩散。
在本实施例中,还包括在所述衬垫层表面形成停止层204;所述停止层204的材料为氮化硅;所述停止层204的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述停止层204用于在后续平坦化所述隔离膜203、或者刻蚀所述隔离膜203时,用于定义停止位置,当暴露出所述停止层204时,即说明平坦化或刻蚀工艺进行至暴露出掩膜层202顶部表面的位置。
在一实施例中,还包括在所述停止层204表面形成保护层(未示出);所述保护层的材料为氧化硅;所述保护层的形成工艺为沉积工艺。所述保护层用于在后续刻蚀所述隔离膜203的过程中保护所述停止层,并且用于增强隔离膜203与停止层204之间的结合强度。
请参考图5,在平坦化所述隔离膜203(如图4所示)之后,刻蚀所述隔离膜203,直至隔离膜的表面低于所述掩膜层202的顶部表面、且高于或齐平于所述鳍部201的顶部表面,在所述衬底200表面、鳍部201侧壁表面和掩膜层202表面形成初始隔离层205。
由于所形成的初始隔离层205的表面高于或齐平于鳍部201的顶部表面、低于所述掩膜层202的顶部表面,所述初始隔离层205能够完全覆盖所述鳍部201靠近顶部的侧壁表面。后续在所述隔离层205内掺杂阈值调节离子之后,所述阈值调节离子能够自所述鳍部201靠近顶部的侧壁扩散进入所述鳍部201内,从而使所述阈值调节离子填充于所述鳍部201内靠近顶角处的区域,所述顶角由所述鳍部201的顶部表面和侧壁表面构成。所述鳍部201内靠近顶部和侧壁的区域用于形成鳍式场效应晶体管的沟道区,而填充于所述鳍部201内的阈值调节离子能够对靠近鳍部201顶角处的沟道区的阈值电压进行调整,从而有利于使所形成的鳍式场效应晶体管的性能更稳定。
所述初始隔离层205的表面低于所述掩膜层202的顶部表面,则后续掺杂阈值调节离子的注入深度较小,注入能量较小,能够避免后续掺杂阈值调节离子的工艺对鳍部201造成损伤。
刻蚀所述隔离膜203的工艺为干法刻蚀工艺或湿法刻蚀工艺;所述干法刻蚀工艺能够为各向异性的刻蚀工艺或各向同性的刻蚀工艺。在本实施例中,刻蚀所述隔离膜203的工艺为各向异性的干法刻蚀工艺,所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括主刻蚀气体和辅助刻蚀气体,主刻蚀气体包括碳氟气体,辅助刻蚀气体包括O2、H2、Ar、N2中的一种或多种,刻蚀气体总流量为10sccm至10000sccm,源功率为100瓦至5000瓦,偏置功率为0瓦至500瓦;所述碳氟气体包括CF4、C3F8、C4F8、CHF3中的一种或多种。
请参考图6,在所述初始隔离层205内掺杂阈值调节离子。
在所述初始隔离层205内掺杂阈值调节离子的工艺为离子注入工艺;所述离子注入工艺的参数包括:注入角度垂直于所述衬底200表面,注入深度为20A~150A。
所述离子注入工艺注入的阈值电压调节离子集中于靠近所述初始隔离层205表面的区域内,由于所述初始隔离层205的表面高于或齐平于所述鳍部201的顶部表面、低于所述隔离层205的顶部表面,所述初始隔离层205覆盖所述鳍部201靠近顶部的侧壁。后续驱动掺杂于所述初始隔离层205内的阈值调节离子自所述鳍部201靠近顶部的侧壁扩散入所述鳍部201内,能够使阈值电压调节离子填充于靠近鳍部201顶角处的区域内,以此调节靠近所述鳍部201顶角处的沟道区的阈值电压。
在本实施例中,所述阈值电压调节离子包括N型离子或P型离子;所述P型离子包括硼离子、铟离子中的一种或多种组合;所述N型离子包括砷离子、磷离子中的一种或多种组合。当所形成的鳍式场效应晶体管为NMOS晶体管时,所述阈值电压调节离子为P型离子,所述P型离子包括硼离子或铟离子,所述离子注入工艺的气体包括BF2;当所形成的鳍式场效应晶体管为PMOS晶体管时,所述阈值电压调节离子为N型离子,所述P型离子包括磷离子或砷离子。
所述阈值电压调节离子用于调高沟道区的阈值电压,使得掺杂所述阈值电压调节离子的沟道区难以被开启。在本实施例中,后续通过退火使阈值电压调节离子扩散入鳍部201内靠近顶角处的区域内,即能够使靠近鳍部201顶角处的沟道区内具有阈值电压调节离子,则靠近所述鳍部201顶角处的沟道区阈值电压被抬高,从而能够避免所述鳍部201发生尖端效应,防止靠近鳍部201顶角处的沟道区过早被开启。因此,能够使所形成的鳍式场效应晶体管的阈值电压更为稳定,沟道区的开启更均一。
由于所述离子注入工艺用于在所述初始隔离层205内掺杂阈值电压调节离子,且阈值电压调节离子集中于靠近所述初始隔离层205表面的区域内,因此,所述离子注入深度无需过大,而所注入的离子无需具有较高能量;由于注入离子的能量较小,所述离子注入工艺对于鳍部201的损伤较小。而且,由于所述鳍部201的顶部表面具有掩膜层202,在所述离子注入工艺过程中,所述掩膜层202能够保护所述鳍部201的顶部表面。而所述鳍部201的侧壁被所述初始隔离层205覆盖,因此,所述离子注入工艺不会损伤所述鳍部201的侧壁表面。
请参考图7,进行退火工艺,使所述初始隔离层205内的阈值调节离子向鳍部201内扩散。
所述退火工艺为快速热退火、尖峰退火或激光退火;所述快速热退火工艺的参数包括:退火气体为氮气、氢气、氩气或氦气,退火温度为950℃~1200℃,时间为5秒~20秒。
所述退火工艺用于驱动掺杂于初始隔离层205内的阈值电压调节离子向鳍部201内扩散。由于所述初始隔离层205覆盖所述鳍部201的侧壁,且所述阈值电压调节离子集中于靠近所述初始隔离层205表面的区域内,通过所述退火工艺的驱动,所述阈值电压调节离子能够自所述鳍部201靠近顶部的侧壁扩散入所述鳍部201内,并积聚于所述鳍部201内靠近顶角处的区域内,使得位于所述鳍部201内靠近顶角处的沟道区阈值电压提高。
因基于尖端效应的影响,所述鳍部201的顶角处容易积聚电荷,尤其是当所述鳍部201的尺寸较小时,所述尖端效应的影响更显著。积聚与鳍部201顶角处的电荷容易造成鳍部201顶角处的沟道区阈值电压偏低、易于开启。在本实施例中,扩散进入所述鳍部201内的阈值电压调节离子能够填充于所述鳍部201内靠近顶角的区域内,使得由所述阈值电压调节离子掺杂的部分沟道区阈值电压抬高,使得靠近鳍部201顶角处的沟道区难以开启。因此,所形成的鳍式场效应晶体管的阈值电压更为均一稳定,所形成的鳍式场效应晶体管性能改善、可靠性提高。
请参考图8,在所述退火工艺之后,去除部分初始隔离层205(如图7所示)以形成隔离层206,所述隔离层206的表面低于所述鳍部201的顶部表面。
所述隔离层206用于隔离相邻鳍部201内的有源区。去除部分初始隔离层205的工艺为干法刻蚀工艺或湿法刻蚀工艺;所述干法刻蚀工艺为各向异性的刻蚀工艺或各向同性的刻蚀工艺。
在本实施例中,去除部分初始隔离层205的工艺为各向异性的干法刻蚀工艺;所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括主刻蚀气体和辅助刻蚀气体,主刻蚀气体包括碳氟气体,辅助刻蚀气体包括O2、H2、Ar、N2中的一种或多种,刻蚀气体总流量为10sccm至10000sccm,源功率为100瓦至5000瓦,偏置功率为0瓦至500瓦;所述碳氟气体包括CF4、C3F8、C4F8、CHF3中的一种或多种。
在本实施例中,在形成所述隔离层206之后,还包括去除高于所述隔离层206表面的停止层204和衬垫层,并暴露出鳍部201的部分侧壁表面和顶部表面。在形成所述隔离层206之后,还包括去除所述掩膜层202(如图7所示)。去除所述停止层204、衬垫层和掩膜层202的刻蚀工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺。
请参考图9,在去除所述掩膜层202之后,形成横跨所述鳍部201的栅极结构207,所述栅极结构207位于所述鳍部201的部分侧壁和部分顶部表面;在所述栅极结构207两侧的鳍部201内形成源区和漏区。
所述栅极结构207包括栅极层;所述栅极层的材料为多晶硅。在本实施例中,所述栅极结构207为伪栅极结构,后续需要去除所述栅极层,并以高k栅介质层和金属栅替代。在另一实施例中,所述栅极结构直接用于形成晶体管。
在本实施例中,所述栅极结构207还包括位于所述鳍部201和栅极层之间的栅氧化层、以及位于栅氧化层和栅极层侧壁表面的侧墙。所述栅氧化层的材料为氧化硅;所述侧墙的材料为氧化硅、氮氧化硅、氮化硅中的一种或多种;后续去除所述栅极层之后,能够去除所述栅氧化层或保留所述栅氧化层。在另一实施例中,所述栅极结构207仅包括所述栅极层。
在其它实施例中,所述栅氧化层和栅极层之间还具有栅介质层,所述栅介质层的材料为高k介质材料(介电常数高于3.9);后续去除栅极层之后,暴露出所述栅介质层。
在形成源区和漏区之后,在所述隔离层206表面、鳍部201的侧壁和顶部表面形成介质层,所述介质层表面与所述栅极结构207的顶部表面齐平;去除所述栅极层,在所述介质层内形成开口;在所述开口内形成填充满所述开口的金属栅。所述金属栅的材料包括铜、钨、铝或银;此外,在形成所述金属栅之前,还能够在所述开口的内壁表面形成功函数层、阻挡层。
综上,本实施例中,形成表面高于或齐平于鳍部顶部表面、低于掩膜层顶部表面的初始隔离层,并且在所述初始隔离层内掺杂阈值调节离子;通过退火工艺驱动所述隔离层内的阈值调节离子向所述鳍部内扩散。所述阈值电压调节离子通过所述鳍部的侧壁扩散进入鳍部内;而且,所述隔离层的表面高于或齐平于所述鳍部的顶部表面,因此所述阈值调节离子扩散入所述鳍部内靠近顶部的区域内。而所述鳍部具有由顶部表面和侧壁表面构成的顶角,因此,所述阈值调节离子能够扩散于所述鳍部内靠近所述顶角的区域内。而所述鳍部由后续形成的栅极结构覆盖的部分区域用于形成沟道区,由此,所述阈值调节离子能够用于提高所述鳍部内靠近所述顶角的沟道区的阈值电压,防止靠近所述鳍部顶角的沟道区较沟道区的其它区域过早开启。因此,由所述半导体结构形成的鳍式场效应晶体管的阈值电压均匀稳定,所述鳍式场效应晶体管的沟道区开启均一,所述其市场响应晶体管的性能稳定、可靠性提高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有鳍部,所述鳍部的顶部表面具有掩膜层;
在所述衬底表面、鳍部侧壁表面和掩膜层表面形成初始隔离层,所述初始隔离层的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面;
在所述初始隔离层内掺杂阈值调节离子,在所述初始隔离层内掺杂阈值调节离子的工艺为离子注入工艺,且注入深度为20A~150A;
进行退火工艺,使所述初始隔离层内的阈值调节离子向鳍部内扩散;
在所述退火工艺之后,去除部分初始隔离层以形成隔离层,所述隔离层的表面低于所述鳍部的顶部表面。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述离子注入工艺的参数包括:注入角度垂直于所述衬底表面。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,所述阈值电压调节离子包括N型离子或P型离子;所述P型离子包括硼离子、铟离子中的一种或多种组合;所述N型离子包括砷离子、磷离子中的一种或多种组合。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,所述初始隔离层的形成步骤包括:在所述衬底表面、鳍部的侧壁表面、以及掩膜层表面形成隔离膜;平坦化所述隔离膜;在平坦化所述隔离膜之后,刻蚀所述隔离膜,直至隔离膜的表面低于所述掩膜层的顶部表面、且高于或齐平于所述鳍部的顶部表面,以形成所述初始隔离层。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述初始隔离层的材料为氧化硅;所述隔离膜的形成工艺为流体化学气相沉积工艺。
6.如权利要求4所述的半导体结构的形成方法,其特征在于,还包括:在形成隔离膜之前,在所述衬底表面、鳍部的侧壁表面、以及掩膜层表面形成衬垫层。
7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述衬垫层的材料为氧化硅;所述衬垫层的形成工艺为原位蒸汽生成工艺。
8.如权利要求6所述的半导体结构的形成方法,其特征在于,还包括:在所述衬垫层表面形成停止层。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述停止层的材料为氮化硅。
10.如权利要求8所述的半导体结构的形成方法,其特征在于,还包括:在所述停止层表面形成保护层。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述保护层的材料为氧化硅。
12.如权利要求8所述的半导体结构的形成方法,其特征在于,还包括:在形成所述隔离层之后,去除高于所述隔离层表面的衬垫层,并暴露出鳍部的部分侧壁表面和顶部表面。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述鳍部的形成步骤包括:提供基底;在所述基底的部分表面形成掩膜层,所述掩膜层覆盖需要形成鳍部的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽,所述沟槽底部的部分基底形成衬底,相邻沟槽之间的基底形成鳍部。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在形成所述隔离层之后,去除所述掩膜层。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,还包括:在去除所述掩膜层之后,形成横跨所述鳍部的栅极结构,所述栅极结构位于所述鳍部的部分侧壁和部分顶部表面;在所述栅极结构两侧的鳍部内形成源区和漏区。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述栅极结构包括栅极层;所述栅极层的材料为多晶硅。
17.如权利要求16所述的半导体结构的形成方法,其特征在于,所述栅极结构还包括:位于所述鳍部和栅极层之间的栅氧化层;所述栅氧化层的材料为氧化硅。
18.如权利要求15所述的半导体结构的形成方法,其特征在于,还包括:在所述隔离层表面、鳍部的侧壁和顶部表面形成介质层,所述介质层表面与所述栅极结构的顶部表面齐平;去除所述栅极层,在所述介质层内形成开口;在所述开口内形成填充满所述开口的金属栅。
19.如权利要求1所述的半导体结构的形成方法,其特征在于,所述退火工艺为快速热退火、尖峰退火或激光退火;所述快速热退火工艺的参数包括:退火气体为氮气、氢气、氩气或氦气,退火温度为950℃~1200℃,时间为5秒~20秒。
CN201510372884.8A 2015-06-30 2015-06-30 半导体结构的形成方法 Active CN106328503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510372884.8A CN106328503B (zh) 2015-06-30 2015-06-30 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510372884.8A CN106328503B (zh) 2015-06-30 2015-06-30 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106328503A CN106328503A (zh) 2017-01-11
CN106328503B true CN106328503B (zh) 2019-08-27

Family

ID=57722509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510372884.8A Active CN106328503B (zh) 2015-06-30 2015-06-30 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106328503B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148373A (zh) * 2017-06-16 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10978351B2 (en) 2017-11-17 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer between substrate and isolation structure
CN114005755A (zh) * 2020-07-28 2022-02-01 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956449A (zh) * 2011-08-24 2013-03-06 格罗方德半导体公司 通过角落植入调整鳍状晶体管的阈值电压

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
JP2012182354A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 半導体記憶装置
TW201349297A (zh) * 2012-05-17 2013-12-01 Rexchip Electronics Corp 半導體側壁的離子植入方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956449A (zh) * 2011-08-24 2013-03-06 格罗方德半导体公司 通过角落植入调整鳍状晶体管的阈值电压

Also Published As

Publication number Publication date
CN106328503A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US7332439B2 (en) Metal gate transistors with epitaxial source and drain regions
JP4945900B2 (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
CN107958873B (zh) 鳍式场效应管及其形成方法
KR20160040411A (ko) FinFET 및 FinFET을 형성하는 방법
CN105719969B (zh) 鳍式场效应管的形成方法
CN102931222A (zh) 半导体器件及其制造方法
US8835255B2 (en) Method of forming a semiconductor structure including a vertical nanowire
CN106486350B (zh) 半导体结构的形成方法
CN105655284B (zh) 沟槽隔离结构的形成方法
CN107785266B (zh) 半导体结构的制造方法
CN106449405B (zh) 半导体结构的形成方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN106328503B (zh) 半导体结构的形成方法
CN104701177B (zh) 晶体管的形成方法
CN106449404B (zh) 半导体结构及其形成方法
CN104752216B (zh) 晶体管的形成方法
CN105261566A (zh) 半导体结构的形成方法
CN106847698A (zh) 半导体器件以及改善半导体器件性能的方法
CN106571298B (zh) 半导体结构的形成方法
CN104752213A (zh) 半导体结构的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
US20220077297A1 (en) Semiconductor device and fabrication method thereof
CN106847697B (zh) 鳍式场效应晶体管的形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN104217957A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant