CN105655284B

CN105655284B - 沟槽隔离结构的形成方法

Info

Publication number: CN105655284B
Application number: CN201410640608.0A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-11-13
Filing date: 2014-11-13
Publication date: 2019-03-29
Anticipated expiration: 2034-11-13
Also published as: CN105655284A

Abstract

一种沟槽隔离结构的形成方法，包括：提供衬底，所述衬底表面具有掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫层；在形成所述衬垫层之后，对所述掩膜层的侧壁进行刻蚀，暴露出所述沟槽周围的部分衬底表面；在对所述掩膜层的侧壁进行刻蚀之后，以所述掩膜层和衬垫层为掩膜，在所暴露出的衬底表面掺杂改性离子，在所暴露出的衬底表面形成阻挡层，且所述阻挡层位于包围所述沟槽顶部的衬底表面；在形成阻挡层之后，在所述衬垫层表面形成填充满沟槽的隔离层。所形成的沟槽隔离结构的隔离效果良好。

Description

沟槽隔离结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种沟槽隔离结构的形成方法。

背景技术

半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制造技术中，隔离结构是一种重要技术，形成在半导体衬底上的元件采用隔离结构进行相互间的绝缘隔离。随着半导体制造技术的进步，浅沟槽隔离(Shallow Trench Isolation，简称STI)技术由于其隔离效果好、制造工艺简单，已经逐渐取代了传统半导体器件制造技术中，采用例如局部硅氧化工艺(LOCOS)等工艺所形成的常用的隔离结构。

浅沟槽隔离结构在目前的半导体器件制造中用于器件隔离。如图1所示，所述浅沟槽隔离结构包括：位于衬底100内的沟槽；位于沟槽侧壁和底部表面的衬垫氧化层101；以及位于衬垫氧化层101表面、且填充满沟槽的隔离层102。所述浅沟槽隔离结构的形成工艺包括：在衬底100表面形成掩膜层，所述掩膜层暴露出采用刻蚀工艺在衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫氧化层101；在所述衬底和衬垫氧化层101表面形成填充满所述沟槽的隔离膜；采用化学机械抛工艺抛光所述隔离膜，直至暴露出衬底100表面为止，形成隔离层102。

然而，现有的浅沟槽隔离结构的隔离效果不佳，容易造成形成于衬底的半导体器件性能下降。

发明内容

本发明解决的问题是提供一种沟槽隔离结构的形成方法，所形成的隔离结构的隔离效果良好。

为解决上述问题，本发明提供一种沟槽隔离结构的形成方法，包括：提供衬底，所述衬底表面具有掩膜层，所述掩膜层暴露出部分衬底表面；以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽；在所述沟槽的侧壁和底部表面形成衬垫层；在形成所述衬垫层之后，对所述掩膜层的侧壁进行刻蚀，暴露出所述沟槽周围的部分衬底表面；在对所述掩膜层的侧壁进行刻蚀之后，以所述掩膜层和衬垫层为掩膜，在所暴露出的衬底表面掺杂改性离子，在所暴露出的衬底表面形成阻挡层，且所述阻挡层位于包围所述沟槽顶部的衬底表面；在形成阻挡层之后，在所述衬垫层表面形成填充满沟槽的隔离层。

可选的，所述改性离子包括碳离子和氮离子；所述碳离子的掺杂浓度为1e19/cm³～1e20/cm³；所述氮离子的掺杂浓度为1e20/cm³～1e21/cm³。

可选的，所述改性离子还包括硼离子、铟离子、磷离子或砷离子；所述硼离子、铟离子、磷离子或砷离子的掺杂浓度为1e18/cm³～1e19/cm³。

可选的，形成所述改性离子的掺杂气体包括：BF₂、AsH₂、B₁₀H₁₄、B₁₈H₂₂、BCl₂、C₂B₁₀H₁₂、C₂B₁₀H₁₄、PH₂中的一种或多种。

可选的，所述阻挡层位于所述衬底内。

可选的，在所暴露出的衬底表面掺杂改性离子的工艺包括离子注入工艺，所述离子注入工艺的参数包括：掺杂能量1K～10KeV，掺杂深度2nm～20nm，掺杂角度0°～45°。

可选的，所述阻挡层位于所述衬底表面。

可选的，在所暴露出的衬底表面掺杂改性离子的工艺包括：采用外延沉积工艺在所暴露出的衬底表面形成初始阻挡层；采用原位掺杂工艺在所述初始阻挡层内掺杂所述改性离子。

可选的，所述掩膜层的材料为氮化硅。

可选的，所述掩膜层包括：位于衬底表面的第一氮化硅层、位于第一氮化硅层表面的氧化硅层、以及位于所述氧化硅层表面的第二氮化硅层。

可选的，所述第一氮化硅层的厚度为4纳米～10纳米；所述氧化硅层的厚度为1.5纳米～3纳米。

可选的，对所述掩膜层的侧壁进行刻蚀的厚度为3纳米～10纳米。

可选的，对所述掩膜层的侧壁进行刻蚀的工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺。

可选的，还包括：对所述掩膜层的侧壁进行刻蚀之后，在形成阻挡层之前，对所暴露出的衬底表面进行处理，使所述所暴露出的衬底表面粗糙度降低。

可选的，对所暴露出的衬底表面进行等离子体处理，所述等离子体处理的源气体为氩气或氢气。

可选的，还包括：在形成所述隔离层之后，去除所述掩膜层；对所述隔离层进行平坦化。

可选的，在对所述隔离层进行平坦化之后，对所述衬底表面进行刻蚀，使所述阻挡层的表面高于所述衬底表面。

可选的，对所述衬底表面进行刻蚀的工艺为等离子体刻蚀工艺或磁控反应离子刻蚀工艺。

可选的，所述衬垫层的材料为氧化硅；所述隔离层的材料为氧化硅。

可选的，所述衬垫层的厚度为

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在以掩膜层为掩膜刻蚀衬底以形成沟槽，并在所述沟槽的侧壁和底部表面形成衬垫层之后，对所述掩膜层的侧壁进行刻蚀，以暴露出沟槽周围的部分衬底表面。通过对所暴露出的衬底表面掺杂改性离子，能够在所暴露出的衬底表面形成阻挡层；而且，由于所暴露出衬底位于沟槽周围的顶部，因此，所形成的阻挡层位于所述沟槽周围的衬底顶部。所述阻挡层能够避免在包围所述沟槽顶部的衬底内形成寄生二极管，从而防止所述寄生二极管对后续形成的半导体器件的性能造成损害；而且，所述阻挡层能够防止衬底内掺杂的P型离子或N型离子向衬底层以及后续形成的隔离层内扩散，从而避免了所述沟槽两侧的衬底之间产生漏电。因此，所形成的沟槽隔离结构的隔离效果良好，后续形成于衬底、衬垫层和隔离层表面的半导体器件性能稳定。

进一步，所述改性离子包括碳离子和氮离子。所述碳离子和氮离子能够扩散进入衬底内，并且与衬底的材料发生键合，以填补衬底材料的晶格间隙，以此阻挡衬底内掺杂的P型或N型离子向衬垫层或隔离层内扩散，从而防止所形成的隔离结构内产生漏电流。

进一步，所述改性离子还包括硼离子、铟离子、磷离子或砷离子。由于所述硼离子、铟离子、磷离子或砷离子的掺杂浓度较低，当后续在所述衬底内形成阱区或源漏区之后，所述改性离子中的硼离子、铟离子、磷离子或砷离子能够抑制阱区或源漏区内的掺杂离子向所述衬垫层或隔离层内扩散。

进一步，由于在对所述掩膜层的侧壁进行刻蚀之后，能够暴露出沟槽周围的部分衬底表面，因此，直接对所暴露出的衬底进行离子注入，即可在衬底内形成阻挡层，则所述离子注入的能量较低，且能够以垂直于衬底表面的掺杂方向注入所述改性离子。则所注入的离子不会进入所述沟槽底部的衬底内，从而保证了所述沟槽底部的衬底内不会产生漏电流，则所形成的沟槽隔离结构的隔离效果稳定。

进一步，在对所述隔离层进行平坦化之后，对所述衬底表面进行刻蚀，使所述阻挡层的表面高于所述衬底表面，则后续形成于衬底、阻挡层、衬垫层和隔离层表面的器件结构与衬底和阻挡层之间的接触面积增大，能够增大器件结构的工作电流，从而改善器件结构的性能。

附图说明

图1是浅沟槽隔离结构的剖面结构示意图；

图2至图9是本发明实施例的沟槽隔离结构的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，现有的浅沟槽隔离结构的隔离效果不佳，容易造成形成于衬底的半导体器件性能下降。

经过研究发现，请继续参考图1，由于所述浅沟槽隔离结构两侧的衬底100均为有源区，所述衬底100表面用于形成半导体器件，而所述衬底100内需要进行离子掺杂以形成阱区和源漏区，而且所述阱区和源漏区的掺杂离子类型相反，在包围所述浅沟槽隔离结构顶部的衬底100内容易形成寄生二极管，所述寄生二极管会对后续形成于衬底100和浅沟槽隔离结构表面的半导体器件的性能造成损害，导致半导体器件的工作电压不稳定。

而且，由于所述衬垫氧化层101和隔离膜的材料均为氧化硅，在采用所述化学机械抛光工艺抛光所述隔离膜时，会导致形成于所述沟槽侧壁顶部的衬垫氧化层101受到损害，导致位于所述沟槽侧壁顶部的衬垫氧化层101厚度减薄，且所述衬垫氧化层101顶部与隔离层102的顶部相接触的界面处，容易形成凹陷。而基于寄生二极管的影响，所述衬底100内所掺杂的离子，更容易向所述沟槽侧壁顶部的衬垫氧化层101和隔离层102内扩散，容易导致浅沟槽隔离结构两侧衬底100之间发生漏电，致使所形成的半导体器件性能下降。

为了解决上述问题，本发明提供一种沟槽隔离结构的形成方法。其中，在以掩膜层为掩膜刻蚀衬底以形成沟槽，并在所述沟槽的侧壁和底部表面形成衬垫层之后，对所述掩膜层的侧壁进行刻蚀，以暴露出沟槽周围的部分衬底表面。通过对所暴露出的衬底表面掺杂改性离子，能够在所暴露出的衬底表面形成阻挡层；而且，由于所暴露出衬底位于沟槽周围的顶部，因此，所形成的阻挡层位于所述沟槽周围的衬底顶部。所述阻挡层能够避免在包围所述沟槽顶部的衬底内形成寄生二极管，从而防止所述寄生二极管对后续形成的半导体器件的性能造成损害；而且，所述阻挡层能够防止衬底内掺杂的P型离子或N型离子向衬底层以及后续形成的隔离层内扩散，从而避免了所述沟槽两侧的衬底之间产生漏电。因此，所形成的沟槽隔离结构的隔离效果良好，后续形成于衬底、衬垫层和隔离层表面的半导体器件性能稳定。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2，提供衬底200，所述衬底200表面具有掩膜层201，所述掩膜层201暴露出部分衬底200表面。

所述衬底200用于形成半导体器件。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。在本实施例中，所述衬底200为硅衬底。在本实施例中，所述衬底200内需要形成若干有源区，而相邻有源区之间需要形成沟槽隔离结构进行隔离。

所述掩膜层201作为后续刻蚀衬底200的掩膜，所述掩膜层201所暴露出的衬底200表面即需要形成沟槽隔离结构的对应区域和位置。所述掩膜层201的形成工艺包括：在衬底200表面形成掩膜薄膜；在所述掩膜薄膜表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露出需要形成沟槽隔离结构的对应区域；以所述图形化的光刻胶层为掩膜，采用各向异性的刻蚀工艺刻蚀所述掩膜薄膜，直至暴露出衬底200为止，形成所述掩膜层201。在刻蚀所述掩膜薄膜之后，能够去除所述图形化的光刻胶层，或者保留所述光刻胶层，在本实施例中，所述光刻胶层被去除。

其中，所述掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述图形化的光刻胶层的形成工艺包括：采用涂布工艺在所述衬底200表面形成光刻胶膜；采用曝光显影工艺对所述光刻胶膜进行图形化，使所述光刻胶膜暴露出需要形成沟槽隔离结构的对应区域，形成所述光刻胶层。

所述刻蚀掩膜薄膜的各向异性的刻蚀工艺包括：刻蚀气体包括CF₄、C₃F₈、C₄F₈、CHF₃、CH₃F、CH₂F₂、O₂、N₂中的一种或多种，此外，刻蚀气体中还能够包括载气，例如Ar或He，刻蚀气体的流量为50sccm～500sccm，气压为1mtorr～20mtorr，偏置电压为100V～800V，功率为100W～800W，温度为40℃～100℃。

在本实施例中，所述掩膜层201包括：位于衬底200表面的第一氮化硅层210、位于第一氮化硅层210表面的氧化硅层211、以及位于所述氧化硅层211表面的第二氮化硅层212。其中，所述第一氮化硅层210的厚度为4纳米～10纳米；所述氧化硅层211的厚度为1.5纳米～3纳米。

所述氧化硅层211用于作为第一氮化硅层210和第二氮化硅层212之间的过渡层，增强所述第一氮化硅层210和第二氮化硅层212之间的结合强度；同时，以第一氮化硅层210、氧化硅层211和第二氮化硅层212的叠层结构作为掩膜层201，能够使所述掩膜层201的结构更为稳定，后续在衬底200内刻蚀形成沟槽时，能够避免所述掩膜层201的图形发生变化，从而保证了后续刻蚀形成的沟槽形貌良好；此外，所述氧化硅层211位于所述第一氮化硅层210和第二氮化硅层212之间，则在后续对所述掩膜层201的侧壁进行刻蚀之后，容易使所述掩膜层201的侧壁保持平坦，使得所述掩膜层确定的形成阻挡层的区域尺寸和形状精确。

在另一实施例中，所述掩膜层的材料仅为氮化硅，所述掩膜层的厚度为10纳米～50纳米，则掩膜薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

请参考图3，以所述掩膜层201为掩膜，刻蚀所述衬底200，在所述衬底200内形成沟槽202。

所述沟槽202用于形成沟槽隔离结构。形成所述沟槽202的工艺为各向异性的干法刻蚀工艺，所形成的沟槽202侧壁能够垂直于衬底200表面、或相对于衬底200表面倾斜。

在本实施例中，所述沟槽202的侧壁相对于衬底200表面倾斜，且所形成的沟槽202底部尺寸小于顶部尺寸。由于所述沟槽202的顶部尺寸较大，后续在所述沟槽内形成隔离层时，所述沟槽202顶部不易过早闭合，则所形成的隔离层内部致密均匀，使所形成的沟槽隔离结构的隔离效果稳定。在本实施例中，所述沟槽202顶部的宽度尺寸为20纳米～50纳米。

在本实施例中，由于所述衬底200为硅衬底，则形成所述沟槽202的各向异性的干法刻蚀工艺包括：刻蚀气体包括Cl₂、HBr或Cl₂和HBr的混合气体，HBr的流量为200标准毫升每分钟～800标准毫升每分钟，Cl₂的流量为20标准毫升每分钟～100标准毫升每分钟，此外，刻蚀气体还包括载气，所述载气为惰性气体，例如He或Ar，所述惰性气体的流量为50标准毫升/分钟～1000标准毫升/分钟，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。

请参考图4，在所述沟槽202的侧壁和底部表面形成衬垫层203。

所述衬垫层203的材料为氧化硅，所述衬垫层203的厚度为所述衬垫层203用于增强后续形成于沟槽202内的隔离层与衬底200之间的结合强度，避免在所述隔离层和衬底200的接触界面上形成漏电流；同时，所述衬垫层203还能够防止隔离层的材料向衬底200内扩散，保证了衬底200和隔离层的性能稳定。

在本实施例中，所述衬垫层203的形成工艺为氧化工艺，采用氧化工艺形成所述衬垫层203时，能够对所述沟槽202侧壁和底部表面的缺陷进行修复，改善所形成的沟槽隔离结构的形貌，提高所形成的沟槽隔离结构的隔离性能。

所述氧化工艺包括热氧化工艺、湿法氧化工艺或原位蒸汽生成(In-Situ SteamGeneration，简称ISSG)氧化工艺。在本实施例中，所述氧化工艺为热氧化硅工艺，所述热氧化工艺包括：氧化气体包括O₂或O₃。。

由于所述掩膜层201包括第一氮化硅层210、氧化硅层211和第二氮化硅层212，而所述衬底200为硅衬底，在所述氧化工艺中，在所述沟槽202侧壁和底部形成衬垫层203的速率大于在掩膜层201表面形成氧化层的速率，因此，能够在形成足够厚度的衬垫层的情况下，避免在掩膜层201表面形成氧化层。

请参考图5，在形成所述衬垫层203之后，对所述掩膜层201的侧壁进行刻蚀，暴露出所述沟槽202周围的部分衬底200表面。

通过对所述掩膜层201的侧壁进行刻蚀，能够暴露出位于沟槽202周围的部分衬底200表面，后续能够直接对所暴露出的衬底200掺杂改性离子，以形成包围所述沟槽202顶部的阻挡层。所述阻挡层能够用于防止在包围所述沟槽202顶部的衬底200内形成寄生二极管，从而避免了因所述寄生二极管的影响，而使衬底200内掺杂的P型离子或N型离子向所述衬垫层203顶部、以及后续形成的隔离层顶部内扩散，能够有效地避免所形成的沟槽隔离结构内产生漏电流，则所形成的沟槽隔离结构的隔离效果稳定。

在本实施例中，对所述掩膜层201的侧壁进行刻蚀的厚度为3纳米～10纳米；对所述掩膜层201的侧壁进行刻蚀的工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺。

对所述掩膜层201侧壁进行刻蚀的厚度不宜过大，否则将影响衬底200有源区的尺寸；对所述掩膜层201侧壁进行刻蚀的厚度也不宜过小，否则后续所形成的阻挡层尺寸较小，则所所阻挡层的阻挡能力不足。因此，当对所述掩膜层201的侧壁进行刻蚀的厚度在3纳米～10纳米的范围内时，即能够保证衬底200有源区具有足够大的尺寸，又能够保证所述阻挡层具有足够大的尺寸以进行阻挡。

当所述刻蚀工艺为各向同性的刻蚀工艺时，在各个不同的方向上均具有相近的刻蚀速率，因此能够以平行于衬底200表面的方向对所述掩膜层201的侧壁进行刻蚀，使掩膜层201内的开口尺寸扩大，以此暴露出沟槽202周围的部分衬底200表面。由于所述刻蚀工艺在各个方向上均进行刻蚀，在对所述掩膜层201的侧壁进行刻蚀的同时，对所述掩膜层201的表面也进行刻蚀，因此，所述掩膜层201需要具有足够大的厚度，以避免在所述刻蚀工艺之后，所述掩膜层201被完全能去除，或者厚度过薄而不足以作为掩膜；在本实施例中，在未对所述掩膜层201的侧壁进行刻蚀之前，所述掩膜层201的厚度为10纳米～100纳米。

在一实施例中，所述各向同性的刻蚀工艺为干法刻蚀工艺。由于所述掩膜层201包括第一氮化硅层210、氧化硅层211和第二氮化硅层212，所述干法刻蚀工艺包括：刻蚀气体包括碳氟气体、O₂和N₂，其中，所述碳氟气体包括CF₄、C₃F₈、C₄F₈、CHF₃、CH₃F、CH₂F₂中的一种或多种，所述碳氟气体的流量为5sccm～300sccm，偏置电压小于10V，偏置功率小于100W。具体的，所述干法刻蚀工艺能够为微波等离子体刻蚀工艺、或者远程等离子刻蚀工艺。

在另一实施例中，所述各向同性的刻蚀工艺为湿法刻蚀工艺。由于所述掩膜层201包括第一氮化硅层210、氧化硅层211和第二氮化硅层212，所述湿法刻蚀工艺的刻蚀液包括磷酸溶液和氢氟酸溶液。

在本实施例中，对所述掩膜层201的侧壁进行刻蚀之后，在形成后续的阻挡层之前，对所暴露出的衬底200表面进行处理，使所述所暴露出的衬底200表面粗糙度降低，从而使后续在所述衬底200表面形成的阻挡层的形貌良好，所述阻挡层的阻挡能力提高。

对所暴露出的衬底200表面进行等离子体处理，所述等离子体处理的源气体为氩气或氢气。

请参考图6，在对所述掩膜层201的侧壁进行刻蚀之后，以所述掩膜层201和衬垫层203为掩膜，在所暴露出的衬底200表面掺杂改性离子，在所暴露出的衬底200表面形成阻挡层204，且所述阻挡层204位于包围所述沟槽顶部的衬底200表面。

在本实施例中，所述阻挡层204位于所述衬底200内；在所暴露出的衬底200表面掺杂改性离子的工艺包括离子注入工艺。所述改性离子包括碳离子和氮离子；所述碳离子的掺杂浓度为1e19/cm³～1e20/cm³；所述氮离子的掺杂浓度为1e20/cm³～1e21/cm³。

在本实施例中，所述衬底200为硅衬底，在所暴露出的衬底200内掺杂所述碳离子和氮离子之后，所述碳离子和氮离子能够扩散进入衬底200内，并且与衬底200的材料发生键合，用以填补衬底200材料的晶格间隙，从而使所形成的阻挡层204能够阻止衬底200内所掺杂的P型离子或N型离子向衬垫层203或后续形成的隔离层内扩散，从而防止所形成的沟槽隔离结构内产生漏电流。

在一实施例中，所述改性离子还能够包括硼离子、铟离子、磷离子或砷离子；所述硼离子、铟离子、磷离子或砷离子的掺杂浓度为1e18/cm³～1e19/cm³。所述硼离子、铟离子、磷离子或砷离子也能够用于填补衬底200材料的晶格间隙，以阻止衬底200内的P型离子或N型离子向衬垫层203或隔离层内扩散。由于作为改性离子的硼离子、铟离子、磷离子或砷离子掺杂浓度较低，当后续在所述衬底200内形成阱区或源漏区之后，所述阻挡层204能够作为阱区或源漏区的缓冲区域，能够进一步抑制阱区或源漏区内的掺杂离子向所述衬垫层或隔离层内扩散。

形成所述改性离子的掺杂气体包括：BF₂、AsH₂、B₁₀H₁₄、B₁₈H₂₂、BCl₂、C₂B₁₀H₁₂、C₂B₁₀H₁₄、PH₂中的一种或多种。在本实施例中，掺杂所述改性类子的工艺为离子注入工艺，即通过对所述掺杂气体进行激发，以产生离子，并注入暴露出的衬底200内。

所述离子注入工艺的参数包括：掺杂能量1K～10KeV，掺杂深度2nm～20nm，掺杂角度0°～45°。其中，所述掺杂角度即离子注入的方向与衬底200表面法线之间的夹角角度。

在本实施例中，所述离子注入的方向垂直于衬底200表面，而且所述离子注入注入的能量较低。由于在对所述掩膜层201侧壁进行刻蚀之后，能够暴露出沟槽202周围的部分衬底200表面，因此，所述离子注入工艺能够直接以垂直于衬底200表面的方向进行注入，即能够在暴露出的衬底200内形成阻挡层204。则所述离子注入的能量较低，即能够在衬底200内的表面区域形成阻挡层204，则所注入的离子不会进入所述沟槽202底部的衬底200内，从而保证了所述沟槽200底部的衬底200内不会产生漏电流，所形成的沟槽隔离结构的隔离效果稳定。

在另一实施例中，所述阻挡层位于所述衬底表面，在所暴露出的衬底表面掺杂改性离子的工艺包括：采用外延沉积工艺在所暴露出的衬底表面形成初始阻挡层；采用原位掺杂工艺在所述初始阻挡层内掺杂所述改性离子。

请参考图7，在形成阻挡层204之后，在所述衬垫层203表面形成填充满沟槽202(如图6所示)的隔离层205。

所述隔离层205的材料为氧化硅。所述隔离层205的形成工艺包括：在掩膜层201、阻挡层204和衬垫层203表面形成填充满所述沟槽202的隔离膜；平坦化所述隔离膜直至暴露出所述掩膜层201表面为止，形成所述隔离层205。在本实施例中，所形成的隔离层205表面高于所述衬底200表面，且所述隔离层205表面与所述衬底200表面齐平。

所述隔离膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所述平坦化工艺为化学机械抛光工艺。在本实施例中，采用高纵宽比(HARP)化学气相沉积工艺形成所述隔离膜，在所述高纵宽比的化学气相沉积工艺中，沉积气体包括Si(OC₂H₅)₄和O₃，所述Si(OC₂H₅)₄的流量为500毫克/分钟～8000毫克/分钟，O₃的流量为5000标准毫升/分钟～3000标准毫升/分钟，气压为300托～600托，温度为400摄氏度～600摄氏度；此外，沉积气体还包括：N₂、O₂和He，N₂的流量为1000标准毫升/分钟～10000标准毫升/分钟，O₂的流量为0标准毫升/分钟～5000标准毫升/分钟，He的流量为5000标准毫升/分钟～20000标准毫升/分钟。

请参考图8，在形成所述隔离层205之后，去除所述掩膜层201(如图7所示)；对所述隔离层205进行平坦化。

在一实施例中，去除所述掩膜层201的工艺为刻蚀工艺，所述刻蚀工艺为湿法刻蚀工艺或干法刻蚀工艺，所述干法刻蚀工艺能够为各向同性的刻蚀工艺或各向异性的刻蚀工艺。在去除所述掩膜层201之后，对所述隔离层205进行平坦化工艺，所述平坦化工艺为化学机械抛光工艺。

在本实施例中，去除所述掩膜层201的工艺为湿法刻蚀工艺，并且在湿法刻蚀所述掩膜层201之后，以化学机械抛光工艺平坦化所述隔离层205；由于所述掩膜层201包括第一氮化硅层210、氧化硅层211和第二氮化硅层212，所述湿法刻蚀工艺的刻蚀液包括磷酸溶液和氢氟酸溶液。由于化学机械抛光工艺具有选择性，因此，在进行抛光之后，容易使所形成的隔离层205顶部的边缘产生凹陷，且所述隔离层205的部分表面高于衬底200表面。

在另一实施例中，去除所述掩膜层201的工艺、以及平坦化所述隔离层205的工艺均为化学机械抛光工艺。

请参考图9，在对所述隔离层205进行平坦化之后，对所述衬底200表面进行刻蚀，使所述阻挡层204的表面高于所述衬底200表面。

对所述衬底200表面进行刻蚀，所述阻挡层204的表面高于所述衬底200表面，则后续在所述衬底200、阻挡层204、衬垫层203和隔离层205表面形成器件结构之后，所述器件结构与衬底200和阻挡层204之间的接触面积将增大，从而能够增大器件结构的工作电流，以此改善器件结构的性能。对所述衬底200表面进行刻蚀的工艺为等离子体刻蚀工艺或磁控反应离子刻蚀工艺。

在一实施例中，所述刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺包括：刻蚀气体包括CHF₃、O₂和He，其中，O₂在刻蚀气体中所占的体积百分比浓度大于或等于85％，气压为1托～2托，本实施例中，气压为1.75托。在本实施例中，由于所述衬底200为硅衬底，所述阻挡层205的材料为碳化硅，当所述O₂在刻蚀气体中所占的体积百分比浓度大于或等于85％时，所述刻蚀工艺对衬底200的刻蚀速率较快，对所述阻挡层205刻蚀速率较慢，从而能够在刻蚀工艺之后，使所述阻挡层205的表面高于衬底200表面。

在另一实施例中，所述刻蚀工艺为磁控反应离子刻蚀工艺，所述磁控反应离子刻蚀工艺的刻蚀气体包括CF₄、SF₆、CHF₃中的一种或多种，气压为10毫托～60毫托。所述衬底200为硅衬底，所述阻挡层205的材料为碳化硅，而所述磁控反应离子刻蚀工艺对于对衬底200的刻蚀速率较快，对所述阻挡层205刻蚀速率较慢，能够在刻蚀工艺之后，使所述阻挡层205的表面高于衬底200表面。

综上，本实施例中，在以掩膜层为掩膜刻蚀衬底以形成沟槽，并在所述沟槽的侧壁和底部表面形成衬垫层之后，对所述掩膜层的侧壁进行刻蚀，以暴露出沟槽周围的部分衬底表面。通过对所暴露出的衬底表面掺杂改性离子，能够在所暴露出的衬底表面形成阻挡层；而且，由于所暴露出衬底位于沟槽周围的顶部，因此，所形成的阻挡层位于所述沟槽周围的衬底顶部。所述阻挡层能够避免在包围所述沟槽顶部的衬底内形成寄生二极管，从而防止所述寄生二极管对后续形成的半导体器件的性能造成损害；而且，所述阻挡层能够防止衬底内掺杂的P型离子或N型离子向衬底层以及后续形成的隔离层内扩散，从而避免了所述沟槽两侧的衬底之间产生漏电。因此，所形成的沟槽隔离结构的隔离效果良好，后续形成于衬底、衬垫层和隔离层表面的半导体器件性能稳定。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种沟槽隔离结构的形成方法，其特征在于，包括：

提供衬底，所述衬底表面具有掩膜层，所述掩膜层暴露出部分衬底表面；

以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽；

在所述沟槽的侧壁和底部表面形成衬垫层；

在形成所述衬垫层之后，对所述掩膜层的侧壁进行刻蚀，暴露出所述沟槽周围的部分衬底表面；

在对所述掩膜层的侧壁进行刻蚀之后，以所述掩膜层和衬垫层为掩膜，在所暴露出的衬底表面掺杂改性离子，所述改性离子包括碳离子和氮离子，在所暴露出的衬底表面形成阻挡层，且所述阻挡层位于包围所述沟槽顶部的衬底表面；

在形成阻挡层之后，在所述衬垫层表面形成填充满沟槽的隔离层。

2.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述碳离子的掺杂浓度为1e19/cm³～1e20/cm³；所述氮离子的掺杂浓度为1e20/cm³～1e21/cm³。

3.如权利要求2所述的沟槽隔离结构的形成方法，其特征在于，所述改性离子还包括硼离子、铟离子、磷离子或砷离子；所述硼离子、铟离子、磷离子或砷离子的掺杂浓度为1e18/cm³～1e19/cm³。

4.如权利要求3所述的沟槽隔离结构的形成方法，其特征在于，形成所述改性离子的掺杂气体包括：BF₂、AsH₂、B₁₀H₁₄、B₁₈H₂₂、BCl₂、C₂B₁₀H₁₂、C₂B₁₀H₁₄、PH₂中的一种或多种。

5.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述阻挡层位于所述衬底内。

6.如权利要求5所述的沟槽隔离结构的形成方法，其特征在于，在所暴露出的衬底表面掺杂改性离子的工艺包括离子注入工艺，所述离子注入工艺的参数包括：掺杂能量1K～10KeV，掺杂深度2nm～20nm，掺杂角度0°～45°。

7.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述阻挡层位于所述衬底表面。

8.如权利要求7所述的沟槽隔离结构的形成方法，其特征在于，在所暴露出的衬底表面掺杂改性离子的工艺包括：采用外延沉积工艺在所暴露出的衬底表面形成初始阻挡层；采用原位掺杂工艺在所述初始阻挡层内掺杂所述改性离子。

9.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述掩膜层的材料为氮化硅。

10.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述掩膜层包括：位于衬底表面的第一氮化硅层、位于第一氮化硅层表面的氧化硅层、以及位于所述氧化硅层表面的第二氮化硅层。

11.如权利要求10所述的沟槽隔离结构的形成方法，其特征在于，所述第一氮化硅层的厚度为4纳米～10纳米；所述氧化硅层的厚度为1.5纳米～3纳米。

12.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，对所述掩膜层的侧壁进行刻蚀的厚度为3纳米～10纳米。

13.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，对所述掩膜层的侧壁进行刻蚀的工艺为各向同性的干法刻蚀工艺或湿法刻蚀工艺。

14.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，还包括：对所述掩膜层的侧壁进行刻蚀之后，在形成阻挡层之前，对所暴露出的衬底表面进行处理，使所述所暴露出的衬底表面粗糙度降低。

15.如权利要求14所述的沟槽隔离结构的形成方法，其特征在于，对所暴露出的衬底表面进行等离子体处理，所述等离子体处理的源气体为氩气或氢气。

16.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，还包括：在形成所述隔离层之后，去除所述掩膜层；对所述隔离层进行平坦化。

17.如权利要求16所述的沟槽隔离结构的形成方法，其特征在于，在对所述隔离层进行平坦化之后，对所述衬底表面进行刻蚀，使所述阻挡层的表面高于所述衬底表面。

18.如权利要求17所述的沟槽隔离结构的形成方法，其特征在于，对所述衬底表面进行刻蚀的工艺为等离子体刻蚀工艺或磁控反应离子刻蚀工艺。

19.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述衬垫层的材料为氧化硅；所述隔离层的材料为氧化硅。

20.如权利要求1所述的沟槽隔离结构的形成方法，其特征在于，所述衬垫层的厚度为