TW201413794A - 埋層的形成方法 - Google Patents

埋層的形成方法 Download PDF

Info

Publication number
TW201413794A
TW201413794A TW102113282A TW102113282A TW201413794A TW 201413794 A TW201413794 A TW 201413794A TW 102113282 A TW102113282 A TW 102113282A TW 102113282 A TW102113282 A TW 102113282A TW 201413794 A TW201413794 A TW 201413794A
Authority
TW
Taiwan
Prior art keywords
buried layer
forming
layer according
deep trench
trench
Prior art date
Application number
TW102113282A
Other languages
English (en)
Other versions
TWI564942B (zh
Inventor
Ji-Wei He
Gang-Ning Wang
Xiang-Yong Pu
Mike Tang
Amy Feng
Original Assignee
Semiconductor Mfg Int Shanghai
Semiconductor Mfg Int Beijing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Mfg Int Shanghai, Semiconductor Mfg Int Beijing filed Critical Semiconductor Mfg Int Shanghai
Publication of TW201413794A publication Critical patent/TW201413794A/zh
Application granted granted Critical
Publication of TWI564942B publication Critical patent/TWI564942B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Abstract

一種埋層的形成方法，包括；提供半導體襯底，所述襯底表面具有硬掩膜層，所述硬掩膜層具有開口；以硬掩膜層作為掩膜，在半導體襯底內形成深溝槽；在深溝槽底部進行摻雜，形成埋層。所述埋層的形成方法，工藝步驟簡單，不需要外延工藝來形成有源層，降低了工藝成本，並且能夠同時在襯底內形成橫向的隔離結構。

Description

埋層的形成方法
本發明涉及半導體技術領域，特別涉及一種埋層的形成方法。
半導體埋層技術被廣泛應用於積體電路的製造過程中，特別是對半導體器件，如三極管，二極體和MOS電晶體等性能要求較高的積體電路工藝中，埋層技術的發展很大程度上影響著積體電路的性能以及製造工藝的發展。
埋層技術可以減少器件的導通電阻以及提高集成度和抗干擾能力，進而減少功耗，降低寄生電容，從而提高器件的工作效率。具體說來，對於雙極型器件(BIT器件)，埋層的存在可以降低集電極的電阻，提高特徵頻率，同時N型高摻雜埋層的存在可以有效的預防薄外延、低摻雜的集電區外延被反偏電壓全部轉換為空間勢壘區即有效提高雙極型器件的耐壓。
傳統的埋層工藝，主要包括以下幾個步驟：1.提供襯底，在襯底表面形成氧化層，所述薄氧化層，可以減少或防止離子注入時發生離子隧穿效應並保護 襯底表面的晶格排序；2.一般通過光刻形成圖形，形成進行埋層摻雜的視窗；3.在光刻圖形的基礎上，向襯底中注入摻雜原子形成埋層；4.去除光阻和氧化層，然後在整個襯底表面形成外延層。
採用該方法形成埋層，需要在形成埋層之後的襯底表面形成外延層，而所述外延工藝的成本相對較高，增加了積體電路製造的成本。
更多關於埋層的形成方法，請參考美國專利US7575969B2的公開文本。
本發明解決的問題是提供一種埋層的形成方法，不需要形成外延層，減少工藝步驟，降低工藝成本。
為解決上述問題，本發明的技術方案提出了一種埋層的形成方法，包括：提供半導體襯底，所述襯底表面具有硬掩膜層，所述硬掩膜層具有開口；以所述硬掩膜層作為掩膜，在半導體襯底內形成深溝槽；在深溝槽底部進行重摻雜，形成重摻雜區域；使所述重摻雜區域互相連接形成埋層。
優選的，所述硬掩膜層材料為正矽酸四乙酯、氧化物或氮化物。
優選的，所述半導體襯底為N型或P型輕摻雜的矽、鍺、鍺矽或砷化鎵。
優選的，所述在半導體襯底內形成深溝槽的工藝是幹法刻蝕。
優選的，所述深溝槽的深度為5微米~8微米，深溝槽的側壁傾角為89°~90°。
優選的，所述在深溝槽底部進行重摻雜的工藝是離子注入。
優選的，當所述半導體襯底為N型輕摻雜的材料時，所述離子注入的離子源為五價元素，包括磷、砷或銻。
優選的，當所述半導體襯底為P型輕摻雜的材料時，所述離子注入的離子源為三價元素，包括硼、銦或鎵。
優選的，所述離子注入的工藝條件是：注入能量範圍為20keV~60keV，摻雜劑量為1×1015原子每平方釐米~1×1016原子每平方釐米，最終形成的N型埋層的摻雜濃度為1×1020原子每立方厘~1×1021原子每立方釐米。
優選的，在所述溝槽底部進行重摻雜之後，採用高溫推進工藝，使得深溝槽底部的重摻雜區域橫向連接。
優選的，所述橫向連接的埋層和深溝槽之間具有完整的孤立的矽島，所述矽島作為襯底表面的有源區。
優選的，所述高溫推進的工藝溫度範圍為1100℃~1200℃，持續時間為4小時~10小時。
優選的，形成埋層之後，在溝槽內壁形成氧化層。
優選的，所述氧化層的厚度大於2000Å
優選的，所述在溝槽內壁形成氧化層的工藝包括幹氧或濕氧化工藝。
優選的，還包括：在溝槽內壁形成氧化層之後，在所述溝槽內進行填充，所述填充的材料為多晶矽、氧化物、氮化物或多晶矽和氧化物的混合物。
優選的，所述在深溝槽內進行填充的工藝為化學氣相沉積。
優選的，所述在深溝槽內進行填充的工藝還包括，採用回刻工藝去除硬掩膜層表面及硬掩膜層開口之間的填充材料。
優選的，還包括去除半導體襯底表面的硬掩膜層。
優選的，還包括對所述埋層以上、深溝槽之間的半導體襯底的部分區域進行摻雜，所述摻雜濃度低於埋層的摻雜濃度。
與現有技術相比，本發明具有以下優點：本發明的技術方案以具有開口的硬掩膜層作為掩膜，在開口位置對半導體進行幹法刻蝕，形成側壁垂直的深溝槽。在所述深溝槽底部進行離子摻雜形成重摻雜區域。在離子注入的過程中，摻雜離子方向垂直於溝槽底部，由於溝槽的側壁垂直，開口較小，從而使得摻雜區域會集中在溝槽底部，而不會在溝槽側壁形成離子注入的摻雜區域，從而破壞埋層之上的孤立矽島。對重摻雜區域進行高溫推進使摻雜離子在橫向和縱向進行進一步的擴散，形成橫向連接的埋層。在埋層之上、深溝槽之間形成孤立的矽島， 雖然重摻雜區域在縱向進行擴散，但是由於溝槽深度較大，所以所述矽島仍然具有一定的厚度可以作為半導體襯底表面的有源區，不會影響器件的形成。所以後續不用通過外延工藝來形成有源區。由於外延工藝的成本較高，本發明的技術方案與現有需要沉積外延層相比，能有效降低工藝成本。根據後續在襯底不同區域形成的不同器件對電壓的要求不同，可以通過控制推進工藝的時間或者溫度等參數控制所述不同區域之間摻雜區域中摻雜離子的擴散範圍和速率或者通過控制深溝槽之間的距離，形成連續或具有獨立摻雜區域的埋層，以滿足不同器件的要求。並且，採用幹法刻蝕形成深溝槽，所述溝槽側壁豎直，開口較小，可以確保襯底表面具有較大的有源區面積。
進一步的，在形成埋層之後，在深溝槽內壁形成一定厚度的氧化層。所述氧化層，一方面可以修復刻蝕工藝在深溝槽側邊留下的損傷，確保後續在深溝槽內進行填充的介面品質；另一方面，由於所述氧化層為絕緣材料，達到一定厚度之後，可以作為隔離層，在襯底內形成深溝槽的橫向隔離，提供後期在襯底表面形成的不同器件之間的隔離。本發明的技術方案，在形成襯底內部埋層的同時，形成了襯底內的深溝槽隔離結構，與現有技術相比，工藝步驟簡單，工藝成本較低。
進一步的，在所述表面形成氧化物層的深溝槽內進行填充，填充材料為多晶矽、氧化物、氮化物或多晶矽和氧化物的混合物。填充絕緣物質，所述溝槽可以作為器件之 間的橫向隔離結構；如果填充多晶矽材料等導電材料，則通過在溝槽底部打孔，可以將埋層和器件引出端相連通。
並且，採用幹法刻蝕形成深溝槽，由於幹法刻蝕工藝具有很高的各向異性所以形成的所述深溝槽側壁豎直，開口較小，可以確保襯底表面具有較大的有源區面積。
進一步的，還可以根據襯底上形成器件的性能對所述埋層上部、深溝槽兩側的襯底區域進行摻雜，以滿足不同器件對襯底類型的要求。例如，在深溝槽之間的區域形成雙極型電晶體，則對該區域進行N型離子摻雜，以形成N型輕摻雜的區域，可以在此基礎上形成雙極型三極管。
100‧‧‧襯底
110‧‧‧氧化層
120‧‧‧有源區
130‧‧‧隔離結構
200‧‧‧硬掩膜層
300‧‧‧埋層
301‧‧‧摻雜區域
圖1至圖8是本發明的實施例形成埋層的剖面示意圖。
如背景技術所述，現有技術中，形成埋層之後，需要再在襯底表面形成外延層，所述外延層工藝成本相對較高，增加工藝步驟。
為了降低積體電路工藝成本，減少工藝步驟，本發明的技術方案提出了一種新的埋層的形成方法。在襯底內刻蝕形成深溝槽，在所述深溝槽底部進行重離子摻雜。對所述重摻雜區進行推進之後，使得所述重摻雜區域橫向連接形成埋層。根據襯底類型的不同，選擇合適的摻雜離子， 例如N型襯底的摻雜離子為3價元素，而P型襯底的摻雜離子為5價元素。所述形成的埋層位於襯底內部，並且埋層和溝槽之間具有一定厚度的孤立矽島，作為有源區，不需要再在襯底表面形成外延層，相對現有技術而言，大大降低了工藝成本。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。所描述的實施例僅僅是本發明的可實施方式的一部分，而不是其全部。根據所述實施例，本領域的普通技術人員在無需創造性勞動的前提下可獲得的所有其他實施方式，都屬於本發明的保護範圍。因此本發明不受下面公開的具體實施的限制。
具體的，請參考圖1至圖6，圖1至圖6是本發明的實施例形成埋層的剖面示意圖。
請參考圖1，提供襯底100，所述襯底表面具有硬掩膜層200，所述硬掩膜層具有開口。
所述半導體材料包括N型或P型輕摻雜的矽、鍺、鍺矽或砷化鎵。本實施例中，襯底採用的是P型輕摻雜的體矽。
本實施例中，所述硬掩膜層材料為正矽酸四乙酯(TEOS)。本發明的其他實施例中，所述硬掩膜層的材料還可以是氧化物，包括氧化矽或氮氧化矽。所述具有開口的硬掩膜層200的形成方法是：首先在襯底表面形成正矽酸四乙酯層，之後在其表面利用旋塗法形成光刻膠層， 通過顯影曝光之後將其圖形化。利用所述圖形化光刻膠層作為掩膜，刻蝕硬掩膜層至襯底表面，在硬掩膜層內形成開口，所述開口暴露出襯底的表面。所述開口位置限定了後續步驟在刻蝕襯底形成深溝槽的位置。
請參考圖2，以硬掩膜層200作為掩膜，在半導體襯底100內形成深溝槽；本發明的實施例中，形成深溝槽的工藝是等離子體刻蝕。在本發明的其他實施例中，還可以採用其他幹法刻蝕的工藝，例如反應離子刻蝕、濺射刻蝕、磁場增強反應離子刻蝕、反應離子束刻蝕或高密度等離子體刻蝕。包括等離子體刻蝕在內的幹法刻蝕工藝由於其腐蝕速率的各向異性，刻蝕速率具有方向性，這就避免了使用濕法刻蝕進行刻蝕時會出現硬掩膜層下面的橫向鑽蝕現象，形成V形的深溝槽。由於濕法刻蝕在各個方向的速率與襯底的晶向相關，所形成的深溝槽寬度較大，而且由於所述V型深溝槽在襯底表面形成的開口與深溝槽底部相比寬度更大，會減小襯底表面的有效面積。而採用幹法刻蝕形成的深溝槽側壁較為垂直，與V型深溝槽相比，垂直側壁的深溝槽寬度可控性較強，可以形成寬度很小的深溝槽，從而減小開口面積，提高襯底表面的有效使用面積。所述深溝槽的深度為5微米~8微米，所述深溝槽的側壁傾角為89°~90°。
請參考圖3，在深溝槽底部進行等離子體摻雜，形成重摻雜區域301。
本發明的實施例中，對深溝槽底部進行摻雜的工藝是 離子注入。在襯底中形成埋層的作用是為了在襯底和器件之間提供縱向隔離，如形成雙極型電晶體的集電極，降低集電極的寄生電阻。所以所述埋層的摻雜類型需要根據襯底的類型而作區分。當所述半導體襯底為N型輕摻雜的材料時，所述離子注入的離子源為五價元素，包括磷、砷或銻，所述五價的摻雜離子在襯底內形成P型埋層；當所述半導體襯底為P型輕摻雜的材料時，所述離子注入的離子源為三價元素，包括硼、銦或鎵，所述三價的摻雜離子在襯底內形成N型埋層。所述埋層與襯底形成p-n結，所述p-n結通過反向偏置，在襯底和器件之間形成縱向隔離。本實施例中，由於採用的襯底是P型輕摻雜的矽襯底，所以離子注入的離子源是三價元素，本實施例選取了磷作為摻雜元素，注入能量範圍為20keV~60keV，摻雜劑量為1×1015原子每平方釐米~1×1016原子每平方釐米，形成的摻雜區域的摻雜濃度為1×1020原子每立方釐米~1×1021原子每立方釐米。通過離子注入，在深溝槽底部形成重摻雜區域301，所述重摻雜區域301在各個深溝槽底部附近，互不連續。在離子注入的過程中，摻雜離子方向垂直於深溝槽底部，由於所述深溝槽的側壁垂直，開口較小，從而使得摻雜區域會集中在溝槽底部，而不會在溝槽側壁附近的半導體襯底內形成離子注入的摻雜區域。
請參考圖4，對摻雜區域進行高溫推進，形成連續的埋層300。
由於大部分離子在被注入時並不位於置換位置，為啟 動被注入的離子並恢復遷移率與其他材料參數，所以必須在適當的時間與溫度下將半導體襯底進行高溫處理。並且，由於離子注入的深度和寬度有限，如圖3所述，多個摻雜區域301之間並不連續。所以需要通過進一步的推進工藝促進摻雜離子的橫向擴散和縱向擴散以形成埋層。本實施例中，採用的摻雜元素磷與其他三價元素例如銻相比，擴散速率更快，更有利於摻雜區域的橫向擴散，形成連續的N型埋層300。
在本發明的實施例中，對上述摻雜區域進行推進之後，由於摻雜元素的擴散速率、推進時間和推進溫度等參數的影響，仍然有可能產生橫向擴散不充分，多個摻雜區域301之間不連續的問題，導致襯底內仍然存在獨立的摻雜區域301，如圖5所示。本實施例中形成連續埋層的推進工藝的溫度範圍為1100℃~1200℃，時間為4~5小時。在本發明的其他實施例中，可以根據實際工藝的需要，延長推進工藝的時間至4~10小時。
由於後期在襯底上的不同區域形成的不同器件，對於電壓有不同的要求，根據器件對電壓的不同需求，需要在不同的器件區域形成不連續的埋層。所以在本發明的其他實施例中，可以根據實際電路的需求，通過控制推進工藝的參數以及控制深溝槽之間的距離，形成部分連續的埋層。
由於所述埋層300形成於半導體襯底的內部，在所述埋層300上部，深溝槽之間存在部分的半導體區域，形成 孤立的矽島，所述矽島仍然具有一定厚度，所述厚度滿足後續在襯底上形成器件的需要，可以作為有源區。與現有技術相比，本發明的技術方案形成的埋層300上部由於仍然具有一定厚度的有源區，所以不需要再進行額外的外延工藝來形成有源區，減少了工藝成本較高的外延工藝步驟，進而可以降低積體電路的製造成本。
請參考圖6，在深溝槽內壁形成氧化層110。
本實施例中，在深溝槽內壁形成氧化層110的工藝為熱氧化工藝。在本發明的其他實施例中，也可以採用其他幹氧或濕氧化的工藝。由於深溝槽蝕刻過程中，對深溝槽的內壁會造成一定的損傷，形成所述氧化層110可以修復深溝槽表面的損傷，並且在深溝槽和襯底之間、深溝槽兩側的襯底區域之間形成隔離。所述氧化層修復深溝槽內壁的損傷，減少表面的缺陷，對於後續對深溝槽填充步驟，可以提高沉積品質。對於隔離效果來說，本發明的實施例中，需要的氧化層厚度要儘量大。本實施例中，氧化層的厚度為2000Å。在本發明的其他實施例中，所述氧化層的厚度可以大於2000Å。
請參考圖7，在深溝槽內進行填充，形成隔離結構130，所述進行填充的材料為多晶矽、氧化物、氮化物中的一種或一種以上材料。
本實施例中，採用爐管生長的工藝對深溝槽內壁進行氧化，隨後通過化學沉積進行填充。在本發明的其他實施例中，也可以採用其他的化學沉積工藝對所述深溝槽進行 填充。本發明的實施例中，可以根據後續形成的器件要求在所述深溝槽內填充不同的材料，例如多晶矽、氧化物、氮化物中的一種或一種以上材料。在本實施例中，在深溝槽內填充的材料為多晶矽。所述由於沉積過程中，填充滿深溝槽之後，還會在硬掩膜層200之間的開口內及硬掩膜層200表面沉積部分填充材料。所以，需要採用進一步的回刻工藝刻蝕去除所述在硬掩膜層200之間的開口內及硬掩膜層200表面沉積的材料。使深溝槽內的填充材料表面平坦，與襯底表面齊平。在本發明的其他實施例中，可以採用氧化物，例如氧化矽、氮化矽或氮氧化矽填充所述深溝槽，還可以是多晶矽和氧化物的混合物或者其他導電材料作為填充材料。填充絕緣物質，所述溝槽可以作為器件之間的橫向隔離結構；如果填充多晶矽材料等導電材料，則通過在溝槽底部氧化層內打孔，使所述溝槽與埋層相連，可以將埋層和器件引出端相連通。
深溝槽填充之後，由於所述側壁和填充材料之間具有一層較厚的氧化物層，所述深溝槽就成為了隔離結構130，形成了襯底內的橫向隔離。而現有技術中，形成埋層之後，需要再形成外延層，然後根據實際需要再在外延層內形成橫向的溝道隔離結構或者通過離子注入和推進形成P-N結隔離，提供器件之間的橫向隔離。本實施例在形成埋層之前就形成了深溝槽，在形成埋層以提供器件和襯底之間的縱向隔離的同時，通過在深溝槽側壁形成氧化層，在襯底中形成了橫向隔離結構，提供襯底上器件與器 件之間的橫向隔離。與現有技術相比，節省了工藝步驟。
請參考圖8，去除襯底表面的硬掩膜層200(如圖7所述)。
在形成埋層300，以及填充深溝槽之後，去除襯底表面的硬掩膜層200，暴露出襯底表面。
在本發明的其他實施例中，去除所述硬掩膜層200之後，可以根據後續形成器件的需要，對埋層上部、深溝槽兩側的有源區120進行離子摻雜。例如在深溝槽之間的襯底區域形成雙極型三極管，則對所述有源區120進行N型摻雜，形成N型輕摻雜區域，所述有源區120的摻雜濃度低於埋層的摻雜濃度，後續在所述N型輕摻雜區域形成雙極型三極管。所述在N型輕摻雜的襯底區域上形成雙極型電晶體的工藝，為本技術領域的公知技術，在此不作詳細描述。
綜上所述，本發明的技術方案以具有開口的硬掩膜層作為掩膜，利用各向異性的幹法刻蝕工藝，在半導體襯底內形成多個側壁垂直的深溝槽。通過控制硬掩膜層的開口大小，可以在半導體襯底內形成寬度較小的深溝槽，使襯底表面保留較大的使用面積。在所述深溝槽底部進行離子摻雜形成摻雜區域，通過推進工藝，形成埋層。通過推進工藝，使得摻雜區域的摻雜離子在橫向和縱向進行進一步的擴散，最終摻雜區域橫向連接在一起，形成埋層。所述埋層上部和深溝槽之間仍然具一定厚度的孤立矽島作為有源區，所以後續不用通過外延工藝來形成有源區。由於外 延工藝的成本較高，本發明的技術方案與現有需要沉積外延層相比，能有效降低工藝成本。並且，根據後續在襯底不同區域形成的不同器件對電壓的要求不同，可以通過控制推進工藝的時間或者溫度等參數控制所述不同區域之間摻雜區域中摻雜離子的擴散範圍和速率或者通過控制深溝槽之間的距離，形成連續或具有獨立摻雜區域的埋層，以滿足不同器件的要求。
本發明的技術方案通過在深溝槽內壁形成一定厚度的氧化層，由於所述氧化層為絕緣材料，達到一定厚度之後，可以作為隔離層，在襯底內形成橫向隔離，在形成襯底內部埋層的同時，形成了襯底內的橫向隔離，與現有技術相比，工藝步驟簡單，工藝成本較低。並且所述氧化層，還可以修復刻蝕工藝在深溝槽側邊留下的損傷，確保後續在深溝槽內進行填充的介面品質。
進一步的，可以根據襯底上形成器件的性能對所述埋層上部、深溝槽兩側的有源區進行摻雜，以滿足不同器件對襯底類型的要求。利用本發明的埋層的形成方法，在形成所述埋層之後，可以在深溝槽之間的有源區域形成各種半導體器件，例如雙極電晶體(BJT)、垂直雙擴散金屬氧化物半導體場效應管(VDMOS)、橫向雙擴散金屬氧化物半導體場效應管(LDMOS)、齊納二極體(Zener Diode)等，對提高器件的性能，集成和隔離都有重大意義。例如，在深溝槽之間的區域形成雙極型電晶體，則對該區域進行N型離子摻雜，以形成N型輕摻雜的區域， 可以在此基礎上形成雙極型三極管。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
100‧‧‧襯底
110‧‧‧氧化層
120‧‧‧有源區
130‧‧‧隔離結構
300‧‧‧埋層

Claims (20)

  1. 一種埋層的形成方法，其特徵在於，包括：提供半導體襯底，所述襯底表面具有硬掩膜層，所述硬掩膜層具有開口；以所述硬掩膜層作為掩膜，在半導體襯底內形成深溝槽；在深溝槽底部進行重摻雜，形成重摻雜區域；使所述重摻雜區域互相連接形成埋層。
  2. 根據請求項1所述的埋層的形成方法，其特徵在於，所述硬掩膜層材料為正矽酸四乙酯、氧化物或氮化物。
  3. 根據請求項1所述的埋層的形成方法，其特徵在於，所述半導體襯底為N型或P型輕摻雜的矽、鍺、鍺矽或砷化鎵。
  4. 根據請求項1所述的埋層的形成方法，其特徵在於，所述在半導體襯底內形成深溝槽的工藝是幹法刻蝕。
  5. 根據請求項1所述的埋層的形成方法，其特徵在於，所述深溝槽的深度為5微米~8微米，深溝槽的側壁傾角為89°~90°。
  6. 根據請求項1所述的埋層的形成方法，其特徵在於，所述在深溝槽底部進行重摻雜的工藝是離子注入。
  7. 根據請求項3所述的埋層的形成方法，其特徵在於，當所述半導體襯底為N型輕摻雜的材料時，所述離子注入的離子源為五價元素，包括磷、砷或銻。
  8. 根據請求項3所述的埋層的形成方法，其特徵在於，當所述半導體襯底為P型輕摻雜的材料時，所述離子注入的離子源為三價元素，包括硼、銦或鎵。
  9. 根據請求項6所述的埋層的形成方法，其特徵在於，所述離子注入的工藝條件是：注入能量範圍為20keV~60keV，摻雜劑量為1×1015原子每平方釐米~1×1016原子每平方釐米，最終形成的N型埋層的摻雜濃度為1×1020原子每立方厘~1×1021原子每立方釐米。
  10. 根據請求項1所述的埋層的形成方法，其特徵在於，在所述溝槽底部進行重摻雜之後，採用高溫推進工藝，使得深溝槽底部的重摻雜區域橫向連接。
  11. 根據請求項10所述的埋層的形成方法，其特徵在於，所述橫向連接的埋層和深溝槽之間具有完整的孤立的矽島，所述矽島作為襯底表面的有源區。
  12. 根據請求項10所述的埋層的形成方法，其特徵在於，所述高溫推進的工藝溫度範圍為1100℃~1200℃，持續時間為4小時~10小時。
  13. 根據請求項1所述的埋層的形成方法，其特徵在於，形成埋層之後，在溝槽內壁形成氧化層。
  14. 根據請求項13所述的埋層的形成方法，其特徵在於，所述氧化層的厚度大於2000Å
  15. 根據請求項13所述的埋層的形成方法，其特徵在於，所述在溝槽內壁形成氧化層的工藝包括幹氧或濕氧化工藝。
  16. 根據請求項13所述的埋層的形成方法，其特徵在於，還包括：在溝槽內壁形成氧化層之後，在所述溝槽內進行填充，所述填充的材料為多晶矽、氧化物、氮化物或多晶矽和氧化物的混合物。
  17. 根據請求項16所述的埋層的形成方法，其特徵在於，所述在深溝槽內進行填充的工藝為化學氣相沉積。
  18. 根據請求項16所述的埋層的形成方法，其特徵在於，所述在深溝槽內進行填充的工藝還包括，採用回刻工藝去除硬掩膜層表面及硬掩膜層開口之間的填充材料。
  19. 根據請求項1所述的埋層的形成方法，其特徵在於，還包括去除半導體襯底表面的硬掩膜層。
  20. 根據請求項1所述的埋層的形成方法，其特徵在於，還包括對所述埋層以上、深溝槽之間的半導體襯底的部分區域進行摻雜，所述摻雜濃度低於埋層的摻雜濃度。
TW102113282A 2012-09-18 2013-04-15 埋層的形成方法 TWI564942B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210349799.6A CN103681315B (zh) 2012-09-18 2012-09-18 埋层的形成方法

Publications (2)

Publication Number Publication Date
TW201413794A true TW201413794A (zh) 2014-04-01
TWI564942B TWI564942B (zh) 2017-01-01

Family

ID=50273618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113282A TWI564942B (zh) 2012-09-18 2013-04-15 埋層的形成方法

Country Status (4)

Country Link
US (1) US9159785B2 (zh)
KR (1) KR20140036945A (zh)
CN (1) CN103681315B (zh)
TW (1) TWI564942B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123802B2 (en) * 2013-10-03 2015-09-01 Texas Instruments Incorporated Vertical trench MOSFET device in integrated power technologies
US9136368B2 (en) 2013-10-03 2015-09-15 Texas Instruments Incorporated Trench gate trench field plate semi-vertical semi-lateral MOSFET
US9224854B2 (en) 2013-10-03 2015-12-29 Texas Instruments Incorporated Trench gate trench field plate vertical MOSFET
CN104979376B (zh) * 2014-04-02 2018-12-21 中芯国际集成电路制造(上海)有限公司 绝缘栅双极晶体管及其形成方法
CN103972064B (zh) * 2014-05-26 2017-01-11 上海先进半导体制造股份有限公司 具有p型埋层的硅外延过程中抑制p型杂质自掺杂的工艺
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316336B1 (en) * 1999-03-01 2001-11-13 Richard A. Blanchard Method for forming buried layers with top-side contacts and the resulting structure
US7575969B2 (en) 2000-03-02 2009-08-18 Texas Instruments Incorporated Buried layer and method
EP1864321A1 (en) * 2005-03-24 2007-12-12 Nxp B.V. Method of manufacturing a semiconductor device having a buried doped region
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
CN101783346B (zh) * 2009-01-21 2012-04-18 万国半导体有限公司 带有屏蔽栅极沟道的电荷平衡器件
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
CN102097464B (zh) * 2009-12-15 2012-10-03 上海华虹Nec电子有限公司 高压双极晶体管
US8575685B2 (en) * 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path

Also Published As

Publication number Publication date
KR20140036945A (ko) 2014-03-26
US9159785B2 (en) 2015-10-13
US20140077342A1 (en) 2014-03-20
TWI564942B (zh) 2017-01-01
CN103681315A (zh) 2014-03-26
CN103681315B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
TWI564942B (zh) 埋層的形成方法
CN103489863A (zh) 采用鳍式场效应晶体管工艺的同质结二极管结构
CN107785313B (zh) 半导体结构及其形成方法
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
TW201421683A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
TWI544632B (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
CN104733314A (zh) 半导体结构及其形成方法
CN113257921A (zh) 半导体结构
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN104517901B (zh) Cmos晶体管的形成方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN105655284B (zh) 沟槽隔离结构的形成方法
CN106856190B (zh) 半导体结构的形成方法
CN102983097B (zh) 制作金属栅极的金属塞方法
CN104752213A (zh) 半导体结构的形成方法
CN109119473B (zh) 一种晶体管及其制作方法
CN104103518A (zh) 半导体功率器件的制作方法
CN104599972A (zh) 一种半导体器件及其形成方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN107492496B (zh) 半导体结构及其制造方法
CN107045982B (zh) 半导体结构的形成方法
US20230420558A1 (en) Semiconductor device and manufacturing method thereof
CN103165453A (zh) 高介电金属栅mos及其制造方法