CN102983097B - 制作金属栅极的金属塞方法 - Google Patents
制作金属栅极的金属塞方法 Download PDFInfo
- Publication number
- CN102983097B CN102983097B CN201110260915.2A CN201110260915A CN102983097B CN 102983097 B CN102983097 B CN 102983097B CN 201110260915 A CN201110260915 A CN 201110260915A CN 102983097 B CN102983097 B CN 102983097B
- Authority
- CN
- China
- Prior art keywords
- metal
- sputtering
- barrier layer
- metal gates
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种制作金属栅极的金属塞的方法,在采用干法去除金属栅极的金属塞通孔中的金属栅极氧化层时,采用小溅射剂量的氩分子溅射和氢气还原氧方式相结合去除,该小剂量保证对有源区域上方的阻挡层刻蚀时不穿透阻挡层,这样,一方面采用小溅射剂量的氩分子溅射不会对有源区域上方的阻挡层刻蚀穿透,另一方面采用小溅射剂量的氩分子溅射无法完全去除金属栅极的金属塞通孔中的金属栅极氧化层部分采用氢气还原氧方式被还原,从而使金属栅极的金属塞通孔连通金属栅极,最终在该金属栅极的金属塞通孔中所填充的金属塞也能够连通金属栅极。因此,本发明可以保证在不损伤半导体的有源区域基础上使得所制作的金属栅极的金属塞连通金属栅极。
Description
技术领域
本发明涉及半导体器件的制作技术,特别涉及一种制作金属栅极的金属塞的方法。
背景技术
目前,半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件,例如,互补型金属氧化物半导体(CMOS)器件。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的p型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的n型沟道MOSFET,具体步骤为:首先,将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(n型)硅衬底和以空穴为多数载流子的(p型)硅衬底之后,在n型硅衬底和p型硅衬底之间制作浅沟槽隔离(STI)101,然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103,接着分别在P阱102和N阱103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极,最后在P阱102和N阱103中分别制作源极和漏极,源极和漏极位于层叠栅极的两侧(图中未画出),在P阱中形成n型沟道MOSFET,在N阱中形成p型沟道MOSFET,得到如图1所示的CMOS器件结构。
传统的氮氧化合物/多晶硅层叠栅极,是以氮氧化物作为栅极电介质层,多晶硅作为栅极。随着半导体技术的发展,氮氧化合物/多晶硅层叠栅极的CMOS器件由于漏电流和功耗过大等问题,已经不能满足小尺寸半导体工艺的需要。因此,提出了以高介电系数(HK)材料作为栅极电介质层,以金属材料作为金属栅的金属栅极。
图2a~图2d为现有技术在制作金属栅极过程中制作金属塞的方法实施例一的剖面示意图,其中,
如图2a所示,按照图1所述的过程在半导体衬底11上形成CMOS器件结构,该CMOS器件结构包括在半导体衬底11上的替代栅极22、半导体衬底11中的有源区33,在该CMOS器件的表面还具有阻挡层44;在阻挡层44表面上沉积第一介质层55;
在这里,阻挡层44为氮化硅层,为刻蚀停止层;
在这里,替代栅极22下还具有采用HK材料的栅极电介质层(图中未示出);
如图2b所示,采用化学机械平坦化(CMP)方式对第一介质层55进行抛光,直到阻挡层44停止,然后去除替代栅极;
如图2c所示,在该CMOS器件表面沉积金属层66,比如钨或铝层,填充替代栅极22区域,然后采用CMP刻蚀到阻挡层44停止;
这样,就在替代栅极22区域形成了金属栅极;
如图2d所示,在该CMOS器件表面制作金属塞77;
在制作时,就是沉积一层介质层后,采用光刻和刻蚀工艺在金属塞区域制作金属塞通孔后,采用金属填充金属塞通孔后,形成金属塞77。在制作通孔时,以阻挡层44作为刻蚀停止层。
在图2d制作金属塞77时,包括制作连通金属栅极的金属塞,及连通有源区的金属塞,在制作金属塞77之前,如图2c所制作的金属栅极暴露在空气中,很容易被氧化,形成金属栅极氧化层。这样,在后续制作金属塞77时,就会阻止金属栅极的金属塞通孔连通金属栅极,所以在后续制作金属栅极的金属塞通孔时需要去除金属栅极的氧化层。
目前,采用干法刻蚀的方式去除金属栅极的金属塞通孔中的金属栅极氧化层,也就是在反应腔中对半导体的CMOS器件表面进行氩分子溅射,去除金属栅极的金属塞通孔中的金属栅极氧化层,如图3所示。但是,在干法刻蚀过程中,也会对有源区域上方的阻挡层同时进行刻蚀,穿透有源区域上方 的阻挡层,使得有源区域损伤,最终导致所制作的半导体器件性能降低。为了克服这个问题,可以减少干法刻蚀时采用的氩分子的溅射量,防止对有源区域上方的阻挡层刻蚀时穿透阻挡层,但是如果减少干法刻蚀时采用的氩分子的溅射量,则无法完全清除金属栅极的金属塞通孔中的金属栅极氧化层,使得最终制作的半导体器件的性能降低。
发明内容
有鉴于此,本发明提供一种制作金属栅极的金属塞的方法,该方法能够保证在不损伤半导体的有源区域基础上使得所制作的金属栅极的金属塞连通金属栅极,
本发明的技术方案是这样实现的:
一种制作金属栅极的金属塞的方法,该方法包括:
在半导体衬底上形成CMOS器件结构,该CMOS器件结构包括在半导体衬底上的替代栅极、半导体衬底中的有源区,在该CMOS器件的表面还具有阻挡层,在阻挡层表面上沉积第一介质层;
采用化学机械平坦化CMP方式对第一介质层抛光,到阻挡层止,去除替代栅极,采用金属层填充替代栅极区域,形成金属栅极,暴露在空气中的金属栅极被氧化,形成金属栅极的氧化层;
在该CMOS器件结构表面沉积第二介质层后,在第二介质层中采用光刻和刻蚀工艺制作金属栅极的金属塞通孔及有源区的金属塞通孔,在刻蚀时以阻挡层作为刻蚀停止层;
采用氩分子溅射和氢气还原的结合方式去除金属塞通孔中的金属栅极的氧化层的同时,对有源区域上方的阻挡层的氩分子溅射不穿透阻挡层;
在该CMOS器件表面沉积第二金属层,填充金属栅极的金属塞通孔及有源区的金属塞通孔,得到金属栅极的金属塞及有源区的金属塞。
所述氩分子溅射量对有源区域上方的阻挡层的氩分子溅射不穿透阻挡层的过程为:氩分子溅射速率保证金属栅极的氧化层与有源区域上方的阻挡层 的刻蚀选择比为大于1:1小于3:1。
采用氩分子溅射和氢气还原的结合方式为:
在反应腔进行氩分子溅射的同时,在反应腔中通入氢气。
采用氩分子溅射和氢气还原的结合方式为:首先在反应腔中通入氢气,然后在反应腔进行氩分子溅射。
所述氢气的通入量为10~200标准立方厘米/每分钟sccm,反应腔采用的功率为50~300瓦。
从上述方案可以看出,本发明在采用干法去除金属栅极的金属塞通孔中的金属栅极氧化层时,采用小溅射剂量的氩分子溅射和氢气还原氧方式相结合去除,该小剂量保证对有源区域上方的阻挡层刻蚀时不穿透阻挡层,这样,一方面采用小溅射剂量的氩分子溅射不会对有源区域上方的阻挡层刻蚀穿透,另一方面采用小溅射剂量的氩分子溅射无法完全去除金属栅极的金属塞通孔中的金属栅极氧化层部分采用氢气还原氧方式被还原,从而使金属栅极的金属塞通孔连通金属栅极,最终在该金属栅极的金属塞通孔中所填充的金属塞也能够连通金属栅极。因此,本发明可以保证在不损伤半导体的有源区域基础上使得所制作的金属栅极的金属塞连通金属栅极,
附图说明
图1为现有技术的CMOS器件结构剖面示意图;
图2a~图2d为现有技术在制作金属栅极过程中制作金属塞的方法实施例一的剖面示意图;
图3为现有技术由于干法刻蚀造成的有源区域损伤的剖面示意图;
图4为本发明提供的制作金属栅极的金属塞的方法流程图;
图5a~5f为本发明提供的制作金属栅极的金属塞的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举 实施例,对本发明作进一步详细说明。
从背景技术可以看出,为了在后段工艺中所制作的金属栅极的金属塞可以连通金属栅极,所以在制作金属栅极的金属塞通孔过程中,需要对金属栅极上的氧化层去除,采用干法刻蚀方式进行,采用的材料为氩分子,也就是在反应腔中使用氩分子溅射在半导体的CMOS器件表面。为了去除完全,所使用的氩分子剂量就不能太小,但是,在去除金属栅极上的氧化层的同时,剂量比较大的氩分子也会对有源区域上方的阻挡层进行溅射,穿透有源区域上方的阻挡层,使得有源区域损伤。另一方面,如果减小所使用的氩分子剂量,保证不会对有源区域损伤,则会使得对金属栅极上的氧化层去除不完全。无论是有源区的损伤,还是由于金属栅极上的氧化层去除不完全而导致的金属栅极的金属塞无法连通金属栅极,都会影响最终所制作的半导体性能。
因此,为了克服背景技术的问题,本发明采用干法去除金属栅极的金属塞通孔中的金属栅极氧化层时,采用小溅射剂量的氩分子溅射和氢气还原氧方式相结合去除,该小剂量保证对有源区域上方的阻挡层刻蚀时不穿透阻挡层,这样,一方面采用小溅射剂量的氩分子溅射不会对有源区域上方的阻挡层刻蚀穿透,另一方面采用小溅射剂量的氩分子溅射无法完全去除金属栅极的金属塞通孔中的金属栅极氧化层部分采用氢气还原氧方式被还原,从而使金属栅极的金属塞通孔连通金属栅极,最终在该金属栅极的金属塞通孔中所填充的金属塞也能够连通金属栅极。
图4为本发明提供的制作金属栅极的金属塞的方法流程图,结合图5a~图5f所示的本发明提供的制作金属栅极的金属塞的过程剖面示意图,对该方法进行详细说明:
步骤401、在半导体衬底11上形成CMOS器件结构,该CMOS器件结构包括在半导体衬底11上的替代栅极22、半导体衬底11中的有源区33,在该CMOS器件的表面还具有阻挡层44;在阻挡层44表面上沉积第一介质层55,如图5a所示;
在本步骤中,阻挡层44为氮化硅层,为刻蚀停止层;
在这里,替代栅极22下还具有采用HK材料的栅极电介质层(图中未示出);
步骤402、采用CMP方式对第一介质层55进行抛光,直到阻挡层44停止,然后去除替代栅极,如图5b所示;
步骤403、在该CMOS器件表面沉积金属层66,比如钨或铝层,填充替代栅极22区域,然后采用CMP刻蚀到阻挡层44停止,如图5c所示;
这样,就在替代栅极22区域形成了金属栅极,在形成了金属栅极后,暴露在空气中的金属栅极就会被氧化,形成金属栅极的氧化层45;
以上步骤与图2a~图2c所示的步骤相同;
步骤404、在该CMOS器件表面沉积第二介质层41后,在第二介质层41中采用光刻和刻蚀工艺在金属塞区域制作金属塞通孔,在刻蚀时,以阻挡层44为刻蚀停止层,所制作的金属塞通孔包括金属栅极的金属塞通孔42及有源区的金属塞通孔43,如图5d所示;
步骤405、采用氩分子溅射和氢气还原的结合方式完全去除金属栅极的氧化层45,保证对有源区域上方的阻挡层44刻蚀时不穿透阻挡层,如图5e所示;
在本步骤中,氩分子溅射量保证对有源区域上方的阻挡层刻蚀时不穿透阻挡层,也就是氩分子溅射速率保证金属栅极的氧化层44与有源区域上方的阻挡层的刻蚀选择比为大于1:1小于3:1;
在本步骤中,采用氩分子溅射和氢气还原的结合方式为:在反应腔进行氩分子溅射的同时,在反应腔中通入氢气,该氢气可以还原金属栅极的氧化层44;
在本步骤中,采用氩分子溅射和氢气还原的结合方式为:首先在反应腔中通入氢气,该氢气可以还原金属栅极的氧化层44,然后在反应腔进行氩分子溅射;
在本步骤中,氢气的通入量为10~200标准立方厘米/每分钟(sccm),反应腔采用的功率为50~300瓦,为低功率反应腔;
步骤406、在该CMOS器件表面沉积第二金属层46,填充所制作的金属栅极的金属塞通孔42及有源区的金属塞通孔43,得到金属栅极的金属塞47及有源区的金属塞48,如图5f所示。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (5)
1.一种制作金属栅极的金属塞的方法,该方法包括:
在半导体衬底上形成CMOS器件结构,该CMOS器件结构包括在半导体衬底上的替代栅极、半导体衬底中的有源区,在该CMOS器件的表面还具有阻挡层,在阻挡层表面上沉积第一介质层;
采用化学机械平坦化CMP方式对第一介质层抛光,到阻挡层止,去除替代栅极,采用金属层填充替代栅极区域,形成金属栅极,暴露在空气中的金属栅极被氧化,形成金属栅极的氧化层;
在该CMOS器件结构表面沉积第二介质层后,在第二介质层中采用光刻和刻蚀工艺制作金属栅极的金属塞通孔及有源区的金属塞通孔,在刻蚀时以阻挡层作为刻蚀停止层;
采用氩分子溅射和氢气还原的结合方式去除金属塞通孔中的金属栅极的氧化层的同时,对有源区域上方的阻挡层的氩分子溅射不穿透阻挡层;
在该CMOS器件表面沉积第二金属层,填充金属栅极的金属塞通孔及有源区的金属塞通孔,得到金属栅极的金属塞及有源区的金属塞。
2.如权利要求1所述的方法,其特征在于,所述氩分子溅射量对有源区域上方的阻挡层的氩分子溅射不穿透阻挡层的过程为:氩分子溅射速率保证金属栅极的氧化层与有源区域上方的阻挡层的刻蚀选择比为大于1:1小于3:1。
3.如权利要求1所述的方法,其特征在于,采用氩分子溅射和氢气还原的结合方式为:
在反应腔进行氩分子溅射的同时,在反应腔中通入氢气。
4.如权利要求1所述的方法,其特征在于,采用氩分子溅射和氢气还原的结合方式为:首先在反应腔中通入氢气,然后在反应腔进行氩分子溅射。
5.如权利要求1~4任一所述的方法,其特征在于,所述氢气的通入量为10~200标准立方厘米/每分钟sccm,反应腔采用的功率为50~300瓦。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110260915.2A CN102983097B (zh) | 2011-09-05 | 2011-09-05 | 制作金属栅极的金属塞方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110260915.2A CN102983097B (zh) | 2011-09-05 | 2011-09-05 | 制作金属栅极的金属塞方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102983097A CN102983097A (zh) | 2013-03-20 |
CN102983097B true CN102983097B (zh) | 2015-02-18 |
Family
ID=47856980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110260915.2A Active CN102983097B (zh) | 2011-09-05 | 2011-09-05 | 制作金属栅极的金属塞方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102983097B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104217990A (zh) * | 2013-06-04 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种形成接触孔的方法 |
CN104347486B (zh) * | 2013-08-06 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种形成接触孔的方法 |
CN106032264B (zh) * | 2015-03-11 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种cmems器件及其制备方法、电子装置 |
US10090396B2 (en) | 2015-07-20 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating metal gate devices and resulting structures |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1670979A (zh) * | 2004-03-18 | 2005-09-21 | 国际商业机器公司 | 位于绝缘体上硅结构衬底上的相变存储器单元 |
CN1729565A (zh) * | 2002-12-20 | 2006-02-01 | 英特尔公司 | 集成n型和p型金属栅晶体管 |
CN101388399A (zh) * | 2007-09-14 | 2009-03-18 | 国际商业机器公司 | 混合取向技术互补金属氧化物半导体结构及其制造方法 |
CN101656205A (zh) * | 2008-08-20 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 集成电路金属栅极结构及其制造方法 |
CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN101971323A (zh) * | 2008-03-14 | 2011-02-09 | 先进微装置公司 | 集成电路长、短沟道金属栅极器件及其制造方法 |
CN102142367A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法 |
CN102148147A (zh) * | 2010-02-08 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体元件金属栅极堆叠的制造方法 |
CN102157452A (zh) * | 2010-01-29 | 2011-08-17 | 格罗方德半导体公司 | 在衬底窗区域上具有减少构形的soi半导体器件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026586A (ja) * | 2003-07-04 | 2005-01-27 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
US7902058B2 (en) * | 2004-09-29 | 2011-03-08 | Intel Corporation | Inducing strain in the channels of metal gate transistors |
-
2011
- 2011-09-05 CN CN201110260915.2A patent/CN102983097B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729565A (zh) * | 2002-12-20 | 2006-02-01 | 英特尔公司 | 集成n型和p型金属栅晶体管 |
CN1670979A (zh) * | 2004-03-18 | 2005-09-21 | 国际商业机器公司 | 位于绝缘体上硅结构衬底上的相变存储器单元 |
CN101388399A (zh) * | 2007-09-14 | 2009-03-18 | 国际商业机器公司 | 混合取向技术互补金属氧化物半导体结构及其制造方法 |
CN101971323A (zh) * | 2008-03-14 | 2011-02-09 | 先进微装置公司 | 集成电路长、短沟道金属栅极器件及其制造方法 |
CN101656205A (zh) * | 2008-08-20 | 2010-02-24 | 台湾积体电路制造股份有限公司 | 集成电路金属栅极结构及其制造方法 |
CN101677086A (zh) * | 2008-09-12 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
CN102142367A (zh) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | 集成电路的制造方法 |
CN102157452A (zh) * | 2010-01-29 | 2011-08-17 | 格罗方德半导体公司 | 在衬底窗区域上具有减少构形的soi半导体器件 |
CN102148147A (zh) * | 2010-02-08 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体元件金属栅极堆叠的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102983097A (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210272309U (zh) | 半导体结构 | |
TWI392030B (zh) | 半導體裝置的製造方法 | |
CN103545183B (zh) | Cmos器件及其制作方法 | |
CN106373924B (zh) | 半导体结构的形成方法 | |
CN101777499B (zh) | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 | |
US20110210389A1 (en) | Transistor Comprising a Buried High-K Metal Gate Electrode Structure | |
CN104517901B (zh) | Cmos晶体管的形成方法 | |
CN109841681A (zh) | 半导体器件的层间介电结构中的衬垫结构 | |
CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
CN102769033B (zh) | 具有高击穿电压的hemt及其制造方法 | |
CN109979880A (zh) | 半导体结构及其形成方法 | |
CN106952816B (zh) | 鳍式晶体管的形成方法 | |
TW202011487A (zh) | 半導體裝置的形成方法 | |
CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
TWI564942B (zh) | 埋層的形成方法 | |
CN105448730A (zh) | 半导体结构及其形成方法 | |
CN104752228B (zh) | 半导体器件结构及其制造方法 | |
CN110534569B (zh) | 半导体器件及其形成方法 | |
CN110164767B (zh) | 半导体器件及其形成方法 | |
CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
CN102790052B (zh) | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 | |
CN107799421B (zh) | 半导体器件的形成方法 | |
KR100788362B1 (ko) | 모스펫 소자 및 그 형성 방법 | |
CN111696867A (zh) | 半导体结构及形成方法 | |
KR100598172B1 (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |