CN113224131A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113224131A
CN113224131A CN202110459090.0A CN202110459090A CN113224131A CN 113224131 A CN113224131 A CN 113224131A CN 202110459090 A CN202110459090 A CN 202110459090A CN 113224131 A CN113224131 A CN 113224131A
Authority
CN
China
Prior art keywords
region
semiconductor device
type
doped region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110459090.0A
Other languages
English (en)
Other versions
CN113224131B (zh
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110459090.0A priority Critical patent/CN113224131B/zh
Publication of CN113224131A publication Critical patent/CN113224131A/zh
Application granted granted Critical
Publication of CN113224131B publication Critical patent/CN113224131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，半导体器件的第一导电类型的第一掺杂区采用如下步骤形成：步骤一、在半导体衬底上进行第一导电类型杂质注入形成第一注入层；步骤二、对第一掺杂区的形成区域的所述第一注入层进行选择性退火激活形成所述第一掺杂区；第一掺杂区之外的所述第一注入层的杂质未被退火激活且第一掺杂区之外的掺杂类型依然保持为半导体衬底的掺杂类型。本发明还公开了一种半导体器件。本发明能精确控制掺杂区的图形结构尺寸，从而能提高器件性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件。本发明还涉及一种半导体器件的制造方法。
背景技术
半导体器件如二极管、MOS晶体管和IGBT等需要采用到掺杂区，掺杂区包括N型掺杂区和P型掺杂区，而且掺杂区需要图形化，也即需要在选定的区域中形成掺杂区。现有方法中，为了形成掺杂区的图形结构，是采用选择性离子注入加全面退火激活工艺形成。其中，选择性离子注入需要采用光刻工艺将掺杂区的形成区域打开，之后再进行离子注入。全面退火激活则采用热退火。
如图1A至图1B所示，是现有半导体器件的制造方法各步骤中的器件结构图；现有半导体器件的制造方法中形成图形化的掺杂区的步骤包括：
如图1A所示，采用光刻工艺在半导体衬底如硅衬底101的表面形成光刻胶102的图形结构，光刻胶102的图形将掺杂区105的形成区域打开以及将掺杂区105的形成区域外覆盖。
之后进行如标记103所示的选择性离子注入工艺在掺杂区105的形成区域中形成注入层104。
如图1B所示，进行全面热退火工艺对注入层104进行激活形成掺杂区105。
由上可知，现有工艺，注入层104需要采用光刻工艺形成光刻胶102的图形进行定义，光刻工艺会带来成本增加，且离子注入工艺的复杂性也会增加。另外，对注入层104的全面热退火工艺会使掺杂区105产生较大的横向扩散，不利于对掺杂区105的尺寸进行精确控制。
发明内容
本发明所要解决的技术问题是提供一种半导体器件，能精确控制掺杂区的图形结构尺寸，从而能提高器件性能。为此，本发明还提供一种半导体器件的制造方法。
为解决上述技术问题，本发明提供的半导体器件中，在半导体衬底上形成有第一导电类型杂质注入形成的第一注入层。
半导体器件包括第一导电类型的第一掺杂区，所述第一掺杂区位于所述第一注入层的选定区域中，所述第一掺杂区由对所述第一注入层的杂质进行选择性退火激活形成。
所述第一掺杂区之外保留有所述第一注入层的未被退火激活杂质。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，第一导电类型为N型，所述第一掺杂区为N型区；或者，第一导电类型为P型，第一掺杂区为P型区。
进一步的改进是，所述第一掺杂区为N型区时，所述第一注入层的注入杂质包括砷或磷。
进一步的改进是，所述第一掺杂区为P型区时，所述第一注入层的注入杂质包括硼或氟化硼。
进一步的改进是，所述第一掺杂区位于所述半导体衬底的正面；或者，所述第一掺杂区位于所述半导体衬底的背面。
进一步的改进是，所述半导体器件包括：二极管、MOS晶体管或IGBT。
进一步的改进是，所述选择性退火激活采用选择性激光退火。
为解决上述技术问题，本发明提供的半导体器件的制造方法中，半导体器件的第一导电类型的第一掺杂区采用如下步骤形成：
步骤一、在半导体衬底上进行第一导电类型杂质注入形成第一注入层，后续形成的所述第一掺杂区位于所述第一注入层的选定区域中；
步骤二、对所述第一掺杂区的形成区域的所述第一注入层进行选择性退火激活形成所述第一掺杂区；所述第一掺杂区之外保留有所述第一注入层的未被退火激活杂质。
进一步的改进是，所述选择性退火激活采用选择性激光退火。
进一步的改进是，步骤二中，在进行所述选择性激光退火激活之前还包括形成掩膜层的步骤；
所述掩膜层将所述第一掺杂区的形成区域打开以及将所述第一掺杂区的形成区域外覆盖；在所述第一掺杂区的形成区域外，所述掩膜层阻挡激光穿过。
进一步的改进是，所述掩膜层放置在所述半导体衬底表面上的激光入射路径上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，第一导电类型为N型，所述第一掺杂区为N型区；或者，第一导电类型为P型，第一掺杂区为P型区。
进一步的改进是，所述第一掺杂区为N型区时，所述第一注入层的注入杂质包括砷或磷。
进一步的改进是，所述第一掺杂区为P型区时，所述第一注入层的注入杂质包括硼或氟化硼。
进一步的改进是，述第一掺杂区位于所述半导体衬底的正面；或者，所述第一掺杂区位于所述半导体衬底的背面。
进一步的改进是，所述半导体器件包括：二极管、MOS晶体管或IGBT。
和现有技术中掺杂区是通过选择性注入加全面热退火形成不同，本发明的半导体器件的第一掺杂区由对全面注入的第一注入层进行选择性退火激活形成，第一掺杂区外部的第一注入层的杂质未被退火激活使得第一掺杂区外部的第一注入层的杂质不对掺杂类型产生贡献，使得第一掺杂区之外的掺杂类型依然保持为半导体衬底的掺杂类型，所以本发明中对第一掺杂区的图形化不是通过选择性注入实现，而是通过选择性退火激活实现；和现有方法中的全面热退火不同，选择性退火激活如选择性激光退火能使杂质产生较小的横向扩散，故本发明能精确控制掺杂区的图形结构尺寸，从而能提高器件性能。
另外，本发明的第一掺杂区对应的离子注入即第一注入层的离子注入采用全面注入，不需要采用光刻定义离子注入区且对离子注入工艺的要求也会降低，故本发明还具有工艺成本低的优点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有半导体器件的制造方法各步骤中的器件结构图；
图2是本发明实施例半导体器件的制造方法的流程图；
图3A-图3B是本发明实施例半导体器件的制造方法各步骤中的器件结构图。
具体实施方式
本发明实施例半导体器件：
本发明实施例半导体器件的结构能结合本发明实施例方法中的图3A和图3B来进行说明，如图3A所示，在半导体衬底201上形成有第一导电类型杂质注入形成的第一注入层203。第一导电类型杂质注入如标记202的箭头线所示。
如图3B所示，半导体器件包括第一导电类型的第一掺杂区206，所述第一掺杂区206位于所述第一注入层203的选定区域中。也即，所述第一注入层203的形成区域大于所述第一掺杂区206的形成区域，所述第一注入层203能为全面注入形成的位于所述半导体衬底201的整个表面范围内的注入层；所述第一注入层203也能为采用选择性注入形成的位于所述半导体衬底201的表面的选定范围内的注入层，但是所述第一注入层203的范围应当覆盖所要形成的所述第一掺杂区206。
所述第一掺杂区206由对所述第一注入层203的杂质进行选择性退火激活形成。较佳为，所述选择性退火激活采用选择性激光退火激活，激光退火如标记205的箭头线所示。
所述第一掺杂区206之外的所述第一注入层203的杂质未被退火激活，也即所述第一掺杂区之外保留有所述第一注入层的未被退火激活杂质。这样，所述第一掺杂区206之外的掺杂类型依然保持为所述半导体衬底201的掺杂类型。所以，在本发明实施例中，在所述第一掺杂区206之外，还存在和所述第一掺杂区206一同注入形成的杂质，但是这些并未被退火激活。
本发明实施例中，所述半导体衬底201包括硅衬底。第一导电类型为N型，所述第一掺杂区206为N型区；或者，第一导电类型为P型，第一掺杂区206为P型区。
所述第一掺杂区206为N型区时，所述第一注入层203的注入杂质包括砷或磷。
所述第一掺杂区206为P型区时，所述第一注入层203的注入杂质包括硼或氟化硼。
所述第一掺杂区206位于所述半导体衬底201的正面；或者，所述第一掺杂区206位于所述半导体衬底201的背面。
所述半导体器件包括：二极管、MOS晶体管或IGBT。
和现有技术中掺杂区是通过选择性注入加全面热退火形成不同，本发明实施例的半导体器件的第一掺杂区206由对全面注入的第一注入层203进行选择性退火激活形成，第一掺杂区206外部的第一注入层203的杂质未被退火激活使得第一掺杂区206外部的第一注入层203的杂质不对掺杂类型产生贡献，使得第一掺杂区206之外的掺杂类型依然保持为半导体衬底201的掺杂类型，所以本发明实施例中对第一掺杂区206的图形化不是通过选择性注入实现，而是通过选择性退火激活如选择性激光退火激活实现；和现有方法中的全面热退火不同，选择性激光退火激活能使杂质产生较小的横向扩散，故本发明实施例能精确控制掺杂区的图形结构尺寸，从而能提高器件性能。
另外，本发明实施例的第一掺杂区206对应的离子注入即第一注入层203的离子注入采用全面注入，不需要采用光刻定义离子注入区且对离子注入工艺的要求也会降低，故本发明实施例还具有工艺成本低的优点。
本发明实施例半导体器件的制造方法：
如图2所示，是本发明实施例半导体器件的制造方法的流程图；如图3A至图3B所示，是本发明实施例半导体器件的制造方法各步骤中的器件结构图；本发明实施例半导体器件的制造方法中，半导体器件的第一导电类型的第一掺杂区206采用如下步骤形成：
步骤一、如图3A所示，在半导体衬底201上进行第一导电类型杂质注入形成第一注入层203。第一导电类型杂质注入如标记202的箭头线所示。所述第一掺杂区206位于所述第一注入层201的选定区域中。也即，所述第一注入层203的形成区域大于所述第一掺杂区206的形成区域，所述第一注入层203能为全面注入形成的位于所述半导体衬底201的整个表面范围内的注入层；所述第一注入层203也能为采用选择性注入形成的位于所述半导体衬底201的表面的选定范围内的注入层，但是所述第一注入层203的范围应当覆盖所要形成的所述第一掺杂区206。
步骤二、对所述第一掺杂区206的形成区域的所述第一注入层203进行选择性退火激活形成所述第一掺杂区206。较佳为，所述选择性退火激活采用选择性激光退火激活，激光退火如标记205的箭头线所示。
所述第一掺杂区206之外保留有所述第一注入层206的未被退火激活杂质。所以，本发明实施例方法中，所述第一掺杂区206之外的所述第一注入层203的杂质未被退火激活，所述第一掺杂区206之外的掺杂类型依然保持为所述半导体衬底201的掺杂类型。
本发明实施例方法中，步骤二中，在进行所述选择性激光退火激活之前还包括形成掩膜层204的步骤。
所述掩膜层204将所述第一掺杂区206的形成区域打开以及将所述第一掺杂区206的形成区域外覆盖；在所述第一掺杂区206的形成区域外，所述掩膜层204阻挡激光穿过。
所述掩膜层204放置在所述半导体衬底201表面上的激光入射路径上。可以看出，本发明实施例方法中，进行掺杂区的图形化是并不需要采用形成于所述半导体衬底201表面上的光刻胶进行图形化，而是采用所述掩膜层204即可实现，所述掩膜层204能实现对不需要退火区域进行阻挡即可。
所述半导体衬底201包括硅衬底。第一导电类型为N型，所述第一掺杂区206为N型区；或者，第一导电类型为P型，第一掺杂区206为P型区。
所述第一掺杂区206为N型区时，所述第一注入层203的注入杂质包括砷或磷。
所述第一掺杂区206为P型区时，所述第一注入层203的注入杂质包括硼或氟化硼。
所述第一掺杂区206位于所述半导体衬底201的正面；或者，所述第一掺杂区206位于所述半导体衬底201的背面。
所述半导体器件包括：二极管、MOS晶体管或IGBT。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (18)

1.一种半导体器件，其特征在于：在半导体衬底上形成有第一导电类型杂质注入形成的第一注入层；
半导体器件包括第一导电类型的第一掺杂区，所述第一掺杂区位于所述第一注入层的选定区域中，所述第一掺杂区由对所述第一注入层的杂质进行选择性退火激活形成；
所述第一掺杂区之外保留有所述第一注入层的未被退火激活杂质。
2.如权利要求1所述的半导体器件，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求1所述的半导体器件，其特征在于：第一导电类型为N型，所述第一掺杂区为N型区；或者，第一导电类型为P型，第一掺杂区为P型区。
4.如权利要求3所述的半导体器件，其特征在于：所述第一掺杂区为N型区时，所述第一注入层的注入杂质包括砷或磷。
5.如权利要求3所述的半导体器件，其特征在于：所述第一掺杂区为P型区时，所述第一注入层的注入杂质包括硼或氟化硼。
6.如权利要求1所述的半导体器件，其特征在于：所述第一掺杂区位于所述半导体衬底的正面；或者，所述第一掺杂区位于所述半导体衬底的背面。
7.如权利要求1所述的半导体器件，其特征在于：所述半导体器件包括：二极管、MOS晶体管或IGBT。
8.如权利要求1所述的半导体器件，其特征在于：所述选择性退火激活采用选择性激光退火。
9.一种半导体器件的制造方法，其特征在于：半导体器件的第一导电类型的第一掺杂区采用如下步骤形成：
步骤一、在半导体衬底上进行第一导电类型杂质注入形成第一注入层，后续形成的所述第一掺杂区位于所述第一注入层的选定区域中；
步骤二、对所述第一掺杂区的形成区域的所述第一注入层进行选择性退火激活形成所述第一掺杂区；所述第一掺杂区之外保留有所述第一注入层的未被退火激活杂质。
10.如权利要求9所述的半导体器件的制造方法，其特征在于：所述选择性退火激活采用选择性激光退火。
11.如权利要求10所述的半导体器件的制造方法，其特征在于：步骤二中，在进行所述选择性激光退火激活之前还包括形成掩膜层的步骤；
所述掩膜层将所述第一掺杂区的形成区域打开以及将所述第一掺杂区的形成区域外覆盖；在所述第一掺杂区的形成区域外，所述掩膜层阻挡激光穿过。
12.如权利要求11所述的半导体器件的制造方法，其特征在于：所述掩膜层放置在所述半导体衬底表面上的激光入射路径上。
13.如权利要求9所述的半导体器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。
14.如权利要求9所述的半导体器件的制造方法，其特征在于：第一导电类型为N型，所述第一掺杂区为N型区；或者，第一导电类型为P型，第一掺杂区为P型区。
15.如权利要求14所述的半导体器件的制造方法，其特征在于：所述第一掺杂区为N型区时，所述第一注入层的注入杂质包括砷或磷。
16.如权利要求14所述的半导体器件的制造方法，其特征在于：所述第一掺杂区为P型区时，所述第一注入层的注入杂质包括硼或氟化硼。
17.如权利要求9所述的半导体器件的制造方法，其特征在于：所述第一掺杂区位于所述半导体衬底的正面；或者，所述第一掺杂区位于所述半导体衬底的背面。
18.如权利要求9所述的半导体器件的制造方法，其特征在于：所述半导体器件包括：二极管、MOS晶体管或IGBT。
CN202110459090.0A 2021-04-27 2021-04-27 半导体器件及其制造方法 Active CN113224131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110459090.0A CN113224131B (zh) 2021-04-27 2021-04-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110459090.0A CN113224131B (zh) 2021-04-27 2021-04-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113224131A true CN113224131A (zh) 2021-08-06
CN113224131B CN113224131B (zh) 2024-02-06

Family

ID=77089716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110459090.0A Active CN113224131B (zh) 2021-04-27 2021-04-27 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113224131B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198618A (en) * 1981-06-01 1982-12-06 Fujitsu Ltd Manufacture of semiconductor device having multiple crystalline layer
US20010026962A1 (en) * 2000-01-07 2001-10-04 U.S. Philips Corporation Top gate thin-film transistor and method of producing the same
CN1327262A (zh) * 2000-05-31 2001-12-19 索尼株式会社 半导体器件的制造方法
US20020121654A1 (en) * 2001-03-02 2002-09-05 Tomonari Yamamoto Semiconductor device and manufacturing method thereof
JP2008004866A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法
CN102097306A (zh) * 2009-12-09 2011-06-15 Abb技术有限公司 使用激光退火选择激活注入掺杂剂的半导体器件制作方法
CN102822968A (zh) * 2010-04-02 2012-12-12 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
CN104576368A (zh) * 2014-09-23 2015-04-29 上海华虹宏力半导体制造有限公司 逆导型igbt背面工艺的形成方法
CN104752213A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104979283A (zh) * 2014-04-03 2015-10-14 中国科学院微电子研究所 Ti-igbt的制作方法
CN111415984A (zh) * 2020-04-03 2020-07-14 南京芯长征科技有限公司 逆导型igbt器件的制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198618A (en) * 1981-06-01 1982-12-06 Fujitsu Ltd Manufacture of semiconductor device having multiple crystalline layer
US20010026962A1 (en) * 2000-01-07 2001-10-04 U.S. Philips Corporation Top gate thin-film transistor and method of producing the same
CN1327262A (zh) * 2000-05-31 2001-12-19 索尼株式会社 半导体器件的制造方法
US20020121654A1 (en) * 2001-03-02 2002-09-05 Tomonari Yamamoto Semiconductor device and manufacturing method thereof
JP2008004866A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法
CN102097306A (zh) * 2009-12-09 2011-06-15 Abb技术有限公司 使用激光退火选择激活注入掺杂剂的半导体器件制作方法
CN102822968A (zh) * 2010-04-02 2012-12-12 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
CN104752213A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104979283A (zh) * 2014-04-03 2015-10-14 中国科学院微电子研究所 Ti-igbt的制作方法
CN104576368A (zh) * 2014-09-23 2015-04-29 上海华虹宏力半导体制造有限公司 逆导型igbt背面工艺的形成方法
CN111415984A (zh) * 2020-04-03 2020-07-14 南京芯长征科技有限公司 逆导型igbt器件的制造方法

Also Published As

Publication number Publication date
CN113224131B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN101630683B (zh) 集成静电放电器件
US20130049107A1 (en) Trench semiconductor power device and fabrication method thereof
JP3348711B2 (ja) 半導体装置およびその製造方法
TWI632597B (zh) 增強源極／汲極區之表面摻雜濃度之方法
JP3916386B2 (ja) 半導体装置の製造方法及びフォトリソグラフィ用マスク
US20090302413A1 (en) Semiconductor device and sti forming method therefor
CN113224131B (zh) 半导体器件及其制造方法
US9627210B2 (en) Method of fabricating electrostatic discharge protection structure
US5686322A (en) Process for doping two levels of a double poly bipolar transistor after formation of second poly layer
CN113161426B (zh) 二极管及其制造方法
US7018778B1 (en) Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning
US20090159984A1 (en) Semiconductor Device and Method for Manufacturing the Same
KR100290903B1 (ko) 반도체소자 및 이의 제조방법
JP2001185738A (ja) 半導体装置とその製造方法
JP2002170890A (ja) 半導体装置
KR101077056B1 (ko) 바이폴라 정션 트랜지스터의 제조방법
US6306717B1 (en) Method of manufacturing an avalanche diode with an adjustable threshold
JP7281807B2 (ja) 半導体装置およびその製造方法
KR100540885B1 (ko) 박막 트랜지스터 및 그 제조방법
US8461010B2 (en) Semiconductor device and method for manufacturing same
CN105826202B (zh) 半导体器件的制作方法和半导体器件
JPH0963982A (ja) ノックオンにより伝導型を制御して作成した半導体装置
JP2008078579A (ja) 半導体装置およびその製造方法
KR100368608B1 (ko) 반도체소자 및 그 제조방법
KR100935248B1 (ko) Ｄｍｏｓ 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant