CN102822968A - 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置 - Google Patents

具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置 Download PDF

Info

Publication number
CN102822968A
CN102822968A CN2010800658406A CN201080065840A CN102822968A CN 102822968 A CN102822968 A CN 102822968A CN 2010800658406 A CN2010800658406 A CN 2010800658406A CN 201080065840 A CN201080065840 A CN 201080065840A CN 102822968 A CN102822968 A CN 102822968A
Authority
CN
China
Prior art keywords
region
district
diode
bipolar transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800658406A
Other languages
English (en)
Other versions
CN102822968B (zh
Inventor
岩崎真也
添野明高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102822968A publication Critical patent/CN102822968A/zh
Application granted granted Critical
Publication of CN102822968B publication Critical patent/CN102822968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置，其能够抑制绝缘栅双极性晶体管区和二极管区之间的载流子移动，从而抑制绝缘栅双极性晶体管动作时的通态电压的上升，且改善二极管的恢复特性。在二极管区(20)和绝缘栅双极性晶体管区(40)被形成在同一半导体基板上的半导体装置中，在半导体基板的背面侧，于二极管区的第二导电型的阴极区(30)和绝缘栅双极性晶体管区的第一导电型的集电区(52)之间，设置有低浓度区(100)。低浓度区(100)具有第一低浓度区和第二低浓度区中的至少某一方，所述第一低浓度区为第一导电型，且与集电区相比第一导电型的杂质浓度较低，所述第二低浓度区为第二导电型，且与阴极区相比第二导电型的杂质浓度较低。

Description

具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
技术领域
本说明书所记载的技术涉及一种二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置。
背景技术
日本国专利公开公报2008-192737号（专利文献1）中公开了一种二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置。在半导体基板的背面侧，在二极管区内形成n型的阴极层，而在绝缘栅双极性晶体管区内形成p型的集电层。阴极层和集电层相互相接，且其边界存在于二极管区和绝缘栅双极性晶体管区的边界区内。
在先技术文献
专利文献
专利文献1：日本特开2008-192737号公报
发明内容
发明所要解决的课题
在绝缘栅双极性晶体管区与二极管区的边界附近，存在载流子在绝缘栅双极性晶体管区与二极管区之间进行移动的情况。例如，当绝缘栅双极性晶体管动作时，载流子从绝缘栅双极性晶体管区向二极管区进行移动。其结果为，绝缘栅双极性晶体管区的漂移区内的载流子密度减小从而漂移区的电阻增高，进而导致绝缘栅双极性晶体管动作时的通态电压增高。此外，当在二极管区中流通有回流电流的状态下将绝缘栅双极性晶体管区切换为导通状态时，在二极管区中将流通有反向恢复电流。在该二极管的反向恢复时，载流子从绝缘栅双极性晶体管区向二极管区进行移动。其结果为，二极管的反向恢复电流增大，从而容易造成元件损坏。
本说明书提供一种二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置，所述半导体装置能够抑制绝缘栅双极性晶体管区和二极管区之间的载流子移动，从而抑制绝缘栅双极性晶体管动作时的通态电压的上升，且改善二极管的恢复特性。
用于解决课题的方法
本说明书提供一种二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置。在该半导体装置中，二极管区具备：第一导电型的阳极区，其露出于半导体基板的表面；第二导电型的二极管漂移区，其被形成于阳极区的背面侧；第二导电型的阴极区，其与二极管漂移区相比第二导电型的杂质浓度较高，并被形成于二极管漂移区的背面侧。绝缘栅双极性晶体管区具备：第二导电型的发射区，其露出于半导体基板的表面；第一导电型的体区，其被形成于发射区的侧方以及背面侧，并与发射电极相接；第二导电型的绝缘栅双极性晶体管漂移区，其被形成于体区的背面侧；第一导电型的集电区，其被形成于绝缘栅双极性晶体管漂移区的背面侧；栅电极，其通过绝缘膜而与将发射区和绝缘栅双极性晶体管漂移区分离的范围内的体区对置。在半导体基板的背面侧的阴极区与集电区之间，设置有低浓度区。低浓度区具有第一低浓度区和第二低浓度区中的至少某一方，所述第一低浓度区为第一导电型，且与集电区相比第一导电型的杂质浓度较低，所述第二低浓度区为第二导电型，且与阴极区相比第二导电型的杂质浓度较低。
根据上述的结构，在阴极区与集电区之间，形成有与阴极区和集电区相比较电阻较高的低浓度区。由于在电阻较高的低浓度区内不易流入有载流子，因此在半导体基板的低浓度区的上侧的区域内，载流子密度减小。因此，能够降低二极管区与绝缘栅双极性晶体管区之间的载流子密度。由此，能够抑制绝缘栅双极性晶体管区和二极管区之间的载流子移动，从而抑制绝缘栅双极性晶体管动作时的通态电压的上升，且改善二极管的恢复特性。
能够使阴极区、集电区和低浓度区露出于半导体基板的背面，并设置与半导体基板的背面相接的电极。此时，优选为，低浓度区与电极的接触电阻高于，阴极区与电极的接触电阻、以及集电区与电极的接触电阻中的任意一方。能够进一步降低二极管区与绝缘栅双极性晶体管区之间的载流子密度。
优选为，在俯视观察半导体装置时，阴极区与低浓度区的边界位于与绝缘栅双极性晶体管区的体区的下方相比较靠近二极管区的位置处。
也可以在二极管漂移区内，形成有寿命控制区。寿命控制区内的载流子的寿命短于寿命控制区外的、二极管漂移区内的载流子的寿命。优选为，在俯视观察半导体装置时，寿命控制区的绝缘栅双极性晶体管区侧的端部位于低浓度区的上方。
能够在二极管区与绝缘栅双极性晶体管区之间，从半导体基板的表面起到深于阳极区的下端以及体区的下端的深度为止的范围内，形成有第一导电型的分离区。此时，在俯视观察半导体装置时，寿命控制区的绝缘栅双极性晶体管区侧的端部也可以位于分离区的下方。
本说明书也提供一种上述的半导体装置的制造方法。上述的半导体装置的第一制造方法包括：掩膜工序、离子注入工序、和退火工序。在掩膜工序中，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧。在离子注入工序中，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而形成离子注入区。该离子注入工序包括：第一离子注入工序，以从在掩膜工序中形成了掩膜的区域侧朝向未形成掩膜的区域侧而与半导体晶片的背面形成锐角的第一方向，对半导体晶片的背面实施离子注入；第二离子注入工序，以与所述第一方向交叉的第二方向，对半导体晶片的背面实施离子注入。在退火工序中，实施对离子注入区的退火处理。
在掩膜工序中，掩膜被配置在二极管形成区和绝缘栅双极性晶体管形成区中的某一方上。当实施以从在掩膜工序中形成了掩膜的区域侧朝向未形成掩膜的区域侧而与半导体晶片的背面形成锐角的第一方向，对半导体晶片的背面实施离子注入的第一离子注入工序、和以与该第一方向交叉的第二方向对半导体晶片的背面实施离子注入的第二离子注入工序时，在二极管形成区与绝缘栅双极性晶体管形成区的边界的附近处，将形成有仅第一方向的离子注入、第二方向的离子注入中的某一方被遮蔽而未到达的部分。该部分为低离子注入区，且被形成于二极管形成区与绝缘栅双极性晶体管形成区的边界的附近。通过形成低离子注入区，从而能够在二极管区与绝缘栅双极性晶体管区之间，形成杂质浓度较低的区域。
上述的半导体装置的第二制造方法包括：掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而形成离子注入区；激光退火工序，在配置了掩膜的状态下对离子注入区实施激光退火处理。
当通过激光退火处理来实施对离子注入区的退火处理时，通过向离子注入区照射激光从而使离子活性化。由于与配置有掩膜的区域的边界的附近的离子注入区不会达到足够的高温，因此离子不会被充分地活性化，从而成为杂质浓度较低的区域。由于在二极管形成区和绝缘栅双极性晶体管形成区中的某一方上，在掩膜工序中配置有掩膜，因此能够在二极管形成区与绝缘栅双极性晶体管形成区之间，形成杂质浓度较低的区域。
在上述的第一制造方法以及第二制造方法中，可以采取如下方式，即，在掩膜工序中，掩膜通过与半导体晶片的背面相接的粘合层，而被固定在半导体晶片上。
上述的半导体装置的第三制造方法包括：掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；离子注入工序，从掩膜的背面侧向半导体晶片的背面实施离子注入，从而以邻接的方式形成第一导电型的集电区和第二导电型的阴极区；激光退火工序，对半导体晶片的背面的、集电区与阴极区的边界实施激光退火处理。
当实施激光退火处理时，能够在第一导电型的集电区与第二导电型的阴极区的边界附近，形成与集电区相比第一导电型的杂质浓度较低、且与阴极区相比第二导电型的杂质浓度较低的区域。
上述的第一至第三制造方法还包括结晶缺陷形成工序。此时，优选为，在掩膜工序中，将掩膜配置在半导体晶片的绝缘栅双极性晶体管形成区的背面侧，在结晶缺陷形成工序中，从掩膜的背面侧向半导体晶片的背面实施带电粒子的照射，从而在半导体晶片的二极管形成区内形成结晶缺陷。在掩膜工序中所配置的掩膜能够作为用于在离子注入工序中对杂质离子进行遮蔽的掩膜而使用，且能够作为用于在结晶缺陷形成工序中对带电粒子进行遮蔽的掩膜而使用。
附图说明
图1为实施方式所涉及的半导体装置的剖视图。
图2为说明实施例1所涉及的半导体装置的制造方法的图。
图3为说明实施例1所涉及的半导体装置的制造方法的图。
图4为说明实施例1所涉及的半导体装置的制造方法的图。
图5为说明实施例1所涉及的半导体装置的制造方法的图。
图6为说明实施例1所涉及的半导体装置的制造方法的图。
图7为说明实施例1所涉及的半导体装置的制造方法的图。
图8为说明实施例1所涉及的半导体装置的制造方法的图。
图9为说明改变例所涉及的半导体装置的制造方法的图。
图10为说明改变例所涉及的半导体装置的制造方法的图。
图11为说明改变例所涉及的半导体装置的制造方法的图。
图12为说明实施例2所涉及的半导体装置的制造方法的图。
图13为说明实施例2所涉及的半导体装置的制造方法的图。
图14为说明实施例2所涉及的半导体装置的制造方法的图。
图15为说明实施例3所涉及的半导体装置的制造方法的图。
图16为说明实施例3所涉及的半导体装置的制造方法的图。
图17为说明实施例3所涉及的半导体装置的制造方法的图。
图18为其他的实施方式所涉及的半导体装置的剖视图。
图19为其他的实施方式所涉及的半导体装置的剖视图。
具体实施方式
（半导体装置）
对本说明书所公开的实施方式所涉及的半导体装置进行说明。
如图1所示，实施方式所涉及的半导体装置10具备半导体基板12、和被形成于半导体基板12的表面和背面上的金属层及绝缘膜等。在半导体基板12上，形成有二极管区20、绝缘栅双极性晶体管区40和边界区80。在二极管区20与绝缘栅双极性晶体管区40之间，形成有边界区80。
在二极管区20内的半导体基板12的表面上，形成有阳极电极22。在绝缘栅双极性晶体管区40内的半导体基板12的表面上，形成有发射电极42。在半导体基板12的背面上，形成有共用电极60。
在二极管区20内，形成有阳极层26、二极管漂移层28、阴极层30。
阳极层26为p型。阳极层26具备阳极接触区26a和低浓度阳极层26b。阳极接触区26a在露出于半导体基板12的表面的范围内形成为岛状。阳极接触区26a的杂质浓度较高。阳极接触区26a与阳极电极22欧姆连接。低浓度阳极层26b被形成于阳极接触区26a的下侧及侧方，并覆盖阳极接触区26a。低浓度阳极层26b的杂质浓度与阳极接触区26a相比较低。
二极管漂移层28被形成于阳极层26的下侧。二极管漂移层28为n型。二极管漂移层28具备上部漂移层28a和下部漂移层28b。上部漂移层28a与下部漂移层28b相比杂质浓度较低。
阴极层30被形成于二极管漂移层28的下侧。阴极层30被形成于，露出于半导体基板12的背面的范围内。阴极层30为n型，且杂质浓度较高。阴极层30与共用电极60欧姆连接。
通过阳极层26、二极管漂移层28、以及阴极层30而形成了二极管。
在绝缘栅双极性晶体管区40内，形成有发射区44、体层48、绝缘栅双极性晶体管漂移层50、集电层52、以及栅电极54等。
在绝缘栅双极性晶体管区40内的半导体基板12的表面上，形成有多个沟槽。在各个沟槽的内表面上，形成有栅绝缘膜56。在各个沟槽的内部，形成有栅电极54。栅电极54的表面被绝缘膜58所覆盖。栅电极54与发射电极42绝缘。
发射区44在露出于半导体基板12的表面的范围内被形成为岛状。发射区44被形成在与栅绝缘膜56相接的范围内。发射区44为n型，且杂质浓度较高。发射区44与发射电极42欧姆连接。
体层48为p型。体层48具备体接触区48a和低浓度体层48b。体接触区48a在露出于半导体基板12的表面的范围内被形成为岛状。体接触区48a被形成在两个发射区44之间。体接触区48a的杂质浓度较高。体接触区48a与发射电极42欧姆连接。低浓度体层48b被形成于发射区44以及体接触区48a的下侧。低浓度体层48b被形成在浅于栅电极54的下端的范围内。低浓度体层48b的杂质浓度与体接触区48a相比较低。通过低浓度体层48b，从而使发射区44与绝缘栅双极性晶体管漂移层50分离。栅电极54通过绝缘膜56而与将发射区44和绝缘栅双极性晶体管漂移层50分离的范围内的低浓度体层48b对置。
绝缘栅双极性晶体管漂移层50被形成于体层48的下侧。绝缘栅双极性晶体管漂移层50为n型。绝缘栅双极性晶体管漂移层50具备漂移层50a和缓冲层50b。漂移层50a被形成于体层48的下侧。漂移层50a的杂质浓度较低。漂移层50a具有与二极管区20的上部漂移层28a大致相同的杂质浓度，且为与上部漂移层28a连续的层。缓冲层50b被形成于漂移层50a的下侧。缓冲层50b与漂移层50a相比杂质浓度较高。缓冲层50b具有与二极管区20的下部漂移层28b大致相同的杂质浓度，且为与下部漂移层28b连续的层。
集电层52被形成于绝缘栅双极性晶体管漂移层50的下侧。集电层52被形成在露出于半导体基板12的背面的范围内。集电层52为p型，且杂质浓度较高。集电层52与共用电极60欧姆连接。
通过发射区44、体层48、绝缘栅双极性晶体管漂移层50、集电层52以及栅电极54而形成了绝缘栅双极性晶体管。
在二极管区20与绝缘栅双极性晶体管区40之间形成有边界区80。边界区为未形成有元件结构的非活性区域，边界区80的表面不与电极相接。在边界区80的表面上形成有绝缘膜82。在边界区80内形成有分离区70。分离区70被形成于，从半导体基板12的表面起到深于阳极层26的下端以及体层48的下端的深度为止的范围内。更详细而言，分离区70被形成于，从半导体基板12的表面起到深于栅电极54的下端的深度为止的范围内。分离区70与阳极层26以及体层48相接。分离区70为p型。分离区70的杂质浓度与低浓度阳极层26b以及低浓度体层48b相比较高。分离区70的底面是平坦的。分离区70对电场在阳极层26与体层48之间集中的情况进行抑制。尤其是，由于分离区70被形成至深于栅电极54的下端的位置为止，因此抑制了电场集中于分离区70附近的栅电极54的情况。
在分离区70的下侧，上部漂移层28a与漂移层50a连续。在连续的上部漂移层28a和漂移层50a的下侧，下部漂移层28b与缓冲层50b连续。在低浓度层100的上侧，下部漂移层28b与缓冲层50b连续。低浓度层100被形成于阴极层30与集电层52之间。低浓度层100为n型，且与阴极层30相比杂质浓度较低。低浓度层100的电阻高于，阴极层30的电阻以及集电层52的电阻中的任意一方。
与阴极层30以及集电层52同样地，低浓度层100被形成于，露出于半导体基板12的背面的范围内，并与共用电极60欧姆连接。由于杂质浓度较低，因此低浓度层100与共用电极60的接触电阻，较之于阴极层30与共用电极60的接触电阻、集电层52与共用电极的接触电阻较高。
二极管区20的阴极层30延伸至分离区70的下侧，且在分离区70的下侧与低浓度层100邻接。低浓度层100延伸至绝缘栅双极性晶体管区40与边界区80的边界，且与绝缘栅双极性晶体管区40的集电层52邻接。即，当俯视观察半导体装置10时，阴极层30与低浓度层100的边界72位于与绝缘栅双极性晶体管区40的体区48的下方相比较靠近二极管区20的一侧。更详细而言，边界72位于分离区70的底面（平坦部分）的下侧。集电层52与低浓度层100的边界74位于分离区70的倾斜部的下侧，同时位于绝缘栅双极性晶体管区40的体区48的下方。
在二极管漂移层28的上部漂移层28a内形成有载流子寿命控制区39。在载流子寿命控制区39内，存在有通过向半导体基板12打入带电粒子而形成的结晶缺陷。载流子寿命控制区39内的结晶缺陷密度与其周围的上部漂移层28a相比极高。载流子寿命控制区39被形成在阳极层26的附近的深度，且深于分离区70的下端的深度处。此外，载流子寿命控制区39从二极管区20向边界区80内延伸，并且未侵入到绝缘栅双极性晶体管区40内。
参照符号39a表示载流子寿命控制区39的绝缘栅双极性晶体管区40侧的端部。载流子寿命控制区39的端部39a位于边界区80的内部，且位于分离区70的下侧。更详细而言，端部39a位于分离区70的底面（平坦部分）的下侧。此外，端部39a位于低浓度层100的上侧。
图1所示的边界区80的结构是沿着二极管区20和绝缘栅双极性晶体管区40之间而延伸设置的。即，在二极管区20与绝缘栅双极性晶体管区40之间，低浓度层100、边界72、边界74、载流子寿命控制区39的端部39a沿着分离区70而延伸。
（半导体装置的绝缘栅双极性晶体管的动作）
对半导体装置10的绝缘栅双极性晶体管的动作进行说明。当向发射电极42与共用电极60之间施加使共用电极60成为正极的电压，且向栅电极54施加导通电位（形成沟道所需的电位以上的电位）时，绝缘栅双极性晶体管将导通。即，通过向栅电极54施加导通电位，从而在与栅绝缘膜56相接的范围内的低浓度体层48b中形成沟道。于是，电子从发射电极42起经由发射区44、沟道、绝缘栅双极性晶体管漂移层50以及集电层52，而向共用电极60流通。此外，空穴从共用电极60经由集电层52、绝缘栅双极性晶体管漂移层50、低浓度体层48b以及体接触区48a，而向发射电极42流通。即，电流从共用电极60向发射电极42流通。绝缘栅双极性晶体管漂移层50内流入有电子和空穴，通过电导率调制，从而电阻减小。由此，绝缘栅双极性晶体管动作时的通态电压减小。
当绝缘栅双极性晶体管漂移层50侧的空穴穿过边界区80内的分离区70的下侧而向二极管漂移层28移动时，绝缘栅双极性晶体管漂移层50的空穴密度将减小，从而绝缘栅双极性晶体管区40的电导率调制被阻碍，而成为绝缘栅双极性晶体管的通态电压上升的原因。
但是，在半导体装置10中，在分离区70的下方形成有低浓度层100。由于低浓度层100与阴极层30以及集电层52相比电阻较高，且与共用电极60的接触电阻较高，因此通过低浓度层100而不易发生载流子在半导体基板12与共用电极60之间的移动。其结果为，在低浓度层100的上侧的半导体基板12中，载流子密度降低。因此，能够抑制被供给至绝缘栅双极性晶体管漂移层50的空穴向边界区80侧移动并流入到低浓度层100中的情况。而且，由于在集电层52与阴极层30之间存在低浓度层100，且从绝缘栅双极性晶体管漂移层50到阴极层30为止的距离变长，因此抑制了被供给至绝缘栅双极性晶体管漂移层50的空穴朝向阴极层30移动的情况。以此种方式，由于抑制了空穴从绝缘栅双极性晶体管区40向二极管区20进行移动的情况，因此抑制了绝缘栅双极性晶体管动作时的通态电压的上升。
（半导体装置的二极管的动作）
当将施加于栅电极54的电位从导通电位切换为断开电位时，绝缘栅双极性晶体管将截止。而且，将半导体装置10的二极管置于导通。即，当向阳极电极22与共用电极60之间施加使阳极电极22成为正极的电压（即正向电压）时，二极管将导通。由此，电流从阳极电极22经由阳极层26、二极管漂移层28以及阴极层30，而向共用电极60流通。
当二极管导通时，存在如下的情况，即，绝缘栅双极性晶体管区40内的体层48中靠近二极管区20的部分、绝缘栅双极性晶体管漂移层50、二极管区20内的阴极层30中靠近绝缘栅双极性晶体管区40的部分作为寄生二极管而进行动作。此时，从体层48侧向绝缘栅双极性晶体管漂移层50注入的载流子（在半导体装置10中为空穴）经由边界区内的漂移层而朝向阴极层30移动，且载流子积蓄在边界区80内的漂移层中。
而且，当在二极管漂移层28中形成有载流子寿命控制区39时，二极管区40的正向电压增大。其结果为，当二极管导通时，上文中所说明的寄生二极管变得容易动作。当寄生二极管动作时，从绝缘栅双极性晶体管漂移层50侧向边界区80侧移动的载流子将增加，尽管形成有载流子寿命控制区39，但也无法充分地获得使边界区80内的漂移层的载流子浓度降低的效果。
但是，在图1所涉及的半导体装置10中，在边界区80内的分离区70的下方形成有低浓度层100。由于低浓度层100与阴极层30以及集电层52相比电阻较高，且与共用电极60的接触电阻较高，因此上述的寄生二极管不易动作。即，在边界区80内的漂移层中不易积蓄载流子。
接下来，当将被施加于二极管的电压从正向电压转换为反向电压时，二极管将实施反向恢复动作。即，在施加正向电压时存在于二极管漂移层28内的空穴将向阳极电极22被排出，并且在施加正向电压时存在于二极管漂移层28内的电子将向共用电极60被排出。
载流子有时会积蓄在边界区80内的绝缘栅双极性晶体管漂移层50中。当被积蓄在边界区80内的绝缘栅双极性晶体管漂移层50中的载流子增多时，反向恢复电流将增大，从而二极管的恢复特性下降。
如已说明的那样，由于在分离区70的下方形成有低浓度层100，因此抑制了在二极管导通时载流子被积蓄在边界区80内的绝缘栅双极性晶体管漂移层50中的现象。其结果为，抑制了反向恢复电流增大的现象。即，抑制了二极管的恢复特性的下降。
此外，在二极管漂移层28中，形成有载流子寿命控制区39。载流子寿命控制区39内的结晶缺陷作为载流子的再结合中心而发挥功能。因此，在进行反向恢复动作时，二极管漂移层28内的载流子中的大部分在载流子寿命控制区39内通过再结合而消失。因此，在半导体装置10中，抑制了在反向恢复动作时所产生的反向恢复电流。
此外，在半导体装置10中，载流子寿命控制区39延伸至分离区70的下侧。因此，存在于分离区70的下侧的二极管漂移区28内的载流子在载流子寿命控制区39内进行再结合。因此，防止了在反向恢复动作时，在分离区70附近产生较高的电流的情况。
如以上所说明的那样，在本实施方式的半导体装置10中，在集电层52与阴极层30之间设置有低浓度层100。由此，能够获得在绝缘栅双极性晶体管动作时抑制了通态电压的上升的效果。此外，对在二极管动作时寄生二极管（通过绝缘栅双极性晶体管区40内的体层48中靠近二极管区20的部分、绝缘栅双极性晶体管漂移层50、和二极管区20内的阴极层30中靠近绝缘栅双极性晶体管区40的部分而构成）进行动作的情况进行抑制，从而能够获得改善二极管反向恢复时的恢复特性的效果。
此外，由于即使因存在载流子寿命控制区39而使二极管区20的正向电压上升，该寄生二极管也不易进行动作，因此能够充分地获得载流子寿命控制区使载流子衰减的效果，从而有效地改善二极管的恢复特性。
另外，在半导体装置10中，载流子寿命控制区39的端部39a位于分离区70的下方。即使因制造误差而使端部39a的位置（分离区70的宽度方向（图1中的左右方向）上的位置）在分离区70的下方发生了偏移，二极管区20内的载流子寿命控制区39的面积也不会发生变化。此外，如上文所述，在分离区70的下方的二极管漂移层28中流通的电流较小。因此，即使因端部39a的位置发生偏移而使分离区70的下方的二极管漂移层28的特性发生变化，对二极管的反向恢复特性造成的影响也较小。因此，在半导体装置10中，即使端部39a的位置发生偏移，二极管的反向恢复特性也不易发生变动。即，在半导体装置10的批量生产时，二极管的反向恢复特性不易产生偏差。
（半导体装置的制造方法）
接下来，对半导体装置10的制造方法进行说明。在半导体晶片上形成多个图1所涉及的半导体装置10的元件结构后，通过利用切割等而将各个半导体装置切离，从而实施半导体装置10的制造。以下，对在半导体晶片上形成半导体装置10的元件结构的第一至第三制造方法进行说明。
（第一制造方法）
半导体装置10的第一制造方法包括掩膜工序、结晶缺陷形成工序、离子注入工序、和退火工序。
在掩膜工序中，将掩膜配置在半导体晶片的二极管形成区（半导体装置中的形成二极管区的区域）的背面侧或绝缘栅双极性晶体管形成区（半导体装置中的形成绝缘栅双极性晶体管区的区域）的背面侧。掩膜的材料只需为能够遮蔽带电粒子和杂质离子的材料即可，可以优选使用硅（Si）等。
在结晶缺陷形成工序中，从掩膜的背面侧向半导体晶片的背面实施带电粒子（离子、中子、电子线等）的照射，从而在半导体晶片的二极管形成区内的二极管漂移层28中形成结晶缺陷。也可以根据需要，而隔着以铝等为材料的能量吸收材料来实施带电粒子的照射等。
在离子注入工序中，向半导体晶片的背面，多次注入与配置有掩膜侧相反的导电型的杂质离子，从而形成离子注入区。例如，当在二极管形成区的背面侧配置了掩膜时，注入p型的杂质离子。当在绝缘栅双极性晶体管形成区的背面侧配置了掩膜时，注入n型的杂质离子。多次的离子注入工序包括：第一离子注入工序，在从形成了掩膜的区域侧朝向未形成掩膜的区域侧而与半导体晶片的背面形成锐角的第一方向上，实施离子注入；第二离子注入工序，在与第一方向交叉的第二方向上，实施离子注入。当在二极管形成区的背面侧配置了掩膜时，第一方向为，从绝缘栅双极性晶体管形成区侧朝向二极管形成区侧而与半导体晶片的背面形成锐角的方向。当在绝缘栅双极性晶体管形成区的背面侧配置了掩膜时，第一方向为，从二极管形成区侧朝向绝缘栅双极性晶体管形成区侧而与半导体晶片的背面形成锐角的方向。对于第一离子注入工序和第二离子注入工序而言，先实施哪一个工序均可，由此能够在二极管形成区与绝缘栅双极性晶体管形成区之间形成低离子注入区。在退火工序中，实施对离子注入区和低离子注入区的退火处理。
在掩膜工序中所配置的掩膜能够作为用于在离子注入工序中对第一导电型的杂质离子进行遮蔽的掩膜而使用，且能够作为用于在结晶缺陷形成工序中对带电粒子进行遮蔽的掩膜而使用。
使用例示了实施方式所涉及的半导体装置的制造方法的图2至图8，对作为实施例1的第一制造方法更加具体地进行说明。
实施例1
图2为表示半导体装置10的第一制造方法所涉及的半导体晶片的一部分的截面的图。图2所示的晶片610表示形成半导体装置10的载流子寿命控制区39、阴极层30、低浓度层100、共用电极60之前的状态，除此之外的半导体装置10的结构已被形成。在晶片610的背面侧，形成有p型的集电层652。在晶片610中，在制造工序完成之后，用二极管形成区620表示成为图1的半导体装置10的二极管区20的区域，用绝缘栅双极性晶体管形成区640表示成为绝缘栅双极性晶体管区40的区域，用边界形成区680表示成为边界区80的区域。对与图1的半导体装置10相同的结构标记相同的参照编号。在第一制造方法的各个工序中，形成半导体装置10的载流子寿命控制区39、阴极层30、低浓度层100。
如图3所示，在掩膜工序中，将掩膜701配置在晶片610的绝缘栅双极性晶体管形成区的背面侧。掩膜701在离子注入工序中，作为用于对第一导电型的杂质离子进行遮蔽的掩膜而使用，在结晶缺陷形成工序中，作为用于对带电粒子进行遮蔽的掩膜而使用。如图3所示，在晶片610的边缘部上设置有肋661，并且在肋661的内侧的元件形成区中形成有图2所示的元件结构。通过将平板状的掩膜701固定在肋661上，从而能够在将晶片610的元件形成区和掩膜701分离的状态下对晶片610的元件形成区和掩膜701进行固定。虽然在图3中未进行图示，但是掩膜701在如下的位置处开口，即，成为在晶片610上形成结晶缺陷的区域的下方的位置。图4为用与图2相同的截面来表示设置了掩膜701的状态下的晶片610的图。如图4所示，在形成载流子寿命控制区39的、二极管形成区620和边界区680的一部分处，掩膜701开口。掩膜701的端部701a的位置以与载流子寿命控制区39的端部39a的位置相一致的方式而被调节。
接下来，实施结晶缺陷形成工序。如图5所示，在结晶缺陷形成工序中，从掩膜701的背面侧，且从与晶片610的背面垂直的方向实施带电粒子的照射，从而在晶片610的二极管形成区620中形成结晶缺陷。带电粒子以停止在二极管漂移层28的上部漂移层28a处的方式被调节照射能量，并被照射。由此，结晶缺陷密度较高的区域被形成于上部漂移层28a中，并成为载流子寿命控制区39。载流子寿命控制区39的端部39a的位置与掩膜701的二极管形成区620侧的端部701a大致一致。
接下来，实施离子注入工序。在离子注入工序中，两次对晶片610的背面注入n型的杂质离子，从而在晶片610的背面的集电层652的一部分处，形成注入有n型离子的离子注入区。
如图6所示，该两次离子注入的方向包括：从绝缘栅双极性晶体管形成区640侧（在掩膜工序中形成了掩膜的区域侧）朝向二极管形成区620侧（在掩膜工序中未形成掩膜的区域侧）而与半导体晶片的背面形成锐角的方向（以下，称为第一方向。图6中为用虚线的箭头标记662表示的方向）；从二极管形成区620侧朝向绝缘栅双极性晶体管形成区640侧而与半导体晶片的背面形成锐角的方向（以下，称为第二方向。图6中为用实线的箭头标记664表示的方向）。在图6所示的截面中，第二方向与第一方向交叉。如图6所示，当在第二方向上实施了n型离子注入时，n型离子被注入到集电层652的部分600中。另一方面，当在第一方向上实施了n型离子注入时，n型离子未被注入到部分600中。在图6中，在以第一方向、第二方向中的任意一个方向实施了n型离子注入的情况下，n型离子均被注入到与部分600相比靠近二极管形成区620侧的集电层652的部分630中。
即，通过实施包括从绝缘栅双极性晶体管形成区640侧朝向二极管形成区620侧而与半导体晶片的背面形成锐角的第一方向、和与第一方向交叉的第二方向（更加具体而言，从二极管形成区620侧朝向绝缘栅双极性晶体管形成区640侧而与半导体晶片的背面形成锐角的第二方向）在内的、至少两次以上的离子注入，从而能够在晶片610的二极管形成区620的背面上形成n型离子浓度不同的两个部分（部分600和部分630）。被注入到部分600中的n型离子浓度低于被注入到部分630中的n型离子浓度。部分600为低离子注入区，并且沿着掩膜701的二极管形成区620侧的端部701a，而被形成于二极管形成区620与绝缘栅双极性晶体管形成区640之间。
将部分600的二极管形成区620侧的端部设为边界672，将绝缘栅双极性晶体管形成区640侧的端部设为边界674。通过对掩膜701的位置、第一方向以及第二方向的离子注入的角度进行调节，从而能够对部分600的宽度（即，边界672与边界674之间的长度）进行调节。
在实施例1中，由于根据形成结晶缺陷的位置来对掩膜701的位置进行固定，因此通过对第一方向以及第二方向的离子注入的角度进行调节，从而对部分600的宽度进行调节。利用图7对设计第一方向以及第二方向的离子注入的角度的方法的一个示例进行说明。图7为模式化地表示图6所示的晶片610以及掩膜701的一部分的图，并且图示了掩膜701的端部701a、和位于其附近的集电层652（包括部分600和部分630）。俯视观察晶片610时的图7中的点A、B、C的位置与掩膜701的端部701a相一致。线段AB为晶片610的背面与掩膜701的晶片610侧的面之间的距离，并设为d1。线段BC为掩膜701的厚度，并设为d2。线段CD模式化地表示通过端部701a而被限制的、第一方向的离子注入中的带电粒子的前进路线，点D与边界672处于相同的位置。当将线段CD与晶片610的背面形成的角设为θ1（0＜θ1＜90°）时，第一方向的离子注入中的带电粒子的前进路线与晶片610的背面形成的角将成为θ1。线段BE模式化地表示通过端部701a而被限制的、第二方向的离子注入中的带电粒子的前进路线，点E与边界674处于相同的位置。当将线段BE与晶片610的背面形成的角设为θ2（0＜θ2＜90°）时，第二方向的离子注入中的带电粒子的前进路线与晶片610的背面形成的角将成为θ2。
线段AD的长度成为（d1＋d2）／tanθ1，并表示从端部701a到边界672为止的晶片610在平面方向上的距离。线段AE的长度成为d1／tanθ2，并表示从端部701a到边界674为止的晶片610在平面方向上的距离。因此，边界672与边界672的距离DE可以通过下述的式（1）来表示。
（d1＋d2）／tanθ1＋d1／tanθ2…（1）
在实施例1中，利用所述的式（1）来对θ2的值进行调节，以使低浓度层100不会侵入至绝缘栅双极性晶体管区40的体层48的下侧。
接下来，取下掩膜701，之后实施对晶片610的退火工序。在退火工序中，实施对离子注入区即部分600、部分630的退火处理。当实施退火处理时，部分630成为n型的阴极层30，部分600成为n型的杂质浓度低于阴极层30的低浓度层100。由此，如图8所示，晶片610的背面能够具备集电层52、低浓度层100、阴极层30这三层。通过在图8所示的晶片610的背面上形成图1所示的共用电极60，并进行切割而切开成一个一个的半导体装置，从而能够形成实施方式所涉及的半导体装置10。
如上文所述，在第一制造方法中，在掩膜工序中，将掩膜配置在半导体晶片的二极管形成区和绝缘栅双极性晶体管形成区中的某一方的背面侧。在其后实施的离子注入工序中，实施从绝缘栅双极性晶体管形成区侧朝向二极管形成区侧而与半导体晶片的背面形成锐角的方向（第一方向）的离子注入、和从二极管形成区侧朝向绝缘栅双极性晶体管形成区侧而与半导体晶片的背面形成锐角的方向（第二方向）的离子注入。由此，在二极管形成区与绝缘栅双极性晶体管形成区之间，生成第一方向的离子注入和第二方向的离子注入中的某一方被遮蔽而未到达的、低离子注入区。通过在形成了低离子注入区后实施退火工序，从而能够在二极管区与绝缘栅双极性晶体管区之间形成杂质浓度较低的区域。
在第一制造方法中，能够将用于在离子注入工序中对第一导电型的杂质离子进行遮蔽的掩膜，作为用于在结晶缺陷形成工序中对带电粒子进行遮蔽的掩膜而使用。由于能够将一个掩膜兼用于离子注入工序和结晶缺陷形成工序中，因此简化了制造工序。
此外，当如实施例1这样，使在掩膜工序中所配置的掩膜的端部的位置与载流子寿命控制区的端部的位置相一致，并在此基础上，利用该掩膜而在离子注入工序中实施第一方向和第二方向的离子注入时，能够使低浓度层与阴极层的边界位于与载流子寿命控制区的端部相比较靠近二极管区的一侧，并能够使低浓度层与集电层的边界位于与载流子寿命控制区的端部相比较靠近绝缘栅双极性晶体管区的一侧。即，能够设定为，载流子寿命控制区的端部位于低浓度层的上方。由于能够利用一个掩膜，而使载流子寿命控制区的端部的位置和低浓度层的位置恰当地对准，因此使制造工序简化。此外，虽然在使用多个掩膜时，存在由于多个掩膜的位置相互错开，从而载流子寿命控制区的端部的位置与低浓度层的位置错开的情况，但是由于使用一个掩膜，因此无需使多个掩膜的位置相互对准。
另外，虽然在图6中，第二方向为从在掩膜工序中未形成掩膜的二极管形成区侧朝向在掩膜工序中形成了掩膜的绝缘栅双极性晶体管形成区侧的方向，但是并不限定于此。第二方向只需为与第一方向交叉的方向（不与第一方向平行的方向），且由此而能够在二极管形成区与绝缘栅双极性晶体管形成区之间，形成仅第一方向的离子注入和第二方向的离子注入中的某一方被遮蔽而未到达的部分（成为低离子注入区的部分）即可。例如，如图9所示，当第一方向为从绝缘栅双极性晶体管形成区侧朝向二极管形成区侧而与半导体晶片的背面形成锐角的方向时，第二方向可以为与第一方向交叉且与半导体晶片的背面垂直的方向。此时，由于第二方向的离子注入在与端部701a相比靠近绝缘栅双极性晶体管形成区640的一侧未被实施，因此低浓度层102a与绝缘栅双极性晶体管形成区640的边界674a、与掩膜701的二极管形成区620侧的端部701a相一致。此外，如图10所示，当第一方向为从绝缘栅双极性晶体管形成区侧朝向二极管形成区侧而与半导体晶片的背面形成锐角θ11的方向时，第二方向可以为从绝缘栅双极性晶体管形成区侧朝向二极管形成区侧而与半导体晶片的背面形成锐角θ21的方向，且成为θ21＞θ11。此时，第二方向与第一方向交叉，从而能够在半导体晶片的背面上形成低离子注入区。低浓度层102b与绝缘栅双极性晶体管形成区640的边界674b，与掩膜701的二极管形成区620侧的端部701a相比靠近二极管形成区640侧。
另外，如图11所示，也可以利用抗蚀剂703等而将掩膜701贴附在晶片610的背面上。此时，由于离子注入在与端部701a相比靠近绝缘栅双极性晶体管形成区640的一侧未被实施，因此低浓度层102c与绝缘栅双极性晶体管形成区640的边界674c与掩膜701的二极管形成区620侧的端部701a相一致。
（第二制造方法）
半导体装置10的第二制造方法包括：掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；结晶缺陷形成工序，从掩膜的背面侧向半导体晶片的背面实施带电粒子的照射，从而在半导体晶片的二极管形成区内形成结晶缺陷；离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而形成离子注入区；激光退火工序，在配置了掩膜的状态下对离子注入区实施激光退火处理。
以下，利用例示了实施方式所涉及的半导体装置10的制造方法的图12至图14，将第二制造方法作为实施例2而进行具体说明。
实施例2
由于实施例2的掩膜工序和结晶缺陷形成工序与第一制造方法所涉及的实施例1相同，因此省略说明。图12图示了对图2所示的晶片610完成了结晶缺陷形成工序之后的晶片710。在晶片710的二极管漂移层28的上部漂移层28a内，形成有载流子寿命控制区39。与图4等相同地，在晶片710的背面侧配置有掩膜701。图12中，对与图1、图2相同的结构，标记相同的参照编号。
接下来，实施离子注入工序。在离子注入工序中，向晶片710的背面注入n型的杂质离子，从而如图13所示，在晶片710的背面的集电层652的一部分上，形成注入有n型离子的离子注入区730。
接下来，在配置了掩膜701的状态下实施激光退火工序。在激光退火工序中，通过激光退火处理来实施对离子注入区的退火处理。通过向离子注入区730照射激光，从而在成为高能量状态的部分中，离子被充分地活性化，另一方面，在与配置有掩膜的区域的边界的附近，无法获得离子的活性化所需的充分的能量。如图14所示，当向掩膜701的端部701a的附近照射激光时，部分120处于高能量状态，从而离子被充分地活性化，而在与部分120相比靠近绝缘栅双极性晶体管形成区640的一侧即部分123处于能量不足的状态，从而离子未被充分地活性化。部分123中，离子的活性化不充分，从而成为杂质浓度较低的低浓度层103。当对二极管形成区620的背面的离子注入区730整体扫描激光时，在除了与配置有掩膜的区域的边界的附近以外的区域内，离子被充分地活性化，如图14所示，能够在二极管形成区620的整个背面上形成阴极层30。同时，能够沿着掩膜701的端部701a，而在阴极层30与集电层52之间形成低浓度层103。通过在图14所示的晶片710的背面上形成图1所示的共用电极60，并进行切割而切开成一个一个的半导体装置，从而能够形成实施方式所涉及的半导体装置10。
如上文所述，即使使用第二制造方法，也能够与使用第一制造方法的情况相同地，将用于在离子注入工序中对第一导电型的杂质离子进行遮蔽的掩膜，作为用于在结晶缺陷形成工序中对带电粒子进行遮蔽的掩膜而使用。由于能够利用一个掩膜，而使载流子寿命控制区的端部的位置与低浓度层的位置恰当地对准，因此使制造工序简化。此外，由于使用一个掩膜，因此无需使多个掩膜的位置相互对准。
（第三制造方法）
上述的半导体装置10的第三制造方法包括：掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；结晶缺陷形成工序，从掩膜的背面侧向半导体晶片的背面实施带电粒子的照射，从而在半导体晶片的二极管形成区内形成结晶缺陷；离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而以邻接的方式形成第一导电型的集电区和第二导电型的阴极区；激光退火工序，对半导体晶片的背面的、集电区与阴极区的边界实施激光退火处理。
以下，利用例示了实施方式所涉及的半导体装置的制造方法的图15至图17，将第三制造方法作为实施例3而进行具体说明。
实施例3
在实施例3中，通过与第二制造方法所涉及的实施例2相同的制造工序，而在制造了图13所示的晶片710之后，将掩膜701去除并实施退火处理。由此，能够制造图15所示的晶片810。在图15中，对与图1、图2、图13等相同的结构，标记相同的参照编号。
如图15所示，在晶片810的背面侧，以邻接的方式形成有n型的阴极层830和p型的集电层852。边界121为阴极层830与集电层852的边界。
对图15所示的晶片810的背面侧的边界121实施激光退火处理。当对边界121照射激光而实施激光退火处理时，边界121附近的阴极层830和集电层852被局部性地加热。由此，阴极层830的n型的杂质和集电层852的p型的杂质相互抵消，从而如图16所示，形成杂质浓度较低的低浓度层104。为了使低浓度层104成为n型的杂质层，例如，只需使阴极层830的n型的杂质浓度高于集电层852的p型的杂质浓度即可。
图17为从背面侧观察晶片810的图。根据第三制造方法，如图17所示，能够在阴极层830与集电层852之间的一部分上选择性地形成低浓度层104。通过在对边界121的整体实施激光退火处理，并在阴极层830与集电层852之间形成了低浓度层104之后，在晶片810的背面上形成图1所示的共用电极60，并进行切割而切开成一个一个的半导体装置，从而能够形成实施方式所涉及的半导体装置10。
如上文所述，即使使用第三制造方法，也能够与使用第一和第二制造方法的情况相同地，将用于在离子注入工序中对第一导电型的杂质离子进行遮蔽的掩膜，作为用于在结晶缺陷形成工序中对带电粒子进行遮蔽的掩膜而使用。由于利用一个掩膜，而使载流子寿命控制区的端部的位置与低浓度层的位置恰当地对准，因此使制造工序简化。此外，由于使用一个掩膜，因此无需使多个掩膜的位置相互对准。
此外，根据第三制造方法，从而能够制造如图17所示这样，在阴极层与集电层之间的一部分上选择性地形成有低浓度层的半导体装置。
另外，在第一至第三制造方法中，也可以先实施离子注入工序和结晶缺陷形成工序中的任意一个工序。
另外，若为本领域技术人员则能够容易理解，即使根据上述所说明的第一、第二、第三制造方法以外的方法也能够制造半导体装置10。例如，能够使用如下的方法，即，使用与阴极层30对准并被实施了图案形成的第一掩膜，来对图3所示的晶片610的背面实施第一n型离子注入，使用与低浓度层100对准并被实施了图案形成的第二掩膜，而以与第一n型离子注入相比较低的杂质浓度来实施第二n型离子注入，使用与集电层52对准并被实施了图案形成的第三掩膜，来实施p型离子注入，之后，实施退火处理的方法。
虽然在上文中，例示并说明了低浓度层为n型的半导体装置，但是低浓度层也可以为p型。在图1所示的半导体装置10中，也可以形成p型的低浓度层，以取代n型的低浓度层100。此时，p型的低浓度层的杂质浓度低于集电层30的p型的杂质浓度。此外，也可以如图18所示的半导体装置10a那样，设置n型的低浓度层111和p型的低浓度层112双方。此外，在图18中，也可以调换n型的低浓度层111和p型的低浓度层112的位置。另外，图18中，对与图1相同的结构标记相同的参照编号。
与n型的低浓度层相同地，p型的低浓度层与阴极层以及集电层相比，电阻较高。因此，即使在图1所示的半导体装置10中，形成有p型的低浓度层，以取代n型的低浓度层100的情况下，也能够获得与形成有上文中所说明的n型的低浓度层100的情况相同的作用效果。即，通过形成p型的低浓度层，也能够获得抑制绝缘栅双极性晶体管动作时的通态电压上升的效果、和改善二极管的恢复特性的效果。而且，当p型的低浓度层与共用电极的接触电阻较之于阴极层与共用电极的接触电阻、集电层与共用电极的接触电阻而较高时，与n型的低浓度层的情况相同地，能够更加有效地抑制绝缘栅双极性晶体管动作时的通态电压的上升，并改善二极管的恢复特性。
即使在图1所示的半导体装置10中，设置p型的低浓度层以取代n型的低浓度层100的情况下，也能够应用上文中所说明的第一至第三制造方法来进行制造。
虽然在上文中，例示并说明了在二极管区20内设置有载流子寿命控制区39的半导体装置，但是也可以为如图19所示这样，不具备载流子寿命控制区的半导体装置10b。即使在不具备载流子寿命控制区的半导体装置中，也能够得到上文中所说明的、因半导体装置具备低浓度层而获得的作用效果。另外，在图19中，对与图1相同的结构标记相同的参照编号。不具备载流子寿命控制区的半导体装置能够通过在上文中所说明的半导体装置10的第一至第三制造方法中，不实施结晶缺陷形成工序来制造。
此外，虽然在上文中，将第一导电型设为p型，将第二导电型设为n型而进行了说明，但是也可以将第一导电型设为n型，将第二导电型设为p型。
以上，虽然对本发明的实施例进行了详细说明，但是这些实施例仅为示例，并非对专利请求的范围进行限定的内容。在专利请求的范围所记载的技术中也包括对以上所例示的具体示例进行了各种各样的变形、变更的内容。
本说明书或附图中所说明的技术要素可以通过单独或各种组合的方式而发挥技术有用性，且并非限定于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术能够同时实现多个目的，并且实现其中的一个目的技术本身也具有技术有用性。

Claims (10)

1.一种半导体装置，其为二极管区和绝缘栅双极性晶体管区被形成在同一半导体基板上的半导体装置，其中，
二极管区具备：
第一导电型的阳极区，其露出于半导体基板的表面；
第二导电型的二极管漂移区，其被形成于阳极区的背面侧；
第二导电型的阴极区，其与二极管漂移区相比第二导电型的杂质浓度较高，并被形成于二极管漂移区的背面侧，
绝缘栅双极性晶体管区具备：
第二导电型的发射区，其露出于半导体基板的表面；
第一导电型的体区，其被形成于发射区的侧方以及背面侧，并与发射电极相接；
第二导电型的绝缘栅双极性晶体管漂移区，其被形成于体区的背面侧；
第一导电型的集电区，其被形成于绝缘栅双极性晶体管漂移区的背面侧；
栅电极，其通过绝缘膜而与将发射区和绝缘栅双极性晶体管漂移区分离的范围内的体区对置，
在半导体基板的背面侧的阴极区与集电区之间，设置有低浓度区，
低浓度区具有第一低浓度区和第二低浓度区中的至少某一方，所述第一低浓度区为第一导电型，且与集电区相比第一导电型的杂质浓度较低，所述第二低浓度区为第二导电型，且与阴极区相比第二导电型的杂质浓度较低。
2.如权利要求1所述的半导体装置，其中，
还具备与半导体基板的背面相接的电极，
阴极区、集电区和低浓度区露出于半导体基板的背面，
低浓度区与电极的接触电阻高于，阴极区与电极的接触电阻、以及集电区与电极的接触电阻中的任意一方。
3.如权利要求1或2所述的半导体装置，其中，
在俯视观察半导体装置时，阴极区与低浓度区的边界位于与绝缘栅双极性晶体管区的体区的下方相比较靠近二极管区的位置处。
4.如权利要求1至3中的任意一项所述的半导体装置，其中，
在二极管漂移区内，形成有寿命控制区，
寿命控制区内的载流子的寿命短于寿命控制区外的、二极管漂移区内的载流子的寿命，
在俯视观察半导体装置时，寿命控制区的绝缘栅双极性晶体管区侧的端部位于低浓度区的上方。
5.如权利要求1至4中的任意一项所述的半导体装置，其中，
在二极管区与绝缘栅双极性晶体管区之间，从半导体基板的表面起到深于阳极区的下端以及体区的下端的深度为止的范围内，形成有第一导电型的分离区，
在俯视观察半导体装置时，寿命控制区的绝缘栅双极性晶体管区侧的端部位于分离区的下方。
6.一种半导体装置的制造方法，其为权利要求1至5中的任意一项所述的半导体装置的制造方法，包括：
掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；
离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而形成离子注入区；
退火工序，实施对离子注入区的退火处理，
离子注入工序包括：第一离子注入工序，以从在掩膜工序中形成了掩膜的区域侧朝向未形成掩膜的区域侧而与半导体晶片的背面形成锐角的第一方向，对半导体晶片的背面实施离子注入；第二离子注入工序，以与所述第一方向交叉的第二方向，对半导体晶片的背面实施离子注入。
7.一种半导体装置的制造方法，其为权利要求1至5中的任意一项所述的半导体装置的制造方法，包括：
掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；
离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而形成离子注入区；
激光退火工序，在配置了掩膜的状态下对离子注入区实施激光退火处理。
8.如权利要求6或7所述的半导体装置的制造方法，其中，
在掩膜工序中，掩膜通过与半导体晶片的背面相接的粘合层，而被固定在半导体晶片上。
9.一种半导体装置的制造方法，其为权利要求1至5中的任意一项所述的半导体装置的制造方法，包括：
掩膜工序，将掩膜配置在半导体晶片的二极管形成区的背面侧或绝缘栅双极性晶体管形成区的背面侧；
离子注入工序，从掩膜的背面侧向半导体晶片的背面实施杂质离子的注入，从而以邻接的方式形成第一导电型的集电区和第二导电型的阴极区；
激光退火工序，对半导体晶片的背面的、集电区与阴极区的边界实施激光退火处理。
10.如权利要求6至9中的任意一项所述的半导体装置的制造方法，其中，
在掩膜工序中，将掩膜配置在半导体晶片的绝缘栅双极性晶体管形成区的背面侧，
所述半导体装置的制造方法还包括：结晶缺陷形成工序，从掩膜的背面侧向半导体晶片的背面实施带电粒子的照射，从而在半导体晶片的二极管形成区内形成结晶缺陷。
CN201080065840.6A 2010-04-02 2010-04-02 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置 Active CN102822968B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/056094 WO2011125156A1 (ja) 2010-04-02 2010-04-02 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Publications (2)

Publication Number Publication Date
CN102822968A true CN102822968A (zh) 2012-12-12
CN102822968B CN102822968B (zh) 2016-08-03

Family

ID=44762143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080065840.6A Active CN102822968B (zh) 2010-04-02 2010-04-02 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置

Country Status (6)

Country Link
US (1) US8686467B2 (zh)
JP (1) JP5083468B2 (zh)
KR (1) KR101218459B1 (zh)
CN (1) CN102822968B (zh)
DE (1) DE112010005443B4 (zh)
WO (1) WO2011125156A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
CN104916673A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置以及绝缘栅极型双极晶体管
CN105428406A (zh) * 2014-09-11 2016-03-23 株式会社东芝 半导体装置
CN106486475A (zh) * 2015-09-02 2017-03-08 株式会社东芝 半导体装置
CN106688083A (zh) * 2014-09-29 2017-05-17 丰田自动车株式会社 半导体装置
CN106711232A (zh) * 2015-11-16 2017-05-24 上海联星电子有限公司 一种快恢复二极管及其制作方法
CN107408581A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107534042A (zh) * 2015-06-17 2018-01-02 富士电机株式会社 半导体装置
CN107833914A (zh) * 2016-09-15 2018-03-23 富士电机株式会社 半导体装置
CN108470731A (zh) * 2017-02-23 2018-08-31 丰田自动车株式会社 半导体装置
CN109478513A (zh) * 2016-07-19 2019-03-15 三菱电机株式会社 半导体装置及其制造方法
CN110785852A (zh) * 2017-12-06 2020-02-11 富士电机株式会社 半导体装置
CN113224131A (zh) * 2021-04-27 2021-08-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US9397206B2 (en) 2011-11-09 2016-07-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置
US9419148B2 (en) 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
CN104979160A (zh) * 2014-04-04 2015-10-14 中国科学院微电子研究所 半导体器件的制作方法及ti-igbt的制作方法
JP6641983B2 (ja) 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6445952B2 (ja) 2015-10-19 2018-12-26 株式会社東芝 半導体装置
JP6878848B2 (ja) * 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
DE102016117723A1 (de) * 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
JP6674395B2 (ja) 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7131003B2 (ja) 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
CN111247628B (zh) * 2018-05-10 2024-04-30 富士电机株式会社 半导体装置的制造方法
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
DE112018008221T5 (de) * 2018-12-19 2021-09-02 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7099404B2 (ja) * 2019-05-27 2022-07-12 株式会社デンソー 負荷駆動装置
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JPH06260499A (ja) * 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP2006093520A (ja) * 2004-09-27 2006-04-06 Nikon Corp イオン注入方法、並びに、これを用いた電界効果トランジスタの製造方法及び固体撮像素子の製造方法
CN101165897A (zh) * 2006-10-20 2008-04-23 三菱电机株式会社 半导体装置及其制造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP4231387B2 (ja) * 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JPH09326495A (ja) * 1996-04-03 1997-12-16 Sharp Corp 薄膜トランジスタ及びその製造方法
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4456006B2 (ja) 2003-06-05 2010-04-28 三菱電機株式会社 半導体装置およびその製造方法
JP5332175B2 (ja) 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
DE112009004065B4 (de) * 2009-09-14 2019-02-21 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JPH06260499A (ja) * 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP4231387B2 (ja) * 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2006093520A (ja) * 2004-09-27 2006-04-06 Nikon Corp イオン注入方法、並びに、これを用いた電界効果トランジスタの製造方法及び固体撮像素子の製造方法
CN101165897A (zh) * 2006-10-20 2008-04-23 三菱电机株式会社 半导体装置及其制造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014206196A1 (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 具有内置二极管的igbt及其制造方法
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
US9595520B2 (en) 2013-06-28 2017-03-14 Csmc Technologies Fab1 Co., Ltd. IGBT with built-in diode and manufacturing method therefor
CN104916673A (zh) * 2014-03-13 2015-09-16 株式会社东芝 半导体装置以及绝缘栅极型双极晶体管
CN105428406A (zh) * 2014-09-11 2016-03-23 株式会社东芝 半导体装置
CN106688083B (zh) * 2014-09-29 2020-05-19 株式会社电装 半导体装置
CN106688083A (zh) * 2014-09-29 2017-05-17 丰田自动车株式会社 半导体装置
CN107534042B (zh) * 2015-06-17 2020-10-27 富士电机株式会社 半导体装置
CN107534042A (zh) * 2015-06-17 2018-01-02 富士电机株式会社 半导体装置
CN106486475A (zh) * 2015-09-02 2017-03-08 株式会社东芝 半导体装置
CN107408581A (zh) * 2015-09-16 2017-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
US10950446B2 (en) 2015-09-16 2021-03-16 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device
CN107408581B (zh) * 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106711232A (zh) * 2015-11-16 2017-05-24 上海联星电子有限公司 一种快恢复二极管及其制作方法
CN109478513A (zh) * 2016-07-19 2019-03-15 三菱电机株式会社 半导体装置及其制造方法
CN107833914A (zh) * 2016-09-15 2018-03-23 富士电机株式会社 半导体装置
CN107833914B (zh) * 2016-09-15 2022-04-15 富士电机株式会社 半导体装置
CN108470731A (zh) * 2017-02-23 2018-08-31 丰田自动车株式会社 半导体装置
CN110785852A (zh) * 2017-12-06 2020-02-11 富士电机株式会社 半导体装置
CN110785852B (zh) * 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
CN113224131A (zh) * 2021-04-27 2021-08-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN113224131B (zh) * 2021-04-27 2024-02-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20130001639A1 (en) 2013-01-03
KR20120115529A (ko) 2012-10-18
JP5083468B2 (ja) 2012-11-28
DE112010005443T5 (de) 2013-01-24
WO2011125156A1 (ja) 2011-10-13
JPWO2011125156A1 (ja) 2013-07-08
US8686467B2 (en) 2014-04-01
DE112010005443B4 (de) 2019-03-14
CN102822968B (zh) 2016-08-03
KR101218459B1 (ko) 2013-01-22

Similar Documents

Publication Publication Date Title
CN102822968A (zh) 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
CN102376759B (zh) 具有igbt区和二极管区的半导体装置
RU2562934C1 (ru) Полупроводниковое устройство
CN102197487B (zh) 绝缘栅双极性晶体管、以及绝缘栅双极性晶体管的制造方法
US7064384B2 (en) Semiconductor device
EP1248299A2 (en) Insulated gate bipolar transistor and method of making the same
CN102414817B (zh) 具备具有二极管区和igbt区的半导体基板的半导体装置
CN102473705A (zh) 半导体装置
US9082648B2 (en) Vertical insulated-gate turn-off device having a planar gate
US20150115316A1 (en) Semiconductor device
CN102422416A (zh) 具备具有二极管区和igbt区的半导体基板的半导体装置
CN107851666A (zh) 半导体装置
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JPWO2019159391A1 (ja) 半導体装置
CN102396056A (zh) 半导体装置的制造方法
CN104838503A (zh) 半导体装置
CN105552109B (zh) 一种短路阳极横向绝缘栅双极型晶体管
CN105027289B (zh) 半导体装置
KR101906733B1 (ko) 스위칭 장치와 그 제조 방법
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN106057879A (zh) Igbt器件及其制造方法
US8901572B2 (en) Semiconductor device and method for fabricating the same
US7741655B2 (en) Semiconductor device
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN107017282B (zh) 一种soi-ligbt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.