CN102396056A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102396056A
CN102396056A CN2009801587087A CN200980158708A CN102396056A CN 102396056 A CN102396056 A CN 102396056A CN 2009801587087 A CN2009801587087 A CN 2009801587087A CN 200980158708 A CN200980158708 A CN 200980158708A CN 102396056 A CN102396056 A CN 102396056A
Authority
CN
China
Prior art keywords
mask
charged particle
foreign ion
injection process
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801587087A
Other languages
English (en)
Other versions
CN102396056B (zh
Inventor
岩崎真也
龟井阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102396056A publication Critical patent/CN102396056A/zh
Application granted granted Critical
Publication of CN102396056B publication Critical patent/CN102396056B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置的制造方法，其能够抑制杂质离子被注入的范围和带电粒子被注入的范围之间的相对位置的偏离。该半导体装置的制造方法具有：杂质离子注入工序，在将掩膜配置在杂质离子照射装置和半导体基板之间的状态下照射杂质离子；带电粒子注入工序，在将掩膜配置在带电粒子照射装置和半导体基板之间的状态下，通过照射带电粒子而形成低寿命区。从杂质离子注入工序和带电粒子注入工序的某一方开始起到杂质离子注入工序和带电粒子注入工序双方结束为止，掩膜和半导体基板之间的相对位置不发生改变。

Description

半导体装置的制造方法
技术领域
本说明书中公开的技术涉及一种半导体装置的制造方法。
背景技术
已知一种通过向半导体基板注入氦离子等带电粒子，从而在半导体基板中形成结晶缺陷的技术。形成有结晶缺陷的区域成为载流子寿命较短的低寿命区。例如，在日本专利公开公报2008-192737(以下，称为专利文献1)中公开的IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)和二极管的一体型的半导体装置中，在二极管的漂移区内形成有低寿命区。通过在二极管的漂移区内形成低寿命区，从而能够提高二极管的反向恢复特性。
发明内容
发明所要解决的课题
在现有的制造方法中，具有低寿命区的半导体装置是以如下方式被制造的。即，在半导体基板的表面上形成被图案化的保护层，之后，向半导体基板注入n型或者p型的杂质离子(杂质离子注入工序)。由此，在半导体基板中的未被保护层覆盖的区域内形成有n型或者p型的半导体区。保护层在杂质离子注入工序之后被去除。其次，在带电粒子照射装置和半导体基板之间配置有掩模板的状态下，从带电粒子照射装置朝向半导体基板照射带电粒子(带电粒子注入工序)。在掩模板上形成有开口部或者薄壁部。被照射的带电粒子穿过开口部或者薄壁部而被注入到半导体基板内。由此，在半导体基板内形成有低寿命区。例如，在上述的专利文献1的半导体基板中，通过杂质离子注入工序而形成有二极管的阴极区(n+区)，并通过带电粒子注入工序而形成有二极管的低寿命区。
在制造上述专利文献1中的半导体装置时，通过向预定的范围内的半导体基板的表面附近注入n型杂质离子，从而形成有阴极区。此外，通过向与注入n型杂质离子的范围相同的范围内的、较深位置注入带电粒子，从而形成有低寿命区。当低寿命区和阴极区之间的相对位置(与半导体基板的表面平行的方向上的位置)偏离设计值时，则半导体装置的特性将偏离设计值。例如，当低寿命区的位置与设计值相比向IGBT侧偏离时(即，在IGBT的漂移区内形成结晶缺陷时)，IGBT的通态电压将上升。此外，在低寿命区的位置与设计值相比向二级管侧偏离时，由于反向电流容易绕过低寿命区而流通，从而在二极管的反向恢复时产生的反向电流将增大。
在上述的现有的制造方法中，由于在杂质离子注入工序中使用的掩膜(保护层)和在带电粒子注入工序中使用的掩膜(掩模板)不同，因而杂质离子被注入的范围和带电粒子被注入的范围之间的相对位置有时会发生偏离。在批量生产半导体装置时，如果杂质离子被注入的范围和带电粒子被注入的范围之间的相对位置发生偏离，则将产生半导体装置的特性不稳定等问题。
本说明书中公开的技术是鉴于上述实际情况而创作的，其提供一种能够抑制杂质离子被注入的范围和带电粒子被注入的范围之间的相对位置的偏离的、半导体装置的制造方法。
用于解决课题的方法
由本说明书所提供的制造方法具有杂质离子注入工序和带电粒子注入工序。在杂质离子注入工序中，在将具有厚度较薄的第1部分和厚度厚于第1部分的第2部分的掩膜、或具有由贯穿孔形成的第1部分和预定厚度的第2部分的掩膜配置在杂质离子照射装置和半导体基板之间的状态下，从杂质离子照射装置朝向半导体基板照射n型或p型的杂质离子。由此，穿过了第1部分的杂质离子被注入到半导体基板内。在带电粒子注入工序中，在将与杂质离子注入工序中所使用的掩膜相同的掩膜配置在带电粒子照射装置和半导体基板之间的状态下，从带电粒子照射装置朝向半导体基板照射带电粒子。由此，穿过了第1部分和第2部分中的至少一方的带电粒子被注入到半导体基板内，从而在注入了带电粒子的范围内的半导体基板中形成有载流子寿命被缩短化了的低寿命区。从杂质离子注入工序和带电粒子注入工序中的某一方开始起到杂质离子注入工序和带电粒子注入工序双方结束为止，掩膜和半导体基板之间的相对位置不发生改变。
另外，可以在实施了杂质离子注入工序之后实施带电粒子注入工序，也可以在实施了带电粒子注入工序之后实施杂质离子注入工序。
此外，在本说明书中，“注入”是指朝向半导体基板被照射的杂质离子或带电粒子在半导体基板的内部停止。因此，朝向半导体基板被照射的杂质离子或带电粒子穿过(贯穿)半导体基板的情况并不属于“注入”。
在该制造方法中，使用同一掩膜而实施杂质离子注入工序和带电粒子注入工序，从而在杂质离子注入工序和带电粒子注入工序之间，掩膜和半导体基板之间的相对位置不会发生变化。因此，抑制了注入有杂质离子的范围和注入有带电粒子的范围之间的相对位置发生偏离的情况。因此，能够以稳定的品质批量生产半导体装置。
在上述制造方法中，也可以制造具有IGBT和二极管的纵型的半导体装置。可以采用如下方式，即，在杂质离子注入工序中，穿过了第1部分的n型杂质离子被注入到与二极管的阴极区相对应的区域内。也可以采用如下方式，即，在带电粒子注入工序中，穿过了第1部分的带电粒子被注入到与二极管的漂移区相对应的区域内。
根据这种结构，能够在当俯视观察半导体基板时与阴极区大致相一致的范围内形成低寿命区。在批量生产半导体装置时，二极管以及IGBT的特性不易产生误差。
在上述的任意一种制造方法中，也可以采用如下方式，即，在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止。也可以采用如下方式，即，在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过第1部分而注入到半导体基板内，而朝向掩膜的第2部分被照射的带电粒子在掩膜的内部停止。
或者，在上述的任意一种制造方法中，也可以采用如下方式，即，在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止。也可以采用如下方式，即，在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过第1部分而注入到半导体基板内，且朝向掩膜的第2部分被照射的带电粒子穿过第2部分而注入到半导体基板内。
当朝向掩膜的第2部分被照射的带电粒子穿过第2部分时，与掩膜的第2部分相对应的范围内的半导体基板也被注入带电粒子。但是，与穿过第1部分的带电粒子相比，穿过第2部分的带电粒子在穿过掩膜时消耗较多的能量。因此，穿过了第2部分的带电粒子在半导体基板中停止的位置，浅于穿过了第1部分的带电粒子在半导体基板中停止的位置。因此，根据这种制造方法，能够在与第1部分相对应的范围内的半导体基板的较深位置处形成低寿命区，并在与第2部分相对应的范围内的半导体基板的较浅位置处形成低寿命区。此外，在该制造方法中，无论是在第1部分还是第2部分，在带电粒子注入工序中被照射的带电粒子均穿过掩膜。由于带电粒子不会在第1部分以及第2部分的内部停止，因此掩膜不易受到损伤。因此，能够抑制掩膜的耐久性的下降。
此外，在制造具有IGBT和二极管的纵型的半导体装置时，上述制造方法也可以具有以下结构。在杂质离子注入工序中，穿过了第1部分的p型杂质离子被注入到与IGBT的集电区相对应的区域内。在带电粒子注入工序中，穿过了第2部分的带电粒子被注入到与二极管的漂移区相对应的区域内。
根据这种结构，能够将低寿命区准确地形成于，当俯视观察半导体基板时不与集电区重合的范围内。在批量生产半导体装置时，二极管以及IGBT的特性不会产生误差。
在由上述说明书所提供的制造方法中，也可以采用如下方式，即，在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止，在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过掩膜和半导体基板，而朝向掩膜的第2部分被照射的带电粒子穿过第2部分而被注入到半导体基板内。
根据这种结构，由于带电粒子穿过与掩膜的第1部分相对应的范围内的半导体基板，因此在与掩膜的第1部分相对应的范围内的半导体基板中未形成低寿命区。另一方面，在与掩膜的第2部分相对应的范围内的半导体基板中注入有带电粒子。因此，能够在与第2部分相对应的范围内的半导体基板中选择性地形成低寿命区。此外，在该制造方法中，无论是在第1部分和第2部分中，被照射的带电粒子均穿过掩膜。由于带电粒子不会在第1部分以及第2部分的内部停止，从而掩膜不易受到损伤。因此，能够抑制掩膜的耐久性的下降。
上述的任意一种制造方法也可以还具有掩膜固定工序，在所述掩膜固定工序中，将掩膜固定在半导体基板上。可以在掩膜固定工序之后实施杂质离子注入工序以及带电粒子注入工序。
附图说明
图1为通过第1实施例的制造方法而制造的半导体装置10的剖视图。
图2为表示第1实施例的制造方法的流程图。
图3为步骤S2实施后的半导体晶片100的放大剖视图。
图4为步骤S4实施后的半导体晶片100的剖视图。
图5为固定了硅掩膜104的状态下的半导体晶片100的剖视图。
图6为选择性地注入n型杂质离子的工序的说明图。
图7为选择性地注入带电粒子的工序的说明图。
图8为通过第2实施例的制造方法而制造的半导体装置200的剖视图。
图9为表示第2实施例的制造方法的流程图。
图10为第2实施例的制造方法中的、注入带电粒子的工序的说明图。
图11为通过第3实施例的制造方法而制造的半导体装置300的剖视图。
图12为表示第3实施例的制造方法的流程图。
图13为第3实施例的制造方法中的、选择性地注入杂质离子的工序的说明图。
图14为第4实施例的制造方法中的、注入带电粒子的工序的说明图。
图15为表示改变例的硅掩膜404的图。
图16为表示改变例的硅掩膜固定方法的图。
图17为表示改变例的硅掩膜固定方法的图。
图18为表示改变例的硅掩膜604的图。
图19为表示改变例的制造方法的流程图。
图20为表示改变例的制造方法的流程图。
具体实施方式
(第1实施例)
对第1实施例所涉及的半导体装置的制造方法进行说明。在第1实施例的制造方法中，制造图1中所示的半导体装置10。
(半导体装置的结构)
如图1所示，半导体装置10具备：半导体基板12和被形成在半导体基板12的上表面以及下表面上的金属层和绝缘层等。在半导体基板12上形成有二极管区20和IGBT区40。
在二极管区20内的半导体基板12的上表面上形成有阳极电极22。在IGBT区40内的半导体基板12的上表面上形成有发射电极42。在半导体基板12的下表面上形成有共用电极60。
在二极管区20内形成有阳极层26、二极管漂移层28、阴极层30。
阳极层26为p型。阳极层26具备阳极接触区26a和低浓度阳极层26b。阳极接触区26a在露出于半导体基板12的上表面的范围内被形成为岛状。阳极接触区26a的杂质浓度较高。阳极接触区26a与阳极电极22欧姆连接。低浓度阳极层26b被形成在阳极接触区26a的下侧以及侧方，从而覆盖阳极接触区26a。低浓度阳极层26b的杂质浓度低于阳极接触区26a。
二极管漂移层28被形成在阳极层26的下侧。二极管漂移层28为n型，且杂质浓度较低。
阴极层30被形成在二极管漂移层28的下侧。阴极层30被形成在露出于半导体基板12的下表面的范围内。阴极层30为n型，且杂质浓度较高。阴极层30与共用电极60欧姆连接。
二极管由阳极层26、二极管漂移层28以及阴极层30形成。
在IGBT区40内形成有发射区44、体层48、IGBT漂移层50、集电层52以及栅电极54等。
在IGBT区40内的半导体基板12的上表面上形成有多个沟槽。在各个沟槽的内表面上形成有栅绝缘膜56。在各个沟槽的内部形成有栅电极54。栅电极54的上表面被绝缘膜58覆盖。栅电极54与发射电极42绝缘。
发射区44在露出于半导体基板12的上表面的范围内被形成为岛状。发射区44被形成在与栅绝缘膜56相接的范围内。发射区44为n型，且杂质浓度较高。发射区44与发射电极42欧姆连接。
体层48为p型。体层48具备体接触区48a和低浓度体层48b。体接触区48a在露出于半导体基板12的上表面的范围内被形成为岛状。体接触区48a被形成在两个发射区44之间。体接触区48a的杂质浓度较高。体接触区48a与发射电极42欧姆连接。低浓度体层48b被形成在发射区44以及体接触区48a的下侧。低浓度体层48b的杂质浓度低于体接触区48a。通过低浓度体层48b，从而发射区44与IGBT漂移层50分离。栅电极54经由栅绝缘膜56而与将发射区44和IGBT漂移层50分离的范围内的低浓度体层48b对置。
IGBT漂移层50被形成在体层48的下侧。IGBT漂移层50为n型。IGBT漂移层50具备漂移层50a和缓冲层50b。漂移层50a被形成在体层48的下侧。漂移层50a的杂质浓度较低。漂移层50a为，具有与二极管漂移层28大致相同的杂质浓度，且与二极管漂移层28连续的层。缓冲层50b被形成在漂移层50a的下侧。缓冲层50b的杂质浓度高于漂移层50a。
集电层52被形成在IGBT漂移层50的下侧。集电层52被形成在露出于半导体基板12的下表面的范围内。集电层52为p型，且杂质浓度较高。集电层52与共用电极60欧姆连接。
IGBT由发射区44、体层48、IGBT漂移层50、集电层52以及栅电极54形成。
在二极管区20和IGBT区40之间形成有分离区70。分离区70被形成在从半导体基板12的上表面起到深于阳极层26的下端以及体层48的下端的深度为止的范围内。更加具体而言，分离区70被形成在从半导体基板12的上表面起到深于栅电极54的下端的深度为止的范围内。分离区70与阳极层26以及体层48相接。分离区70为p型。分离区70的杂质浓度高于低浓度阳极层26b和低浓度体层48b。
在分离区70的下侧，二极管漂移层28和漂移层50a连续。二极管区20的阴极层30延伸至分离区70的下侧，并且IGBT区40的集电层52延伸至分离区70的下侧。阴极层30在分离区70的下侧与集电层52相接。即，阴极层30和集电层52之间的边界72位于分离区70的下侧。图1中所示的边界部分的截面结构沿着二极管区20和IGBT区40之间而延伸设置。即，在二极管区20和IGBT区40之间，边界72沿着分离区70而延伸。
在二极管漂移层28内形成有二极管低寿命区39。在二极管低寿命区39内，存在通过向半导体基板12注入带电粒子而形成的结晶缺陷。二极管低寿命区39内的结晶缺陷密度，与其周围的二极管漂移层28相比极高。二极管低寿命区39被形成在，阳极层26的附近的深度、且深于分离区70的下端的深度。参考编号39a表示二极管低寿命区39在IGBT区40侧的端部。在端部39a的外侧(IGBT区40侧)，结晶缺陷朝向半导体基极12的下表面侧(图1中的下方)分布。其原因在于，当注入带电粒子时，在掩膜的贯穿孔(开口部)的外周附近处，带电粒子的注入深度发生变化。沿着深度方向而分布的结晶缺陷的密度较低，基本不会对半导体装置10的特性造成影响。
(半导体装置的二极管的动作)
对半导体装置10的二极管的动作进行说明。当在阳极电极22和共用电极60之间施加使阳极电极22成为正电位的电压(即，正向电压)时，二极管将置于导通。即，电流从阳极电极22起经由阳极层26、二极管漂移层28以及阴极层30，而向共用电极60流通。
当施加在二极管上的电压从正向电压被切换为反向电压时，二极管将实施反向恢复动作。即，在施加正向电压时存在于二极管漂移层28内的空穴向阳极电极22被排出，且在施加正向电压时存在于二极管漂移层28内的电子向共用电极60被排出。由此，在二极管内流有反向电流。反向电流在短时间内衰减，之后，在二极管内流通的电流大致成为零。二极管低寿命区39内的结晶缺陷作为载流子的再结合中心而发挥功能。因此，在反向恢复动作时，二极管漂移层28内的大部分载流子通过在二极管低寿命区39内再结合而消失。因此，在半导体装置10中，抑制了反向恢复动作时产生的反向电流。
(半导体装置的IGBT的动作)
对半导体装置10的IGBT的动作进行说明。当在发射电极42和共用电极60之间施加使共用电极60成为正电位的电压，并对栅电极54施加导通电位(形成沟道所需要的电位以上的电位)时，IGBT将置于导通。即，通过对栅电极54施加导通电位，从而在与栅绝缘膜56相接的范围内的低浓度体层48b中形成有沟道。于是，电子从发射电极42起经由发射区44、沟道、IGBT漂移层50以及集电层52，而向共用电极60流通。此外，空穴从共用电极60起经由集电层52、IGBT漂移层50、低浓度体层48b以及体接触区48a，而向发射电极42流通。即，电流从共用电极60向发射电极42流通。
当将施加于栅电极54的电位从导通电位切换为关闭电位时，IGBT将置于关闭。即，导通时存在于IGBT漂移层50内的空穴向共用电极60被排出，且导通时存在于IGBT漂移层50内的电子向发射电极42被排出。由此，在IGBT内流有反向电流。反向电流在短时间内衰减，之后，IGBT内流通的电流大致成为零。
在第1实施例的半导体装置10中，二极管低寿命区39的端部39a位于阴极层30和集电层52之间的边界72的大致正上方。当由于制造误差而导致端部39a的位置向IGBT区40侧偏离时，将在体层48附近的漂移层50a内形成有结晶缺陷。在该情况下，由于当IGBT导通时在漂移层50a内促进了载流子的再结合，因此IGBT的通态电压上升。另一方面，如果由于制造误差而导致端部39a的位置向二极管区20侧偏离，则在二极管进行反向恢复动作时，反向电流将容易绕过二极管低寿命区39而流动。因此，反向电流将增大。
(半导体装置10的制造方法)
在第1实施例的制造方法中，能够抑制端部39a和边界72之间的位置偏离。以下，对第1实施例的制造方法进行说明。
图2图示了第1实施例的制造方法的流程图。半导体装置10通过由含有低浓度的n型杂质的硅形成的半导体晶片(以下，称为半导体晶片100)而制造。
在步骤S2中，在半导体晶片100上形成半导体装置10的上表面侧的结构(即，阳极层26、发射区44、体层48、分离区70、栅电极54、阳极电极22以及发射电极42)。由于上表面侧的结构的形成方法为现有已知的技术，因此省略对其的详细说明。通过形成上表面侧的结构，从而半导体晶片100成为图3所示的截面结构。
在步骤S4中，通过对半导体晶片100的下表面的中央进行研磨，从而如图4所示那样在下表面的中央形成凹部。由此，使半导体晶片100的中央部100a变薄。图3所示的结构被形成在中央部100a上。
在步骤S6中，向半导体晶片100的中央部100a的整个下表面注入n型杂质离子和p型杂质离子。在注入n型杂质离子时，对杂质离子的照射能量进行调节，以使n型杂质离子在相当于缓冲层50b的深度处停止。在注入p型杂质离子时，对杂质离子的照射能量进行调节，以使p型杂质离子在相当于集电层52的深度(即，半导体晶片100的中央部100a的下表面附近的深度)处停止。
在步骤S8中，如图5所示，将硅掩膜104固定在半导体晶片100的下表面上。硅掩膜104被粘合在半导体晶片100的外周部100b的下表面上。另外，在硅掩膜104上形成有贯穿孔104a。以下，将硅掩膜104的贯穿孔104a以外的部分称为掩膜部104b。在步骤S8中，对位置进行调节，从而在俯视观察半导体晶片100时，使应该形成阴极层30的区域与贯穿孔104a相一致，再将硅掩膜104粘合在半导体晶片100上。
在步骤S10中，如图6所示，从杂质离子照射装置90朝向处于粘合有硅掩膜104的状态下的半导体晶片100的下表面照射n型杂质离子。朝向贯穿孔104a被照射的n型杂质离子穿过贯穿孔104a而被注入到半导体晶片100的中央部100a的下表面内。即，n型杂质离子被注入到应该形成阴极层30的范围内。在步骤S10中，对杂质离子的照射能量进行调节，以使穿过了贯穿孔104a的n型杂质离子在相当于阴极层30的深度(即，半导体晶片100的中央部100a的下表面附近的深度)处停止。另一方面，朝向掩膜部104b被照射的n型杂质离子在掩膜部104b内停止。因此，n型杂质离子仅被注入到半导体晶片100的中央部100a的下表面中的、与贯穿孔104a相对应的范围(应该形成阴极层30的范围)内。在步骤S10中，注入与在步骤S6中被注入到半导体晶片100内的p型杂质离子相比浓度较高的n型杂质离子。
在步骤S12中，如图7所示，从带电粒子照射装置92朝向处于粘合有硅掩膜104的状态下的半导体晶片100的下表面照射带电粒子(在本实施例中为氦离子)。步骤S12是在从步骤S10起不改变硅掩膜104和半导体晶片100之间的相对位置的条件下被实施的。朝向贯穿孔104a被照射的带电粒子穿过贯穿孔104a而被注入到半导体晶片100的中央部100a的下表面内。即，带电粒子被注入到与在步骤S10中被注入了n型杂质离子的范围相同的范围(半导体晶片100的平面方向上的范围)内。在步骤S12中，对带电粒子的照射能量进行调节，以使穿过了贯穿孔104a的带电粒子在相当于二极管低寿命区39的深度处停止。另一方面，朝向掩膜部104b被照射的带电粒子在掩膜部104b内停止。因此，带电粒子仅被注入到半导体晶片100的中央部100a的下表面中的、与贯穿孔104a相对应的范围内。所注入的带电粒子在停止位置附近形成结晶缺陷。由此，在半导体晶片100内形成有二极管低寿命区39。
在步骤S14中，将硅掩膜104从半导体晶片100上取下。
在步骤S16中，通过激光退火装置对半导体晶片100的下表面进行局部加热。由此，在步骤S6以及步骤S10中被注入的杂质离子活性化，且如图1所示，形成了阴极层30、集电层52以及缓冲层50b。即，由于在步骤S10中的n型杂质离子的注入浓度高于在步骤S6中的p型杂质离子的注入浓度，因此在步骤S10中被注入了n型杂质离子的区域通过杂质离子活性化而成为n型的阴极区。在步骤S6中被注入了p型杂质离子的区域中的、于步骤S10中未被注入n型杂质离子的区域(被掩膜部104b覆盖的区域)，通过杂质离子活性化而成为p型的集电区。此外，在步骤S6中被注入了n型杂质离子的区域中的、IGBT区40内的区域，通过杂质离子活性化而成为n型的缓冲层50b。
在步骤S18中，在半导体晶片100的中央部100a的下表面上形成共用电极60。通过在步骤S18之后对半导体晶片100进行切割，从而完成半导体装置10。
如以上说明所述，步骤S10和步骤S12是在不改变半导体晶片100和硅掩膜104的相对位置的条件下被实施的。因此，在步骤S10中n型杂质离子被注入的范围与在步骤S12中带电粒子被注入的范围大致相一致。即，防止了二极管低寿命区39和阴极层30之间的相对位置发生偏离的情况。换而言之，能够以二极管低寿命区39的端部39a位于阴极层30和集电层52之间的边界72的大致正上方的方式，而制造半导体装置10。因此，在用该制造方法批量生产半导体装置10时，将能够抑制IGBT的通态电压的误差，且能够抑制二极管的反向恢复特性的误差。
(第2实施例)
下面，对第2实施例的半导体装置的制造方法进行说明。图8图示了通过第2实施例的制造方法而制造的半导体装置200。如图8所示，在第2实施例的半导体装置200的漂移层50a中形成有IGBT低寿命区59。IGBT低寿命区59为，通过注入带电粒子而形成有结晶缺陷的区域。IGBT低寿命区59中的载流子寿命短于其周围的漂移层50a中的载流子寿命。IGBT低寿命区59被形成在缓冲层50b附近的漂移层50a内。如果以此种方式在缓冲层50b附近的漂移层50a内形成有IGBT低寿命区59，则在IGBT置于关闭时，载流子将易于在漂移层50a内再结合。因此，能够抑制在IGBT置于关闭时产生的反向电流，从而能够提高IGBT的关闭速度。第2实施例的半导体装置200的其他结构与第1实施例的半导体装置10相同。
对第2实施例的半导体装置200的制造方法进行说明。图9为表示第2实施例的制造方法的流程图。图9中的步骤S22至S30以与第1实施例中的制造方法的步骤S2至S10相同的方式被实施。在步骤S32中，如图10所示，从带电粒子照射装置92朝向处于粘合有硅掩膜204的状态下的半导体晶片200的下表面照射带电粒子。另外，步骤S32是在从步骤S30起不改变硅掩膜204和半导体晶片200之间的位置关系的条件下被实施的。此外，在第2实施例中所使用的硅掩膜204的掩膜部204b薄于在第1实施例中所使用的硅掩膜104的掩膜部104b。在步骤S32中，对带电粒子的照射能量进行调节，以使穿过了贯穿孔204a的带电粒子在相当于二极管低寿命区39的深度处停止。此外，硅掩膜204的掩膜部204b的厚度被调节为，使朝向掩膜部204b被照射的带电粒子贯穿(穿过)掩膜部204b，并在半导体晶片202的相当于IGBT低寿命区59的深度处停止。因此，在二极管区20内形成有二极管低寿命区39，且在IGBT区40内形成有IGBT低寿命区59。
步骤S34至S38以与第1实施例中的步骤S14至S18相同的方式被实施。由此，完成半导体装置200。
如以上说明所述，在第2实施例的制造方法中，硅掩膜204的掩膜部204b具有带电粒子能够贯穿的厚度。因此，贯穿了掩膜部204b的带电粒子被注入到IGBT区40内，从而形成了IGBT低寿命区59。在步骤S32中，能够同时形成二极管低寿命区39和IGBT低寿命区59。此外，由于在步骤S30和步骤S32中，半导体晶片202和硅掩膜204之间的相对位置未发生改变，因而防止了二极管低寿命区39、IGBT低寿命区59以及阴极层30的相对位置发生偏离的情况。由此，抑制了在批量生产半导体装置200时，半导体装置200的特性产生误差的情况。
此外，在第2实施例的制造方法中，所照射的全部的带电粒子均穿过硅掩膜204。由于带电粒子未在硅掩膜204的内部停止，因而硅掩膜204不易受到损伤。因此，能够抑制硅掩膜204的耐久性的下降。
(第3实施例)
下面，对第3实施例的半导体装置的制造方法进行说明。图11图示了通过第3实施例的制造方法而制造的半导体装置300。如图11所示，在第3实施例的半导体装置300中，在二极管低寿命区39的端部39a的IGBT区40侧的区域内，结晶缺陷朝向半导体基板12的上表面侧(图11中的上方)分布。第3实施例的半导体装置300的其他结构与第1实施例的半导体装置10大致相同。
对第3实施例的半导体装置300的制造方法进行说明。图12为表示第3实施例的制造方法的流程图。图12中的步骤S42至S44以与第1实施例的制造方法中的步骤S2至S4相同的方式被实施。
在步骤S46中，向半导体晶片的整个下表面注入n型杂质离子。在注入n型杂质离子时，对杂质离子的照射能量进行调节，以使n型杂质离子在相当于阴极层30的深度处停止。
在步骤S48中，以与第1实施例的制造方法相同的方式，在半导体晶片302的下表面上粘合硅掩膜304。另外，在步骤S48中，如图13所示，对位置进行调节，从而在俯视观察半导体晶片302时，使应该形成集电层52的区域与硅掩膜304的贯穿孔304a相一致，再将硅掩膜304粘合在半导体晶片302上。
在步骤S50中，如图13所示，从杂质离子照射装置90朝向处于粘合有硅掩膜304的状态下的半导体晶片300的下表面照射杂质离子。
在步骤S50中，首先照射n型杂质离子。朝向贯穿孔304a被照射的n型杂质离子穿过贯穿孔304a而被注入到半导体晶片内。在此，对杂质离子的照射能量进行调节，以使穿过了贯穿孔304a的n型杂质离子在相当于缓冲层50b的深度处停止。另一方面，朝向掩膜部304b被照射的n型杂质离子在掩膜部304b内停止。因此，n型杂质离子仅被注入到应该形成缓冲层50b的范围内。另外，在步骤S50的n型杂质离子的注入中，注入与在步骤S46中所注入的n型杂质离子相比浓度较低的n型杂质离子。
接下来，照射p型杂质离子。朝向贯穿孔304a被照射的p型杂质离子穿过贯穿孔304a而被注入到半导体晶片内。在此，对杂质离子的照射能量进行调节，以使穿过了贯穿孔304a的p型杂质离子在相当于集电层52的深度处停止。另一方面，朝向掩膜部304b被照射的p型杂质离子在掩膜部304b内停止。因此，p型杂质离子仅被注入到应该形成集电层52的范围内。另外，在步骤S50的p型杂质离子的注入中，注入与在步骤S46中所注入的n型杂质离子相比浓度较高的p型杂质离子。
在步骤S52中，如图14所示，从带电粒子照射装置92朝向处于粘合有硅掩膜304的状态下的半导体晶片302的下表面照射带电粒子。另外，步骤S52是在从步骤S50起不改变硅掩膜304和半导体晶片302之间的位置关系的条件下被实施的。在步骤S52中，对带电粒子的照射能量进行调节，以使穿过了贯穿孔304a的带电粒子贯穿(穿过)半导体晶片302，且使朝向掩膜部304b被照射的带电粒子贯穿(穿过)掩膜部304b，并在半导体晶片302的相当于二极管低寿命区39的深度处停止。因此，朝向掩膜部304b被照射的带电粒子在二极管漂移层28内停止。由此，形成了低寿命区39。另一方面，朝向开口部304a被照射的带电粒子贯穿半导体晶片302。虽然带电粒子在半导体晶片302的内部停止时会在其停止位置处生成结晶缺陷，但在穿过半导体晶片302的内部时则基本不会生成结晶缺陷。因此，在与开口部304a相对应的范围内的半导体晶片302内，基本未形成结晶缺陷。因此，如图14所示，仅在二极管区20侧的半导体晶片302内形成有低寿命区39。
步骤S54以与第1实施例的步骤S14相同的方式被实施。
在步骤S56中，通过激光退火装置对半导体晶片的下表面进行局部加热。由此，在步骤S46以及步骤S50中被注入到半导体晶片302内的杂质离子活性化，从而如图11所示，形成有阴极层30、集电层52以及缓冲层50b。即，由于在步骤S50中的p型杂质离子的注入浓度高于在步骤S46中的n型杂质离子的注入浓度，因此在步骤S50中被注入了p型杂质离子的区域通过杂质离子活性化，而成为p型的集电层52。在步骤S46中被注入了n型杂质离子的区域中的、在步骤S50中未被注入p型杂质离子的区域(被掩膜部304b覆盖的区域)，通过杂质离子活性化而成为n型的阴极层30。此外，在步骤S50中被注入了n型杂质离子的区域，通过杂质离子活性化而成为n型的缓冲层50b。
步骤S58以与第1实施例的步骤S18相同的方式被实施。由此，完成半导体装置300。
如以上说明所述，在第3实施例的制造方法中，通过相同的硅掩膜304而划定了在步骤S50中杂质离子被注入的区域、和在步骤S52中氦离子被注入的区域。由于在步骤S50和步骤S52中半导体晶片302和硅掩膜304之间的相对位置未发生改变，从而防止了二极管低寿命区39、阴极层30、缓冲区50b以及集电层52的相对位置发生偏离的情况。由此，抑制了在批量生产半导体装置300时，半导体装置300的特性产生误差的情况。
此外，在第3实施例的制造方法中，所照射的全部的带电粒子穿过硅掩膜304。由于带电粒子未在硅掩膜304的内部停止，因而硅掩膜304难以受到损伤。因此，能够抑制硅掩膜304的耐久性的下降。
另外，虽然在上述第3实施例中，形成了缓冲层50b，但是在不需要缓冲层50b的情况下也可以不形成缓冲层50b。此时，能够省略步骤S50中的n型杂质离子的注入。
此外，虽然在上述第1至第3实施例中，使用了具有贯穿孔和掩膜部的硅掩膜，但是如图15所示，也可以使用具有薄壁部404a和厚壁部404b的硅掩膜404。在使用硅掩膜404时，通过以所照射的杂质离子贯穿薄壁部404a而不贯穿厚壁部404b的方式实施杂质离子注入工序，从而能够以与第1至第3实施例相同的方式制造半导体装置。
此外，虽然在上述第1至第3实施例中，将硅掩膜粘合在半导体晶片上，但是也可以通过其他方法而将硅掩膜固定在半导体晶片上。例如，也可以如图16所示这样通过固定夹具500而将硅掩膜104固定在半导体晶片100上。此外，如图17所示，也可以预先在半导体晶片100和硅掩膜104的接合面上形成氧化硅膜106，并在通过Ar等离子照射而使氧化硅膜106的表面活性化之后，将氧化硅膜106彼此相互接合，从而将半导体晶片100和硅掩膜104接合。此时，通过对氧化硅膜106进行蚀刻，从而能够将硅掩膜104从半导体晶片100上取下。
。
此外，虽然在上述第1至第3实施例中，在半导体晶片的下表面上形成了凹部，但如图18所示，也可以将半导体晶片600的下表面设为平坦，而在硅掩膜604的上表面上形成凹部。通过这种结构，也能够防止在半导体晶片600的中央部的下表面上产生伤痕的情况。
此外，虽然在上述第1至第3实施例中，按照向半导体晶片的整个下表面的杂质离子注入工序(步骤S6、S26、S46)、通过硅掩膜的杂质离子注入工序(步骤S10、S30、S50)、带电粒子的注入工序(步骤S12、S32、S52)的顺序实施了各个工序。但是，这些工序的顺序也可以适当地改变。例如，在制造与第1实施例相同的半导体装置时，也可以通过图19或图20中所示的顺序来实施工序。
此外，虽然在上述第1至第3实施例中，使用硅掩膜而对杂质离子以及带电粒子的注入范围进行了选择，但是也可以通过在半导体晶片的表面上形成较厚的保护层而对这些注入范围进行选择。

Claims (7)

1.一种半导体装置的制造方法，包括：
杂质离子注入工序，通过在将具有厚度较薄的第1部分和厚度厚于第1部分的第2部分的掩膜、或具有由贯穿孔形成的第1部分和预定厚度的第2部分的掩膜配置在杂质离子照射装置和半导体基板之间的状态下，从杂质离子照射装置朝向半导体基板照射n型或p型的杂质离子，从而穿过了第1部分的杂质离子被注入到半导体基板内；
带电粒子注入工序，通过在将与杂质离子注入工序中所使用的掩膜相同的掩膜配置在带电粒子照射装置和半导体基板之间的状态下，从带电粒子照射装置朝向半导体基板照射带电粒子，从而穿过了第1部分和第2部分中的至少一方的带电粒子被注入到半导体基板内，由此在注入了带电粒子的范围内的半导体基板中形成有载流子寿命被缩短化了的低寿命区；
其中，从杂质离子注入工序和带电粒子注入工序中的某一方开始起到杂质离子注入工序和带电粒子注入工序双方结束为止，掩膜和半导体基板之间的相对位置不发生改变。
2.如权利要求1所述的制造方法，其中，
半导体装置为具有绝缘栅双极性晶体管和二极管的纵型的半导体装置，
在杂质离子注入工序中，穿过了第1部分的n型杂质离子被注入到与二极管的阴极区相对应的区域内，
在带电粒子注入工序中，穿过了第1部分的带电粒子被注入到与二极管的漂移区相对应的区域内。
3.如权利要求1或2所述的制造方法，其中，
在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止，
在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过第1部分而注入到半导体基板内，而朝向掩膜的第2部分被照射的带电粒子在掩膜的内部停止。
4.如权利要求1或2所述的制造方法，其中，
在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止，
在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过第1部分而注入到半导体基板内，且朝向掩膜的第2部分被照射的带电粒子穿过第2部分而注入到半导体基板内。
5.如权利要求1所述的制造方法，其中，
半导体装置为具有绝缘栅双极性晶体管和二极管的纵型的半导体装置，
在杂质离子注入工序中，穿过了第1部分的p型杂质离子被注入到与绝缘栅双极性晶体管的集电区相对应的区域内，
在带电粒子注入工序中，穿过了第2部分的带电粒子被注入到与二极管的漂移区相对应的区域内。
6.如权利要求1或5所述的制造方法，其中，
在杂质离子注入工序中，朝向掩膜的第2部分被照射的杂质离子在掩膜的内部停止，
在带电粒子注入工序中，朝向掩膜的第1部分被照射的带电粒子穿过第1部分和半导体基板，而朝向掩膜的第2部分被照射的带电粒子穿过第2部分而被注入到半导体基板内。
7.如权利要求1至6中的任意一项所述的制造方法，其中，
还包括掩膜固定工序，在所述掩膜固定工序中，将掩膜固定在半导体基板上，
在掩膜固定工序之后，实施杂质离子注入工序以及带电粒子注入工序。
CN200980158708.7A 2009-12-15 2009-12-15 半导体装置的制造方法 Expired - Fee Related CN102396056B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/070911 WO2011074075A1 (ja) 2009-12-15 2009-12-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102396056A true CN102396056A (zh) 2012-03-28
CN102396056B CN102396056B (zh) 2014-03-12

Family

ID=44166872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980158708.7A Expired - Fee Related CN102396056B (zh) 2009-12-15 2009-12-15 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US8334193B2 (zh)
EP (1) EP2515328B1 (zh)
JP (1) JP5375974B2 (zh)
KR (1) KR101298886B1 (zh)
CN (1) CN102396056B (zh)
WO (1) WO2011074075A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244274A (zh) * 2015-11-19 2016-01-13 株洲南车时代电气股份有限公司 一种逆导型igbt器件及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
EP2657958B1 (en) * 2010-11-10 2016-02-10 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
WO2014041652A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6338416B2 (ja) * 2014-03-27 2018-06-06 住重アテックス株式会社 イオン照射方法およびイオン照射に用いる固定装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP6732645B2 (ja) * 2016-12-07 2020-07-29 住重アテックス株式会社 固定装置およびイオン照射方法
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP2022167435A (ja) * 2021-04-23 2022-11-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368246A2 (en) * 1988-11-07 1990-05-16 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar semiconductor device having a Schottky barrier layer and method of manufacturing the same
EP0694960A1 (en) * 1994-07-25 1996-01-31 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
US6159830A (en) * 1998-08-06 2000-12-12 Asea Brown Boveri Ag Process for adjusting the carrier lifetime in a semiconductor component
US20040014304A1 (en) * 2002-07-18 2004-01-22 Micron Technology, Inc. Stable PD-SOI devices and methods
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947225A (en) * 1986-04-28 1990-08-07 Rockwell International Corporation Sub-micron devices with method for forming sub-micron contacts
US5171696A (en) 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2963204B2 (ja) * 1990-12-12 1999-10-18 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタの製造方法
JPH07135214A (ja) * 1993-11-11 1995-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JPH09121052A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP4167313B2 (ja) 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6541346B2 (en) * 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2005045124A (ja) * 2003-07-24 2005-02-17 Sony Corp ステンシルマスク、荷電粒子照射装置及び方法
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP2008004867A (ja) 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP5092312B2 (ja) 2006-08-10 2012-12-05 株式会社デンソー ダイオード
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP2008235405A (ja) 2007-03-19 2008-10-02 Denso Corp 半導体装置
DE102007056938A1 (de) 2007-11-24 2009-05-28 Katz, Elisabeth Vorrichtung zur Online-Analyse von Schlämmen und Suspensionen
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP4788734B2 (ja) 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
WO2011027473A1 (ja) 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
CN102414817B (zh) 2009-09-14 2014-01-08 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP4957840B2 (ja) 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368246A2 (en) * 1988-11-07 1990-05-16 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar semiconductor device having a Schottky barrier layer and method of manufacturing the same
EP0694960A1 (en) * 1994-07-25 1996-01-31 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
US6159830A (en) * 1998-08-06 2000-12-12 Asea Brown Boveri Ag Process for adjusting the carrier lifetime in a semiconductor component
US20040014304A1 (en) * 2002-07-18 2004-01-22 Micron Technology, Inc. Stable PD-SOI devices and methods
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244274A (zh) * 2015-11-19 2016-01-13 株洲南车时代电气股份有限公司 一种逆导型igbt器件及其制作方法
CN105244274B (zh) * 2015-11-19 2018-12-14 株洲中车时代电气股份有限公司 一种逆导型igbt器件及其制作方法
US10319595B2 (en) 2015-11-19 2019-06-11 ZhuZhou CRRC Times Electric Co., Ltd. Reverse conducting IGBT device and manufacturing method therefor

Also Published As

Publication number Publication date
EP2515328B1 (en) 2016-05-04
WO2011074075A1 (ja) 2011-06-23
KR101298886B1 (ko) 2013-08-21
JP5375974B2 (ja) 2013-12-25
EP2515328A1 (en) 2012-10-24
JPWO2011074075A1 (ja) 2013-04-25
CN102396056B (zh) 2014-03-12
US8334193B2 (en) 2012-12-18
US20120015508A1 (en) 2012-01-19
KR20110116251A (ko) 2011-10-25
EP2515328A4 (en) 2013-06-12

Similar Documents

Publication Publication Date Title
CN102396056A (zh) 半导体装置的制造方法
CN102822968B (zh) 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
CN102376759B (zh) 具有igbt区和二极管区的半导体装置
CN107851584B (zh) 半导体装置
CN102473705A (zh) 半导体装置
US7768101B2 (en) Semiconductor device having an insulated gate bipolar transistor and a free wheel diode
CN102414817B (zh) 具备具有二极管区和igbt区的半导体基板的半导体装置
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
JP5499692B2 (ja) 半導体装置及びその製造方法
US9490127B2 (en) Method for manufacturing semiconductor device
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
CN106128946A (zh) 半导体装置及半导体装置的制造方法
CN105655244A (zh) 使用轻离子注入制造半导体器件的方法和半导体器件
CN103918078B (zh) 半导体装置及其制造方法
CN101494223A (zh) 半导体器件及其制造方法
EP2215659A1 (en) Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
CN105280485A (zh) 制造包括场停止区的半导体器件的方法
CN104838503A (zh) 半导体装置
JP5621493B2 (ja) 半導体装置の製造方法
WO2011049054A1 (ja) 絶縁ゲートバイポーラトランジスタおよびその設計方法
JPH09260640A (ja) サイリスタの製造方法およびサイリスタ
CN106257628A (zh) 用于形成半导体器件的方法和半导体器件
JP6665713B2 (ja) 半導体装置
US9960158B2 (en) Semiconductor device
CN106548938A (zh) 半导体器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

Termination date: 20211215

CF01 Termination of patent right due to non-payment of annual fee