JP6665713B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6665713B2 JP6665713B2 JP2016128034A JP2016128034A JP6665713B2 JP 6665713 B2 JP6665713 B2 JP 6665713B2 JP 2016128034 A JP2016128034 A JP 2016128034A JP 2016128034 A JP2016128034 A JP 2016128034A JP 6665713 B2 JP6665713 B2 JP 6665713B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- igbt
- diode
- layer
- drift layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
具体的には、ダイオード領域においては、アノード層近くのドリフト層にライフタイム制御領域を形成し、IGBT領域においては、バッファ層近くのドリフト層にライフタイム制御領域を形成する。これにより、ダイオード領域及びIGBT領域において、ターンオフ損失を低減することができる。
さらに、特許文献1の図1に示す構造では、IGBT領域のうち、IGBT領域とダイオード領域との境界側には、ボディ層近くのドリフト層にライフタイム制御領域が設けれており、IGBT領域からダイオード領域へのホール注入を抑制することができる。
また、特許文献1の図6に示す構造では、IGBT領域のうち、IGBT領域とダイオード領域との境界側には、半導体基板の裏面を基準として、境界に向かって一定の勾配で深くなるようにライフタイム領域から形成されている。
また、ライフタイム領域を形成すると、ターンオフ損失を低減することができるが、IGBT領域のオン電圧が増大する。従って、ライフタイム領域は、最小限の範囲に収める必要がある。
加えて、IGBTドリフト層のホール分布に沿ってライフタイム制御領域を形成することで、ライフタイム制御領域の形成範囲を最小限にし、ターンオフ損失とトレードオフ関係にあるオン電圧の上昇を抑制することができる。
本明細書が開示する実施形態に係る半導体装置について説明する。
図1に示すように、実施形態に係る半導体装置10は、半導体基板12と、半導体基板12の表面及び裏面に形成されている金属層及び絶縁膜等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。
半導体装置10のダイオードの動作について説明する。アノード電極22と共通電極60の間に、アノード電極22がプラスとなる電圧(すなわち、順電圧)を印加すると、ダイオードがオンする。すなわち、アノード電極22から、アノード層26、ダイオードドリフト層28、及び、カソード層30を経由して、共通電極60に電流が流れる。
半導体装置10のIGBTの動作について説明する。エミッタ電極42と共通電極60の間に共通電極60がプラスとなる電圧を印加し、ゲート電極54にオン電位(チャネルが形成されるのに必要な電位以上の電位)を印加すると、IGBTがオンする。すなわち、ゲート電極54へのオン電位の印加により、ゲート絶縁膜56に接する範囲の低濃度ボディ層48bにチャネルが形成される。すると、電子が、エミッタ電極42から、エミッタ領域44、チャネル、IGBTドリフト層50、及び、コレクタ層52を介して、共通電極60に流れる。また、ホールが、共通電極60から、コレクタ層52、IGBTドリフト層50、低濃度ボディ層48b、及び、ボディコンタクト領域48aを介して、エミッタ電極42に流れる。すなわち、共通電極60からエミッタ電極42に電流が流れる。
次に、半導体装置10の製造方法を説明する。図1に係る半導体装置10の素子構造を半導体ウェハに複数形成した後で、ダイシング等によって、それぞれの半導体装置を切り離すことによって、半導体装置10の製造を行う。
20:ダイオード領域
22:アノード電極
26:アノード層
28:ダイオードドリフト層
28a:上部ドリフト層
28b:下部ドリフト層
30:カソード層
39:ダイオードライフタイム制御領域(第1ライフタイム領域)
40:IGBT領域
42:エミッタ電極
44:エミッタ領域
48:ボディ層
48a:高濃度ボディ層
48b:低濃度ボディ層
50:IGBTドリフト層
50a:ドリフト層
50b:バッファ層
52:コレクタ層
54:ゲート電極
56:ゲート絶縁膜
58:絶縁膜
59:IGBTライフタイム制御領域
59a:第1部分(第2ライフタイム領域)
59b:第2部分(第3ライフタイム領域)
60:共通電極
610:ウエハ
620:ダイオード形成領域
640:IGBT形成領域
701〜704:マスク
Claims (1)
- ダイオード領域とIGBT領域が同一半導体基板に前記半導体基板の面方向に隣接して形成されている半導体装置であって、
前記ダイオード領域は、
前記半導体基板の表面側に形成されている第1導電型のアノード層と、
前記アノード層の裏面側に形成されている第2導電型のダイオードドリフト層と、
前記ダイオードドリフト層より第2導電型の不純物濃度が高く、前記ダイオードドリフト層の裏面側に形成されている第2導電型のカソード層と、
を備え、
前記IGBT領域は、
前記半導体基板の表面側に形成されている第2導電型のエミッタ領域と、
前記エミッタ領域の裏面側に形成されている第1導電型のボディ層と、
前記ボディ層の裏面側に形成されている第2導電型のIGBTドリフト層と、
前記IGBTドリフト層の裏面側に形成されている第1導電型のコレクタ層と、
前記半導体基板の表面に形成されており、前記エミッタ領域と前記ボディ層を貫通して、前記IGBTドリフト層に達するトレンチゲートと、
を備え、
前記ダイオードドリフト層に形成された第1ライフタイム制御領域と、
前記IGBTドリフト層に形成され、前記半導体基板の表面から裏面に向かう深さ方向において、前記第1ライフタイム制御領域よりも深い位置に形成された第2ライフタイム制御領域と、
前記IGBTドリフト層に形成され、前記深さ方向において少なくとも前記第1ライフタイム制御領域と前記第2ライフタイム制御領域の間に形成されると共に、前記ダイオード領域に向かって、前記IGBTドリフト層との境界が漸次深くなることによりその上下方向の厚さが漸次厚くなるように形成された、第3ライフタイム制御領域と、
を有する、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128034A JP6665713B2 (ja) | 2016-06-28 | 2016-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128034A JP6665713B2 (ja) | 2016-06-28 | 2016-06-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006420A JP2018006420A (ja) | 2018-01-11 |
JP6665713B2 true JP6665713B2 (ja) | 2020-03-13 |
Family
ID=60949757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016128034A Active JP6665713B2 (ja) | 2016-06-28 | 2016-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6665713B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7395844B2 (ja) | 2019-05-14 | 2023-12-12 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7306060B2 (ja) * | 2019-05-23 | 2023-07-11 | 富士電機株式会社 | 半導体装置 |
JP2022144504A (ja) | 2021-03-19 | 2022-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091705A (ja) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5499692B2 (ja) * | 2009-12-24 | 2014-05-21 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5190485B2 (ja) * | 2010-04-02 | 2013-04-24 | 株式会社豊田中央研究所 | 半導体装置 |
JP5605073B2 (ja) * | 2010-08-17 | 2014-10-15 | 株式会社デンソー | 半導体装置 |
CN104160488B (zh) * | 2013-03-06 | 2016-08-31 | 丰田自动车株式会社 | 半导体晶片的正向电压偏差减少方法 |
JP6277814B2 (ja) * | 2014-03-25 | 2018-02-14 | 株式会社デンソー | 半導体装置 |
-
2016
- 2016-06-28 JP JP2016128034A patent/JP6665713B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018006420A (ja) | 2018-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8952449B2 (en) | Semiconductor device having both IGBT area and diode area | |
JP6181597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5282823B2 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
US20170373141A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5499692B2 (ja) | 半導体装置及びその製造方法 | |
JP6222140B2 (ja) | 半導体装置 | |
US10468510B2 (en) | Semiconductor device and manufacturing method of the same | |
CN110085671B (zh) | 半导体装置及其制造方法 | |
WO2011125156A1 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2015153784A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2015207588A (ja) | 半導体装置 | |
WO2014087499A1 (ja) | 半導体装置 | |
JP2016162807A (ja) | 半導体装置とその製造方法 | |
US20160027867A1 (en) | Semiconductor device | |
JP6665713B2 (ja) | 半導体装置 | |
JP2020031155A (ja) | 半導体装置 | |
JP5992216B2 (ja) | バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 | |
JP2020072137A (ja) | 半導体装置 | |
WO2015037101A1 (ja) | 半導体装置とその製造方法 | |
WO2020075248A1 (ja) | 半導体装置及びその製造方法 | |
JP2019186434A (ja) | 半導体装置の製造方法 | |
JP5609078B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6665713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |