JP6665713B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6665713B2
JP6665713B2 JP2016128034A JP2016128034A JP6665713B2 JP 6665713 B2 JP6665713 B2 JP 6665713B2 JP 2016128034 A JP2016128034 A JP 2016128034A JP 2016128034 A JP2016128034 A JP 2016128034A JP 6665713 B2 JP6665713 B2 JP 6665713B2
Authority
JP
Japan
Prior art keywords
region
igbt
diode
layer
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016128034A
Other languages
English (en)
Other versions
JP2018006420A (ja
Inventor
圭佑 木村
圭佑 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016128034A priority Critical patent/JP6665713B2/ja
Publication of JP2018006420A publication Critical patent/JP2018006420A/ja
Application granted granted Critical
Publication of JP6665713B2 publication Critical patent/JP6665713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明が開示する技術は、半導体装置に関する。
特許文献1では、同一基板にIGBT領域及びダイオード領域が形成された半導体装置において、ダイオード領域及びIGBT領域にライフタイム制御領域を設けた構造が提案されている。
具体的には、ダイオード領域においては、アノード層近くのドリフト層にライフタイム制御領域を形成し、IGBT領域においては、バッファ層近くのドリフト層にライフタイム制御領域を形成する。これにより、ダイオード領域及びIGBT領域において、ターンオフ損失を低減することができる。
さらに、特許文献1の図1に示す構造では、IGBT領域のうち、IGBT領域とダイオード領域との境界側には、ボディ層近くのドリフト層にライフタイム制御領域が設けれており、IGBT領域からダイオード領域へのホール注入を抑制することができる。
また、特許文献1の図6に示す構造では、IGBT領域のうち、IGBT領域とダイオード領域との境界側には、半導体基板の裏面を基準として、境界に向かって一定の勾配で深くなるようにライフタイム領域から形成されている。
特開2012−43891号公報
特許文献1に開示される半導体装置では、IGBT領域のうち、IGBT領域とダイオード領域との境界側において、半導体基板の表面から一定の深さにライフタイム制御領域が形成されている。または、半導体基板の裏面を基準として、境界に向かって一定の勾配で深くなるようにライフタイム領域から形成されている。しかし、実際には、IGBT領域において、ダイオード動作時に、ボディ層からドリフト層へと注入されたホールは、半導体基板の表面から裏面に向かう深さ方向に濃度が薄くなると共に、ダイオード領域付近で濃度が濃くなるように分布する。そのため、特許文献1に開示される半導体装置では、ホールの濃度分布を考慮できておらず、IGBT領域からダイオード領域へのホール注入を抑制する効果が不十分である。
また、ライフタイム領域を形成すると、ターンオフ損失を低減することができるが、IGBT領域のオン電圧が増大する。従って、ライフタイム領域は、最小限の範囲に収める必要がある。
本明細書は、ダイオード領域とIGBT領域が同一半導体基板に形成されている半導体装置であって、IGBT領域のオン電圧の増大を抑制しつつ、より良好なスイッチング特性を有する半導体装置を提供するものである。
本明細書は、ダイオード領域とIGBT領域が同一半導体基板に半導体基板の面方向に隣接して形成されている半導体装置を提供する。この半導体装置では、ダイオード領域は、半導体基板の表面側に形成されている第1導電型のアノード層と、アノード層の裏面側に形成されている第2導電型のダイオードドリフト層と、ダイオードドリフト層より第2導電型の不純物濃度が高く、ダイオードドリフト層の裏面側に形成されている第2導電型のカソード層と、を備えている。IGBT領域は、半導体基板の表面側に形成されている第2導電型のエミッタ領域と、エミッタ領域の裏面側に形成されている第1導電型のボディ層と、ボディ層の裏面側に形成されている第2導電型のIGBTドリフト層と、IGBTドリフト層の裏面側に形成されている第1導電型のコレクタ層と、半導体基板の表面に形成されており、エミッタ領域と前記ボディ層を貫通して、IGBTドリフト層に達するトレンチゲートと、を備えている。さらに、ダイオードドリフト層に形成された第1ライフタイム制御領域と、IGBTドリフト層に形成され、前記半導体基板の表面から裏面に向かう深さ方向において、第1ライフタイム制御領域よりも深い位置に形成された第2ライフタイム制御領域と、IGBTドリフト層に形成され、深さ方向において少なくとも第1ライフタイム制御領域と第2ライフタイム制御領域の間に形成されると共に、ダイオード領域に向かって、IGBTドリフト層との境界が漸次深くなることによりその上下方向の厚さが漸次厚くなるように形成された、第3ライフタイム制御領域と、を有する。
上記構成によれば、アノード層付近のダイオードドリフト層及びバッファ層近くのIGBTドリフト層に夫々形成された2つのライフタイム制御領域に加え、IGBTドリフト層に、少なくとも上記2つのライフタイム制御領域の間に位置し、IGBTドリフト層との境界が徐々に深くなるライフタイム制御領域を形成する。このため、IGBT領域において、半導体基板の表面から裏面に向かう深さ方向に濃度が薄くなると共に、ダイオード領域付近で濃度が濃くなるように分布するホールが、ダイオード領域のドリフト層へと流れ込むことを効果的に抑制できる。したがって、ダイオードの逆回復動作時に生じる逆電流が抑制される。
加えて、IGBTドリフト層のホール分布に沿ってライフタイム制御領域を形成することで、ライフタイム制御領域の形成範囲を最小限にし、ターンオフ損失とトレードオフ関係にあるオン電圧の上昇を抑制することができる。
実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の製造方法を説明する図であって、結晶欠陥形成工程前の半導体装置の断面図を示す図である。 実施形態に係る半導体装置の製造方法を説明する図であって、結晶欠陥形成工程時の半導体装置の断面図を示す図である。(ダイオードライフタイム制御領域39の形成) 実施形態に係る半導体装置の製造方法を説明する図であって、結晶欠陥形成工程時の半導体装置の断面図を示す図である。(IGBTライフタイム制御領域59の第2部分59bの形成) 実施形態に係る半導体装置の製造方法を説明する図であって、結晶欠陥形成工程時の半導体装置の断面図を示す図である。IGBTライフタイム制御領域59の第1部分59aの形成) 実施形態に係る半導体装置の製造方法を説明する図であって、イオン注入工程後の半導体装置の断面図を示す図である。 実施形態に係る半導体装置の製造方法を説明する図であって、アニール工程後の半導体装置の断面図を示す図である。 比較形態に係る半導体装置の断面図である。
(半導体装置)
本明細書が開示する実施形態に係る半導体装置について説明する。
図1に示すように、実施形態に係る半導体装置10は、半導体基板12と、半導体基板12の表面及び裏面に形成されている金属層及び絶縁膜等を備えている。半導体基板12には、ダイオード領域20とIGBT領域40が形成されている。
ダイオード領域20内の半導体基板12の表面には、アノード電極22が形成されている。IGBT領域40内の半導体基板12の表面には、エミッタ電極42が形成されている。半導体基板12の裏面には、共通電極60が形成されている。
ダイオードドリフト層28は、アノード層26の下側に形成されている。ダイオードドリフト層28は、n型である。ダイオードドリフト層28は、上部ドリフト層28aと下部ドリフト層28bとを備えている。上部ドリフト層28aは、下部ドリフト層28bよりも不純物濃度が低い。
カソード層30は、ダイオードドリフト層28の下側に形成されている。カソード層30は、半導体基板12の裏面に露出する範囲に形成されている。カソード層30は、n型であり、不純物濃度が高い。カソード層30は、共通電極60に対してオーミック接続されている。
アノード層26、ダイオードドリフト層28、及び、カソード層30によってダイオードが形成されている。
IGBT領域40には、エミッタ領域44、ボディ層48、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54等が形成されている。
IGBT領域40内の半導体基板12の表面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜56が形成されている。各トレンチの内部に、ゲート電極54が形成されている。ゲート電極54の表面は絶縁膜58により覆われている。ゲート電極54は、エミッタ電極42から絶縁されている。
エミッタ領域44は、半導体基板12の表面に露出する範囲に形成されている。エミッタ領域44は、ゲート絶縁膜56に接する範囲に形成されている。エミッタ領域44は、n型であり、不純物濃度が高い。エミッタ領域44は、エミッタ電極42に対してオーミック接続されている。
ボディ層48は、p型である。ボディ層48は、ボディコンタクト領域48aと低濃度ボディ層48bを備えている。ボディコンタクト領域48aは、半導体基板12の表面に露出する範囲に形成されている。ボディコンタクト領域48aは、2つのエミッタ領域44の間に形成されている。ボディコンタクト領域48aは、不純物濃度が高い。ボディコンタクト領域48aは、エミッタ電極42に対してオーミック接続されている。低濃度ボディ層48bは、エミッタ領域44及びボディコンタクト領域48aの下側に形成されている。低濃度ボディ層48bは、ゲート電極54の下端より浅い範囲に形成されている。低濃度ボディ層48bの不純物濃度は、ボディコンタクト領域48aよりも低い。低濃度ボディ層48bによって、エミッタ領域44がIGBTドリフト層50から分離されている。ゲート電極54は、エミッタ領域44とIGBTドリフト層50を分離している範囲の低濃度ボディ層48bにゲート絶縁膜56を介して対向している。
IGBTドリフト層50は、ボディ層48の下側に形成されている。IGBTドリフト層50は、n型である。IGBTドリフト層50は、ドリフト層50aとバッファ層50bを備えている。ドリフト層50aは、ボディ層48の下側に形成されている。ドリフト層50aは、不純物濃度が低い。ドリフト層50aは、ダイオード領域20の上部ドリフト層28aと略同じ不純物濃度を有しており、上部ドリフト層28aと連続する層である。バッファ層50bは、ドリフト層50aの下側に形成されている。バッファ層50bは、ドリフト層50aよりも不純物濃度が高い。バッファ層50bは、ダイオード領域20の下部ドリフト層28bと略同じ不純物濃度を有しており、下部ドリフト層28bと連続する層である。
コレクタ層52は、IGBTドリフト層50の下側に形成されている。コレクタ層52は、半導体基板12の裏面に露出する範囲に形成されている。コレクタ層52は、p型であり、不純物濃度が高い。コレクタ層52は、共通電極60に対してオーミック接続されている。
エミッタ領域44、ボディ層48、IGBTドリフト層50、コレクタ層52、及び、ゲート電極54によってIGBTが形成されている。
ダイオードドリフト層28の上部ドリフト層28aには、ダイオードライフタイム制御領域39が形成されている。ダイオードライフタイム制御領域39内には、半導体基板12に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。ダイオードライフタイム制御領域39内の結晶欠陥密度は、その周囲の上部ドリフト層28aに比べて高い。ライフタイム制御領域39は、アノード層26の近傍の深さに形成されている。なお、ダイオードライフタイム制御領域39は、特許請求の範囲における第1ライフタイム制御領域に対応する。
IGBTドリフト層50のドリフト層50aには、IGBTライフタイム制御領域59が形成されている。IGBTライフタイム制御領域59内には、半導体基板12に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。IGBTライフタイム制御領域59内の結晶欠陥密度は、その周囲のドリフト層50aに比べて高い。
IGBTライフタイム制御領域59は、第1部分59aと、第2部分59bとを有する。第1部分59aは、バッファ層50bの近傍の深さに形成されている。第2部分59bは、半導体基板12の表面から裏面に向かう深さ方向において、ライフタイム制御領域39とライフタイム制御領域59の第1部分59aの間の深さに形成されると共に、ダイオード領域20に向かって徐々に深くなるように形成されている。なお、IGBTライフタイム制御領域59の第1部分59aは特許請求の範囲における第2ライフタイム制御領域に相当し、IGBTライフタイム制御領域59の第2部分59bは特許請求の範囲における第3ライフタイム制御領域に対応する。
(半導体装置のダイオードの動作)
半導体装置10のダイオードの動作について説明する。アノード電極22と共通電極60の間に、アノード電極22がプラスとなる電圧(すなわち、順電圧)を印加すると、ダイオードがオンする。すなわち、アノード電極22から、アノード層26、ダイオードドリフト層28、及び、カソード層30を経由して、共通電極60に電流が流れる。
ダイオードに印加される電圧が順電圧から逆電圧に切り換えられると、ダイオードが逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層28内に存在していたホールがアノード電極22に排出され、順電圧印加時にダイオードドリフト層28内に存在していた電子が共通電極60に排出される。これによって、ダイオードに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。ダイオードライフタイム制御領域39内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層28内のキャリアの多くが、ダイオードライフタイム制御領域39内で再結合により消滅する。したがって、半導体装置10では、ダイオードの逆回復動作時に生じる逆電流が抑制される。
(半導体装置のIGBTの動作)
半導体装置10のIGBTの動作について説明する。エミッタ電極42と共通電極60の間に共通電極60がプラスとなる電圧を印加し、ゲート電極54にオン電位(チャネルが形成されるのに必要な電位以上の電位)を印加すると、IGBTがオンする。すなわち、ゲート電極54へのオン電位の印加により、ゲート絶縁膜56に接する範囲の低濃度ボディ層48bにチャネルが形成される。すると、電子が、エミッタ電極42から、エミッタ領域44、チャネル、IGBTドリフト層50、及び、コレクタ層52を介して、共通電極60に流れる。また、ホールが、共通電極60から、コレクタ層52、IGBTドリフト層50、低濃度ボディ層48b、及び、ボディコンタクト領域48aを介して、エミッタ電極42に流れる。すなわち、共通電極60からエミッタ電極42に電流が流れる。
ゲート電極54に印加する電位を、オン電位からオフ電位に切り換えると、IGBTがターンオフする。すなわち、オン時にIGBTドリフト層50内に存在していたホールが共通電極60に排出され、オン時にIGBTドリフト層50内に存在していた電子がエミッタ電極42に排出される。これによって、IGBTに逆電流が流れる。逆電流は、短時間で減衰し、その後は、IGBTに流れる電流は略ゼロとなる。IGBTライフタイム制御領域59のうち特に第1部分59a内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、IGBTドリフト層28内のキャリアの多くが、IGBTライフタイム制御領域59内で再結合により消滅する。したがって、半導体装置10では、IGBTのターンオフ時に生じる逆電流が抑制される。
また、ダイオードがオンしているときに、IGBT領域40のボディ層48のうちダイオード領域20に近い部分、IGBTドリフト層50のうちダイオード領域20に近い部分、ダイオード領域20のカソード層30のうちIGBT領域40に近い部分、が寄生ダイオードとして動作する場合がある。この場合、ボディ層48側からIGBTドリフト層50に注入されたホールは、半導体基板の表面から裏面に向かう方向に濃度が薄くなると共に、ダイオード領域付近で濃度が濃くなるように分布する。IGBTドリフト層50に注入されたホールは、カソード層30に向かって移動し、ダイオード領域20内のドリフト層28にホールが蓄積する。
しかし、図1に係る半導体装置10においては、IGBTドリフト層50のドリフト層50aには、半導体基板12の表面から裏面に向かう深さ方向において、ライフタイム制御領域39とライフタイム制御領域59の第1部分59aの間の深さに形成されると共に、ダイオード領域20に向かって所定の勾配で深くなるように、ライフタイム制御領域59の第2部分59bが形成されている。このため、IGBTライフタイム制御領域59の第2部分59bがホールの再結合中心として機能し、再結合によりホールが消滅し、IGBTドリフト層50に供給されたホールがダイオード領域20内のドリフト層28に流れ込むことを効果的に抑制できる。したがって、半導体装置10では、ダイオードの逆回復動作時に生じる逆電流が抑制される。
さらに、IGBTドリフト層50のホール分布に沿ってライフタイム制御領域59の第2部分59bを形成することで、第2部分59bの形成範囲を最小限にし、ターンオフ損失とトレードオフ関係にあるオン電圧の上昇を抑制することができる。
(半導体装置の製造方法)
次に、半導体装置10の製造方法を説明する。図1に係る半導体装置10の素子構造を半導体ウェハに複数形成した後で、ダイシング等によって、それぞれの半導体装置を切り離すことによって、半導体装置10の製造を行う。
半導体装置10の第1の製造方法は、結晶欠陥形成工程と、イオン注入工程と、アニール工程とを含んでいる。
図2は、半導体装置10の製造方法に係る半導体ウェハの一部分の断面を示す図である。図2に示すウェハ610は、半導体装置10のダイオードライフタイム制御領域39、IGBTライフタイム制御領域59、カソード層30、共通電極60が形成される前の状態を示すものであり、それ以外の半導体装置10の素子構造は既に形成されている。ウェハ610の裏面側には、p型のコレクタ層652が形成されている。ウェハ610では、製造工程が完了した後の、図1の半導体装置10のダイオード領域20となる領域をダイオード形成領域620、IGBT領域40となる領域をIGBT形成領域640で示している。図1の半導体装置10と同様の構成は、同一の参照番号を付している。第1の製造方法の各工程では、半導体装置10のダイオードライフタイム制御領域39、IGBTライフタイム制御領域59、カソード層30を形成する。
結晶欠陥形成工程では、ダイオードライフタイム制御領域39を形成した後、IGBTライフタイム制御領域59を形成する。
ダイオードライフタイム制御領域39の形成には、半導体基板10と略並行な面を有するマスク701を用いる。図3に示すように、マスク701の表面側から、ウェハ610の表面に対して垂直な方向から荷電粒子の照射を行って、ウェハ610のダイオード形成領域620に結晶欠陥を形成する。荷電粒子は、ダイオードドリフト層28の上部ドリフト層28aに停止するように照射エネルギーを調整されて、照射される。これによって、結晶欠陥密度の高い領域が上部ドリフト層28aに形成され、ダイオードライフタイム制御領域39となる。
次にIGBTライフタイム制御領域59を形成する結晶欠陥形成工程について述べる。本実施形態では、第2部分59bを形成した後、第1部分59aを形成する。
図4に示すように、第2部分59bの形成には、ダイオード形成領域620においてウェハ610の上面全域を覆い、IGBT形成領域640においてダイオード形成領域620側に向かって一定の角度で傾斜した斜面を有するマスク702を用いる。マスク702の表面側から、ウェハ610の表面に対して垂直な方向から荷電粒子の照射を行った際に、ダイオード領域側に向かって一定の勾配で深くなるようにIGBTライフタイム領域59の第2部分59bが形成される。
図5に示すように、第1部分59aの形成には、半導体基板10と略並行な面を有するマスク703を用いる。マスク701の裏面側から、ウェハ610の裏面に対して垂直な方向から荷電粒子の照射を行って、ウェハ610のIGBT形成領域640に結晶欠陥を形成する。荷電粒子は、IGBTドリフト層50のドリフト層50aに停止するように照射エネルギーを調整されて、照射される。これによって、結晶欠陥密度の高い領域がドリフト層50aに形成され、IGBTライフタイム制御領域59の第1部分59aとなる。
次に、イオン注入工程を行う。イオン注入工程では、図6に示すように、マスク704を用いて、ウェハ610の裏面に対して、n型の不純物イオンを注入して、ウェハ610の裏面のコレクタ層652の一部に、n型のイオンが注入されたイオン注入領域630を形成する。
次に、マスク704を取り外し、その後にウェハ610のアニール工程を行う。アニール工程では、イオン注入領域である部分630のアニール処理を行う。アニール処理を行うと、部分630はn型のカソード層30となる。これによって、図7に示すように、ウェハ610の裏面は、コレクタ層52、カソード層30の2層を備えることができる。さらに、ウェハ610の裏面に、共通電極60を形成し、ダイシングして1つ1つの半導体装置に切り分けることによって、実施形態に係る半導体装置10を形成することができる。
上述した半導体装置の製造方法では、半導体基板10の表面側から荷電粒子を照射することによって、ダイオードライフタイム制御領域39及びIGBTライフタイム制御領域59の第12部分59aを形成し、半導体基板10の裏面側から荷電粒子を照射することによって、IGBTライフタイム制御領域59の第1部分59aを形成する。
従って、本実施例の製造方法で製造された半導体装置では、図7に示すように、ダイオードライフタイム制御領域39、及びIGBTライフタイム制御領域59が形成される。なお、図中の「・」は、荷電粒子が通過してダメージを受けたダイオードライフタイム制御領域39、及びIGBTライフタイム制御領域59の一部であり、「×」は荷電粒子を打ち込んだ終端であり、最もライフタイムが短くなった領域である。
図8の比較形態に示すように、半導体基板10の一方の面(表面)からの打ち込みによって、ダイオードライフタイム制御領域39、及びIGBTライフタイム制御領域59を形成した場合に比べ、ダイオードドリフト層28及びIGBTドリフト層58に形成される欠陥量を少なくすることができ、リーク電流を低減することができる。
上記の実施形態で示された構造及び製造方法は一例であり、上記で示した構造及び製造方法に限定されることなく、本発明の特徴を含んだ他の構造及び製造方法とすることもできる。
例えば、上記実施形態では、図2に示す素子構造を形成後に、ダイオードライフタイム制御領域39及びIGBTライフタイム制御領域59を形成していたが、素子構造を形成する工程の中に、ダイオードライフタイム制御領域39及びIGBTライフタイム制御領域59を形成する工程を設けてもよい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載した発明には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した構成は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体層
20:ダイオード領域
22:アノード電極
26:アノード層
28:ダイオードドリフト層
28a:上部ドリフト層
28b:下部ドリフト層
30:カソード層
39:ダイオードライフタイム制御領域(第1ライフタイム領域)
40:IGBT領域
42:エミッタ電極
44:エミッタ領域
48:ボディ層
48a:高濃度ボディ層
48b:低濃度ボディ層
50:IGBTドリフト層
50a:ドリフト層
50b:バッファ層
52:コレクタ層
54:ゲート電極
56:ゲート絶縁膜
58:絶縁膜
59:IGBTライフタイム制御領域
59a:第1部分(第2ライフタイム領域)
59b:第2部分(第3ライフタイム領域)
60:共通電極
610:ウエハ
620:ダイオード形成領域
640:IGBT形成領域
701〜704:マスク

Claims (1)

  1. ダイオード領域とIGBT領域が同一半導体基板に前記半導体基板の面方向に隣接して形成されている半導体装置であって、
    前記ダイオード領域は、
    前記半導体基板の表面側に形成されている第1導電型のアノード層と、
    前記アノード層の裏面側に形成されている第2導電型のダイオードドリフト層と、
    前記ダイオードドリフト層より第2導電型の不純物濃度が高く、前記ダイオードドリフト層の裏面側に形成されている第2導電型のカソード層と、
    を備え、
    前記IGBT領域は、
    前記半導体基板の表面側に形成されている第2導電型のエミッタ領域と、
    前記エミッタ領域の裏面側に形成されている第1導電型のボディ層と、
    前記ボディ層の裏面側に形成されている第2導電型のIGBTドリフト層と、
    前記IGBTドリフト層の裏面側に形成されている第1導電型のコレクタ層と、
    前記半導体基板の表面に形成されており、前記エミッタ領域と前記ボディ層を貫通して、前記IGBTドリフト層に達するトレンチゲートと、
    を備え、
    前記ダイオードドリフト層に形成された第1ライフタイム制御領域と、
    前記IGBTドリフト層に形成され、前記半導体基板の表面から裏面に向かう深さ方向において、前記第1ライフタイム制御領域よりも深い位置に形成された第2ライフタイム制御領域と、
    前記IGBTドリフト層に形成され、前記深さ方向において少なくとも前記第1ライフタイム制御領域と前記第2ライフタイム制御領域の間に形成されると共に、前記ダイオード領域に向かって、前記IGBTドリフト層との境界が漸次深くなることによりその上下方向の厚さが漸次厚くなるように形成された、第3ライフタイム制御領域と、
    を有する、半導体装置。
JP2016128034A 2016-06-28 2016-06-28 半導体装置 Active JP6665713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016128034A JP6665713B2 (ja) 2016-06-28 2016-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016128034A JP6665713B2 (ja) 2016-06-28 2016-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018006420A JP2018006420A (ja) 2018-01-11
JP6665713B2 true JP6665713B2 (ja) 2020-03-13

Family

ID=60949757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128034A Active JP6665713B2 (ja) 2016-06-28 2016-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP6665713B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395844B2 (ja) 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP7306060B2 (ja) * 2019-05-23 2023-07-11 富士電機株式会社 半導体装置
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5499692B2 (ja) * 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN104160488B (zh) * 2013-03-06 2016-08-31 丰田自动车株式会社 半导体晶片的正向电压偏差减少方法
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2018006420A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP5282823B2 (ja) ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
US20170373141A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5499692B2 (ja) 半導体装置及びその製造方法
JP6222140B2 (ja) 半導体装置
US10468510B2 (en) Semiconductor device and manufacturing method of the same
CN110085671B (zh) 半导体装置及其制造方法
WO2011125156A1 (ja) ダイオード領域とigbt領域を有する半導体基板を備える半導体装置
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP2015153784A (ja) 半導体装置の製造方法及び半導体装置
JP2015207588A (ja) 半導体装置
WO2014087499A1 (ja) 半導体装置
JP2016162807A (ja) 半導体装置とその製造方法
US20160027867A1 (en) Semiconductor device
JP6665713B2 (ja) 半導体装置
JP2020031155A (ja) 半導体装置
JP5992216B2 (ja) バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法
JP2020072137A (ja) 半導体装置
WO2015037101A1 (ja) 半導体装置とその製造方法
WO2020075248A1 (ja) 半導体装置及びその製造方法
JP2019186434A (ja) 半導体装置の製造方法
JP5609078B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R151 Written notification of patent or utility model registration

Ref document number: 6665713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151