JP5499692B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5499692B2
JP5499692B2 JP2009292487A JP2009292487A JP5499692B2 JP 5499692 B2 JP5499692 B2 JP 5499692B2 JP 2009292487 A JP2009292487 A JP 2009292487A JP 2009292487 A JP2009292487 A JP 2009292487A JP 5499692 B2 JP5499692 B2 JP 5499692B2
Authority
JP
Japan
Prior art keywords
region
diode
igbt
lifetime control
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009292487A
Other languages
English (en)
Other versions
JP2011134861A (ja
Inventor
達司 永岡
隆英 杉山
佐智子 河路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009292487A priority Critical patent/JP5499692B2/ja
Publication of JP2011134861A publication Critical patent/JP2011134861A/ja
Application granted granted Critical
Publication of JP5499692B2 publication Critical patent/JP5499692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を有する半導体装置に関する。
この種の半導体装置は、ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を有している。ダイオード領域にはダイオードが形成されており、ＩＧＢＴ領域にはＩＧＢＴが形成されている。ダイオードのドリフト領域とＩＧＢＴのドリフト領域は、ダイオード領域とＩＧＢＴ領域との境界部においてつながっている。このような半導体装置は、ダイオードのアノード電極とＩＧＢＴのエミッタ電極が導通した状態で使用される。このため、ダイオードのアノード電極とカソード電極の間に順電圧が印加されると、エミッタ電極もアノード電極と同様に高電位となる。これによって、ＩＧＢＴのボディ領域から、境界部のドリフト領域を介して、ダイオードのカソード電極に向かって電流が流れる。その後、ダイオードに印加される電圧が逆電圧に切り換えられると、境界部のドリフト領域内に存在しているホールが、ボディ領域を介してエミッタ電極へ流れる。これにより、境界部に逆電流が流れる。ダイオードの逆回復動作時（すなわち、ダイオードの印加電圧が順電圧から逆電圧に切り換えられる時）に境界部に高い逆電流が流れると、半導体装置で生じる損失が増大する。そこで、特許文献１の半導体装置では、境界部の半導体基板の上面に、絶縁体が充填されたトレンチが形成される。境界部にトレンチを形成することによって、境界部に逆電流が流れることを抑制している。
特開２００８−１９２７３７
特許文献１の半導体装置のように、ダイオード領域とＩＧＢＴ領域との境界部にトレンチのような分離構造を形成することによって、境界部における逆電流をある程度は抑制することができる。しかしながら、境界部に分離構造を形成しても、分離構造の下方においては、ダイオードのドリフト領域とＩＧＢＴのドリフト領域とがつながっている。このため、ダイオードのドリフト領域とＩＧＢＴのドリフト領域とがつながっている部位を介して逆電流が流れてしまう。境界部の分離構造を深く形成すれば、ダイオードドリフト領域とＩＧＢＴドリフト領域とがつながっている部位が狭くなるため、境界部における逆電流をさらに抑制することはできる。しかしながら、分離構造を深く形成すると、種々の問題が生じる。例えば、特許文献１のように分離構造として絶縁体が充填されたトレンチを形成する場合、分離構造を深く形成すると、半導体装置の機械的強度が低下してしまう。このため、分離構造を深く形成することなく、境界部における逆電流をさらに抑制する技術の実現が望まれている。
本発明は上記の実情に鑑みて創作されたものである。本発明は、分離構造を半導体基板の深い位置まで形成しなくても、境界部における逆電流をさらに抑制することができる半導体装置を提供する。
本明細書が開示する半導体装置は、ダイオード領域とＩＧＢＴ領域を有する半導体基板と、ダイオード領域内の半導体基板の上面に設けられているアノード電極と、ＩＧＢＴ領域内の半導体基板の上面に設けられているエミッタ電極と、半導体基板の下面に設けられている共通電極を有している。
ダイオード領域は、アノード領域とダイオードドリフト領域とカソード領域を有している。アノード領域は、ｐ型であり、アノード電極に接している。ダイオードドリフト領域は、ｎ型であり、アノード領域の下側に設けられている。カソード領域は、ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、ダイオードドリフト領域の下側に設けられており、共通電極に接している。
ＩＧＢＴ領域は、エミッタ領域とボディ領域とＩＧＢＴドリフト領域とコレクタ領域とゲート電極を有している。エミッタ領域は、ｎ型であり、エミッタ電極に接している。ボディ領域は、ｐ型であり、エミッタ領域の側方及び下側に設けられており、エミッタ電極に接している。ＩＧＢＴドリフト領域は、ｎ型であり、ボディ領域の下側に設けられている。コレクタ領域は、ｐ型であり、ＩＧＢＴドリフト領域の下側に設けられており、共通電極に接している。ゲート電極は、エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している。
ダイオード領域とＩＧＢＴ領域の間には、分離構造と第１ライフタイム制御領域が形成されている。分離構造は、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられており、アノード領域とボディ領域とを分離している。第１ライフタイム制御領域は、ダイオードドリフト領域とＩＧＢＴドリフト領域の間に設けられており、そのキャリアライフタイムがダイオードドリフト領域及びＩＧＢＴドリフト領域のキャリアライフタイムより短く、その上端部が分離構造に接続している。
この半導体装置では、ダイオードドリフト領域とＩＧＢＴドリフト領域の間に第１ライフタイム制御領域が形成され、この第１ライフタイム制御領域の上端は分離構造に接続されている。すなわち、分離構造の下方のダイオードドリフト領域とＩＧＢＴドリフト領域がつながっている部位に、第１ライフタイム制御領域が形成されている。このため、ダイオードに順電圧が印加され、ＩＧＢＴドリフト領域からダイオードドリフト領域に電流が流れると、その電流の一部は第１ライフタイム制御領域を通過することとなる。その結果、ＩＧＢＴドリフト領域からダイオードドリフト領域に流れる電流が抑制され、ダイオードの逆回復時に境界部のドリフト領域に発生するキャリアの数を少なくすることができる。また、ダイオードの逆回復時に境界部のドリフト領域に発生したキャリアの多くは、第１ライフタイム制御領域によって消滅する。これらによって、境界部における逆電流をさらに抑制することができる。また、この半導体装置では、第１ライフタイム制御領域によって境界部の逆電流を抑制するため、分離構造を深く形成する必要はない。
上記の半導体装置では、第１ライフタイム制御領域の下端部がコレクタ領域に接続していることが好ましい。このような構成によると、ＩＧＢＴドリフト領域とダイオードドリフト領域との間を流れる電流の全てが第１ライフタイム制御領域を通過する。このため、境界部における逆電流をさらに抑制することができる。
上記の半導体装置では、ダイオードドリフト領域内に第２ライフタイム制御領域を設けることができる。第２ライフタイム制御領域のキャリアライフタイムは、第２ライフタイム制御領域外のダイオードドリフト領域のキャリアライフタイムより短くされる。第２ライフタイム制御領域のＩＧＢＴ領域側の端部は、第１ライフタイム制御領域に接続することができる。このような構成によると、ダイオードの逆回復動作時にダイオードドリフト領域内で発生したキャリアは、第２ライフタイム制御領域と第１ライフタイム制御領域の一方を通過することとなる。このため、ダイオードの逆回復時の逆電流をさらに抑制することができる。
なお、ダイオードドリフト領域内に第２ライフタイム制御領域を設ける場合、第１ライフタイム制御領域の結晶欠陥密度の最大値が、第２ライフタイム制御領域の結晶欠陥密度の最大値以上とされていることが好ましい。このような構成とすることで、境界部における逆電流をさらに抑制することができる。
また、上記の半導体装置では、ＩＧＢＴドリフト領域内に第３ライフタイム制御領域を設けることもできる。第３ライフタイム制御領域のキャリアライフタイムは、第３ライフタイム制御領域外のＩＧＢＴドリフト領域のキャリアライフタイムよりも短くされる。第３ライフタイム制御領域のダイオード領域側の端部は、第１ライフタイム制御領域に接続することができる。このような構成によると、ＩＧＢＴをオンした状態からオフした状態に切替えた際にＩＧＢＴドリフト領域に発生するキャリアの一部が第３ライフタイム制御領域で消滅する。これによって、ＩＧＢＴをオンからオフに切替えた際の逆電流を抑制することができる。
ＩＧＢＴドリフト領域内に第３ライフタイム制御領域を設ける場合、第１ライフタイム制御領域の結晶欠陥密度の最大値は、第３ライフタイム制御領域の結晶欠陥密度の最大値以上とされていることが好ましい。このような構成とすることで、境界部における逆電流をさらに抑制することができる。
なお、上記の半導体装置の分離構造としては、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられ、アノード領域及びボディ領域に接しているｐ型の半導体領域とすることができる。あるいは、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられた分離トレンチとすることができる。
本明細書は、さらに、上記の半導体装置を好適に製造するための新規な製造方法を提供する。すなわち、本明細書に開示する製造方法は、ダイオード領域とＩＧＢＴ領域の間の領域に、半導体基板の上面から下面、又は、下面から上面に貫通するように荷電粒子を照射する荷電粒子照射工程、を有している。
この製造方法では、ダイオード領域とＩＧＢＴ領域の間の領域に、半導体基板を貫通するように荷電粒子を照射することで、半導体基板の表面から下面に連続する結晶欠陥が形成される。これによって、ダイオード領域とＩＧＢＴ領域の間の領域に、半導体基板の表面から下面に連続するライフタイム制御領域を形成することができる。
また、上記の製造方法は、分離構造が半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられるｐ型半導体領域である半導体装置の製造方法に好適に適用することができる。すなわち、この製造方法は、半導体基板のダイオード領域とＩＧＢＴ領域の間の領域にｐ型の不純物イオンを注入する不純物イオン注入工程、をさらに有することができる。そして、不純物イオン注入工程は、不純物イオン照射装置と半導体装置の間にマスクを配置した状態で行われ、荷電粒子照射工程は、不純物イオン注入工程で用いたマスクと同一のマスクを荷電粒子照射装置と半導体装置の間に配置した状態で行われることが好ましい。このような構成によると、不純物イオン注入工程と荷電粒子照射工程で同一のマスクを使用するため、その分だけ製造コストを抑えることができる。また、半導体装置とマスクの相対位置を変えることなく不純物イオン注入工程と荷電粒子照射工程を実行すれば、分離構造（ｐ型半導体領域）に対するライフタイム制御領域の位置精度を向上することができる。
また、上記の製造方法は、ダイオードドリフト領域又はＩＧＢＴドリフト領域にライフタイム制御領域が形成されている半導体装置の製造方法に好適に適用することができる。すなわち、この製造方法では、荷電粒子照射工程は、厚さが薄い第１部分と第１部分より厚さが厚い第２部分を有するマスク、または、貫通孔からなる第１部分と所定の厚さの第２部分を有するマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、第１部分に向けて照射された荷電粒子が第１部分と半導体基板を通過し、第２部分に向けて照射された荷電粒子が第２部分を通過して半導体基板内で停止するように、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射する。そして、マスクの第１部分を通過した荷電粒子が、ダイオード領域とＩＧＢＴ領域の間の領域に対応する領域の半導体基板を通過し、マスクの第２部分を通過した荷電粒子が、ダイオードドリフト領域又はＩＧＢＴドリフト領域に対応する半導体基板の領域中で停止することが好ましい。このような構成によると、ダイオードドリフト領域又はＩＧＢＴドリフト領域に形成されるライフタイム制御領域と、ダイオード領域とＩＧＢＴ領域の間の境界に形成されるライフタイム制御領域とを同時に形成することができる。
実施例１の半導体装置１０の縦断面図。 図１のII−II線に沿った結晶欠陥密度のグラフ。 図１のIII−III線に沿った結晶欠陥密度のグラフ。 実施例２の半導体装置８０の縦断面図。 実施例３の半導体装置９０の縦断面図。 図５のVI−ＶI線に沿った結晶欠陥密度のグラフ。 図５のVII−ＶII線に沿った結晶欠陥密度のグラフ。 図５のVIII−ＶIII線に沿った結晶欠陥密度のグラフ。 図５の半導体装置９０を製造する方法を説明するための図。
実施例１に係る半導体装置１０について説明する。まず、半導体装置１０の構造について説明する。
（半導体装置の構造）
図１に示すように、半導体装置１０は、シリコンからなる半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。
ダイオード領域２０内の半導体基板１２の上面には、アノード電極２２が形成されている。ＩＧＢＴ領域４０内の半導体基板１２の上面には、エミッタ電極４２が形成されている。半導体基板１２の下面の全域には、共通電極６０が形成されている。
ダイオード領域２０には、アノード層２６と、ダイオードドリフト層２８と、カソード層３０が形成されている。
アノード層２６は、ｐ型である。アノード層２６は、アノードコンタクト領域２６ａと、低濃度アノード層２６ｂを備えている。アノードコンタクト領域２６ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。アノードコンタクト領域２６ａは、不純物濃度が高い。アノードコンタクト領域２６ａは、アノード電極２２に対してオーミック接続されている。低濃度アノード層２６ｂは、アノードコンタクト領域２６ａの下側及び側方に形成されており、アノードコンタクト領域２６ａを覆っている。低濃度アノード層２６ｂの不純物濃度は、アノードコンタクト領域２６ａより低い。アノード層２６の下端の位置は、後述するゲート電極５４の下端の位置よりも浅い。
ダイオードドリフト層２８は、アノード層２６の下側に形成されており、アノード層２６に接している。ダイオードドリフト層２８は、ｎ型である。ダイオードドリフト層２８は、不純物濃度が低い。
ダイオードドリフト層２８内には、ダイオードライフタイム制御領域３９が形成されている。ダイオードライフタイム制御領域３９は、アノード層２６の近傍の深さに形成されている。ダイオードライフタイム制御領域３９内には、半導体基板１２に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。すなわち、半導体基板１２に荷電粒子を打ち込むと、荷電粒子が通過した領域と、荷電粒子が停止した領域に結晶欠陥が形成される。荷電粒子が停止した領域に形成される結晶欠陥の密度は、荷電粒子が通過した領域に形成される結晶欠陥の密度よりも極めて高い。ダイオードライフタイム制御領域３９内には、荷電粒子が停止した領域に形成される結晶欠陥が存在している。このため、図２に示すように、ダイオードライフタイム制御領域３９内の結晶欠陥密度は、その周囲のダイオードドリフト層２７に比べて極めて高く、そのピーク値はＮ１となっている。
なお、上述の説明から明らかなように、ダイオードライフタイム制御領域３９の深さは、半導体基板１２に打ち込まれる荷電粒子が停止する位置を制御（すなわち、荷電粒子の打ち込みエネルギーを制御）することによって調整することができる。また、本実施例では、半導体基板１２の下面より荷電粒子を打ち込むことで、ダイオードライフタイム制御領域３９を形成する。このため、ダイオードライフタイム制御領域３９の下方の半導体基板１２内には、荷電粒子が通過することにより形成される結晶欠陥が存在している。この結晶欠陥の密度Ｎ３は、図２に示すように、ダイオードライフタイム制御領域３９内の結晶欠陥密度のピーク値Ｎ１よりも低く、深さ方向に略一定となっている。
カソード層３０は、ダイオードドリフト層２８の下側に形成されており、ダイオードドリフト層２８に接している。カソード層３０は、半導体基板１２の下面に露出する範囲に形成されている。カソード層３０は、ｎ型であり、ダイオードドリフト層２８よりも不純物濃度が高い。カソード層３０は、共通電極６０に対してオーミック接続されている。
ダイオード領域２０内には、アノード層２６、ダイオードドリフト層２８及びカソード層３０によってダイオードが形成されている。
ＩＧＢＴ領域４０には、エミッタ領域４４と、ボディ層４８、ＩＧＢＴドリフト層５０と、コレクタ層５２と、ゲート電極５４が形成されている。
ＩＧＢＴ領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜５６が形成されている。各トレンチの内部に、ゲート電極５４が形成されている。ゲート電極５４の上面は絶縁膜５８により覆われている。ゲート電極５４は、絶縁膜５８によってエミッタ電極４２から絶縁されている。
エミッタ領域４４は、半導体基板１２の上面に露出する範囲に、島状に形成されている。エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。エミッタ領域４４は、ｎ型であり、不純物濃度が高い。エミッタ領域４４は、エミッタ電極４２に対してオーミック接続されている。
ボディ層４８は、ｐ型である。ボディ層４８は、ボディコンタクト領域４８ａと低濃度ボディ層４８ｂを備えている。ボディコンタクト領域４８ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。ボディコンタクト領域４８ａは、２つのエミッタ領域４４の間に形成されている。ボディコンタクト領域４８ａは、不純物濃度が高い。ボディコンタクト領域４８ａは、エミッタ電極４２に対してオーミック接続されている。低濃度ボディ層４８ｂは、エミッタ領域４４及びボディコンタクト領域４８ａの下側に形成されている。低濃度ボディ層４８ｂの不純物濃度は、ボディコンタクト領域４８ａよりも低い。低濃度ボディ層４８ｂによって、エミッタ領域４４がＩＧＢＴドリフト層５０から分離されている。ゲート電極５４は、エミッタ領域４４とＩＧＢＴドリフト層５０を分離している範囲の低濃度ボディ層４８ｂにゲート絶縁膜５６を介して対向している。
ＩＧＢＴドリフト層５０は、ボディ層４８の下側に形成されている。ＩＧＢＴドリフト層５０は、ｎ型である。ＩＧＢＴドリフト層５０は、ドリフト層５０ａとバッファ層５０ｂを備えている。ドリフト層５０ａは、ボディ層４８の下側に形成されている。ドリフト層５０ａは、不純物濃度が低い。ドリフト層５０ａは、ダイオードドリフト層２８と略同じ不純物濃度を有しており、ダイオードドリフト層２８と連続する層である。バッファ層５０ｂは、ドリフト層５０ａの下側に形成されている。バッファ層５０ｂは、ドリフト層５０ａよりも不純物濃度が高い。
コレクタ層５２は、ＩＧＢＴドリフト層５０の下側に形成されている。コレクタ層５２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ層５２は、ｐ型であり、不純物濃度が高い。コレクタ層５２は、共通電極６０に対してオーミック接続されている。
ＩＧＢＴ領域４０内には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２及びゲート電極５４によってＩＧＢＴが形成されている。
ダイオード領域２０とＩＧＢＴ領域４０の間には、分離領域７０が形成されている。分離領域７０は、半導体基板１２の上面からアノード層２６の下端及びボディ層４８の下端より深い深さまでの範囲に形成されている。より詳細には、分離領域７０は、半導体基板１２の上面からゲート電極５４の下端と略同一の深さまでの範囲に形成されている。分離領域７０は、アノード層２６及びボディ層４８に接している。分離領域７０は、ｐ型である。分離領域７０の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。
分離領域７０の下側では、ダイオードドリフト層２８とＩＧＢＴドリフト層５０が連続している（つながっている）。ダイオード領域２０のカソード層３０は、分離領域７０の下側まで伸びており、ＩＧＢＴ領域４０のコレクタ層５２は、分離領域７０の下側まで伸びている。カソード層３０は、分離領域７０の下側で、コレクタ層５２と接している。すなわち、カソード層３０とコレクタ層５２の境界７２が、分離領域７０の下側に位置している。図１に示す境界部分の構造は、ダイオード領域２０とＩＧＢＴ領域４０の間に沿って設けられている。
また、ダイオード領域２０とＩＧＢＴ領域４０の間には、ライフタイム制御領域４１が形成されている。ライフタイム制御領域４１は、分離領域７０の幅内に形成され、半導体基板１２の表面から下面まで連続している。ライフタイム制御領域４１の上端部は分離領域７０に接続しており、ライフタイム制御領域４１の下端部はカソード層３０とコレクタ層５２の境界７２に接続している（カソード層３０とコレクタ層５２の両者に接続している）。すなわち、ライフタイム制御領域４１は、ダイオードドリフト層２８とＩＧＢＴドリフト層５０の境界部に形成され、分離領域７０に沿って伸びている。ライフタイム制御領域４１には、ダイオードライフタイム制御領域３９のＩＧＢＴ領域４０側の端部が接続している。
ライフタイム制御領域４１内には、半導体基板１２に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。上述したように、半導体基板１２に荷電粒子を打ち込むと、荷電粒子が停止した領域に高密度の結晶欠陥が形成される。ライフタイム制御領域４１内には、荷電粒子が停止することによる高密度の結晶欠陥が形成されている。このため、図３に示すように、ライフタイム制御領域４１内の結晶欠陥密度は、その周囲のダイオードドリフト層２８やＩＧＢＴドリフト層５０と比べて極めて高く、そのピーク値はＮ２となっている。本実施例では、ライフタイム制御領域４１内の結晶欠陥密度のピーク値Ｎ２が、ダイオードライフタイム制御領域３９内の結晶欠陥密度のピーク値Ｎ１と同じ又はそれ以上とされている（Ｎ２≧Ｎ１）。既に説明したように、ダイオードライフタイム制御領域３９より下方のダイオードドリフト層２８には、ダイオードライフタイム制御領域３９を形成するために打ち込まれた荷電粒子が通過することにより形成された結晶欠陥が存在している。このため、図３に示すように、ライフタイム制御領域４１のダイオードドリフト層２８側には、荷電粒子が通過することにより形成される結晶欠陥（結晶欠陥密度Ｎ３）が存在している。
上述したように、ライフタイム制御領域４１は、半導体基板１２の深さ方向に連続している。このため、荷電粒子が停止する位置を深さ方向に変化させながら荷電粒子の打ち込みを複数回に亘って行うことで、半導体基板１２の表面から裏面（下面）に連続するライフタイム制御領域４１を形成することができる。
なお、ライフタイム制御領域４１は、荷電粒子を半導体基板１２の上面から下面、又は、下面から上面に貫通させることで形成することもできる。これによって、一回の荷電粒子の打ち込みによって、半導体基板１２の上面から下面に連続するライフタイム制御領域４１を形成することができる。なお、このような方法を採る場合には、ライフタイム制御領域４１内には荷電粒子が通過することによって結晶欠陥が形成されるため、その結晶欠陥密度は小さくなる。このため、ライフタイム制御領域４１の幅を広くしたり、打ち込む荷電粒子量を多くしたりすることによって、ダイオードライフタイム制御領域３９内の結晶欠陥密度のピーク値と同等程度の結晶欠陥を形成することが好ましい。
（半導体装置のダイオードの動作）
半導体装置１０のダイオードの動作について説明する。ダイオードをオンするには、アノード電極２２と共通電極６０の間に、アノード電極２２がプラスとなる電圧（すなわち、順電圧）を印加する。順電圧が印加されてダイオードがオンすると、アノード電極２２から、アノード層２６、ダイオードドリフト層２８及びカソード層３０を経由して、共通電極６０に電流が流れる。なお、半導体装置１０は、アノード電極２２とエミッタ電極４２とを導通させた状態で使用される。このため、ダイオード２０に順電圧を印加すると、エミッタ電極４２の電位がアノード電極２２と略同じ電位に上昇する。
また、境界領域７０の近傍には、ボディ層４８（ｐ型層）と、ＩＧＢＴドリフト層５０、ダイオードドリフト層２８及びカソード層３０からなるｎ型層によって、寄生ダイオードが形成されている。順電圧が印加されてエミッタ電極４２が高電位となると、寄生ダイオードがオンし、エミッタ電極４２から、ボディ層４８（ｐ型層）、ＩＧＢＴドリフト層５０、ダイオードドリフト層２８及びカソード層３０を経由して、共通電極６０に向かって電流が流れる。半導体装置１０では、ダイオードドリフト層２８とＩＧＢＴドリフト層５０の間にライフタイム制御領域４１が形成されている。このため、エミッタ電極４２から共通電極６０に向かって流れる電流が抑制される。
ダイオードに印加する電圧を順電圧から逆電圧に切り換えると、ダイオードが逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層２８内に存在していたホールがアノード電極２２に排出され、順電圧印加時にダイオードドリフト層２８内に存在していた電子が共通電極６０に排出される。これによって、ダイオードに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。ダイオードライフタイム制御領域３９内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層２８内のキャリアの多くが、ライフタイム制御領域３９内で再結合により消滅する。したがって、ダイオードに流れる逆電流は小さい。
また、ダイオードの逆回復動作時には、上述した寄生ダイオードにも逆電流が流れる。すなわち、分離領域７０の下方のドリフト領域（２８，５０）に存在するホールがエミッタ電極４２に向かって流れることによって、寄生ダイオードに逆電流が流れる。上述したように、順電圧印加時に寄生ダイオードに流れる電流は小さいので、ダイオードの逆回復動作の開始時において寄生ダイオードの電流経路に存在するキャリアは少ない。したがって、逆回復動作時に寄生ダイオードに流れる逆電流も少ない。また、ライフタイム制御領域４１内に存在する結晶欠陥は、キャリアの再結合中心として機能する。このため、逆回復動作時に、ライフタイム制御領域４１内で多くのキャリアが消滅する。これによっても、逆電流が抑制される。したがって、半導体装置１０では、寄生ダイオードに流れる逆電流が極めて小さく抑えられる。
（半導体装置のＩＧＢＴの動作）
半導体装置１０のＩＧＢＴの動作について説明する。エミッタ電極４２と共通電極６０の間に共通電極６０がプラスとなる電圧を印加し、ゲート電極５４にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加すると、ＩＧＢＴがオンする。すなわち、ゲート電極５４へのオン電位の印加により、ゲート絶縁膜５６に接する範囲の低濃度ボディ層４８ｂにチャネルが形成される。すると、電子が、エミッタ電極４２から、エミッタ領域４４、チャネル、ＩＧＢＴドリフト層５０及びコレクタ層５２を介して、共通電極６０に流れる。また、ホールが、共通電極６０から、コレクタ層５２、ＩＧＢＴドリフト層５０、低濃度ボディ層４８ｂ及びボディコンタクト領域４８ａを介して、エミッタ電極４２に流れる。すなわち、共通電極６０からエミッタ電極４２に電流が流れる。
ゲート電極５４に印加する電位を、オン電位からオフ電位に切り換えると、ＩＧＢＴがターンオフする。ＩＧＢＴがターンオフすると、ＩＧＢＴのオン時にＩＧＢＴドリフト層５０内に存在していたホールが共通電極６０に排出され、オン時にＩＧＢＴドリフト層５０内に存在していた電子がエミッタ電極４２に排出される。これによって、ＩＧＢＴに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ＩＧＢＴに流れる電流は略ゼロとなる。
以上に説明したように、実施例１の半導体装置１０では、ＩＧＢＴドリフト層５０とダイオードドリフト層２８の間にライフタイム制御領域４１が形成されている。このため、ダイオードの逆回復動作時に、ダイオードドリフト層２８からＩＧＢＴドリフト層５０に向かって流れる逆電流が小さく抑えられる。また、ダイオードドリフト層２８内にはダイオードライフタイム制御領域３９が形成されているため、ダイオードの逆回復動作時に、ダイオードドリフト層２８からアノード電極２２に向かって流れる逆電流が小さく抑えられる。これらによって、ダイオードの逆回復動作時に、半導体装置１０で生じる損失が低く抑えられる。なお、半導体装置１０では、ライフタイム制御領域４１により、ダイオードドリフト層２８からエミッタ電極４２に向かう逆電流を小さく抑えているため、分離領域７０を深く形成する必要はない。
なお、上述した実施例１では、ライフタイム制御領域４１が半導体基板１２の表面から下面まで連続するように形成されていたが、本発明はこのような形態に限られない。ライフタイム制御領域４１は、分離領域７０の下端から半導体基板１２までの深さ範囲の少なくとも一部で形成されていればよい。このような形態によっても、ダイオードドリフト層２８とＩＧＢＴドリフト層５０との間のキャリアの移動が規制され、ダイオード逆回復時の逆電流を抑制することができる。例えば、ライフタイム制御領域４１は、分離領域７０内にまで形成されていなくてもよい。また、ライフタイム制御領域４１の下端が半導体基板１２の下面にまで達する必要は無く、ライフタイム制御領域４１の下方でダイオードドリフト層２８とＩＧＢＴドリフト層５０がつながっていてもよい。なお、ライフタイム制御領域４１は、その上端が分離領域７０に接続され、ダイオードドリフト層２８とＩＧＢＴドリフト層５０の表面側（分離領域７０の下端近傍の深さ）に形成されていることが好ましい。ダイオードドリフト層２８とＩＧＢＴドリフト層５０の間のキャリアの移動は、半導体基板１２の表面側で生じやすい。このため、半導体基板１２の表面側にライフタイム制御領域４１を形成することで、ダイオードドリフト層２８とＩＧＢＴドリフト層５０との間のキャリアの移動を効果的に抑制することができる。また、分離領域７０に沿った断面で見たときに、一部の範囲でライフタイム制御領域４１が形成されていなくてもよい。
次に、実施例２の半導体装置８０について説明する。図４に示すように、実施例２の半導体装置８０は、実施例１の半導体装置１０と比較して、（１）ダイオード領域２０とＩＧＢＴ領域４０の間に分離トレンチ７８が形成されている点、（２）カソード層３０とコレクタ層５２の境界７２がＩＧＢＴ領域４０側にずれている点、（３）ライフタイム制御領域７６が半導体基板１２の表面に対して斜めに形成されている点、で相違する。実施例２の半導体装置８０のその他の構造は、実施例１の半導体装置１０と等しい。なお、実施例１と同一の構成要素については、同一の符号を付与し、その説明を省略する。
半導体装置８０では、ダイオード領域２０とＩＧＢＴ領域４０の間の半導体基板１２の上面にトレンチが形成されている。トレンチの内面には絶縁膜７８ｂが形成され、その絶縁膜７８ｂの内部に導電材７８ａが充填されている。絶縁膜７８ｂと導電材７８ａによって分離トレンチ７８が形成されている。分離トレンチ７８は、アノード層２６及びボディ層４８に接している。分離トレンチ７８の下端は、アノード層２６の下端及びボディ層４８の下端よりも深く、ゲート電極５４の下端と同一の深さとなっている。導電材７８ａの材料は、ゲート電極５４の材料と同一となっている。このため、分離トレンチ７８とゲート電極５４とは、同一の製造工程で形成することができる。また、分離トレンチ７８に導電材７８ａを用いているため、半導体装置８０のＩＧＢＴがオフしたときに形成されるダイオード領域２０の空乏層とＩＧＢＴ領域４０の空乏層との間に大きなギャップが形成されず、半導体装置８０の耐圧を向上することができる。なお、分離トレンチ７８の導電材７８ａには、ゲート電極５４の電位は印加されない。
カソード層３０とコレクタ層５２の境界７２は、分離トレンチ７８の下方よりもＩＧＢＴ領域７２側にずれて形成されている。このため、ライフタイム制御領域７６は、半導体基板１２の表面に対して斜めに形成される。すなわち、ライフタイム制御領域７６は、その上端が分離トレンチ７８の側面に接続され、その下端がカソード層３０とコレクタ層５２の境界７２に接続されるように形成されている。ライフタイム制御領域７６には、実施例１と同様に、ダイオードライフタイム制御領域７４のＩＧＢＴ領域４０側の端部が接続されている。また、ライフタイム制御領域７６内には、実施例１と同様に高密度の結晶欠陥が存在している。
なお、半導体装置８０では、ライフタイム制御領域７６が半導体基板１２の表面に対して斜めに形成されている。このため、荷電粒子が停止する位置を図４のｚ方向（深さ方向）及びｘ方向（横方向）に変化させながら荷電粒子の打ち込みを複数回に亘って行うことで、ライフタイム制御領域７６が形成されている。
実施例２の半導体装置８０でも、ダイオードに順電圧を印加すると、ボディ層４８（ｐ型層）と、ＩＧＢＴドリフト層５０、ダイオードドリフト層２８及びカソード層３０からなるｎ型層によって形成される寄生ダイオードがオンする。しかしながら、半導体装置８０では、分離トレンチ７８と、カソード層３０とコレクタ層５２の境界７２とを結ぶようにライフタイム制御領域７６が形成されている。このため、ＩＧＢＴドリフト層５０からダイオードドリフト層２８に流れる電流はライフタイム制御領域７６を通過する。その結果、エミッタ電極４２から共通電極６０に向かって流れる電流が抑制される。
また、ダイオードの逆回復時には、ライフタイム制御領域７６内に存在する結晶欠陥がキャリアの再結合中心として機能する。このため、逆回復動作時に、ダイオードドリフト層２８からＩＧＢＴドリフト層５０に移動するキャリアの多くが、ライフタイム制御領域４１内で消滅する。これらのため、逆回復動作時に、共通電極６０からエミッタ電極４２に向かって流れる逆電流は極めて小さく抑えられる。これによって、ダイオードの逆回復動作時に、半導体装置８０で生じる損失が低く抑えられる。
なお、上述した実施例２の半導体装置８０では、ライフタイム制御領域７６が分離トレンチ７８の側面に接続されていた。しかしながら、ライフタイム制御領域７６を分離領域７８の下端に接続するようにしてもよい。また、半導体装置８０では、カソード層３０とコレクタ層５２の境界７２がＩＧＢＴ領域４０側にずれていたが、カソード層３０とコレクタ層５２の境界７２は分離トレンチ７８の下方に位置してもよいし、ダイオード領域２０側にずれていてもよい。
次に、実施例３の半導体装置９０について説明する。図５に示すように、実施例３の半導体装置９０は、実施例１の半導体装置１０と比較して、（１）ダイオードドリフト層２８とＩＧＢＴドリフト層５０の両者にライフタイム制御領域８４，８６が形成されている点、（２）ダイオードドリフト層２８とＩＧＢＴドリフト層５０の間に形成されるライフタイム制御領域８８の構成が異なる点、で相違する。実施例３の半導体装置９０のその他の構成は、実施例１の半導体装置１０と等しい。なお、実施例１と同一の構成要素については、同一の符号を付与し、その説明を省略する。
ダイオードドリフト層２８内には、実施例１と同様、ダイオードライフタイム制御領域８４が形成されている。ダイオードライフタイム制御領域８４は、アノード層２６の近傍の深さに形成されている。ダイオードライフタイム制御領域８４内には、半導体基板１２に打ち込まれた荷電粒子が停止することによる高密度の結晶欠陥が形成されている。このため、図８に示すように、ダイオードライフタイム制御領域８４内の結晶欠陥密度は、その周囲のダイオードドリフト層２８に比べて高く、そのピーク値はＮ１となっている。
ＩＧＢＴドリフト層５０内には、ＩＧＢＴライフタイム制御領域８６が形成されている。ＩＧＢＴライフタイム制御領域８６は、ＩＧＢＴドリフト層５０内のバッファ層５０ｂの近傍の深さに形成されている。ＩＧＢＴライフタイム制御領域８６内には、半導体基板１２に打ち込まれた荷電粒子が停止することによる高密度の結晶欠陥が形成されている。このため、図６に示すように、ＩＧＢＴライフタイム制御領域８６内の結晶欠陥密度は、その周囲のＩＧＢＴドリフト層５０に比べて高く、そのピーク値はＮ３となっている。なお、本実施例では、ダイオードライフタイム制御領域８４の結晶欠陥密度のピーク値Ｎ１と、ＩＧＢＴライフタイム制御領域８６の結晶欠陥密度のピーク値Ｎ３とが、同一の値となっている（Ｎ１＝Ｎ３）。また、ダイオードライフタイム制御領域８４の結晶欠陥密度分布と、ＩＧＢＴライフタイム制御領域８６の結晶欠陥密度分布とが、同一となっている。
ダイオード領域２０とＩＧＢＴ領域４０の間には、分離領域８８とライフタイム制御領域８９（図５で色が付された領域）が形成されている。ライフタイム制御領域８９は、分離領域８８と略同一の幅で、半導体基板１２の表面から下面まで連続するように形成されている。したがって、分離領域８８内にもライフタイム制御領域８９が形成されている。ライフタイム制御領域８９が分離領域８８と略同一の幅で形成されるため、ライフタイム制御領域８９内にカソード層３０とコレクタ層５２の境界７２が位置している。ライフタイム制御領域８９には、ダイオードライフタイム制御領域８４のＩＧＢＴ領域４０側の端部と、ＩＧＢＴライフタイム制御領域８６のダイオード領域２０側の端部が接続している。ライフタイム制御領域８９内には、半導体基板１２内を荷電粒子が通過することによる結晶欠陥が形成されている。このため、図７に示すように、ライフタイム制御領域８９内の結晶欠陥密度は、深さ方向に変化せず、一様の値Ｎ２となっている（Ｎ２＜Ｎ１＝Ｎ３）。
ここで、ダイオードライフタイム制御領域８４内の結晶欠陥密度分布（すなわち、ＩＧＢＴライフタイム制御領域８６の結晶欠陥密度分布）と、ライフタイム制御領域８９内の結晶欠陥密度Ｎ２との関係について説明する。ダイオードライフタイム制御領域８４の結晶欠陥密度分布の半値幅をＷ１とし、ライフタイム制御領域８９の幅（分離領域８８の幅）をＷ２とすると、以下の式が成立する。
Figure 0005499692
すなわち、ライフタイム制御領域８９内には、半導体基板１２内を荷電粒子が通過することによる結晶欠陥が形成されている。ダイオードライフタイム制御領域８４内には、半導体基板１２内で荷電粒子が停止することによる結晶欠陥が形成されている。このため、ライフタイム制御領域８９内の結晶欠陥密度Ｎ２は、ダイオードライフタイム制御領域８４の結晶欠陥密度分布のピーク値Ｎ１よりも小さい。このため、本実施例では、ライフタイム制御領域８９を形成する幅Ｗ２を広くすることで、ライフタイム制御領域８９内の結晶欠陥量を十分な量としている。Ｎ２，Ｗ２，Ｎ１，Ｗ１の値は、半導体装置９０に求められる特性に応じて適宜決定することができる。
実施例３の半導体装置９０でも、ダイオード領域２０とＩＧＢＴ領域４０の間にライフタイム制御領域８９が形成され、ライフタイム制御領域８９内の結晶欠陥量が十分な量とされている。このため、ダイオードの逆回復動作時に、共通電極６０からエミッタ電極４２に向かって流れる逆電流が小さく抑えられ、半導体装置８０で生じる損失が低く抑えられる。
また、実施例３の半導体装置９０では、ＩＧＢＴドリフト層５０内にＩＧＢＴライフタイム制御領域８６が形成されている。ＩＧＢＴライフタイム制御領域８６内の結晶欠陥は、キャリアの再結合中心として機能する。したがって、ＩＧＢＴのターンオフ動作時に、ＩＧＢＴドリフト層５０内のキャリアの多くが、ＩＧＢＴライフタイム制御領域８６内で再結合により消滅する。したがって、半導体装置９０では、ターンオフ動作時に生じる逆電流が抑制される。これにより、ＩＧＢＴのターンオフ速度が向上されている。
上述した半導体装置９０の製造方法について説明する。なお、ダイオードライフタイム制御領域８４、ＩＧＢＴライフタイム制御領域８６及びライフタイム制御領域８９以外の構造の製造方法は、従来公知の製造方法を用いることができるため、ここでは、その詳細な説明を省略する。
上述したように、ダイオードライフタイム制御領域８４及びＩＧＢＴライフタイム制御領域８６内には、半導体基板内で荷電粒子が停止することによる結晶欠陥が形成され、ライフタイム制御領域８９内には、半導体基板内を荷電粒子が通過することによる結晶欠陥が形成される。そこで、図９に示すように、荷電粒子照射装置（図示しない）と半導体装置９０の間にマスク９２（例えば、シリコンマスク）を配置し、荷電粒子照射装置から荷電粒子（例えば、ヘリウムイオン）を照射する。マスク９２は、ＩＧＢＴ領域４０に対応する第１部分９４と、ダイオード領域２０に対応する第２部分９６と、ＩＧＢＴ領域４０とダイオード領域２０の間の領域（すなわち、分離領域８８）に対応する第３部分９８を有している。第１部分９４の厚みは第２部分９６の厚みより厚くされ、第２部分９６の厚みは第３部分９８の厚みより厚くされている。荷電粒子照射装置は、第１部分９４に向けて照射した荷電粒子が第１部分９４を通過してＩＧＢＴドリフト層５０内のバッファ層５０ｂの近傍の深さに停止し、第２部分９６に向けて照射した荷電粒子が第２部分９６を通過してダイオードドリフト層２８内のアノード層２６の近傍の深さに停止し、第３部分９８に向けて照射した荷電粒子が第３部分９８及び半導体基板１２を通過するように、荷電粒子の照射エネルギーを調整する。これによって、１回の荷電粒子照射工程で、ダイオードライフタイム制御領域８４とＩＧＢＴライフタイム制御領域８６とライフタイム制御領域８９とを形成することができる。また、この方法によると、各ライフタイム制御領域８４，８６，８９同士がオーバラップすることがないため、半導体基板１２内に過度の結晶欠陥が形成されることが防止できる。このため、過度の結晶欠陥によるリーク電流の発生を防止することができる。
なお、荷電粒子照射装置と半導体装置９０の間に配置するマスクは、ＩＧＢＴ領域４０とダイオード領域２０の間の領域（分離領域８８）に対応する部分に開口部が形成されていてもよい。このようなマスクを用いても、１回の荷電粒子照射工程でライフタイム制御領域８４，８６，８９を形成することができる。
また、上述した製造方法では、１回の荷電粒子照射工程で、各ライフタイム制御領域８４，８６，８９を形成したが、本発明はこのような形態に限られない。例えば、ライフタイム制御領域８４，８６，８９のそれぞれを別々に形成することができる。ライフタイム制御領域８４，８６，８９のそれぞれを別々に形成すれば、各ライフタイム制御領域８４，８６，８９の結晶欠陥密度等をそれぞれ制御することができる。また、ライフタイム制御領域８４，８６を同一の荷電粒子照射工程によって形成し、ライフタイム制御領域８９を別の荷電粒子照射工程で形成するようにしてもよい。
また、ライフタイム制御領域８９は、分離領域８８を形成するためのマスクを利用して形成することができる。半導体装置９０では、ライフタイム制御領域８９の幅と、分離領域８８の幅が略同一となっているためである。例えば、不純物イオン照射装置と半導体基板１２の間にマスク（分離領域８８に対応する部分に開口部が形成されたマスク）を配置し、不純物イオン照射装置から半導体基板１２にｐ型の不純物イオンを注入する。これによって、半導体基板１２にｐ型の分離領域８８を形成する。ライフタイム制御領域８９を形成する際は、荷電粒子照射装置と半導体装置９０の間に分離領域８８を形成するために用いたマスクを配置し、荷電粒子照射装置から半導体基板１２に荷電粒子を照射する。この際、荷電粒子照射装置から照射される荷電粒子が、半導体基板１２を貫通するように照射エネルギーを調整する。これによって、ライフタイム制御領域８６を形成することができる。なお、分離領域８８を形成するための不純物イオン注入工程と、ライフタイム制御領域８６を形成するための荷電粒子照射工程との間で、半導体基板１２とマスクとの相対位置を変えなければ、分離領域８８とライフタイム制御領域８６とを同一位置に精度良く形成することができる。なお、不純物イオン注入工程と荷電粒子照射工程は、いずれを先に行うようにしてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
２０：ダイオード領域
２２：アノード電極
２６：アノード層
２６ａ：アノードコンタクト領域
２６ｂ：低濃度アノード層
２８：ダイオードドリフト層
３０：カソード層
３９：ダイオードライフタイム制御領域
４０：ＩＧＢＴ領域
４１：ライフタイム制御領域
４２：エミッタ電極
４４：エミッタ領域
４８：ボディ層
４８ａ：ボディコンタクト領域
４８ｂ：低濃度ボディ層
５０：ＩＧＢＴドリフト層
５２：コレクタ層
５４：ゲート電極
５６：ゲート絶縁膜
６０：共通電極
７０：分離領域

Claims (11)

  1. ダイオード領域とＩＧＢＴ領域を有する半導体基板と、
    ダイオード領域内の半導体基板の上面に設けられているアノード電極と、
    ＩＧＢＴ領域内の半導体基板の上面に設けられているエミッタ電極と、
    半導体基板の下面に設けられている共通電極と、を有しており、
    ダイオード領域は、
    ｐ型であり、アノード電極に接しているアノード領域と、
    ｎ型であり、アノード領域の下側に設けられているダイオードドリフト領域と、
    ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、ダイオードドリフト領域の下側に設けられており、共通電極に接しているカソード領域と、を有しており、
    ＩＧＢＴ領域は、
    ｎ型であり、エミッタ電極に接しているエミッタ領域と、
    ｐ型であり、エミッタ領域の側方及び下側に設けられており、エミッタ電極に接しているボディ領域と、
    ｎ型であり、ボディ領域の下側に設けられているＩＧＢＴドリフト領域と、
    ｐ型であり、ＩＧＢＴドリフト領域の下側に設けられており、共通電極に接しているコレクタ領域と、
    エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極と、を有しており、
    ダイオード領域とＩＧＢＴ領域の間には、
    半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられており、アノード領域とボディ領域とを分離する分離構造と、
    ダイオードドリフト領域とＩＧＢＴドリフト領域の間に設けられており、そのキャリアライフタイムがダイオードドリフト領域及びＩＧＢＴドリフト領域のキャリアライフタイムより短く、その上端部が分離構造に接続している第１ライフタイム制御領域が形成されており、
    ダイオードドリフト領域内には第２ライフタイム制御領域が設けられており、
    第２ライフタイム制御領域のキャリアライフタイムは、第２ライフタイム制御領域外のダイオードドリフト領域のキャリアライフタイムより短く、
    第２ライフタイム制御領域のＩＧＢＴ領域側の端部が第１ライフタイム制御領域に接続しており、
    第１ライフタイム制御領域のキャリアライフタイムが、第２ライフタイム制御領域を含むダイオードドリフト領域のキャリアライフタイム及びＩＧＢＴドリフト領域のキャリアライフタイムよりも短い、半導体装置。
  2. ダイオード領域とＩＧＢＴ領域を有する半導体基板と、
    ダイオード領域内の半導体基板の上面に設けられているアノード電極と、
    ＩＧＢＴ領域内の半導体基板の上面に設けられているエミッタ電極と、
    半導体基板の下面に設けられている共通電極と、を有しており、
    ダイオード領域は、
    ｐ型であり、アノード電極に接しているアノード領域と、
    ｎ型であり、アノード領域の下側に設けられているダイオードドリフト領域と、
    ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、ダイオードドリフト領域の下側に設けられており、共通電極に接しているカソード領域と、を有しており、
    ＩＧＢＴ領域は、
    ｎ型であり、エミッタ電極に接しているエミッタ領域と、
    ｐ型であり、エミッタ領域の側方及び下側に設けられており、エミッタ電極に接しているボディ領域と、
    ｎ型であり、ボディ領域の下側に設けられているＩＧＢＴドリフト領域と、
    ｐ型であり、ＩＧＢＴドリフト領域の下側に設けられており、共通電極に接しているコレクタ領域と、
    エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極と、を有しており、
    ダイオード領域とＩＧＢＴ領域の間には、
    半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられており、アノード領域とボディ領域とを分離する分離構造と、
    ダイオードドリフト領域とＩＧＢＴドリフト領域の間に設けられており、そのキャリアライフタイムがダイオードドリフト領域及びＩＧＢＴドリフト領域のキャリアライフタイムより短く、その上端部が分離構造に接続している第１ライフタイム制御領域が形成されており、
    ＩＧＢＴドリフト領域内には第３ライフタイム制御領域が設けられており、
    第３ライフタイム制御領域のキャリアライフタイムは、第３ライフタイム制御領域外のＩＧＢＴドリフト領域のキャリアライフタイムよりも短く、
    第３ライフタイム制御領域のダイオード領域側の端部が第１ライフタイム制御領域に接続しており、
    第１ライフタイム制御領域のキャリアライフタイムが、ダイオードドリフト領域のキャリアライフタイム及び第３ライフタイム制御領域を含むＩＧＢＴドリフト領域のキャリアライフタイムよりも短い、半導体装置。
  3. ダイオード領域とＩＧＢＴ領域を有する半導体基板と、
    ダイオード領域内の半導体基板の上面に設けられているアノード電極と、
    ＩＧＢＴ領域内の半導体基板の上面に設けられているエミッタ電極と、
    半導体基板の下面に設けられている共通電極と、を有しており、
    ダイオード領域は、
    ｐ型であり、アノード電極に接しているアノード領域と、
    ｎ型であり、アノード領域の下側に設けられているダイオードドリフト領域と、
    ｎ型であり、ダイオードドリフト領域よりｎ型不純物濃度が高く、ダイオードドリフト領域の下側に設けられており、共通電極に接しているカソード領域と、を有しており、
    ＩＧＢＴ領域は、
    ｎ型であり、エミッタ電極に接しているエミッタ領域と、
    ｐ型であり、エミッタ領域の側方及び下側に設けられており、エミッタ電極に接しているボディ領域と、
    ｎ型であり、ボディ領域の下側に設けられているＩＧＢＴドリフト領域と、
    ｐ型であり、ＩＧＢＴドリフト領域の下側に設けられており、共通電極に接しているコレクタ領域と、
    エミッタ領域とＩＧＢＴドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極と、を有しており、
    ダイオード領域とＩＧＢＴ領域の間には、
    半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられており、アノード領域とボディ領域とを分離する分離構造と、
    ダイオードドリフト領域とＩＧＢＴドリフト領域の間に設けられており、そのキャリアライフタイムがダイオードドリフト領域及びＩＧＢＴドリフト領域のキャリアライフタイムより短く、その上端部が分離構造に接続している第１ライフタイム制御領域が形成されており、
    ダイオードドリフト領域内には第２ライフタイム制御領域が設けられており、
    第２ライフタイム制御領域のキャリアライフタイムは、第２ライフタイム制御領域外のダイオードドリフト領域のキャリアライフタイムより短く、
    第２ライフタイム制御領域のＩＧＢＴ領域側の端部が第１ライフタイム制御領域に接続しており、
    ＩＧＢＴドリフト領域内には第３ライフタイム制御領域が設けられており、
    第３ライフタイム制御領域のキャリアライフタイムは、第３ライフタイム制御領域外のＩＧＢＴドリフト領域のキャリアライフタイムよりも短く、
    第３ライフタイム制御領域のダイオード領域側の端部が第１ライフタイム制御領域に接続しており、
    第１ライフタイム制御領域のキャリアライフタイムが、第２ライフタイム制御領域を含むダイオードドリフト領域のキャリアライフタイム及び第３ライフタイム制御領域を含むＩＧＢＴドリフト領域のキャリアライフタイムよりも短い、半導体装置。
  4. 第１ライフタイム制御領域の結晶欠陥密度の最大値は、第２ライフタイム制御領域の結晶欠陥密度の最大値以上とされている、請求項１又は３に記載の半導体装置。
  5. 第１ライフタイム制御領域の結晶欠陥密度の最大値は、第３ライフタイム制御領域の結晶欠陥密度の最大値以上とされている、請求項２又は３に記載の半導体装置。
  6. 第１ライフタイム制御領域の下端部がコレクタ領域に接続している、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記分離構造は、アノード領域及びボディ領域に接しているｐ型の半導体領域である、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記分離構造は、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられた分離トレンチである、請求項１〜６のいずれか一項に記載の半導体装置。
  9. 請求項１〜３のいずれか一項に記載の半導体装置を製造する方法であって、
    ダイオード領域とＩＧＢＴ領域の間の領域に、半導体基板の上面から下面、又は、下面から上面に貫通するように荷電粒子を照射する荷電粒子照射工程、を有する半導体装置の製造方法。
  10. 分離構造が、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に設けられるｐ型半導体領域である、請求項９に記載の半導体装置の製造方法であって、
    半導体基板のダイオード領域とＩＧＢＴ領域の間の領域にｐ型の不純物イオンを注入する不純物イオン注入工程、をさらに有しており、
    不純物イオン注入工程は、不純物イオン照射装置と半導体装置の間にマスクを配置した状態で行われ、
    荷電粒子照射工程は、不純物イオン注入工程で用いたマスクと同一のマスクを荷電粒子照射装置と半導体装置の間に配置した状態で行われる、半導体装置の製造方法。
  11. 請求項１〜３のいずれか一項に記載の半導体装置であって、ダイオードドリフト領域又はＩＧＢＴドリフト領域にライフタイム制御領域が形成されている半導体装置の製造方法であって、
    前記荷電粒子照射工程では、厚さが薄い第１部分と第１部分より厚さが厚い第２部分を有するマスク、または、貫通孔からなる第１部分と所定の厚さの第２部分を有するマスクを荷電粒子照射装置と半導体基板の間に配置した状態で、第１部分に向けて照射された荷電粒子が第１部分と半導体基板を通過し、第２部分に向けて照射された荷電粒子が第２部分を通過して半導体基板内で停止するように、荷電粒子照射装置から半導体基板に向けて荷電粒子を照射し、
    マスクの第１部分を通過した荷電粒子が、ダイオード領域とＩＧＢＴ領域の間の領域に対応する領域の半導体基板を通過し、
    マスクの第２部分を通過した荷電粒子が、ダイオードドリフト領域又はＩＧＢＴドリフト領域に対応する半導体基板の領域中で停止する、半導体装置の製造方法。
JP2009292487A 2009-12-24 2009-12-24 半導体装置及びその製造方法 Expired - Fee Related JP5499692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009292487A JP5499692B2 (ja) 2009-12-24 2009-12-24 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292487A JP5499692B2 (ja) 2009-12-24 2009-12-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011134861A JP2011134861A (ja) 2011-07-07
JP5499692B2 true JP5499692B2 (ja) 2014-05-21

Family

ID=44347289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292487A Expired - Fee Related JP5499692B2 (ja) 2009-12-24 2009-12-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5499692B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP5787853B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
CN104160488B (zh) * 2013-03-06 2016-08-31 丰田自动车株式会社 半导体晶片的正向电压偏差减少方法
JP6142813B2 (ja) * 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP6181597B2 (ja) 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016063683A1 (ja) 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
CN109891595B (zh) 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
DE112018001627T5 (de) * 2017-11-15 2020-01-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6862381B2 (ja) 2018-03-02 2021-04-21 株式会社東芝 半導体装置
CN111954926B (zh) * 2018-04-11 2024-04-30 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPS628536A (ja) * 1985-07-05 1987-01-16 Hitachi Ltd 電子装置とその製造方法
JP2963120B2 (ja) * 1989-11-21 1999-10-12 富士通株式会社 半導体装置及びその製造方法
JPH07335745A (ja) * 1994-06-14 1995-12-22 Matsushita Electric Works Ltd 誘電体分離型半導体装置
JPH08274304A (ja) * 1995-04-04 1996-10-18 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH10261704A (ja) * 1997-03-18 1998-09-29 Toyota Motor Corp 半導体装置及びその製造方法
JPH11274516A (ja) * 1998-03-18 1999-10-08 Toshiba Corp 電力用半導体装置
JP4788028B2 (ja) * 2000-08-28 2011-10-05 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
JP2007173379A (ja) * 2005-12-20 2007-07-05 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法

Also Published As

Publication number Publication date
JP2011134861A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5499692B2 (ja) 半導体装置及びその製造方法
KR101218459B1 (ko) 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
JP5282822B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
US8748236B2 (en) Method for manufacturing semiconductor device
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
JP5282823B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP6145066B2 (ja) 半導体素子構造を製造する方法
CN110085671B (zh) 半导体装置及其制造方法
JP2008251620A (ja) 半導体装置とその製造方法
WO2014087499A1 (ja) 半導体装置
JP2016162950A (ja) 半導体装置
CN109314141A (zh) 半导体装置
JP5621493B2 (ja) 半導体装置の製造方法
JP2016096288A (ja) 半導体装置及び半導体装置の製造方法
WO2011049054A1 (ja) 絶縁ゲートバイポーラトランジスタおよびその設計方法
JP6665713B2 (ja) 半導体装置
CN112640125A (zh) 半导体装置及其制造方法
JP2007012786A (ja) 半導体装置
JP2007173675A (ja) 半導体装置とその製造方法
JP2017055046A (ja) 半導体装置の製造方法
WO2011027473A1 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5686033B2 (ja) 半導体装置の製造方法
JP5609078B2 (ja) 半導体装置の製造方法
JP2021012995A (ja) トレンチゲート型半導体装置
JP2011108915A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R151 Written notification of patent or utility model registration

Ref document number: 5499692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees