CN110085671B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN110085671B
CN110085671B CN201910070123.5A CN201910070123A CN110085671B CN 110085671 B CN110085671 B CN 110085671B CN 201910070123 A CN201910070123 A CN 201910070123A CN 110085671 B CN110085671 B CN 110085671B
Authority
CN
China
Prior art keywords
region
range
insulating film
gate insulating
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910070123.5A
Other languages
English (en)
Other versions
CN110085671A (zh
Inventor
木村圭佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110085671A publication Critical patent/CN110085671A/zh
Application granted granted Critical
Publication of CN110085671B publication Critical patent/CN110085671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

本发明提供一种半导体装置，其具有半导体基板、沟槽、栅极绝缘膜和栅极。半导体基板具有与栅极绝缘膜接触的n型发射极区、在发射极区的下侧与栅极绝缘膜接触的p型的上部体区、在上部体区的下侧与栅极绝缘膜接触的n型的中间区域、在中间区域的下侧与栅极绝缘膜接触的p型的下部体区、在下部体区的下侧与栅极绝缘膜接触的n型的漂移区、以及从下侧与漂移区接触的p型的集电极区。下部体区具有第1范围、以及晶体缺陷密度高于第1范围的第2范围。第2范围与栅极绝缘膜接触。第1范围在与栅极绝缘膜相对的一侧与第2范围接触。

Description

半导体装置及其制造方法
技术领域
本说明书所公开的技术涉及半导体装置及其制造方法。
背景技术
在专利文献1中公开了一种具有半导体基板、沟槽、栅极绝缘膜和栅极的半导体装置。沟槽设置在半导体基板的上表面。栅极绝缘膜覆盖沟槽的内表面。栅极配置在沟槽内，通过栅极绝缘膜相对于半导体基板绝缘。另外，半导体基板具有发射极区、上部体区、中间区域、下部体区、漂移区和集电极区。发射极区是在半导体基板的上表面露出且与栅极绝缘膜接触的n型区域。上部体区是位于发射极区的下侧且与栅极绝缘膜接触的p型区域。中间区域是位于上部体区的下侧且与栅极绝缘膜接触的n型区域。下部体区是位于中间区域的下侧且与栅极绝缘膜接触的p型区域。漂移区是位于下部体区的下侧且与栅极绝缘膜接触的n型区域。集电极区是从漂移区的下侧与漂移区接触的p型区域。
在专利文献1的半导体装置中，在接通动作时，空穴从集电极区向上部体区的流动在中间区域受到抑制。因此，中间区域下侧的下部体区和漂移区之间积累了空穴。由于漂移区内的空穴(即少数载流子)的浓度变高，使得漂移区的电阻降低，半导体装置中发生的损耗降低。
专利文献1：日本特开2005-210047号公报
发明内容
如上所述，专利文献1的半导体装置接通时，空穴积累在下部体区内。如果下部体区内的栅极绝缘膜附近积累了空穴，则电子会被吸引至栅极的与下部体区相对的部分。由于在积累于下部体区中的空穴和吸引来的电子之间形成电容，所以在表观上栅极-发射极之间的电容降低。以下，将该现象称为负电容效果。与负电容效果导致栅极-发射极之间的电容降低对应地，栅极电压大幅变化，因此，半导体装置的可靠性降低。本发明提供一种在具有中间区域的半导体装置中抑制负电容效果的技术。
本发明所公开的半导体装置具有半导体基板、沟槽、栅极绝缘膜和栅极。所述沟槽设置在所述半导体基板的上表面。所述栅极绝缘膜覆盖所述沟槽的内表面。所述栅极配置在所述沟槽内，并通过所述栅极绝缘膜相对于所述半导体基板绝缘。所述半导体基板具有发射极区、上部体区、中间区域、下部体区、漂移区和集电极区。所述发射极区是从所述上表面露出且与所述栅极绝缘膜接触的n型区域。所述上部体区是在所述发射极区的下侧与所述栅极绝缘膜接触的p型区域。所述中间区域是在所述上部体区的下侧与所述栅极绝缘膜接触的n型区域。所述下部体区是在所述中间区域的下侧与所述栅极绝缘膜接触的p型区域。所述漂移区是在所述下部体区的下侧与所述栅极绝缘膜接触的n型区域。所述集电极区是从下侧与所述漂移区接触的p型区域。所述下部体区具有第1范围、以及晶体缺陷密度高于所述第1范围的第2范围。所述第2范围与所述栅极绝缘膜接触，所述第1范围在与所述栅极绝缘膜相对的一侧与所述第2范围接触。
在上述半导体装置中，下部体区具有第1范围、以及晶体缺陷密度高于第1范围的第2范围。并且，第2范围与栅极绝缘膜接触，第1范围在与栅极绝缘膜相对的一侧与第2范围接触。晶体缺陷作为再结合中心起作用。由此，在晶体缺陷密度较高的第2范围中，载流子的生命周期较短。因此，流入下部体区的第2范围的空穴与流入第1范围的空穴相比，以更短的时间消失。其结果，在栅极绝缘膜附近的下部体区中难以积累空穴。由此，该半导体装置在接通时，不易发生由于负电容效果导致的栅极电压变化。
附图说明
图1是实施例1的半导体装置10的俯视图。
图2是图1的II-II线处的纵剖视图。
图3是对比例的半导体装置的要部剖视图，是用于说明负电容效果的图。
图4是表示实施例1的半导体装置10及对比例的半导体装置在接通时的栅极电压的图。
图5是表示实施例1的半导体装置10及对比例的半导体装置在接通时的电流值的图。
图6是表示在实施例1的半导体装置10及对比例的半导体装置与二极管串联连接的情况下施加在二极管上的浪涌电压的图。
图7是半导体装置10的制造工序的说明图。
图8是半导体装置10的制造工序的说明图。
图9是实施例2的半导体装置10a的与图2对应的纵剖视图。
图10是实施例2的半导体装置10a的制造工序的说明图。
图11是实施例3的半导体装置10b的与图2对应的纵剖视图。
图12是变形例的半导体装置的与图2对应的纵剖视图。
图13是其他变形例的半导体装置的与图1对应的俯视图。
图14是其他变形例的半导体装置的与图1对应的俯视图。
图15是其他变形例的半导体装置的与图1对应的俯视图。
具体实施方式
以下，参照附图详细说明本发明的代表性且非限定性的具体例。该详细说明仅意在向本领域技术人员示出用于实施本发明的优选例的细节，并非意图限定本发明的范围。此外，下面公开的附加特征及发明可以单独使用或与其他特征及发明组合使用，以提供进一步被改善的半导体装置、及其使用方法和制造方法。
另外，在以下详细说明中公开的特征或工序的组合，并非是最大范围角度下实施本发明时所必需的，其仅仅是为了特别说明本发明的代表性具体例而记载的内容。另外，上述及下述代表性具体例的各种特征，以及独立权利要求及从属权利要求中记载的各种特征，在提供本发明的更多的有用的实施方式时，并非必须按照本说明书中所记载的具体例、或所列举的顺序那样进行组合。
与实施例和/或各项权利要求中记载的特征的构成不同，记载在本说明书和/或权利要求书内的全部特征，作为本发明的原始公开的内容以及对要求保护的特定内容的限定，而单独且彼此独立地公开。此外，所有涉及数值范围、组或集合的记载，都是作为本发明的原始公开以及对要求保护的特定内容的限定，而公开这些范围等的中间构成。
实施例1
如图1及图2所示，实施例1的半导体装置10具有半导体基板12、以及形成在半导体基板12的上表面12a及下表面12b上的电极、绝缘体等。半导体基板12例如由硅构成。半导体基板12具有形成有IGBT(Insulated Gate Bipolar Transistor)的IGBT区域16和形成有二极管的二极管区域18。即，半导体装置10是所谓的RC-IGBT(Reverse Conducting-IGBT)。如图1所示，IGBT区域16和二极管区域18沿着一个方向反复交替设置的方式配置。
如图2所示，在半导体基板12的上表面12a形成有多个沟槽40。各个沟槽40沿着垂直于图2纸面的方向，彼此平行地延伸。IGBT区域16和二极管区域18中各自形成有多个沟槽50。
IGBT区域16内的各沟槽40的内表面被栅极绝缘膜42覆盖。IGBT区域16内的各沟槽40内配置有栅极44。栅极44通过栅极绝缘膜42相对于半导体基板12绝缘。栅极44的上表面被层间绝缘膜46覆盖。
二极管区域18内的沟槽40的内表面被绝缘膜52覆盖。二极管区域18内的各沟槽40内配置有控制电极54。控制电极54通过绝缘膜52相对于半导体基板12绝缘。控制电极54的上表面被层间绝缘膜56覆盖。控制电极54的电位独立于栅极44的电位地被控制。
半导体基板12的上表面12a形成有上部电极60。上部电极60通过层间绝缘膜46相对于栅极44绝缘，通过层间绝缘膜56相对于控制电极54绝缘。半导体基板12的下表面12b形成有下部电极62。
IGBT区域16的内部形成有发射极区20、上部体区22、IGBT中间区域24、下部体区26、漂移区28及集电极区30。
发射极区20为n型区域，露出于半导体基板12的上表面12a。发射极区20与上部电极60欧姆接触。发射极区20与栅极绝缘膜42接触。
上部体区22为p型区域，配置在发射极区20的周边。上部体区22在发射极区20的下侧与栅极绝缘膜42接触。上部体区22具有体接触区22a和低浓度体区22b。
体接触区22a是含有高浓度的p型杂质的p型区域。体接触区22a露出于半导体基板12的上表面12a。体接触区22a与上部电极60欧姆接触。体接触区22a与发射极区相邻接。
低浓度体区22b是p型杂质浓度低于体接触区22a的p型区域。低浓度体区22b形成于发射极区20和体接触区22a的下侧。低浓度体区22b在发射极区20的下侧与栅极绝缘膜42接触。
IGBT中间区域24为n型区域，形成于上部体区22(即低浓度体区22b)的下侧。IGBT中间区域24通过上部体区22而与发射极区20分离。IGBT中间区域24在上部体区22的下侧与栅极绝缘膜42接触。
下部体区26为p型区域，形成于IGBT中间区域24的下侧。下部体区26通过IGBT中间区域24与上部体区22分离。下部体区26在IGBT中间区域24的下侧与栅极绝缘膜42接触。下部体区26具有低密度晶体缺陷范围26a和高密度晶体缺陷范围26b。高密度晶体缺陷范围26b的晶体缺陷密度高于低密度晶体缺陷范围26a的晶体缺陷密度。
高密度晶体缺陷范围26b配置在与栅极绝缘膜42接触的范围内。低密度晶体缺陷范围26a在与栅极绝缘膜42相对的一侧与高密度晶体缺陷范围26b接触。即，低密度晶体缺陷范围26a在2个沟槽40之间是被配置于被2个高密度晶体缺陷范围26b夹住的位置处。
漂移区28为n型区域，形成于下部体区26的下侧。漂移区28通过下部体区26与IGBT中间区域24分离。漂移区28具有低浓度漂移区28a和缓冲区28b。
低浓度漂移区28a为含有浓度低于发射极区20的n型杂质的n型区域。低浓度漂移区28a形成于下部体区26的下侧。低浓度漂移区28a通过下部体区26与IGBT中间区域24分离。低浓度漂移区28a在下部体区26的下侧与沟槽40的下端部附近的栅极绝缘膜42接触。
缓冲区28b是含有浓度高于低浓度漂移区28a的n型杂质的n型区域。缓冲区28b形成于低浓度漂移区28a的下侧。
集电极区30是含有高浓度的p型杂质的p型区域。集电极区30形成于漂移区28(即缓冲区28b)的下侧。集电极区30通过漂移区28与下部体区26分离。集电极区30露出于半导体基板12的下表面12b。集电极区30与下部电极62欧姆接触。
IGBT区域16内，通过发射极区20、上部体区22、IGBT中间区域24、下部体区26、漂移区28、集电极区30及栅极44等，而形成连接于上部电极60和下部电极62之间的IGBT。在半导体装置10作为IGBT进行动作的情况下，上部电极60为发射极，下部电极62为集电极。
在二极管区域18的内部形成有上部阳极区32、二极管中间区域34、下部阳极区36以及阴极区38。
上部阳极区32为p型区域，露出于半导体基板12的上表面12a。上部阳极区32与绝缘膜52接触。上部阳极区32具有阳极接触区32a和低浓度阳极区32b。
阳极接触区32a是含有高浓度的p型杂质的p型区域。阳极接触区32a露出于半导体基板12的上表面12a。阳极接触区32a与上部电极60欧姆接触。
低浓度阳极区32b是含有浓度低于阳极接触区32a的p型杂质的p型区域。低浓度阳极区32b形成在包括阳极接触区32a下侧的区域在内的阳极接触区32a周边区域中。低浓度阳极区32b与绝缘膜52接触。低浓度阳极区32b的一部分在与阳极接触区32a相邻的位置处露出于半导体基板12的上表面12a。
二极管中间区域34为n型区域，形成于上部阳极区32(即低浓度阳极区32b)的下侧。二极管中间区域34在上部阳极区32的下侧与绝缘膜52接触。二极管中间区域34形成为与IGBT区域16内的IGBT中间区域24大致相同的深度。
下部阳极区36为p型区域，形成于二极管中间区域34的下侧。下部阳极区36通过二极管中间区域34与上部阳极区32分离。下部阳极区36在二极管中间区域34的下侧与绝缘膜52接触。下部阳极区36形成为与IGBT区域16内的下部体区26大致相同的深度。
阴极区38是与漂移区28相连的n型区域。阴极区38形成于下部阳极区36的下侧。阴极区38通过下部阳极区36与二极管中间区域34分离。阴极区38露出于半导体基板12的下表面12b。阴极区38与下部电极62欧姆接触。阴极区38具有低浓度漂移区38a、缓冲区38b以及阴极接触区38c。
低浓度漂移区38a形成于下部阳极区36的下侧。低浓度漂移区38a通过下部阳极区36与二极管中间区域34分离。低浓度漂移区38a在下部阳极区36的下侧与沟槽40的下端部附近的绝缘膜52接触。低浓度漂移区38a具有与IGBT区域16内的低浓度漂移区28a大致相同的n型杂质浓度。低浓度漂移区38a与IGBT区域16内的低浓度漂移区28a相连。
缓冲区38b形成于低浓度漂移区38a的下侧。缓冲区38b是含有浓度高于低浓度漂移区38a的n型杂质的n型区域。缓冲区38b的n型杂质浓度与IGBT区域16内的缓冲区28b大致相同。缓冲区38b与IGBT区域16内的缓冲区28b相连。
阴极接触区38c是含有浓度高于缓冲区38b的n型杂质的n型区域。阴极接触区38c形成于缓冲区38b的下侧。阴极接触区38c露出于半导体基板12的下表面。阴极接触区38c与下部电极62欧姆接触。阴极接触区38c与IGBT区域16内的集电极区30邻接。
在二极管区域18内，通过上部阳极区32、二极管中间区域34、下部阳极区36及阴极区38等，形成有连接于上部电极60和下部电极62之间的二极管。在半导体装置10作为二极管进行动作的情况下，上部电极60为阳极，下部电极62为阴极。即，二极管与IGBT反并联连接。
接下来，对半导体装置10的动作进行说明。首先，说明IGBT的动作。研究在施加了使得下部电极62的电位高于上部电极60的电位的电压的状态下，使栅极44的电位上升的情况。如果栅极44的电位上升，则与栅极绝缘膜42邻接的范围内的上部体区22和下部体区26中形成沟道。由此，电子从上部电极60经由发射极区20、上部体区22的沟道、IGBT中间区域24、下部体区26的沟道、漂移区28及集电极区30而流向下部电极62。另外，空穴从下部电极62经由集电极区30、漂移区28、下部体区26、IGBT中间区域24及上部体区22流向上部电极60。此时，空穴从集电极区30朝向上部体区22的流动被IGBT中间区域24抑制。因此，空穴积累在位于IGBT中间区域24下侧的下部体区26和漂移区28中。由此，在半导体装置10接通时，漂移区28内的空穴(即少数载流子)的浓度变高，从而漂移区28的电阻降低，半导体装置10产生的损耗降低。
在这里，参照图3说明负电容效果。图3示出对比例的半导体装置的结构，是与图2中的IGBT区域16内的沟槽40附近区域对应的图。如图3所示，该半导体装置具有沟槽140、覆盖沟槽140内表面的栅极绝缘膜142、以及配置在沟槽140内的栅极144。另外，半导体基板112具有发射极区120、上部体区122(体接触区122a及低浓度体区122b)、IGBT中间区域124、下部体区126和漂移区128。位于半导体基板112上侧的结构省略图示。在该半导体装置中，与本实施例的半导体装置10不同，IGBT中间区域124的n型杂质浓度大致恒定。另外，与本实施例的半导体装置10相比，栅极绝缘膜附近的下部体区126的晶体缺陷密度较低。
在对比例的半导体装置中，如果栅极144的电位上升，则下部电极(图示省略)供给的空穴H积累在下部体区126和漂移区128中。此时，由于积累在栅极绝缘膜142附近的空穴H，电子E被吸引至栅极144内。此时，由空穴H和电子E形成电容Cneg。由于此时形成的电容Cneg中积累了与栅极-发射极之间的电容Cge逆向的电荷，所以在表观上导致栅极-发射极之间的电容Cge降低。如此，由于被吸引至栅极144内的电子导致栅极-发射极之间的电容降低的现象称为负电容效果。
在对比例的半导体装置中，如果发生上述负电容效果，则如图4的虚线200所示，在对栅极144充电的过程中，栅极电压Vg急剧上升。其结果，如图5的虚线300所示，在半导体装置中流过大电流Ic。由此，在对比例的半导体装置中，开关损耗增加。另外，有可能导致栅极电压超过栅极144的耐压，导致栅极漏电流增加。另外，在对比例的半导体装置和二极管(未图示)串联连接的情况下(例如逆变器)，在半导体装置接通时(即，在二极管从接通切换为断开而流过反向恢复电流Iak时)，如图6的虚线400所示，较大的浪涌电压Vak被施加在该二极管。
另一方面，在本实施例的半导体装置10中，下部体区26具有低密度晶体缺陷范围26a、和晶体缺陷密度高于低密度晶体缺陷范围26a的高密度晶体缺陷范围26b。并且，高密度晶体缺陷范围26b配置在与栅极绝缘膜42接触的范围内。由于晶体缺陷作为再结合中心起作用，所以在晶体缺陷密度较高的高密度晶体缺陷范围26b中，载流子的生命周期较短。因此，从集电极区30流入下部体区26的高密度晶体缺陷范围26b中的空穴在短时间内就消失。其结果，在高密度晶体缺陷范围26b(即栅极绝缘膜42附近的下部体区26)中不易积累空穴。
如以上说明所示，利用高密度晶体缺陷范围26b能够抑制空穴在高密度晶体缺陷范围26b中的积累。由此，在本半导体装置10中能够抑制负电容效果。
其结果，如图4的实线210所示，在使栅极44的电位上升的过程中，能够抑制由于负电容效果导致的栅极电压急剧上升。因此，能够抑制在对栅极44充电时栅极电压大幅变化的情况。其结果，如图5的实线310所示，能够抑制在半导体装置10中流过大电流。进而，在半导体装置10和二极管(未图示)串联连接的情况下(例如逆变器)，在半导体装置10接通时(即，在二极管从接通切换为断开而流过反向恢复电流Iak时)，如图6的实线410所示，能够抑制较大的浪涌电压Vak被施加在该二极管。由此，能够提高该半导体装置10的可靠性。
其后，如果栅极44的电位降低，则沟道消失，IGBT断开。
下面，说明二极管的动作。在使二极管接通的情况下，施加电压以使上部电极60的电位高于下部电极62的电位。由此，电流从上部电极60经由阳极接触区32a、低浓度阳极区32b、二极管中间区域34、下部阳极区36及阴极区38流向下部电极62。然后，如果将下部电极62和上部电极60之间的电压切换为反向电压，则二极管进行反向恢复动作。即，积累在二极管区域18内的低浓度漂移区38a的空穴经由下部阳极区36、二极管中间区域34及上部阳极区32向上部电极60排出。由此，在二极管中流过反向恢复电流。并且，如果积累在低浓度漂移区38a中的空穴排出后，二极管断开。
接下来，说明半导体装置10的制造方法。首先，如图7所示，利用公知的现有方法准备已形成了各个沟槽40、IGBT区域16、二极管区域18等的半导体基板12。然后，如图8所示，配置掩模80(例如硅掩模)并照射带电粒子(例如氦离子)。此时，调整带电粒子的照射能及掩模80的厚度，以使得带电粒子在栅极绝缘膜42附近的下部体区26停止。另外，调整带电粒子的照射范围以仅在栅极绝缘膜42附近注入带电粒子。即，以使得带电粒子停止于栅极绝缘膜42附近的下部体区26的各个深度的方式，反复多次选择性地照射带电粒子。通过照射的带电粒子的停止而形成高密度的晶体缺陷(即高密度晶体缺陷范围26b)。此外，下部体区26中没有照射带电粒子的范围为低密度晶体缺陷范围26a。
然后，通过形成层间绝缘膜46、56、上部电极60、下部电极62等而完成图2所示的半导体装置10。
实施例2
下面，参照图9说明实施例2的半导体装置10a。此外，对于实施例2的半导体装置10a的结构中与实施例1的半导体装置10相同的结构，省略说明。在实施例2的半导体装置10a中，如图9所示，漂移区28(具体地说为低浓度漂移区28a)具有与低密度晶体缺陷范围28c和高密度晶体缺陷范围28d。高密度晶体缺陷范围28d的晶体缺陷密度高于低密度晶体缺陷范围28c的晶体缺陷密度。
高密度晶体缺陷范围28d位于下部体区26的下侧，配置在沟槽40的下端部附近与栅极绝缘膜42接触的范围内。即，高密度晶体缺陷范围28d以覆盖沟槽40的下端部的方式配置。低密度晶体缺陷范围28c配置在高密度晶体缺陷范围28d的周围。在本实施例中，低密度晶体缺陷范围28c配置在除高密度晶体缺陷范围28d之外的低浓度漂移区28a全部区域中。
在本实施例的半导体装置10a中，漂移区28(即低浓度漂移区28a)具有低密度晶体缺陷范围28c、和晶体缺陷密度高于低密度晶体缺陷范围28c的高密度晶体缺陷范围28d。因此，流入漂移区28的高密度晶体缺陷范围28d中的空穴在短时间内就消失。由于高密度晶体缺陷范围28d配置在与栅极绝缘膜42接触的范围内，所以栅极绝缘膜42下端部附近的漂移区28中不易积累空穴。由此，在该半导体装置10a中，能够抑制由于积累在漂移区28中的空穴导致的负电容效果，使得由于负电容效果产生的栅极44的电位变化更难以发生。
此外，漂移区28的高密度晶体缺陷范围28d的晶体缺陷密度、和下部体区26的高密度晶体缺陷范围26b的晶体缺陷密度之间的大小关系并不限定。可以是高密度晶体缺陷范围28d的晶体缺陷密度更高，也可以是高密度晶体缺陷范围26b的晶体缺陷密度更高，也可以是两者的晶体缺陷密度大致相同。
接下来，说明半导体装置10a的制造方法。对于半导体装置10a，在形成实施例1的图8所示的晶体缺陷(即高密度晶体缺陷范围26b)后，如图10所示，配置比掩模80更厚的掩模90(例如硅掩模)，并照射带电粒子(例如氦离子)。此时，调整带电粒子的照射能及掩模90的厚度，以使得带电粒子在栅极绝缘膜42下端部附近的漂移区28(即低浓度漂移区28a)停止。另外，调整带电粒子的照射范围以仅在栅极绝缘膜42附近注入带电粒子。即，以使得带电粒子停止于栅极绝缘膜42下端部附近的漂移区28的各个深度的方式，反复多次选择性地照射带电粒子。通过照射的带电粒子的停止而形成高密度的晶体缺陷(即高密度晶体缺陷范围28d)。
然后，通过形成层间绝缘膜46、56、上部电极60、下部电极62等而完成图9所示的半导体装置10a。
实施例3
接下来，参照图11说明实施例3的半导体装置10b。此外，对于实施例3的半导体装置10b的结构中与实施例1的半导体装置10相同的结构，省略说明。在实施例3的半导体装置10b中，如图11所示，IGBT中间区域具有高浓度范围24a和低浓度范围24b。低浓度范围24b内的n型杂质浓度低于高浓度范围24a内的n型杂质浓度。
低浓度范围24b配置在与栅极绝缘膜42接触的范围内。高浓度范围24a在与栅极绝缘膜42相对的一侧与低浓度范围24b接触。即，在2个沟槽40之间，高浓度范围24a配置在被2个低浓度范围24b夹住的位置处。
在本实施例的半导体装置10b中，IGBT中间区域24具有高浓度范围24a、和n型杂质浓度低于高浓度范围24a的低浓度范围24b。低浓度范围24b配置在与栅极绝缘膜42接触的范围内。因此，在栅极绝缘膜42附近，不易抑制空穴从集电极区30向上部体区22的流动。由此，在该半导体装置10中，空穴更难以积累在栅极绝缘膜42附近的下部体区26(即高密度晶体缺陷范围26b)中。如上所述，在半导体装置10b中，通过高密度晶体缺陷范围26b和低浓度范围24b，抑制空穴在高密度晶体缺陷范围26b中的积累。由此，在该半导体装置10b中，能够进一步抑制负电容效果。此外，本实施例的IGBT中间区域24的结构也可以应用于实施例2的半导体装置10a。
此外，在上述各实施例中，也可以并不在IGBT区域16内的所有沟槽40附近都配置高密度晶体缺陷范围26b及漂移区28的高密度晶体缺陷范围28d。即，也可以在IGBT区域16内的一部分沟槽40附近并不配置下部体区26的高密度晶体缺陷范围26b及漂移区28的高密度晶体缺陷范围28d。
另外，在上述实施例2中，低密度晶体缺陷范围28c只要配置在高密度晶体缺陷范围28d的周围即可，也可以在低浓度漂移区28a内的除了高密度晶体缺陷范围28d之外的位置设置晶体缺陷密度较高的范围。例如图12所示，低浓度漂移区28a及低浓度漂移区38a内也可以形成晶体缺陷密度较高的生命周期控制区域50。生命周期控制区域50也可以横跨低浓度漂移区28a至低浓度漂移区38a而沿半导体基板12的平面方向以层状分布。此外，生命周期控制区域50所形成的深度并不特别限定。另外，生命周期控制区域50也可以设置在其他实施例的半导体装置中。
在IGBT断开时，IGBT接通期间存在于漂移区28内的空穴经由上部体区22向上部电极60排出。由此，在关断时，IGBT中流过尾电流。如果尾电流较大，则IGBT的关断损耗变大。但是，通过在低浓度漂移区28a内形成生命周期控制区域50，从而在IGBT断开时，漂移区28内的空穴通过在生命周期控制区域50内再结合而消失。由此，通过上述结构，能够减小尾电流。因此，关断损耗降低。
另外，在将二极管从接通切换为断开时，由于二极管进行反向恢复动作而在二极管中流过反向恢复电流，所以会产生损耗。但是，通过在二极管区域18内的低浓度漂移区38a中形成晶体缺陷密度较高的生命周期控制区域50，从而在二极管进行反向恢复动作时，低浓度漂移区38a内的大多数空穴通过在生命周期控制区域50内再结合而消失。如上所述，通过上述结构，抑制二极管反向恢复动作时的空穴的流动(即反向恢复电流)，降低损耗。
另外，在上述实施例3中，构成为IGBT中间区域24具有高浓度范围24a及低浓度范围24b，高浓度范围24a的n型杂质浓度高于低浓度范围24b的n型杂质浓度。但也可以使IGBT中间区域24的n型杂质浓度随着远离栅极绝缘膜42而逐渐减少。即，在IGBT中间区域24中，与栅极绝缘膜42接触的位置的n型杂质浓度最高，位于2个沟槽40的中间位置的n型杂质浓度最低。
另外，在上述各个实施例中，以如图1所示IGBT区域16和二极管区域18沿一个方向反复交替设置的方式配置，但也可以例如图13～图15所示，将IGBT区域16和二极管区域18以其它形状配置。另外，在本说明书公开的技术中，半导体装置也可以不具有二极管区域18。
(对应关系)
IGBT中间区域24是中间区域的一个例子。低密度晶体缺陷范围26a是第1范围的一个例子。高密度晶体缺陷范围26b是第2范围的一个例子。高浓度范围24a是第3范围的一个例子。低浓度范围24b是第4范围的一个例子。低密度晶体缺陷范围28c是第5范围的一个例子。高密度晶体缺陷范围28d是第6范围的一个例子。
以下列出本发明公开的技术要素。另外，以下各技术要素能够各自独立地应用。
在本发明公开的一个例子的结构中，中间区域也可以具有第3范围、以及n型杂质浓度低于第3范围的第4范围。也可以是第4范围与栅极绝缘膜接触，第3范围在与栅极绝缘膜相对的一侧与第4范围接触。
在上述结构中，在栅极绝缘膜附近不易抑制空穴从集电极区向上部体区的流动。由此，在栅极绝缘膜附近的下部体区中，更加难以积累空穴。由此，根据本结构，不易在接通时由于负电容效果导致栅极电压发生变化。
在本发明公开的一个例子的结构中，漂移区也可以具有第5范围、以及晶体缺陷密度高于第5范围的第6范围。也可以是第6范围与栅极绝缘膜接触，第5范围配置在第6范围的周围。
在这种结构中，从集电极区流入漂移区的第6范围的空穴在短时间内就消失。由于第6范围配置在与栅极绝缘膜接触的范围内，所以在栅极绝缘膜的下端部附近的漂移区中不易积累空穴。由此，根据本结构，不易在接通时由于负电容效果导致栅极电压发生变化。
在本发明公开的一个例子的制造方法中，也可以具有通过向半导体基板注入带电粒子而形成第2范围的工序。另外，也可以具有通过向半导体基板注入带电粒子而形成第6范围的工序。
以上，详细说明了本发明的具体例，但其仅为例示，并不限定权利要求保护的范围。权利要求书所记载的技术包括将以上所例示的具体例子进行各种变形、变更后的内容。本说明书或说明书附图中所说明的技术要素能够单独或者通过各种组合而发挥其技术效用，并不限定于申请时权利要求记载的组合。另外，本说明书或说明书附图所例示的技术是能够同时实现多个目的技术，但实现其中一个目的这一点也是具有技术效用的。

Claims (5)

1.一种半导体装置，
其具有：半导体基板；
沟槽，其设置在所述半导体基板的上表面；
栅极绝缘膜，其覆盖所述沟槽的内表面；以及
栅极，其配置在所述沟槽内，并通过所述栅极绝缘膜相对于所述半导体基板绝缘，
所述半导体基板具有：
n型的发射极区，其从所述上表面露出且与所述栅极绝缘膜接触；
p型的上部体区，其在所述发射极区的下侧与所述栅极绝缘膜接触；
n型的中间区域，其在所述上部体区的下侧与所述栅极绝缘膜接触；
p型的下部体区，其在所述中间区域的下侧与所述栅极绝缘膜接触；
n型的漂移区，其在所述下部体区的下侧与所述栅极绝缘膜接触；以及
p型的集电极区，其从下侧与所述漂移区接触，
所述下部体区具有第1范围、以及晶体缺陷密度高于所述第1范围的第2范围，
所述第2范围与所述栅极绝缘膜接触，
所述第1范围在与所述栅极绝缘膜相对的一侧与所述第2范围接触。
2.根据权利要求1所述的半导体装置，其中，
所述中间区域具有第3范围、以及n型杂质浓度低于第3范围的第4范围，
所述第4范围与所述栅极绝缘膜接触，
所述第3范围在与所述栅极绝缘膜相对的一侧与所述第4范围接触。
3.根据权利要求1或2所述的半导体装置，其中，
所述漂移区具有第5范围、以及晶体缺陷密度高于所述第5范围的第6范围，
所述第6范围与所述栅极绝缘膜接触，
所述第5范围配置在所述第6范围的周围。
4.一种制造方法，
其用于制造权利要求1的半导体装置，
其具有通过向所述半导体基板注入带电粒子而形成所述第2范围的工序。
5.一种制造方法，
其用于制造权利要求3的半导体装置，
其具有通过向所述半导体基板注入带电粒子而形成所述第6范围的工序。
CN201910070123.5A 2018-01-25 2019-01-24 半导体装置及其制造方法 Active CN110085671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-010508 2018-01-25
JP2018010508A JP7003688B2 (ja) 2018-01-25 2018-01-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN110085671A CN110085671A (zh) 2019-08-02
CN110085671B true CN110085671B (zh) 2022-05-31

Family

ID=67145331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910070123.5A Active CN110085671B (zh) 2018-01-25 2019-01-24 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10615291B2 (zh)
JP (1) JP7003688B2 (zh)
CN (1) CN110085671B (zh)
DE (1) DE102019101565B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6995722B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7353496B2 (ja) * 2020-07-16 2023-09-29 三菱電機株式会社 電力用半導体装置
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
CN116504822B (zh) * 2023-05-29 2024-02-09 上海林众电子科技有限公司 基于沟槽栅的逆导型igbt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2011049229A (ja) * 2009-08-25 2011-03-10 Toyota Motor Corp 絶縁ゲート型半導体装置
TW201537627A (zh) * 2013-12-27 2015-10-01 Toyota Motor Co Ltd 半導體裝置及其製造方法
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置
CN106062960A (zh) * 2014-09-30 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2007012786A (ja) * 2005-06-29 2007-01-18 Sanken Electric Co Ltd 半導体装置
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007335747A (ja) 2006-06-16 2007-12-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2007074002A (ja) * 2006-12-18 2007-03-22 Hitachi Ltd 半導体装置
JP5261137B2 (ja) 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
JP2010135526A (ja) 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2011018694A (ja) * 2009-07-07 2011-01-27 Toyota Motor Corp 半導体装置
JP5454073B2 (ja) * 2009-10-19 2014-03-26 トヨタ自動車株式会社 半導体モジュールとその制御方法
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5886548B2 (ja) * 2011-07-11 2016-03-16 株式会社豊田中央研究所 半導体装置
DE112012005869B4 (de) * 2012-02-14 2021-09-23 Denso Corporation IGBT und IGBT-Herstellungsverfahren
JP6003961B2 (ja) 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6744776B2 (ja) 2016-07-14 2020-08-19 グローリー株式会社 貨幣処理機および貨幣処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2011049229A (ja) * 2009-08-25 2011-03-10 Toyota Motor Corp 絶縁ゲート型半導体装置
CN105830217A (zh) * 2013-12-17 2016-08-03 丰田自动车株式会社 半导体装置
TW201537627A (zh) * 2013-12-27 2015-10-01 Toyota Motor Co Ltd 半導體裝置及其製造方法
CN106062960A (zh) * 2014-09-30 2016-10-26 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
CN110085671A (zh) 2019-08-02
DE102019101565A1 (de) 2019-07-25
JP7003688B2 (ja) 2022-01-20
JP2019129250A (ja) 2019-08-01
DE102019101565B4 (de) 2024-02-08
US20190228973A1 (en) 2019-07-25
US10615291B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110085671B (zh) 半导体装置及其制造方法
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP6222140B2 (ja) 半導体装置
CN107039438B (zh) 半导体装置
JP5282823B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
US9577081B2 (en) Semiconductor device and method for manufacturing the same
JP5865618B2 (ja) 半導体装置
WO2013007654A1 (en) Insulated gate bipolar transistor
US9431490B2 (en) Power semiconductor device and method
WO2014087499A1 (ja) 半導体装置
JP2019087611A (ja) スイッチング素子とその製造方法
EP3025373B1 (en) Mos-bipolar device
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
JP2020031155A (ja) 半導体装置
CN111129135B (zh) 半导体装置
JP6665713B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP7363429B2 (ja) 半導体装置の駆動方法
CN114600252A (zh) 具有受控阳极注入的逆导型igbt
CN110752257A (zh) 一种mos栅控晶闸管及其制造方法
JP2019186434A (ja) 半導体装置の製造方法
CN110931555B (zh) 半导体装置
US11309386B2 (en) Semiconductor device
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant