TW201537627A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201537627A
TW201537627A TW103143311A TW103143311A TW201537627A TW 201537627 A TW201537627 A TW 201537627A TW 103143311 A TW103143311 A TW 103143311A TW 103143311 A TW103143311 A TW 103143311A TW 201537627 A TW201537627 A TW 201537627A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
conductivity type
drift
drift layer
Prior art date
Application number
TW103143311A
Other languages
English (en)
Other versions
TWI675404B (zh
Inventor
Shinya Iwasaki
Satoru Kameyama
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201537627A publication Critical patent/TW201537627A/zh
Application granted granted Critical
Publication of TWI675404B publication Critical patent/TWI675404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Abstract

本發明係一種半導體裝置及其製造方法，其中，IGBT範圍係具備：集極層，和第1漂移層，和第1體層，和射極層，和從半導體基板表面側，貫通第1體層而到達至第1漂移層之溝槽閘極。二極體範圍係具備：陰極層，和第2漂移層，和第2體層。於位置於溝槽閘極之下端的深度，和第1漂移層及第2漂移層表面之間的第1漂移層及第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍。於半導體基板表面側之溝槽閘極上方，更加以設置有矽氮化膜層。

Description

半導體裝置及其製造方法
本申請係依據於2013年12月27日所提出申請之日本國專利申請第2013-271726號，及於2014年8月7日所提出申請之日本國專利申請第2014-161668號，主張優先權。此等申請之所有內容係經由參照而加以援用於此說明書中。記載於本說明書之技術係有關半導體裝置及其製造方法。
對於日本國專利公開公報第2011-238872號公報，加以記載有於同一之半導體基板，加以形成有IGBT範圍與二極體範圍之半導體裝置。在此半導體裝置中，遍布於IGBT範圍與二極體範圍，加以形成有衰退期控制範圍。衰退期控制範圍係於較設置於IGBT範圍之溝槽閘極的下端為深的位置之漂移層內，具有結晶缺陷密度之峰值。經由衰退期控制範圍，加以改善二極體範圍之逆回復特性。
對於為了改善二極體範圍之逆回復特性，衰退期控制範圍係形成於在漂移層內，盡量接近於體層與漂移層之邊界的位置者為佳。當於如此的位置，形成衰退期控制範圍時，加以形成有溝槽閘極的位置，和加以形成有衰退期控制範圍的位置則重複。其結果，於溝槽閘極之閘極絕緣膜與接觸於此之半導體基板之間，產生有界面準位。經由界面準位而加以捕捉載體之故，複數之溝槽閘極的臨界值電壓則不同，各溝槽閘極之臨界值電壓的不均則變大。
本說明書所揭示之第1半導體裝置係具備：加以形成有IGBT範圍，與二極體範圍之半導體基板，和加以形成於半導體基板表面之層間絕緣膜及表面電極，和加以形成於半導體基板背面之背面電極。在此半導體裝置中，IGBT範圍係具備：第1導電型之集極層，和對於集極層而言，加以設置於半導體基板表面側之第2導電型之第1漂移層，和對於第1漂移層而言，加以設置於半導體基板表面側，其一部分則露出於半導體基板表面的第1導電型之第1體層，和加以設置於第1體層表面，露出於半導體基板表面之第2導電型之射極層，和從半導體基板表面側，貫通第1體層而到達至第1漂移層之溝槽閘極。二極體範圍係具備：第2導電型之陰極層，和對於陰極層而 言，加以設置於半導體基板表面側，而第2導電型之不純物濃度則較陰極層為低之第2導電型之第2漂移層，和對於第2漂移範圍而言，加以設置於半導體基板表面側之第1導電型之第2體層。層間絕緣膜係絕緣溝槽閘極與表面電極。於位置於溝槽閘極之深度，和第1漂移層及第2漂移層表面之間的第1漂移層及第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍。於半導體基板表面側之溝槽閘極上方，更加以設置有矽氮化膜層。
然而，上述第1漂移層表面係意味第1漂移 層與第1體層之邊界面。另外，上述第2漂移層表面係意味第2漂移層與第2體層之邊界面。另外，上述之「結晶缺陷密度之峰值」係意味在第1漂移層或第2漂移層內之深度方向的結晶缺陷密度分布之極大值。另外，上述之「結晶缺陷密度之峰值」係為在前述結晶缺陷密度分布之最大值者為佳。
如根據上述之第1半導體裝置，從加以設置 於半導體基板表面側之溝槽閘極上方之矽氮化膜層，加以供給氫原子，而界面準位則經由氫而作為終端而降低之故，而加以抑制溝槽閘極之臨界值電壓的不均。可並存抑制溝槽閘極之臨界值電壓的不均，和改善二極體範圍之逆回復特性者。
在上述之半導體裝置中，矽氮化膜層係亦可 加以設置於射極層之上方。更且，矽氮化膜層係具備在第1體層上方進行開口的開口部亦可。
本說明書所揭示之第2半導體裝置係具備： 加以形成有IGBT範圍，與二極體範圍之半導體基板，和加以形成於半導體基板表面之層間絕緣膜及表面電極，和加以形成於半導體基板背面之背面電極。在此半導體裝置中，IGBT範圍係具備：第1導電型之集極層，和對於集極層而言，加以設置於半導體基板表面側之第2導電型之第1漂移層，和對於第1漂移層而言，加以設置於半導體基板表面側，其一部分則露出於半導體基板表面的第1導電型之第1體層，和加以設置於第1體層表面，露出於半導體基板表面之第2導電型之射極層，和從半導體基板表面側，貫通第1體層而到達至第1漂移層之溝槽閘極。二極體範圍係具備：第2導電型之陰極層，和對於陰極層而言，加以設置於半導體基板表面側，而第2導電型之不純物濃度則較陰極層為低之第2導電型之第2漂移層，和對於第2漂移範圍而言，加以設置於半導體基板表面側之第1導電型之第2體層。層間絕緣膜係絕緣溝槽閘極與表面電極。於位置於溝槽閘極之下端的深度，和第1漂移層及第2漂移層表面之間的第1漂移層及第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍。表面電極係包含有Al系電極層，和阻擋金屬層，而阻擋金屬層係加以設置於露出於第1體層之半導體基板表面的部分與Al系電極層之間，且未加以設置於溝槽閘極與Al系電極層之間。
如根據上述之第2半導體裝置，從Al系電極 層加以供給有氫原子，界面準位則作為終端而降低之故，加以抑制溝槽閘極之臨界值電壓的不均。另外，容易吸收氫原子之阻擋金屬層則加以設置於露出於位於自氫原子的供給源頭之溝槽閘極比較遠離的位置之第1體層之半導體基板表面的部分與Al系電極層之間，且未加以設置於氫原子的供給源頭之溝槽閘極與Al系電極層之間。因此，從Al系電極層至溝槽閘極之氫原子的供給則未經由阻擋金屬層所妨礙。在確保經由設置阻擋金屬層所得到之效果之同時，可供給氫原子於溝槽閘極，可並存抑制溝槽閘極之臨界值電壓的不均，和改善二極體範圍之逆回復特性者。
另外，本說明書係揭示有具備：加以形成有 IGBT範圍，與二極體範圍之半導體基板，和加以形成於半導體基板表面之層間絕緣膜及表面電極，和加以形成於半導體基板背面之背面電極之半導體裝置之製造方法。在此半導體裝置中，IGBT範圍係具備：第1導電型之集極層，和對於集極層而言，加以設置於半導體基板表面側之第2導電型之第1漂移層，和對於第1漂移層而言，加以設置於半導體基板表面側，其一部分則露出於半導體基板表面的第1導電型之第1體層，和加以設置於第1體層表面，露出於半導體基板表面之第2導電型之射極層，和從半導體基板表面側，貫通第1體層而到達至第1漂移層之溝槽閘極。二極體範圍係具備：第2導電型之陰極層，和對於陰極層而言，加以設置於半導體基板表面側，而第2 導電型之不純物濃度則較陰極層為低之第2導電型之第2漂移層，和對於第2漂移範圍而言，加以設置於半導體基板表面側之第1導電型之第2體層。層間絕緣膜係絕緣溝槽閘極與表面電極。於位置於溝槽閘極之下端的深度，和第1漂移層及第2漂移層表面之間的第1漂移層及第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍。此半導體裝置之製造方法係於半導體基板，形成溝槽閘極，於溝槽閘極表面側，形成矽氮化膜層，而在存在有矽氮化膜層之狀態，從溝槽閘極下端的深度，於位置在第1漂移層及第2漂移層表面之間的範圍，照射帶電粒子，在照射帶電粒子之後，在存在有矽氮化膜層之狀態，將半導體基板進行退火。
在上述之半導體裝置之製造方法中，於溝槽 閘極表面側，在存在有矽氮化膜層之狀態，形成衰退期控制範圍。經由從矽氮化膜層所供給之氫原子的界面準位的終端化係在退火時特別有效地進行之故，可有效果地降低界面準位。
另外，本說明書係揭示有具備：加以形成有 IGBT範圍，與二極體範圍之半導體基板，和加以形成於半導體基板表面之層間絕緣膜及表面電極，和加以形成於半導體基板背面之背面電極之半導體裝置之製造方法。在此半導體裝置中，IGBT範圍係具備：第1導電型之集極層，和對於集極層而言，加以設置於半導體基板表面側之第2導電型之第1漂移層，和對於第1漂移層而言，加以 設置於半導體基板表面側，其一部分則露出於半導體基板表面的第1導電型之第1體層，和加以設置於第1體層表面，露出於半導體基板表面之第2導電型之射極層，和從半導體基板表面側，貫通第1體層而到達至第1漂移層之溝槽閘極。二極體範圍係具備：第2導電型之陰極層，和對於陰極層而言，加以設置於半導體基板表面側，而第2導電型之不純物濃度則較陰極層為低之第2導電型之第2漂移層，和對於第2漂移範圍而言，加以設置於半導體基板表面側之第1導電型之第2體層。層間絕緣膜係絕緣溝槽閘極與表面電極。於位置於溝槽閘極之下端的深度，和第1漂移層及第2漂移層表面之間的第1漂移層及第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍。表面電極係包含Al系電極層，和阻擋金屬層。此半導體裝置之製造方法係於半導體基板，形成溝槽閘極，於半導體基板之表面側，形成至少加以設置於露出於第1體層之半導體基板表面的部分，且在溝槽閘極表面側進行開口之阻擋金屬層。於阻擋金屬層之更表面側，形成Al系電極層，而在存在有阻擋金屬層及Al系電極層之狀態，從溝槽閘極之下端的深度，於位置於第1漂移層及第2漂移層表面之間的範圍，照射帶電粒子，在照射帶電粒子之後，在存在有阻擋金屬層及Al系電極層之狀態，將半導體基板進行退火。
在上述之半導體裝置之製造方法中，於溝槽 閘極表面側，在存在有阻擋金屬層及Al系電極層之狀 態，形成衰退期控制範圍。經由從Al系電極層所供給之氫原子的界面準位的終端化係在退火時特別有效地進行之故，可有效果地降低界面準位。另外，容易吸附氫原子之阻擋金屬層係在氫原子的供給源頭之溝槽閘極表面側中進行開口之故，從Al系電極層至溝槽閘極之氫原子的供給則未經由阻擋金屬層所妨礙。
10，10a，10b，10c，20‧‧‧半導體裝置
11‧‧‧IGBT領域
12‧‧‧二極體範圍
100，100c‧‧‧半導體基板
101‧‧‧p型的集極層
102‧‧‧n型的陰極層
103‧‧‧n型的緩衝層
104‧‧‧n型的漂移層
105‧‧‧p型的體層
106‧‧‧陽極層
107‧‧‧n型的射極層
109‧‧‧體接觸層
120‧‧‧背面電極
121‧‧‧表面電極
130‧‧‧溝槽閘極
131‧‧‧溝槽
132‧‧‧閘極絕緣膜
135‧‧‧層間絕緣膜
143，943‧‧‧矽氮化膜層
150‧‧‧衰退期控制範圍
157‧‧‧二極體射極層
159‧‧‧二極體體接觸層
167‧‧‧射極層
169‧‧‧體接觸層
221‧‧‧Al系電極層
244‧‧‧阻擋金屬層
254‧‧‧接觸塞層
901‧‧‧p型的離子注入層
902，903‧‧‧n型的離子注入層
圖1係有關實施例1之半導體裝置之縱剖面圖。
圖2係有關實施例1之半導體裝置之半導體基板的平面圖。
圖3係有關實施例1之半導體裝置之平面圖。
圖4係說明有關實施例1之半導體裝置之製造方法的圖。
圖5係說明有關實施例1之半導體裝置之製造方法的圖。
圖6係說明有關實施例1之半導體裝置之製造方法的圖。
圖7係說明有關實施例1之半導體裝置之製造方法的圖。
圖8係說明有關實施例1之半導體裝置之製造方法的圖。
圖9係說明有關實施例1之半導體裝置之製造方法的 圖。
圖10係說明有關實施例1之半導體裝置之製造方法的圖。
圖11係有關變形例之半導體裝置之縱剖面圖。
圖12係有關實施例2之半導體裝置之縱剖面圖。
圖13係說明有關實施例2之半導體裝置之製造方法的圖。
圖14係說明有關實施例2之半導體裝置之製造方法的圖。
圖15係說明有關實施例2之半導體裝置之製造方法的圖。
圖16係說明有關實施例2之半導體裝置之製造方法的圖。
圖17係說明有關實施例2之半導體裝置之製造方法的圖。
圖18係有關變形例之半導體裝置之縱剖面圖。
圖19係說明有關變形例之半導體裝置之製造方法的圖。
圖20係有關變形例之半導體裝置之縱剖面圖。
圖21係有關變形例之半導體裝置之縱剖面圖。
圖22係有關變形例之半導體裝置之半導體基板的平面圖。
圖23係有關變形例之半導體裝置之平面圖。
[實施例1]
有關本實施例之半導體裝置10係如圖1-圖3所示，具備：加以形成有IGBT範圍11，與二極體範圍12之半導體基板100，和加以形成於半導體基板100表面之層間絕緣膜135，表面電極121，及矽氮化膜層143，和加以形成於半導體基板100背面之背面電極120。表面電極121係從半導體基板100側依序，加以層積有Al-Si系電極層、Ni系電極層，焊錫接合層等之複合電極層。背面電極120係加以層積有Al系電極層、Ti系電極層、Ni系電極層、焊錫接合層等之複合電極層。
IGBT範圍11係具備：p型的集極層101，和接觸於集極層101表面之n型的緩衝層103，和接觸於緩衝層103表面之n型的漂移層104，和對於漂移層104而言，加以設置於半導體基板100表面側之p型的體層105，和加以設置於體層105表面，而露出於半導體基板100表面之體接觸層109，和加以設置於體層105表面，而露出於半導體基板100表面之n型的射極層107，和從半導體基板100表面側，貫通體層105而到達至漂移層104之溝槽閘極130。如圖2所示，在平面視半導體基板100時，射極層107係具有沿著溝槽閘極130之長度方向而延伸之梯子形狀，而體接觸層109係呈嵌入於射極層107之梯子形狀之間地鄰接著。射極層107係具有沿著溝槽閘極130而延伸之部分107a，和延伸於溝槽閘極130 之短方向(正交於長度方向之方向)的部分107b。部分107b係在鄰接於其短方向之2個溝槽閘極130之間，連接沿著各溝槽閘極130而延伸之2個部分107a之間，於經由部分107a，和部分107b所圍繞之範圍，加以配置有體接觸層109。然而，在圖2中，圖示半導體基板100之表面，而加以形成於其表面之層間絕緣膜135，表面電極121，及矽氮化膜層143係省略圖示。溝槽閘極130係包含加以形成於半導體基板100之溝槽131，和加以形成於溝槽131內壁之閘極絕緣膜132，和在被覆於閘極絕緣膜132之狀態，加以充填於溝槽131內之閘極電極133。層間絕緣膜135係覆蓋溝槽閘極130表面，和接近於射極層107之溝槽閘極130側之一部分，而絕緣閘極電極133與表面電極121。表面電極121係接觸於露出於射極層107及體接觸層109之半導體基板100表面的部分。如圖1及圖3所示，矽氮化膜層143係加以形成於IGBT範圍11內之表面電極121表面的一部分。矽氮化膜層143係加以形成於溝槽閘極130上方及射極層107上方(在此，上方係指意味沿著半導體基板100厚度方向而成為表面側之位置，在圖1中，係垂直上方)，對於體接觸層109上方係未加以形成。矽氮化膜143係具有在體接觸層109上方中進行開口之開口部145。在開口部145中係露出有表面電極121。
二極體範圍12係具備：n型的陰極層102， 和接觸於陰極層102表面之n型的緩衝層103，和接觸於 緩衝層103表面之n型的漂移層104，和對於漂移層104而言，加以設置於半導體基板100表面側之p型的體層105，和加以設置於體層105表面，而露出於半導體基板100表面之陽極層106。如圖2所示，陽極層106係呈占有鄰接於其長度方向之溝槽閘極之間地，加以設置於半導體基板100表面。在二極體範圍12中，亦與IGBT範圍11同樣地，加以設置有從半導體基板100表面側，貫通體層105而到達至漂移層104之溝槽閘極130。如圖1~圖3所示，在二極體範圍12內中，矽氮化膜層143係僅加以形成於最接近於IGBT範圍11之陽極層106之中，其表面則經由層間絕緣膜135所被覆之部分。表面電極121係接觸於露出於陽極層106之半導體基板100表面的部分。然而，漂移層104之n型的不純物濃度係較陰極層102之n型的不純物濃度為低。漂移層104之n型的不純物濃度係不足1×1014atoms/cm3者為佳。
緩衝層103，漂移層104，體層105係遍布於 IGBT範圍11與二極體範圍12雙方，各作為1個的層而加以形成。緩衝層103與漂移層104之中，包含於ICBT範圍之部分係第1漂移層之一例，而包含於二極體範圍12之部分係第2漂移層之一例。包含於體層105之IGBT範圍11的部分及體接觸層109係第1體層之一例。包含於體層105之二極體範圍12的部分及陽極層106係第2體層之一例。
遍布於IGBT範圍11與二極體範圍12，於漂 移層104內，加以形成有衰退期控制範圍150。衰退期控制範圍150係比較於其周圍，結晶缺陷密度為高之範圍。 衰退期控制範圍150係具有結晶缺陷密度的峰值。即，在測定漂移層104內之深度方向的結晶缺陷密度分布時，存在有其結晶缺陷密度分布之極大值(理想為最大值)的範圍則為衰退期控制範圍150。衰退期控制範圍150係加以形成於溝槽閘極130之下端的深度和位置於漂移層104與體層105之邊界之間的漂移層104(即，存在於較溝槽閘極130之下端的深度為淺之位置的漂移層104)內。即，存在於較溝槽閘極130之下端的深度為淺之位置的漂移層104的結晶缺陷密度之平均值，係較存在於較溝槽閘極130之下端的深度為深之位置的漂移層104的結晶缺陷密度之平均值為高。在衰退期控制範圍150內中，有效地加以衰減載體之衰退期。經由此，二極體範圍12之逆回復特性則成為良好。在半導體裝置10中，衰退期控制範圍150係在漂移層104內中，加以形成於接近於體層105與漂移層104之邊界的位置之故，特別是有效果地，二極體範圍12之逆回復特性則成為良好。另外，在半導體裝置10中，加以形成有溝槽閘極130之深度，和加以形成有衰退期控制範圍150之深度則一部分重複，而於溝槽閘極130之閘極絕緣膜132與接觸於此之半導體基板100之間，成為容易產生有界面準位。一般，當產生有此界面準位時，IGBT的閘極之臨界值電壓則不安定，而於IGBT之量產時，臨界值電壓的不均則變大。雖然後詳述之，但 對於半導體裝置10之製造時，經由從矽氮化膜層143所供給之氫原子，此界面準位則作為終端而降低。因此，加以抑制溝槽閘極130之臨界值電壓的不均。如根據半導體裝置10，可並存抑制溝槽閘極130之臨界值電壓的不均，和改善二極體範圍12之逆回復特性者。
說明半導體裝置10之製造方法的一例。然 而，對於可利用以往公知的半導體裝置之製造方法之工程，係省略詳細說明。
首先，如圖4所示，準備原料晶圓90。例 如，於n型之矽晶圓表面側，使用離子注入及退火等以往公知的方法，形成體層105，陽極層106，射極層107，體接觸層109。n層904係為n型之矽晶圓的未加以離子注入之部分，成為半導體裝置10之漂移層104的層。在之後，使用蝕刻，熱氧化，CVD等之以往公知的方法，形成溝槽閘極130，層間絕緣膜135。經由此，可製造圖4所示之原料晶圓90。然而，在形成閘極絕緣膜132之熱氧化工程中，可最佳地使用作為氧化種而使用水蒸氣之高溫分解氧化法者。經由此，使用高溫分解氧化法而形成時，可形成包含許多水之閘極絕緣膜者。
接著，如圖5所示，於原料晶圓90表面，形成表面電極121。表面電極121係加以形成為更被覆形成於溝槽閘極130表面之層間絕緣膜135表面程度的厚度。接著，如圖6所示，使用CVD等之以往公知的成膜方法，於表面電極121表面，形成矽氮化膜層943。矽氮化 膜層943係加以形成為被覆表面電極121全體的程度。
接著，如圖7所示，切削原料晶圓90的背 面，在薄化其厚度之後，對於背面而言進行離子注入。經由此，於原料晶圓90之背面側，形成p型的離子注入層901，n型的離子注入層902，n型的離子注入層903。
接著，如圖8所示，在矽氮化膜層943存在 於表面電極121表面的狀態，為了形成結晶缺陷，而從原料晶圓90之背面側，照射帶電粒子於漂移層104內。照射帶電粒子之位置係於從溝槽閘極130之下端的深度，至漂移層104與體層105之邊界為止之間的範圍，呈含有結晶缺陷密度的峰值地進行調整。如此，照射帶電粒子時，一部分之帶電粒子則加以注入至閘極絕緣膜132。因此，當進行離子注入時，於閘極絕緣膜132與接觸於此之半導體基板100之間，容易產生有界面準位。然而，結晶缺陷係亦可經由從表面側，通過溝槽閘極而進行照射至漂移層內之時而形成。
接著，如圖9，在矽氮化膜層943則存在於其 表面之狀態，進行為了使結晶缺陷安定化之退火，形成衰退期控制範圍150。在此退火工程中，p型的離子注入層901，n型的離子注入層902，n型的離子注入層903亦加以退火，各加以形成p型的集極層101，n型的陰極層102，n型的緩衝層103。另外，在如此存在有矽氮化膜層943之狀態，進行退火工程時，從矽氮化膜層943，加以供給氫原子於半導體基板100中。經由所供給之氫原子， 存在於閘極絕緣膜132與半導體基板100之邊界的界面準位的終端化則有效果地進行，可有效果地降低界面準位者。然而，對於使用高溫分解氧化法而形成閘極絕緣膜132之情況，亦經由從包含許多水之閘極絕緣膜132所供給之氫原子而將界面準位加以終端化，可更有效果地降低界面準位。
接著，如圖10所示，經由蝕刻等之以往公知 的方法而一部分除去矽氮化膜層943。加以除去形成於陽極層106上方及體接觸層109上方之矽氮化膜層943，成為加以圖案化成與圖1同樣形狀之矽氮化膜層143。更且，經由於圖10所示之原料晶圓90表面，於背面形成背面電極120之時，可製造圖1-圖3所示之半導體裝置10者。
(變形例)
在實施例1中，在進行為了使結晶缺陷安定化之退火之後，對於一部分除去矽氮化膜層943之製造方法加以說明過，但即使全部除去矽氮化膜層943，亦可得到經由從矽氮化膜層943所供給之氫原子的界面準位降低之效果者。此情況，從圖1-圖3所示之半導體裝置10，加以製造具有除去矽氮化膜層143之構成的半導體裝置。另外，在實施例1中，例示說明過表面電極121為未含有阻擋金屬層之複合電極的情況，但並不限定於此。取代於表面電極121，而亦可使用包含加以形成於與半導體基板100之 邊界面的全體或一部分之阻擋金屬層之複合電極層。即使為使用容易吸附氫原子之阻擋金屬層的情況，亦從矽氮化膜層加以供給氫原子而補充之故，亦可抑制溝槽閘極之臨界值電壓的不均。
另外，矽氮化膜係如加以形成於溝槽閘極130 之上方及射極層107之上方即可，無須加以形成於表面電極121之上方。矽氮化膜則即使加以配置於表面電極121之下方或內部，亦可得到本申請發明之效果。例如，如圖11所示之半導體裝置10a，於表面電極121之下方，配置矽氮化膜143a亦可。矽氮化膜143a係在表面電極121之下方，加以形成於溝槽閘極130之上方及射極層107之上方，而對於體接觸層109之上方係未加以形成。矽氮化膜143a係被覆加以設置於IGBT範圍11內之層間絕緣膜135表面及側面，而被覆射極層107之表面之中，未由層間絕緣膜135所被覆之部分。在IGBT範圍11內，矽氮化膜層143a係未加以形成於體接觸層109表面，而具有在體接觸層109表面側進行開口之開口部145a。在二極體範圍12內中，矽氮化膜層143a係僅加以形成於最接近於IGBT範圍11之陽極層106之中，其表面則經由層間絕緣膜135所被覆之部分。表面電極121係被覆矽氮化膜層143a之更表面，而貫通矽氮化膜層143a之開口部145a，接觸於體接觸層109之表面。另外，表面電極121係接觸於露出於陽極層106之半導體基板100表面的部分。背面電極120係接觸於集極層101。
[實施例2]
圖12所示之半導體裝置20係在於半導體基板100的表面及層間絕緣膜135的表面，未加以形成有矽氮化膜層143的點，及表面電極則含有Al系電極層221，和阻擋金屬層244的點中，與半導體裝置10不同。然而，雖未圖示，但作為表面電極之一部分，對於Al系電極層的表面，係更加以層積有Ni系電極層及焊錫接合層。
Al系電極層221係在半導體領域通常加以使用，經由將Al、Al-Si合金等的鋁作為主成分之電極材料而加以形成，此等之電極材料係在氫原子的供給性為高者而所了解到。
阻擋金屬層244係在二極體範圍12內中，加以形成於被覆半導體基板100的表面及層間絕緣膜135的表面之位置。阻擋金屬層244係在IGBT範圍11內中，加以形成於被覆體接觸層109的表面位置，而對於射極層107之表面及層間絕緣膜135之表面的位置係未加以形成。即，阻擋金屬層244係加以設置於露出於第1體層(二極體範圍12內之體層105)之半導體基板100表面的部分與Al系電極層221之間，且對於IGBT範圍11內之溝槽閘極130與Al系電極層221之間係未加以設置。阻擋金屬層244的材料係可使用作為鈦(Ti)、鈦氮化物(TiN)、鎢化鈦(TiW)等之以往公知的阻擋金屬所採 用的材料。其他的構成係與半導體裝置10同樣之故，省略其說明。
在實施例2之半導體裝置20中，亦於溝槽閘 極130之下端附近，加以形成有衰退期控制範圍150。但如後述，在半導體裝置20之製造工程中，從Al系電極層221加以供給氫原子，存在於閘極絕緣膜132與半導體基板100之邊界的界面準位則加以作為終端而降低。因此，加以抑制溝槽閘極130之臨界值電壓的不均。
另外，容易吸附氫原子之阻擋金屬層244則 在IGBT範圍11內中，加以設置於露出於體接觸層109之半導體基板100表面的部分與Al系電極層221之間，且未加以設置於溝槽閘極130與Al系電極層221之間。 即，阻擋金屬層244係僅加以設置於從設置於氫原子的供給源頭之IGBT範圍11內之溝槽閘極130比較遠離之位置。因此，在IGBT範圍11內中，從Al系電極層221至溝槽閘極130的氫原子之供給則未經由阻擋金屬層244而被妨礙。
如根據半導體裝置20，在確保經由設置阻擋 金屬層244之時所得到之效果(防止Al突出等)之同時，可供給氫原子至加以設置於IGBT範圍11內之溝槽閘極130，而可抑制在IGBT範圍11之動作時之溝槽閘極130的臨界值電壓的不均者。
說明半導體裝置20之製造方法的一例。然 而，對於可利用以往公知的半導體裝置之製造方法之工 程，係省略詳細說明。
首先，以與實施例1同樣的方法，準備圖4 所示之原料晶圓90。對此，如圖13所示，經由濺鍍法等而形成阻擋金屬層244。阻擋金屬層244係接觸於陽極層106之表面及體接觸層109之表面同時，呈在溝槽閘極130之表面側中進行開口地加以圖案化。
接著，如圖14所示，於阻擋金屬層244之更 表面，經由濺鍍法等而形成Al系電極層221。
接著，如圖15所示，切削原料晶圓90的背 面，在薄化其厚度之後，對於背面而言進行離子注入。經由此，於原料晶圓90之背面側，形成p型的離子注入層901，n型的離子注入層902，n型的離子注入層903。
接著，如圖16所示，在阻擋金屬層244及Al 系電極層221存在於其表面的狀態，為了形成結晶缺陷，而從原料晶圓90之背面側，照射帶電粒子於漂移層104內。照射帶電粒子之位置係於從溝槽閘極130之下端的深度，至漂移層104與體層105之邊界為止之間的範圍，呈含有結晶缺陷密度的峰值地進行調整。如此，照射帶電粒子時，一部分之帶電粒子則加以注入至閘極絕緣膜132。 因此，當進行離子注入時，於閘極絕緣膜132與接觸於此之半導體基板100之間，容易產生有界面準位。
接著，如圖17，在阻擋金屬層244及Al系電 極層221則存在於其表面之狀態，進行為了使結晶缺陷安定化之退火，形成衰退期控制範圍150。與實施例1同樣 地，在此退火工程中，加以形成有p型的集極層101，n型的陰極層102，n型的緩衝層103。另外，在如此存在有Al系電極層221之狀態，進行退火工程時，從Al系電極層221，加以供給氫原子於半導體基板100中。經由所供給之氫原子，存在於閘極絕緣膜132與半導體基板100之邊界的界面準位的終端化則有效果地進行，可有效果地降低界面準位者。另外，容易吸附氫原子之阻擋金屬層244係在氫原子的供給源頭之溝槽閘極130表面側中進行開口之故，從Al系電極層221至溝槽閘極130之氫原子的供給則未經由阻擋金屬層244所妨礙。
(變形例)
然而，於半導體裝置20，亦可更加設置在實施例1所說明之矽氮化膜層143者。經由從矽氮化膜143所供給之氫原子，亦可將界面準位加以作為終端化，可更有效果地降低界面準位。
另外，如圖18所示之半導體裝置20a，表面 電極係更加包含加以設置於阻擋金屬層244a與Al系電極層221之間的接觸塞層254。接觸塞層254係於加以設置於IGBT範圍11內之阻擋金屬層244a表面側，呈埋入於阻擋金屬層244a凹部地加以形成，其表面係經由Al系電極層221加以被覆。作為接觸塞層254之材料，係最佳可使用鎢等者。可於阻擋金屬層244之凹部埋入有接觸塞層254，而加以平坦化阻擋金屬層244a，和接觸塞層254， 和層間絕緣膜135之表面，可使此等的層與Al系電極層221之密著性提升。
半導體裝置20a係可在經由與形成在半導體 裝置20之製造工程的阻擋金屬層224之工程同樣的工程，形成阻擋金屬層224a之後，進行形成接觸塞層254之工程，接著，由進行形成在半導體裝置20之製造工程的Al系電極層221之工程者而製造。具體而言，如圖19所示，於形成阻擋金屬層224a之後的原料晶圓90b表面，經由濺鍍法等而將成為接觸塞層254之材料的金屬膜(例如，鎢膜)進行成膜之後，進行圖案化，除去埋入至阻擋金屬層224a表面的凹部之部分以外的金屬膜，形成接觸塞層254。接著，在於阻擋金屬層224a表面，將接觸塞層254加以成膜之狀態，與圖14同樣地，經由濺鍍法等而形成Al系電極層221於原料晶圓90b之表面。之後，經由進行與使用圖15-17而在實施例2所說明之工程同樣工程之時，可製造半導體裝置20a者。
另外，在上述實施例及變形例所說明之IGBT 範圍及二極體範圍的構造係不過是例示，而本申請所記載之技術係可適用於具有上述以外之IGBT範圍的構造，二極體之構造的半導體裝置者。例如，如圖20所示之半導體裝置10b，較漂移層104為表面側之構造則在IGBT範圍11及二極體範圍12為同樣亦可。半導體裝置10b之二極體範圍12係具備二極體射極層157，二極體體接觸層159。在平面視半導體基板100時，二極體射極層157， 二極體體接觸層159係各與射極層107，體接觸層109同樣地加以圖案化。半導體裝置10b係較漂移層104為表面側之構造則在IGBT範圍11及二極體範圍12為同樣地加以圖案化之故，而簡略化製造工程。更且，在半導體裝置10b中，矽氮化膜層143係僅加以形成於IGBT範圍11上方，但加以形成於二極體範圍12之溝槽閘極130上方及二極體射極層157上方亦可(未圖示)。
另外，例如，具備如圖21-23所示之半導體 裝置10c地加以圖案化之半導體基板100c亦可。當平面視半導體基板100c時，如圖22所示，IGBT範圍11之射極層167與體接觸層169係沿著溝槽閘極130的長度方向，加以交互配置。當垂直地切斷半導體裝置10c於溝槽閘極130之長度方向時，經由其剖面的位置，如圖21所示，於IGBT範圍11之鄰接的溝槽閘極130之間，有著僅出現射極層167之情況，和僅出現體接觸層169之情況(未圖示)。
另外，在半導體裝置10c中，如圖23所示， 矽氮化膜層143c係加以形成於IGBT範圍11內之表面電極121表面，具有在鄰接之溝槽閘極130之間的中央位置附近進行開口之開口部145c。對於開口部145c之下方係位置有射極層167之一部分及體接觸層169之一部分。如半導體裝置10c，矽氮化膜層143c則未加以形成於一部分之射極層167的垂直上方亦可，另外，亦可加以形成於一部分之體接觸層169之垂直上方。
以上，對於本發明之實施例加以詳細說明過，但此不過是例示，並非限定申請專利範圍者。對於記載於申請專利範圍之技術，係包含有將以上例示之具體例作種種變形，變更者。
本說明書或圖面所說明之技術要素係經由單獨或者各種組合而發揮技術性有用性之構成，並非加以限定於申請時申請專利範圍記載之組合者。另外，本說明書或圖面所例示之技術係可同時達成複數目的之構成，而由達成其中一個目的者本身，具有技術性有用性之構成。
10‧‧‧半導體裝置
11‧‧‧IGBT領域
12‧‧‧二極體範圍
100‧‧‧半導體基板
101‧‧‧p型的集極層
102‧‧‧n型的陰極層
103‧‧‧n型的緩衝層
104‧‧‧n型的漂移層
105‧‧‧p型的體層
106‧‧‧陽極層
107‧‧‧n型的射極層
109‧‧‧體接觸層
120‧‧‧背面電極
121‧‧‧表面電極
130‧‧‧溝槽閘極
131‧‧‧溝槽
132‧‧‧閘極絕緣膜
133‧‧‧閘極電極
135‧‧‧層間絕緣膜
143‧‧‧矽氮化膜層
150‧‧‧衰退期控制範圍

Claims (5)

  1. 一種半導體裝置，係具備：加以形成有IGBT範圍，與二極體範圍之半導體基板，和加以形成於前述半導體基板表面之層間絕緣膜及表面電極，和加以形成於前述半導體基板背面之背面電極之半導體裝置，其特徵為前述IGBT範圍係具備：第1導電型之集極層，和對於前述集極層而言，加以設置於前述半導體基板表面側之第2導電型之第1漂移層，和對於前述第1漂移層而言，加以設置於前述半導體基板表面側，其一部分則露出於前述半導體基板表面的第1導電型之第1體層，和加以設置於前述第1體層表面，露出於前述半導體基板表面之第2導電型之射極層，和從前述半導體基板表面側，貫通前述第1體層而到達至前述第1漂移層之溝槽閘極，前述二極體範圍係具備：第2導電型之陰極層，和對於前述陰極層而言，加以設置於前述半導體基板表面側，而第2導電型之不純物濃度則較前述陰極層為低之第2導電型之第2漂移層，和對於前述第2漂移範圍而言，加以設置於前述半導 體基板表面側之第1導電型之第2體層，前述層間絕緣膜係絕緣前述溝槽閘極與前述表面電極，於位置於前述溝槽閘極之下端的深度，和前述第1漂移層及前述第2漂移層表面之間的前述第1漂移層及前述第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍，於前述半導體基板表面側之前述溝槽閘極上方，更加以設置有矽氮化膜層。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，前述矽氮化膜層係加以設置於前述射極層之上方，前述矽氮化膜層係具備：在前述第1體層之上方中進行開口之開口部。
  3. 一種半導體裝置，係具備：加以形成有IGBT範圍，與二極體範圍之半導體基板，和加以形成於前述半導體基板表面之層間絕緣膜及表面電極，和加以形成於前述半導體基板背面之背面電極之半導體裝置，其特徵為前述IGBT範圍係具備：第1導電型之集極層，和對於前述集極層而言，加以設置於前述半導體基板表面側之第2導電型之第1漂移層，和對於前述第1漂移層而言，加以設置於前述半導體 基板表面側，其一部分則露出於前述半導體基板表面的第1導電型之第1體層，和加以設置於前述第1體層表面，露出於前述半導體基板表面之第2導電型之射極層，和從前述半導體基板表面側，貫通前述第1體層而到達至前述第1漂移層之溝槽閘極，前述二極體範圍係具備：第2導電型之陰極層，和對於前述陰極層而言，加以設置於前述半導體基板表面側，而第2導電型之不純物濃度則較前述陰極層為低之第2導電型之第2漂移層，和對於前述第2漂移範圍而言，加以設置於前述半導體基板表面側之第1導電型之第2體層，前述層間絕緣膜係絕緣前述溝槽閘極與前述表面電極，於位置於溝槽閘極之下端的深度，和前述第1漂移層及前述第2漂移層表面之間的前述第1漂移層及前述第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍，前述表面電極係包含Al系電極層，和阻擋金屬層，前述阻擋金屬層係加以設置於露出於前述第1體層之前述半導體基板表面的部分與前述Al系電極層之間，且未加以設置於前述溝槽閘極與前述Al系電極層之間。
  4. 一種半導體裝置之製造方法，係具備：加以形成 有IGBT範圍，與二極體範圍之半導體基板，和加以形成於前述半導體基板表面之層間絕緣膜及表面電極，和加以形成於前述半導體基板背面之背面電極之半導體裝置之製造方法，其特徵為前述IGBT範圍係具備：第1導電型之集極層，和對於前述集極層而言，加以設置於前述半導體基板表面側之第2導電型之第1漂移層，和對於前述第1漂移層而言，加以設置於前述半導體基板表面側，其一部分則露出於前述半導體基板表面的第1導電型之第1體層，和加以設置於前述第1體層表面，露出於前述半導體基板表面之第2導電型之射極層，和從前述半導體基板表面側，貫通前述第1體層而到達至前述第1漂移層之溝槽閘極，前述二極體範圍係具備：第2導電型之陰極層，和對於前述陰極層而言，加以設置於前述半導體基板表面側，而第2導電型之不純物濃度則較前述陰極層為低之第2導電型之第2漂移層，和對於前述第2漂移範圍而言，加以設置於前述半導體基板表面側之第1導電型之第2體層，前述層間絕緣膜係絕緣前述溝槽閘極與前述表面電 極，於從溝槽閘極之下端的深度，至位置於前述第1漂移層及前述第2漂移層表面之間的前述第1漂移層及前述第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍，前述半導體裝置之製造方法係於前述半導體基板，形成前述溝槽閘極，於前述溝槽閘極表面側，形成矽氮化膜層，在存在有前述矽氮化膜層之狀態，從前述溝槽閘極下端的深度，於位置在前述第1漂移層及前述第2漂移層表面之間的範圍，照射帶電粒子，在照射前述帶電粒子之後，在存在有前述矽氮化膜層之狀態，將前述半導體基板進行退火。
  5. 一種半導體裝置之製造方法，係具備：加以形成有IGBT範圍，與二極體範圍之半導體基板，和加以形成於前述半導體基板表面之層間絕緣膜及表面電極，和加以形成於前述半導體基板背面之背面電極之半導體裝置之製造方法，其特徵為前述IGBT範圍係具備：第1導電型之集極層，和對於前述集極層而言，加以設置於前述半導體基板表面側之第2導電型之第1漂移層，和對於前述第1漂移層而言，加以設置於前述半導體 基板表面側，其一部分則露出於前述半導體基板表面的第1導電型之第1體層，和加以設置於前述第1體層表面，露出於前述半導體基板表面之第2導電型之射極層，和從前述半導體基板表面側，貫通前述第1體層而到達至前述第1漂移層之溝槽閘極，前述二極體範圍係具備：第2導電型之陰極層，和對於前述陰極層而言，加以設置於前述半導體基板表面側，而第2導電型之不純物濃度則較前述陰極層為低之第2導電型之第2漂移層，和對於前述第2漂移範圍而言，加以設置於前述半導體基板表面側之第1導電型之第2體層，前述層間絕緣膜係絕緣前述溝槽閘極與前述表面電極，於位置於溝槽閘極之下端的深度，和前述第1漂移層及前述第2漂移層表面之間的前述第1漂移層及前述第2漂移層，加以形成有包含結晶缺陷密度之峰值的衰退期控制範圍，前述表面電極係包含Al系電極層，和阻擋金屬層，前述半導體裝置之製造方法係於前述半導體基板，形成前述溝槽閘極，於前述半導體基板之表面側，形成至少加以設置於露出於前述第1體層之前述半導體基板之表面的部分，且在 前述溝槽閘極之表面側進行開口之阻擋金屬層，於前述阻擋金屬層之更表面側，形成Al系電極層，在存在有前述阻擋金屬層及前述Al系電極層之狀態，從前述溝槽閘極下端的深度，於位置在前述第1漂移層及前述第2漂移層表面之間的範圍，照射帶電粒子，在照射前述帶電粒子之後，在存在有前述阻擋金屬層及前述Al系電極層之狀態下，將前述半導體基板進行退火。
TW103143311A 2013-12-27 2014-12-11 半導體裝置及其製造方法 TWI675404B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013271726 2013-12-27
JP2013-271726 2013-12-27
JP2014161668A JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法
JP2014-161668 2014-08-07

Publications (2)

Publication Number Publication Date
TW201537627A true TW201537627A (zh) 2015-10-01
TWI675404B TWI675404B (zh) 2019-10-21

Family

ID=53478251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143311A TWI675404B (zh) 2013-12-27 2014-12-11 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US10014368B2 (zh)
JP (1) JP6107767B2 (zh)
KR (1) KR101780619B1 (zh)
CN (1) CN105849912B (zh)
DE (1) DE112014006069T5 (zh)
TW (1) TWI675404B (zh)
WO (1) WO2015098377A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
CN110085671A (zh) * 2018-01-25 2019-08-02 丰田自动车株式会社 半导体装置及其制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212455A1 (de) * 2014-06-27 2015-12-31 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
DE112017000079T5 (de) * 2016-03-10 2018-05-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
JP6673501B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
CN113506800A (zh) * 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN112397593B (zh) * 2021-01-20 2021-04-16 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法
JP2022144504A (ja) 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法
JPWO2023084939A1 (zh) * 2021-11-10 2023-05-19

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275536B2 (ja) 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP2883017B2 (ja) 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
US20010001494A1 (en) 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
JP2001284600A (ja) 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2002329727A (ja) * 2001-04-27 2002-11-15 Toyota Motor Corp 縦型半導体装置とそれを用いた回路
JP2005327799A (ja) * 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2008085251A (ja) 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
US7638442B2 (en) 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2010157592A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JP5261324B2 (ja) * 2009-08-26 2013-08-14 トヨタ自動車株式会社 半導体装置とその製造方法
JP5672719B2 (ja) * 2010-03-03 2015-02-18 株式会社デンソー パワー素子を備えた半導体装置の製造方法
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
JP5488687B2 (ja) * 2011-09-28 2014-05-14 トヨタ自動車株式会社 半導体装置およびその製造方法
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP5929741B2 (ja) * 2012-01-23 2016-06-08 株式会社デンソー 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
CN110085671A (zh) * 2018-01-25 2019-08-02 丰田自动车株式会社 半导体装置及其制造方法
CN110085671B (zh) * 2018-01-25 2022-05-31 株式会社电装 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2015098377A1 (ja) 2015-07-02
US10014368B2 (en) 2018-07-03
KR20160102064A (ko) 2016-08-26
CN105849912B (zh) 2019-03-01
JP6107767B2 (ja) 2017-04-05
KR101780619B1 (ko) 2017-09-21
JP2015144232A (ja) 2015-08-06
CN105849912A (zh) 2016-08-10
US20160315140A1 (en) 2016-10-27
TWI675404B (zh) 2019-10-21
DE112014006069T5 (de) 2016-09-15

Similar Documents

Publication Publication Date Title
TW201537627A (zh) 半導體裝置及其製造方法
JP6022082B2 (ja) 半導体装置及び半導体装置の製造方法
US10505035B2 (en) Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
US8487318B2 (en) Semiconductor device and manufacturing method thereof
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
US20100200912A1 (en) Mosfets with terrace irench gate and improved source-body contact
US10256338B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
CN103050424B (zh) 半导体器件的保护环
JP2021034444A (ja) 半導体装置
US20210098613A1 (en) Semiconductor device
CN106409897A (zh) 半导体装置及其制造方法
WO2014128914A1 (ja) 半導体装置
US20170033195A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2016111084A (ja) 半導体装置とその製造方法
JP2005252204A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN101930977B (zh) 接触孔中具有钨间隔层的功率mosfet器件及其制造方法
JP7307818B2 (ja) リフローされた金属間誘電体層を有するパワー半導体デバイス
US20230197827A1 (en) Semiconductor device and method of manufacturing the same
JPS621258B2 (zh)
JP2018046248A (ja) スイッチング素子の製造方法