JP2015144232A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2015144232A
JP2015144232A JP2014161668A JP2014161668A JP2015144232A JP 2015144232 A JP2015144232 A JP 2015144232A JP 2014161668 A JP2014161668 A JP 2014161668A JP 2014161668 A JP2014161668 A JP 2014161668A JP 2015144232 A JP2015144232 A JP 2015144232A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
conductivity type
drift
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014161668A
Other languages
English (en)
Other versions
JP6107767B2 (ja
Inventor
真也 岩崎
Shinya Iwasaki
真也 岩崎
亀山　悟
Satoru Kameyama
悟 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014161668A priority Critical patent/JP6107767B2/ja
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to CN201480071047.5A priority patent/CN105849912B/zh
Priority to US15/102,577 priority patent/US10014368B2/en
Priority to PCT/JP2014/080677 priority patent/WO2015098377A1/ja
Priority to DE112014006069.0T priority patent/DE112014006069T5/de
Priority to KR1020167020258A priority patent/KR101780619B1/ko
Priority to TW103143311A priority patent/TWI675404B/zh
Publication of JP2015144232A publication Critical patent/JP2015144232A/ja
Application granted granted Critical
Publication of JP6107767B2 publication Critical patent/JP6107767B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＩＧＢＴ領域と、ダイオード領域とが同一の半導体基板に形成された半導体装置において、トレンチゲートの閾値電圧のばらつきが抑制することと、ダイオード領域の逆回復特性を改善することとを、両立する。
【解決手段】ＩＧＢＴ領域は、コレクタ層と、第１ドリフト層と、第１ボディ層と、エミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、カソード層と、第２ドリフト層と、第２ボディ層とを備えている。トレンチゲートの下端の深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。半導体基板の表面側のトレンチゲートの上方に、シリコン窒化膜層がさらに設けられている。
【選択図】 図１

Description

本明細書に記載の技術は、半導体装置とその製造方法に関する。
特許文献１に、同一の半導体基板に、ＩＧＢＴ領域とダイオード領域が形成されている半導体装置が記載されている。この半導体装置では、ＩＧＢＴ領域とダイオード領域に亘って、ライフタイム制御領域が形成されている。ライフタイム制御領域は、ＩＧＢＴ領域に設けられたトレンチゲートの下端よりも深い位置のドリフト層内に結晶欠陥密度のピークを有する。ライフタイム制御領域によって、ダイオード領域の逆回復特性が改善される。
特開２０１１−２３８８７２号公報
ダイオード領域の逆回復特性を改善するためには、ライフタイム制御領域は、ドリフト層内における、ボディ層とドリフト層との境界にできるだけ近い位置に形成することが好ましい。このような位置にライフタイム制御領域を形成すると、トレンチゲートが形成される位置と、ライフタイム制御領域が形成される位置が重複する。その結果、トレンチゲートのゲート絶縁膜とこれに接する半導体基板との間に界面準位ができる。界面準位によってキャリアが捕捉されるため、複数のトレンチゲートの閾値電圧が相違し、各トレンチゲートの閾値電圧のばらつきが大きくなる。
本明細書が開示する第１の半導体装置は、ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、半導体基板の表面に形成された層間絶縁膜および表面電極と、半導体基板の裏面に形成された裏面電極とを備えている。この半導体装置では、ＩＧＢＴ領域は、第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、第１ドリフト層に対して半導体基板の表面側に設けられ、その一部が半導体基板の表面に露出する第１導電型の第１ボディ層と、第１ボディ層の表面に設けられ、半導体基板の表面に露出する第２導電型のエミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、第２導電型のカソード層と、カソード層に対して半導体基板の表面側に設けられており、カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えている。層間絶縁膜は、トレンチゲートと表面電極とを絶縁している。トレンチゲートの深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。半導体基板の表面側のトレンチゲートの上方に、シリコン窒化膜層がさらに設けられている。
なお、上記の第１ドリフト層の表面は、第１ドリフト層と第１ボディ層の境界面を意味する。また、上記の第２ドリフト層の表面は、第２ドリフト層と第２ボディ層の境界面を意味する。また、上記の「結晶欠陥密度のピーク」は、第１ドリフト層または第２ドリフト層内の深さ方向における結晶欠陥密度分布の極大値を意味する。また、上記の「結晶欠陥密度のピーク」は、前記結晶欠陥密度分布における最大値であることが好ましい。
上記の第１の半導体装置によれば、半導体基板の表面側のトレンチゲートの上方に設けられているシリコン窒化膜層から水素原子が供給され、界面準位が水素によって終端されて低減するため、トレンチゲートの閾値電圧のばらつきが抑制される。トレンチゲートの閾値電圧のばらつきが抑制することと、ダイオード領域の逆回復特性を改善することとを、両立できる。
上記の半導体装置では、シリコン窒化膜層は、エミッタ層の上方に設けられていてもよい。さらに、シリコン窒化膜層は、第１ボディ層の上方において開口する開口部を備えていてもよい。
本明細書が開示する第２の半導体装置は、ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、半導体基板の表面に形成された層間絶縁膜および表面電極と、半導体基板の裏面に形成された裏面電極とを備えている。この半導体装置では、ＩＧＢＴ領域は、第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、第１ドリフト層に対して半導体基板の表面側に設けられ、その一部が半導体基板の表面に露出する第１導電型の第１ボディ層と、第１ボディ層の表面に設けられ、半導体基板の表面に露出する第２導電型のエミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、第２導電型のカソード層と、カソード層に対して半導体基板の表面側に設けられており、カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えている。層間絶縁膜は、トレンチゲートと表面電極とを絶縁している。トレンチゲートの下端の深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。表面電極は、Ａｌ系電極層と、バリアメタル層と、を含んでおり、バリアメタル層は、第１ボディ層の半導体基板の表面に露出する部分とＡｌ系電極層との間に設けられ、かつ、トレンチゲートとＡｌ系電極層との間に設けられていない。
上記の第２の半導体装置によれば、Ａｌ系電極層から水素原子が供給され、界面準位が終端されて低減するため、トレンチゲートの閾値電圧のばらつきが抑制される。また、水素原子を吸着し易いバリアメタル層が、水素原子の供給先であるトレンチゲートから比較的離れた位置にある第１ボディ層の半導体基板の表面に露出する部分とＡｌ系電極層との間に設けられ、かつ、水素原子の供給先であるトレンチゲートとＡｌ系電極層との間に設けられていない。このため、Ａｌ系電極層からトレンチゲートへの水素原子の供給がバリアメタル層によって妨げられない。バリアメタル層を設けることによって得られる効果を確保しつつ、トレンチゲートに水素原子を供給することができ、トレンチゲートの閾値電圧のばらつきが抑制することと、ダイオード領域の逆回復特性を改善することとを、両立できる。
また、本明細書は、ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、半導体基板の表面に形成された層間絶縁膜および表面電極と、半導体基板の裏面に形成された裏面電極とを備えた半導体装置の製造方法を開示する。この半導体装置では、ＩＧＢＴ領域は、第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、第１ドリフト層に対して半導体基板の表面側に設けられ、その一部が半導体基板の表面に露出する第１導電型の第１ボディ層と、第１ボディ層の表面に設けられ、半導体基板の表面に露出する第２導電型のエミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、第２導電型のカソード層と、カソード層に対して半導体基板の表面側に設けられており、カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えている。層間絶縁膜は、トレンチゲートと表面電極とを絶縁している。トレンチゲートの下端の深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。この半導体装置の製造方法は、半導体基板にトレンチゲートを形成し、トレンチゲートの表面側にシリコン窒化膜層を形成し、シリコン窒化膜層が存在する状態で、トレンチゲートの下端の深さから、第１ドリフト層および第２ドリフト層の表面の間に位置する領域に荷電粒子を照射し、荷電粒子を照射した後に、シリコン窒化膜層が存在する状態で半導体基板をアニールする。
上記の半導体装置の製造方法では、トレンチゲートの表面側に、シリコン窒化膜層が存在する状態で、ライフタイム制御領域を形成する。シリコン窒化膜層から供給された水素原子による界面準位の終端化は、アニール時において特に効果的に進行するため、界面準位を効果的に低減できる。
また、本明細書は、ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、半導体基板の表面に形成された層間絶縁膜および表面電極と、半導体基板の裏面に形成された裏面電極とを備えた半導体装置の製造方法を開示する。この半導体装置では、ＩＧＢＴ領域は、第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、第１ドリフト層に対して半導体基板の表面側に設けられ、その一部が半導体基板の表面に露出する第１導電型の第１ボディ層と、第１ボディ層の表面に設けられ、半導体基板の表面に露出する第２導電型のエミッタ層と、半導体基板の表面側から第１ボディ層を貫通して第１ドリフト層に達するトレンチゲートとを備えている。ダイオード領域は、第２導電型のカソード層と、カソード層に対して半導体基板の表面側に設けられており、カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、第２ドリフト領域に対して半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えている。層間絶縁膜は、トレンチゲートと表面電極とを絶縁している。トレンチゲートの下端の深さと、第１ドリフト層および第２ドリフト層の表面の間に位置する第１ドリフト層および第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されている。表面電極は、Ａｌ系電極層と、バリアメタル層と、を含んでいる。この半導体装置の製造方法は、半導体基板にトレンチゲートを形成し、半導体基板の表面側に、少なくとも第１ボディ層の半導体基板の表面に露出する部分に設けられ、かつ、トレンチゲートの表面側において開口する、バリアメタル層を形成し、
バリアメタル層のさらに表面側にＡｌ系電極層を形成し、バリアメタル層およびＡｌ系電極層が存在する状態で、トレンチゲートの下端の深さから、第１ドリフト層および第２ドリフト層の表面の間に位置する領域に荷電粒子を照射し、荷電粒子を照射した後に、バリアメタル層およびＡｌ系電極層が存在する状態で半導体基板をアニールする。
上記の半導体装置の製造方法では、トレンチゲートの表面側に、バリアメタル層およびＡｌ系電極層が存在する状態で、ライフタイム制御領域を形成する。Ａｌ系電極層からから供給された水素原子による界面準位の終端化は、アニール時において特に効果的に進行するため、界面準位を効果的に低減できる。また、水素原子を吸着し易いバリアメタル層は、水素原子の供給先であるトレンチゲートの表面側において開口しているため、Ａｌ系電極層からトレンチゲートへの水素原子の供給がバリアメタル層によって妨げられない。
実施例１に係る半導体装置の縦断面図である。 実施例１に係る半導体装置の半導体基板の平面図である。 実施例１に係る半導体装置の平面図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 実施例１に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の縦断面図である。 実施例２に係る半導体装置の縦断面図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 実施例２に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の縦断面図である。 変形例に係る半導体装置の製造方法を説明する図である。 変形例に係る半導体装置の縦断面図である。 変形例に係る半導体装置の縦断面図である。 変形例に係る半導体装置の半導体基板の平面図である。 変形例に係る半導体装置の平面図である。
本実施例に係る半導体装置１０は、図１−図３に示すように、ＩＧＢＴ領域１１と、ダイオード領域１２とが形成されている半導体基板１００と、半導体基板１００の表面に形成された層間絶縁膜１３５、表面電極１２１、およびシリコン窒化膜層１４３と、半導体基板１００の裏面に形成された裏面電極１２０とを備えている。表面電極１２１は、半導体基板１００側から順に、Ａｌ−Ｓｉ系電極層、Ｎｉ系電極層、はんだ接合層等が積層された複合電極層である。裏面電極１２０は、Ａｌ系電極層、Ｔｉ系電極層、Ｎｉ系電極層、はんだ接合層等が積層された複合電極層である。
ＩＧＢＴ領域１１は、ｐ型のコレクタ層１０１と、コレクタ層１０１の表面に接するｎ型のバッファ層１０３と、バッファ層１０３の表面に接するｎ型のドリフト層１０４と、ドリフト層１０４に対して半導体基板１００の表面側に設けられたｐ型のボディ層１０５と、ボディ層１０５の表面に設けられ、半導体基板１００の表面に露出するボディコンタクト層１０９と、ボディ層１０５の表面に設けられ、半導体基板１００の表面に露出するｎ型のエミッタ層１０７と、半導体基板１００の表面側からボディ層１０５を貫通してドリフト層１０４に達するトレンチゲート１３０とを備えている。図２に示すように、半導体基板１００を平面視したときに、エミッタ層１０７は、トレンチゲート１３０の長手方向に沿って伸びる梯子形状を有し、ボディコンタクト層１０９は、エミッタ層１０７の梯子形状の間に嵌め込まれるように隣接している。エミッタ層１０７は、トレンチゲート１３０に沿って伸びる部分１０７ａと、トレンチゲート１３０の短手方向（長手方向に直交する方向）に伸びる部分１０７ｂを有している。部分１０７ｂは、その短手方向に隣接する２つのトレンチゲート１３０の間で、それぞれのトレンチゲート１３０に沿って伸びる２つの部分１０７ａの間を接続しており、部分１０７ａと、部分１０７ｂとによって取り囲まれる領域にボディコンタクト層１０９が配置されている。なお、図２では、半導体基板１００の表面を図示しており、その表面に形成された層間絶縁膜１３５、表面電極１２１、およびシリコン窒化膜層１４３は、図示を省略している。トレンチゲート１３０は、半導体基板１００に形成されたトレンチ１３１と、トレンチ１３１の内壁に形成されたゲート絶縁膜１３２と、ゲート絶縁膜１３２に覆われた状態でトレンチ１３１内に充填されているゲート電極１３３とを含んでいる。層間絶縁膜１３５は、トレンチゲート１３０の表面と、エミッタ層１０７のトレンチゲート１３０に近い側の一部分を覆っており、ゲート電極１３３と表面電極１２１とを絶縁している。表面電極１２１は、エミッタ層１０７およびボディコンタクト層１０９の半導体基板１００の表面に露出する部分に接している。図１および図３に示すように、シリコン窒化膜層１４３は、ＩＧＢＴ領域１１内の表面電極１２１の表面の一部に形成されている。シリコン窒化膜１４３は、トレンチゲート１３０の上方およびエミッタ層１０７の上方（ここで、上方とは、半導体基板１００の厚み方向に沿って表面側となる位置を意味し、図１においては、鉛直上方である）に形成されており、ボディコンタクト層１０９の上方には形成されていない。シリコン窒化膜層１４３は、ボディコンタクト層１０９の上方において開口する開口部１４５を有している。開口部１４５においては、表面電極１２１が露出している。
ダイオード領域１２は、ｎ型のカソード層１０２と、カソード層１０２の表面に接するｎ型のバッファ層１０３と、バッファ層１０３の表面に接するｎ型のドリフト層１０４と、ドリフト層１０４に対して半導体基板１００の表面側に設けられたｐ型のボディ層１０５と、ボディ層１０５の表面に設けられ、半導体基板１００の表面に露出するアノード層１０６とを備えている。図２に示すように、アノード層１０６は、その長手方向に隣接するトレンチゲートの間を占めるように半導体基板１００の表面に設けられている。ダイオード領域１２においても、ＩＧＢＴ領域１１と同様に、半導体基板１００の表面側からボディ層１０５を貫通してドリフト層１０４に達するトレンチゲート１３０が設けられている。図１〜図３に示すように、ダイオード領域１２内においては、シリコン窒化膜層１４３は、最もＩＧＢＴ領域１１に近いアノード層１０６のうち、その表面が層間絶縁膜１３５によって覆われている部分にのみ形成されている。表面電極１２１は、アノード層１０６の半導体基板１００の表面に露出する部分に接している。なお、ドリフト層１０４のｎ型の不純物濃度は、カソード層１０２のｎ型の不純物濃度よりも低い。ドリフト層１０４のｎ型の不純物濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３未満であることが好ましい。
バッファ層１０３、ドリフト層１０４、ボディ層１０５は、ＩＧＢＴ領域１１とダイオード領域１２との双方に亘って、それぞれ１つの層として形成されている。バッファ層１０３とドリフト層１０４のうち、ＩＧＢＴ領域１１に含まれる部分は第１ドリフト層の一例であり、ダイオード領域１２に含まれる部分は第２ドリフト層の一例である。ボディ層１０５のＩＧＢＴ領域に含まれる部分およびボディコンタクト層１０９は、第１ボディ層の一例である。ボディ層１０５のダイオード領域１２に含まれる部分およびアノード層１０６は、第２ボディ層の一例である。
ＩＧＢＴ領域１１とダイオード領域１２とに亘って、ドリフト層１０４内にライフタイム制御領域１５０が形成されている。ライフタイム制御領域１５０は、その周囲に比べて結晶欠陥密度が高い領域である。ライフタイム制御領域１５０は、結晶欠陥密度のピークを有している。すなわち、ドリフト層１０４内の深さ方向における結晶欠陥密度分布を測定したときに、その結晶欠陥密度分布の極大値（好ましくは最大値）が存在している領域が、ライフタイム制御領域１５０である。ライフタイム制御領域１５０は、トレンチゲート１３０の下端の深さとドリフト層１０４とボディ層１０５との境界との間に位置するドリフト層１０４（すなわち、トレンチゲート１３０の下端の深さよりも浅い位置に存在するドリフト層１０４）内に形成されている。すなわち、トレンチゲート１３０の下端の深さよりも浅い位置に存在するドリフト層１０４における結晶欠陥密度の平均値は、トレンチゲート１３０の下端の深さよりも深い位置に存在するドリフト層１０４における結晶欠陥密度の平均値よりも高い。ライフタイム制御領域１５０内では、効果的にキャリアのライフタイムが減衰される。これによって、ダイオード領域１２の逆回復特性が良好となる。半導体装置１０では、ライフタイム制御領域１５０は、ドリフト層１０４内において、ボディ層１０５とドリフト層１０４との境界に近い位置に形成されているため、特に効果的にダイオード領域１２の逆回復特性が良好となる。また、半導体装置１０では、トレンチゲート１３０が形成される深さと、ライフタイム制御領域１５０が形成される深さが一部重複しており、トレンチゲート１３０のゲート絶縁膜１３２とこれに接する半導体基板１００との間に界面準位が発生し易くなる。一般に、この界面準位が発生すると、ＩＧＢＴのゲートの閾値電圧が安定せず、ＩＧＢＴの量産時に閾値電圧のばらつきが大きくなる。しかしながら、後に詳述するが、半導体装置１０の製造時には、シリコン窒化膜層１４３から供給された水素原子によって、この界面準位が終端されて低減する。このため、トレンチゲート１３０の閾値電圧のばらつきが抑制される。半導体装置１０によれば、トレンチゲート１３０の閾値電圧のばらつきが抑制することと、ダイオード領域１２の逆回復特性を改善することとを、両立できる。
半導体装置１０の製造方法の一例を説明する。なお、従来公知の半導体装置の製造方法を利用できる工程については、詳細な説明を省略する。
まず、図４に示すように、原料ウェハ９０を準備する。例えば、ｎ型のシリコンウェハの表面側に、イオン注入およびアニール等の従来公知の方法を用いて、ボディ層１０５、アノード層１０６、エミッタ層１０７，ボディコンタクト層１０９を形成する。ｎ層９０４は、ｎ型のシリコンウェハのイオン注入されていない部分であり、半導体装置１０のドリフト層１０４となる層である。その後で、エッチング、熱酸化、ＣＶＤ等の従来公知の方法を用いて、トレンチゲート１３０、層間絶縁膜１３５を形成する。これによって、図４に示す原料ウェハ９０を製造できる。なお、ゲート絶縁膜１３２を形成する熱酸化工程においては、酸化種として水蒸気を用いる、パイロジェニック酸化法を好適に用いることができる。これによって、パイロジェニック酸化法を用いて形成すると、水を多く含むゲート絶縁膜を形成することができる。
次に、図５に示すように、原料ウェハ９０の表面に表面電極１２１を形成する。表面電極１２１は、トレンチゲート１３０の表面に形成された層間絶縁膜１３５の表面をさらに覆う程度の厚さに形成される。次に、図６に示すように、ＣＶＤ等の従来公知の成膜方法を用いて、表面電極１２１の表面にシリコン窒化膜層９４３を形成する。シリコン酸化膜層９４３は、表面電極１２１全体を覆う程度に形成される。
次に、図７に示すように、原料ウェハ９０の裏面を切削して、その厚さを薄くした後に、裏面に対してイオン注入を行う。これによって、原料ウェハ９０の裏面側に、ｐ型のイオン注入層９０１、ｎ型のイオン注入層９０２、ｎ型のイオン注入層９０３を形成する。
次に、図８に示すように、シリコン窒化膜層９４３が表面電極１２１の表面に存在する状態で、結晶欠陥を形成するために、原料ウェハ９０の裏面側から、ドリフト層１０４内に荷電粒子を照射する。荷電粒子を照射する位置は、トレンチゲート１３０の下端の深さから、ドリフト層１０４とボディ層１０５との境界までの間の領域に結晶欠陥密度のピークが含まれるように調整する。このように荷電粒子を照射すると、一部の荷電粒子がゲート絶縁膜１３２に注入される。このため、イオン注入を行うと、ゲート絶縁膜１３２とこれに接する半導体基板１００との間に界面準位が発生し易い。なお、結晶欠陥は、表面側からトレンチゲートを通過しドリフト層内に照射をすることによって形成してもよい。
次に、図９のように、シリコン窒化膜層９４３がその表面に存在する状態で、結晶欠陥を安定化させるためのアニールを行い、ライフタイム制御領域１５０を形成する。このアニール工程において、ｐ型のイオン注入層９０１、ｎ型のイオン注入層９０２、ｎ型のイオン注入層９０３もアニールされ、それぞれ、ｐ型のコレクタ層１０１、ｎ型のカソード層１０２、ｎ型のバッファ層１０３が形成される。また、このようにシリコン窒化膜層９４３が存在する状態でアニール工程を行うと、シリコン窒化膜層９４３から半導体基板１００中に水素原子が供給される。供給された水素原子によって、ゲート絶縁膜１３２と半導体基板１００との境界に存在する界面準位の終端化が効果的に進行し、界面準位を効果的に低減することができる。なお、パイロジェニック酸化法を用いて、ゲート絶縁膜１３２を形成した場合には、水を多く含むゲート絶縁膜１３２から供給された水素原子によっても界面準位が終端化され、より効果的に界面準位を低減することができる。
次に、図１０に示すように、シリコン窒化膜層９４３をエッチング等の従来公知の方法によって一部除去する。アノード層１０６の上方およびボディコンタクト層１０９の上方に形成されていたシリコン窒化膜層９４３が除去され、図１と同様の形状にパターニングされたシリコン窒化膜層１４３となる。さらに、図１０に示す原料ウェハ９０の表面に裏面に裏面電極１２０を形成することによって、図１−図３に示す半導体装置１０を製造することができる。
（変形例）
実施例１においては、結晶欠陥を安定化させるためのアニールを行った後で、シリコン窒化膜層９４３を一部除去する製造方法について説明したが、シリコン窒化膜層９４３を全部除去しても、シリコン窒化膜層９４３から供給された水素原子による界面準位の低減の効果を得ることはできる。この場合、図１−図３に示す半導体装置１０から、シリコン窒化膜層１４３を除去した構成を有する半導体装置が製造される。また、実施例１では、表面電極１２１がバリアメタル層を含まない複合電極である場合を例示して説明したが、これに限定されない。表面電極１２１に替えて、半導体基板１００との境界面の全体もしくは一部に形成されたバリアメタル層を含む複合電極層を用いることもできる。水素原子を吸着し易いバリアメタル層を用いた場合であっても、シリコン窒化膜層から水素原子が供給されて補われるため、トレンチゲートの閾値電圧のばらつきを抑制できる。
また、シリコン窒化膜は、トレンチゲート１３０の上方およびエミッタ層１０７の上方に形成されていればよく、表面電極１２１の上方に形成されている必要はない。シリコン窒化膜が表面電極１２１の下方や内部に配置されていても、本願発明の効果を得ることはできる。例えば、図１１に示す半導体装置１０ａのように、表面電極１２１の下方にシリコン窒化膜１４３ａを配置してもよい。シリコン窒化膜１４３ａは、表面電極１２１の下方であって、トレンチゲート１３０の上方およびエミッタ層１０７の上方に形成されており、ボディコンタクト層１０９の上方には形成されていない。シリコン窒化膜１４３ａは、ＩＧＢＴ領域１１内に設けられた層間絶縁膜１３５の表面および側面を覆っており、エミッタ層１０７の表面のうち、層間絶縁膜１３５に覆われていない部分を覆っている。ＩＧＢＴ領域１１内においては、シリコン窒化膜層１４３ａは、ボディコンタクト層１０９の表面に形成されておらず、ボディコンタクト層１０９の表面側において開口する開口部１４５ａを有している。ダイオード領域１２内においては、シリコン窒化膜層１４３ａは、最もＩＧＢＴ領域１１に近いアノード層１０６のうち、その表面が層間絶縁膜１３５によって覆われている部分にのみ形成されている。表面電極１２１は、シリコン窒化膜層１４３ａのさらに表面を覆っており、シリコン窒化膜層１４３ａの開口部１４５ａを貫通して、ボディコンタクト層１０９の表面に接している。また、表面電極１２１は、アノード層１０６の半導体基板１００の表面に露出する部分に接している。裏面電極１２０は、コレクタ層１０１に接している。
図１２に示す半導体装置２０は、半導体基板１００の表面および層間絶縁膜１３５の表面に、シリコン窒化膜層１４３が形成されていない点、および、表面電極が、Ａｌ系電極層２２１と、バリアメタル層２４４とを含んでいる点において、半導体装置１０と相違している。なお、図示していないが、表面電極の一部として、Ａｌ系電極層の表面には、Ｎｉ系電極層およびはんだ接合層がさらに積層されている。
Ａｌ系電極層２２１は、半導体分野で通常用いられている、Ａｌ、Ａｌ−Ｓｉ合金等のアルミニウムを主成分とする電極材料によって形成されており、これらの電極材料は、水素原子の供給性が高いことで知られている。
バリアメタル層２４４は、ダイオード領域１２内において、半導体基板１００の表面および層間絶縁膜１３５の表面を覆う位置に形成されている。バリアメタル層２４４は、ＩＧＢＴ領域１１内において、ボディコンタクト層１０９の表面を覆う位置に形成されており、エミッタ層１０７の表面および層間絶縁膜１３５の表面を覆う位置には形成されていない。すなわち、バリアメタル層２４４は、第１ボディ層（ダイオード領域１２内のボディ層１０５）の半導体基板１００の表面に露出する部分とＡｌ系電極層２２１との間に設けられ、かつ、ＩＧＢＴ領域１１内のトレンチゲート１３０とＡｌ系電極層２２１との間には設けられていない。バリアメタル層２４４の材料は、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、チタンタングステン（ＴｉＷ）等の従来公知のバリアメタルとして用いられる材料を用いることができる。その他の構成は、半導体装置１０と同様であるため、説明を省略する。
実施例２の半導体装置２０でも、トレンチゲート１３０の下端近傍にライフタイム制御領域１５０が形成されている。しかしながら、後に詳述するように、半導体装置２０の製造工程においては、Ａｌ系電極層２２１から水素原子が供給され、ゲート絶縁膜１３２と半導体基板１００との境界に存在する界面準位が終端されて低減する。このため、トレンチゲート１３０の閾値電圧のばらつきが抑制される。
また、水素原子を吸着し易いバリアメタル層２４４が、ＩＧＢＴ領域１１内においては、ボディコンタクト層１０９の半導体基板１００の表面に露出する部分とＡｌ系電極層２２１との間に設けられ、かつ、トレンチゲート１３０とＡｌ系電極層２２１との間に設けられていない。すなわち、バリアメタル層２４４は、水素原子の供給先であるＩＧＢＴ領域１１内に設けられたトレンチゲート１３０から比較的離れた位置にのみ形成されている。このため、ＩＧＢＴ領域１１内において、Ａｌ系電極層２２１からトレンチゲート１３０への水素原子の供給がバリアメタル層２４４によって妨げられない。
半導体装置２０によれば、バリアメタル層２４４を設けることによって得られる効果（Ａｌスパイクの防止等）を確保しつつ、ＩＧＢＴ領域１１内に設けられたトレンチゲート１３０に水素原子を供給することができ、ＩＧＢＴ領域１１の動作時におけるトレンチゲート１３０の閾値電圧のばらつきを抑制することができる。
半導体装置２０の製造方法の一例を説明する。なお、従来公知の半導体装置の製造方法を利用できる工程については、詳細な説明を省略する。
まず、実施例１と同様の方法で、図４に示す原料ウェハ９０を準備する。これに、図１３に示すように、スパッタリング等によってバリアメタル層２４４を形成する。バリアメタル層２４４は、アノード層１０６の表面およびボディコンタクト層１０９の表面に接するとともに、トレンチゲート１３０の表面側において開口するようにパターニングされる。
次に、図１４に示すように、バリアメタル層２４４のさらに表面に、スパッタリング等によってＡｌ系電極層２２１を形成する。
次に、図１５に示すように、原料ウェハ９０の裏面を切削して、その厚さを薄くした後に、裏面に対してイオン注入を行う。これによって、原料ウェハ９０の裏面側に、ｐ型のイオン注入層９０１、ｎ型のイオン注入層９０２、ｎ型のイオン注入層９０３を形成する。
次に、図１６に示すように、バリアメタル層２４４およびＡｌ系電極層２２１がその表面に存在する状態で、結晶欠陥を形成するために、原料ウェハ９０の裏面側から、ドリフト層１０４内に荷電粒子を照射する。荷電粒子を照射する位置は、トレンチゲート１３０の下端の深さから、ドリフト層１０４とボディ層１０５との境界までの間の領域に結晶欠陥密度のピークが含まれるように調整する。このように荷電粒子を照射すると、一部の荷電粒子がゲート絶縁膜１３２に注入される。このため、イオン注入を行うと、ゲート絶縁膜１３２とこれに接する半導体基板１００との間に界面準位が発生し易い。
次に、図１７のように、バリアメタル層２４４およびＡｌ系電極層２２１がその表面に存在する状態で、結晶欠陥を安定化させるためのアニールを行い、ライフタイム制御領域１５０を形成する。実施例１と同様に、このアニール工程において、ｐ型のコレクタ層１０１、ｎ型のカソード層１０２、ｎ型のバッファ層１０３が形成される。また、このようにＡｌ系電極層２２１が存在する状態でアニール工程を行うと、Ａｌ系電極層２２１から半導体基板１００中に水素原子が供給される。供給された水素原子によって、ゲート絶縁膜１３２と半導体基板１００との境界に存在する界面準位の終端化が効果的に進行し、界面準位を効果的に低減することができる。また、水素原子を吸着し易いバリアメタル層２４４は、水素原子の供給先であるトレンチゲート１３０の表面側において開口しているため、Ａｌ系電極層２２１からトレンチゲート１３０への水素原子の供給がバリアメタル層２４４によって妨げられない。
（変形例）
なお、半導体装置２０に、実施例１で説明したシリコン窒化膜層１４３をさらに設けることもできる。シリコン窒化膜１４３によってから供給された水素原子によっても界面準位が終端化され、より効果的に界面準位を低減することができる。
また、図１８に示す半導体装置２０ａのように、表面電極は、バリアメタル層２４４ａとＡｌ系電極層２２１との間に設けられているコンタクトプラグ層２５４をさらに含んでいてもよい。コンタクトプラグ層２５４は、ＩＧＢＴ領域１１内に設けられたバリアメタル層２４４ａの表面側に、バリアメタル層２４４ａの凹部に埋め込まれるように形成されており、その表面は、Ａｌ系電極層２２１によって覆われている。コンタクトプラグ層２５４の材料としては、タングステン等を好適に用いることができる。バリアメタル層２４４の凹部にコンタクトプラグ層２５４が埋め込まれ、バリアメタル層２４４ａと、コンタクトプラグ層２５４と、層間絶縁膜１３５の表面が平坦化され、これらの層とＡｌ系電極層２２１との密着性を向上させることができる。
半導体装置２０ａは、半導体装置２０の製造工程におけるバリアメタル層２２４を形成する工程と同様の工程によってバリアメタル層２２４ａを形成した後で、コンタクトプラグ層２５４を形成する工程を行い、次いで、半導体装置２０の製造工程におけるＡｌ系電極層２２１を形成する工程を行うことで、製造することができる。具体的には、図１９に示すようにバリアメタル層２２４ａを形成した後の原料ウェハ９０ｂの表面に、コンタクトプラグ層２５４の材料となる金属膜（例えば、タングステン膜）をスパッタリング等によって成膜した後、パターニングして、バリアメタル層２２４ａの表面の凹部に埋め込まれた部分以外の金属膜を除去し、コンタクトプラグ層２５４を形成する。次に、バリアメタル層２２４ａの表面にコンタクトプラグ層２５４が成膜された状態で、図１４と同様に、原料ウェハ９０ｂの表面にスパッタリング等によって、Ａｌ系電極層２２１を形成する。その後、図１５−１７を用いて実施例２において説明した工程と同様の工程を行うことによって、半導体装置２０ａを製造することができる。
また、上記の実施例および変形例で説明したＩＧＢＴ領域およびダイオード領域の構造は、例示に過ぎず、本願に記載の技術は、上記以外のＩＧＢＴ領域の構造、ダイオードの構造を有する半導体装置に適用することができる。例えば、図２０に示す半導体装置１０ｂのように、ドリフト層１０４よりも表面側の構造が、ＩＧＢＴ領域１１とダイオード領域１２で同様であってもよい。半導体装置１０ｂのダイオード領域１２は、ダイオードエミッタ層１５７と、ダイオードボディコンタクト層１５９とを備えている。半導体基板１００を平面視したときに、ダイオードエミッタ層１５７、ダイオードボディコンタクト層１５９は、それぞれ、エミッタ層１０７、ボディコンタクト層１０９と同様にパターニングされている。半導体装置１０ｂは、ドリフト層１０４よりも表面側の構造が、ＩＧＢＴ領域１１とダイオード領域１２で同様にパターニングされているため、製造工程が簡略化される。さらには、半導体装置１０ｂでは、シリコン窒化膜層１４３はＩＧＢＴ領域１１の上方にのみ形成されているが、ダイオード領域１２のトレンチゲート１３０の上方およびダイオードエミッタ層１５７の上方に形成されていてもよい（図示していない）。
また、例えば、図２１−２３に示す半導体装置１０ｃのようにパターニングされた半導体基板１００ｃを備えていてもよい。半導体基板１００ｃを平面視すると、図２２に示すように、ＩＧＢＴ領域１１のエミッタ層１６７とボディコンタクト層１６９とは、トレンチゲート１３０の長手方向に沿って、交互に配置されている。半導体装置１０ｃをトレンチゲート１３０の長手方向に垂直に切断すると、その断面の位置によって、図２１に示すように、ＩＧＢＴ領域１１の隣接するトレンチゲート１３０の間に、エミッタ層１６７のみが現れる場合と、ボディコンタクト層１６９のみが現れる場合（図示していない）がある。
また、半導体装置１０ｃでは、図２３に示すように、シリコン窒化膜層１４３ｃは、ＩＧＢＴ領域１１内の表面電極１２１の表面に形成されており、隣接するトレンチゲート１３０の間の中央位置付近において開口する開口部１４５ｃを有している。開口部１４５ｃの下方には、エミッタ層１６７の一部およびボディコンタクト層１６９の一部が位置している。半導体装置１０ｃのように、シリコン窒化膜層１４３ｃが、一部のエミッタ層１６７の鉛直上方に形成されていなくてもよく、また、一部のボディコンタクト層１６９の鉛直上方に形成されていてもよい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０，１０ａ，１０ｂ，１０ｃ，２０，２０ａ ：半導体装置
１１ ：ＩＧＢＴ領域
１２ ：ダイオード領域
１００，１００ｃ ：半導体基板
１０１ ：コレクタ層
１０２ ：カソード層
１０３ ：バッファ層
１０４ ：ドリフト層
１０５ ：ボディ層
１０６ ：アノード層
１０７，１６７ ：エミッタ層
１０９，１６９ ：ボディコンタクト層
１２０ ：裏面電極
１２１ ：表面電極
１３０ ：トレンチゲート
１３１ ：トレンチ
１３２ ：ゲート絶縁膜
１３３ ：ゲート電極
１３５ ：層間絶縁膜
１４３，１４３ａ，１４３ｃ，９４３ ：シリコン窒化膜層
１４５，１４５ａ，１４５ｃ ：開口部
１５０ ：ライフタイム制御領域
１５７ ：ダイオードエミッタ層
１５９ ：ダイオードボディコンタクト層
２２１ ：Ａｌ系電極層
２４４，２２４ａ ：バリアメタル層
２５４ ：コンタクトプラグ層

Claims (5)

  1. ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、
    前記半導体基板の表面に形成された層間絶縁膜および表面電極と、
    前記半導体基板の裏面に形成された裏面電極とを備えた半導体装置であって、
    前記ＩＧＢＴ領域は、
    第１導電型のコレクタ層と、
    前記コレクタ層に対して前記半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、
    前記第１ドリフト層に対して前記半導体基板の表面側に設けられ、その一部が前記半導体基板の表面に露出する第１導電型の第１ボディ層と、
    前記第１ボディ層の表面に設けられ、前記半導体基板の表面に露出する第２導電型のエミッタ層と、
    前記半導体基板の表面側から前記第１ボディ層を貫通して前記第１ドリフト層に達するトレンチゲートとを備えており、
    前記ダイオード領域は、
    第２導電型のカソード層と、
    前記カソード層に対して前記半導体基板の表面側に設けられており、前記カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、
    前記第２ドリフト領域に対して前記半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えており、
    前記層間絶縁膜は、前記トレンチゲートと前記表面電極とを絶縁しており、
    前記トレンチゲートの下端の深さと、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する前記第１ドリフト層および前記第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されており、
    前記半導体基板の表面側の前記トレンチゲートの上方に、シリコン窒化膜層がさらに設けられている、半導体装置。
  2. 前記シリコン窒化膜層は、前記エミッタ層の上方に設けられており、
    前記シリコン窒化膜層は、前記第１ボディ層の上方において開口する開口部を備えている請求項１に記載の半導体装置。
  3. ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、
    前記半導体基板の表面に形成された層間絶縁膜および表面電極と、
    前記半導体基板の裏面に形成された裏面電極とを備えた半導体装置であって、
    前記ＩＧＢＴ領域は、
    第１導電型のコレクタ層と、
    前記コレクタ層に対して前記半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、
    前記第１ドリフト層に対して前記半導体基板の表面側に設けられ、その一部が前記半導体基板の表面に露出する第１導電型の第１ボディ層と、
    前記第１ボディ層の表面に設けられ、前記半導体基板の表面に露出する第２導電型のエミッタ層と、
    前記半導体基板の表面側から前記第１ボディ層を貫通して前記第１ドリフト層に達するトレンチゲートとを備えており、
    前記ダイオード領域は、
    第２導電型のカソード層と、
    前記カソード層に対して前記半導体基板の表面側に設けられており、前記カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、
    前記第２ドリフト領域に対して前記半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えており、
    前記層間絶縁膜は、前記トレンチゲートと前記表面電極とを絶縁しており、
    前記トレンチゲートの下端の深さと、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する前記第１ドリフト層および前記第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されており、
    前記表面電極は、Ａｌ系電極層と、バリアメタル層と、を含んでおり、
    前記バリアメタル層は、前記第１ボディ層の前記半導体基板の表面に露出する部分と前記Ａｌ系電極層との間に設けられ、かつ、前記トレンチゲートと前記Ａｌ系電極層との間に設けられていない、半導体装置。
  4. ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、
    前記半導体基板の表面に形成された層間絶縁膜および表面電極と、
    前記半導体基板の裏面に形成された裏面電極とを備えた半導体装置の製造方法であって、
    前記ＩＧＢＴ領域は、
    第１導電型のコレクタ層と、
    前記コレクタ層に対して前記半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、
    前記第１ドリフト層に対して前記半導体基板の表面側に設けられ、その一部が前記半導体基板の表面に露出する第１導電型の第１ボディ層と、
    前記第１ボディ層の表面に設けられ、前記半導体基板の表面に露出する第２導電型のエミッタ層と、
    前記半導体基板の表面側から前記第１ボディ層を貫通して前記第１ドリフト層に達するトレンチゲートとを備えており、
    前記ダイオード領域は、
    第２導電型のカソード層と、
    前記カソード層に対して前記半導体基板の表面側に設けられており、前記カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、
    前記第２ドリフト領域に対して前記半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えており、
    前記層間絶縁膜は、前記トレンチゲートと前記表面電極とを絶縁しており、
    前記トレンチゲートの下端の深さから、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する前記第１ドリフト層および前記第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されており、
    前記半導体装置の製造方法は、
    前記半導体基板に前記トレンチゲートを形成し、
    前記トレンチゲートの表面側にシリコン窒化膜層を形成し、
    前記シリコン窒化膜層が存在する状態で、前記トレンチゲートの下端の深さから、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する領域に荷電粒子を照射し、
    前記荷電粒子を照射した後に、前記シリコン窒化膜層が存在する状態で前記半導体基板をアニールする、
    半導体装置の製造方法。
  5. ＩＧＢＴ領域と、ダイオード領域とが形成されている半導体基板と、
    前記半導体基板の表面に形成された層間絶縁膜および表面電極と、
    前記半導体基板の裏面に形成された裏面電極とを備えた半導体装置の製造方法であって、
    前記ＩＧＢＴ領域は、
    第１導電型のコレクタ層と、
    前記コレクタ層に対して前記半導体基板の表面側に設けられた第２導電型の第１ドリフト層と、
    前記第１ドリフト層に対して前記半導体基板の表面側に設けられ、その一部が前記半導体基板の表面に露出する第１導電型の第１ボディ層と、
    前記第１ボディ層の表面に設けられ、前記半導体基板の表面に露出する第２導電型のエミッタ層と、
    前記半導体基板の表面側から前記第１ボディ層を貫通して前記第１ドリフト層に達するトレンチゲートとを備えており、
    前記ダイオード領域は、
    第２導電型のカソード層と、
    前記カソード層に対して前記半導体基板の表面側に設けられており、前記カソード層よりも第２導電型の不純物濃度が低い第２導電型の第２ドリフト層と、
    前記第２ドリフト領域に対して前記半導体基板の表面側に設けられた第１導電型の第２ボディ層とを備えており、
    前記層間絶縁膜は、前記トレンチゲートと前記表面電極とを絶縁しており、
    前記トレンチゲートの下端の深さと、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する前記第１ドリフト層および前記第２ドリフト層に、結晶欠陥密度のピークを含むライフタイム制御領域が形成されており、
    前記表面電極は、Ａｌ系電極層と、バリアメタル層と、を含んでおり、
    前記半導体装置の製造方法は、
    前記半導体基板に前記トレンチゲートを形成し、
    前記半導体基板の表面側に、少なくとも前記第１ボディ層の前記半導体基板の表面に露出する部分に設けられ、かつ、前記トレンチゲートの表面側において開口する、バリアメタル層を形成し、
    前記バリアメタル層のさらに表面側にＡｌ系電極層を形成し、
    前記バリアメタル層および前記Ａｌ系電極層が存在する状態で、前記トレンチゲートの下端の深さから、前記第１ドリフト層および前記第２ドリフト層の表面の間に位置する領域に荷電粒子を照射し、
    前記荷電粒子を照射した後に、前記バリアメタル層および前記Ａｌ系電極層が存在する状態で前記半導体基板をアニールする、
    半導体装置の製造方法。
JP2014161668A 2013-12-27 2014-08-07 半導体装置とその製造方法 Expired - Fee Related JP6107767B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014161668A JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法
US15/102,577 US10014368B2 (en) 2013-12-27 2014-11-19 Semiconductor device and manufacturing method of semiconductor device
PCT/JP2014/080677 WO2015098377A1 (ja) 2013-12-27 2014-11-19 半導体装置とその製造方法
DE112014006069.0T DE112014006069T5 (de) 2013-12-27 2014-11-19 Halbleitereinrichtung und Herstellverfahren der Halbleitereinrichtung
CN201480071047.5A CN105849912B (zh) 2013-12-27 2014-11-19 半导体装置及其制造方法
KR1020167020258A KR101780619B1 (ko) 2013-12-27 2014-11-19 반도체 장치와 그 제조 방법
TW103143311A TWI675404B (zh) 2013-12-27 2014-12-11 半導體裝置及其製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013271726 2013-12-27
JP2013271726 2013-12-27
JP2014161668A JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2015144232A true JP2015144232A (ja) 2015-08-06
JP6107767B2 JP6107767B2 (ja) 2017-04-05

Family

ID=53478251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161668A Expired - Fee Related JP6107767B2 (ja) 2013-12-27 2014-08-07 半導体装置とその製造方法

Country Status (7)

Country Link
US (1) US10014368B2 (ja)
JP (1) JP6107767B2 (ja)
KR (1) KR101780619B1 (ja)
CN (1) CN105849912B (ja)
DE (1) DE112014006069T5 (ja)
TW (1) TWI675404B (ja)
WO (1) WO2015098377A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2019129250A (ja) * 2018-01-25 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
WO2023084939A1 (ja) * 2021-11-10 2023-05-19 富士電機株式会社 半導体装置の製造方法および半導体装置
US11869970B2 (en) 2021-03-19 2024-01-09 Kabushiki Kaisha Toshiba Semiconductor device including energy level in drift layer

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014212455A1 (de) * 2014-06-27 2015-12-31 Robert Bosch Gmbh Diode mit einem plattenförmigen Halbleiterelement
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6185511B2 (ja) * 2015-05-26 2017-08-23 トヨタ自動車株式会社 半導体装置
JP6406452B2 (ja) * 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
WO2017155122A1 (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
CN109219888B (zh) * 2016-12-08 2022-03-29 富士电机株式会社 半导体装置
CN109314134B (zh) 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI607563B (zh) * 2017-04-21 2017-12-01 Maxpower Semiconductor Inc With a thin bottom emitter layer and in the trenches in the shielded area and the termination ring Incoming dopant vertical power transistors
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置
JP7459666B2 (ja) * 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN112397593B (zh) * 2021-01-20 2021-04-16 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227895A (ja) * 1995-02-20 1996-09-03 Rohm Co Ltd 半導体装置およびその製法
JP2002329727A (ja) * 2001-04-27 2002-11-15 Toyota Motor Corp 縦型半導体装置とそれを用いた回路
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
JP2010157592A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JP2011049300A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置とその製造方法
JP2011181840A (ja) * 2010-03-03 2011-09-15 Denso Corp パワー素子を備えた半導体装置の製造方法
JP2013012530A (ja) * 2011-06-28 2013-01-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び電子装置
JP2013175707A (ja) * 2012-01-23 2013-09-05 Denso Corp 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3275536B2 (ja) 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
US20010001494A1 (en) 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
JP2001284600A (ja) 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2005327799A (ja) 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2008085251A (ja) 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
US7638442B2 (en) 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5695343B2 (ja) 2010-05-13 2015-04-01 株式会社豊田中央研究所 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227895A (ja) * 1995-02-20 1996-09-03 Rohm Co Ltd 半導体装置およびその製法
JP2002329727A (ja) * 2001-04-27 2002-11-15 Toyota Motor Corp 縦型半導体装置とそれを用いた回路
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009272550A (ja) * 2008-05-09 2009-11-19 Toyota Motor Corp 半導体装置
JP2010157592A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JP2011049300A (ja) * 2009-08-26 2011-03-10 Toyota Motor Corp 半導体装置とその製造方法
JP2011181840A (ja) * 2010-03-03 2011-09-15 Denso Corp パワー素子を備えた半導体装置の製造方法
JP2013012530A (ja) * 2011-06-28 2013-01-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び電子装置
JP2013175707A (ja) * 2012-01-23 2013-09-05 Denso Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067624A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2019129250A (ja) * 2018-01-25 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP7003688B2 (ja) 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
US11869970B2 (en) 2021-03-19 2024-01-09 Kabushiki Kaisha Toshiba Semiconductor device including energy level in drift layer
WO2023084939A1 (ja) * 2021-11-10 2023-05-19 富士電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TWI675404B (zh) 2019-10-21
KR20160102064A (ko) 2016-08-26
CN105849912A (zh) 2016-08-10
CN105849912B (zh) 2019-03-01
DE112014006069T5 (de) 2016-09-15
JP6107767B2 (ja) 2017-04-05
TW201537627A (zh) 2015-10-01
US10014368B2 (en) 2018-07-03
US20160315140A1 (en) 2016-10-27
WO2015098377A1 (ja) 2015-07-02
KR101780619B1 (ko) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6107767B2 (ja) 半導体装置とその製造方法
JP5721308B2 (ja) 半導体装置
US10505035B2 (en) Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
US8643092B2 (en) Shielded trench MOSFET with multiple trenched floating gates as termination
WO2016006696A1 (ja) 半導体装置及び半導体装置の製造方法
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
US8846469B2 (en) Fabrication method of trenched power semiconductor device with source trench
JP2004273921A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
JP5030563B2 (ja) トレンチショットキバリアダイオード
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20110254071A1 (en) Shielded trench mosfet with multiple trenched floating gates as termination
JP2016181617A (ja) 半導体装置
TWI496293B (zh) 半導體功率元件及用於製備半導體功率元件之方法
JP2023080193A (ja) トレンチ型半導体装置の製造方法
US20170033195A1 (en) Semiconductor device manufacturing method and semiconductor device
JP6726822B2 (ja) 半導体装置の製造方法
CN209766429U (zh) 碳化硅mosfet器件
JP5686033B2 (ja) 半導体装置の製造方法
TWI545629B (zh) 藉由傾斜植入於ｐ通道電晶體之主動區中的源極和汲極架構
JP2016034001A (ja) 半導体装置及び半導体装置の製造方法
JP2015070196A (ja) 半導体装置及びその製造方法
WO2021039348A1 (ja) 半導体装置およびその製造方法
JP2023170928A (ja) 半導体装置およびその製造方法
JP2015072973A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R151 Written notification of patent or utility model registration

Ref document number: 6107767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees