JP2009267394A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009267394A
JP2009267394A JP2009080183A JP2009080183A JP2009267394A JP 2009267394 A JP2009267394 A JP 2009267394A JP 2009080183 A JP2009080183 A JP 2009080183A JP 2009080183 A JP2009080183 A JP 2009080183A JP 2009267394 A JP2009267394 A JP 2009267394A
Authority
JP
Japan
Prior art keywords
semiconductor
region
semiconductor region
semiconductor device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009080183A
Other languages
English (en)
Other versions
JP5206541B2 (ja
Inventor
Yukio Tsuzuki
幸夫 都築
Kenji Kono
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009080183A priority Critical patent/JP5206541B2/ja
Priority to US12/385,164 priority patent/US8168999B2/en
Publication of JP2009267394A publication Critical patent/JP2009267394A/ja
Application granted granted Critical
Publication of JP5206541B2 publication Critical patent/JP5206541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減できる半導体装置を提供する。
【解決手段】能動素子セル領域において、半導体基板１の主面側にＰ導電型の第１半導体領域２が形成され、ＩＧＢＴセル領域において、裏面側にＰ導電型の第２半導体領域４が形成され、ダイオードセル領域において、裏面側にＮ導電型の第３半導体領域５が形成され、能動素子セル領域を取り囲むようにして、主面側にＰ導電型の第４半導体領域６が形成され、第１半導体領域２と第４半導体領域６とが、電気的に共通接続されてなり、第４半導体領域６の直下において、裏面側にＮ導電型の第６半導体領域５ａが形成され、第２半導体領域４、第３半導体領域５および第６半導体領域５ａが、電気的に共通接続されてなる半導体装置１００とする。
【選択図】図２

Description

本発明は、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板に形成されてなる小型の半導体装置に関する。
モータ等の負荷を駆動するためのインバータ回路は、直流と交流の交換機であり、直流電圧を交流電圧に変換して負荷であるモータ等に給電する。誘導性のモータを駆動するためのインバータ回路は、例えば、スイッチング素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ、Insulated Gate Bipolar Transistor）とフリーホイールダイオード（ＦＷＤ）で構成される。ここで、ＩＧＢＴは、スイッチング素子として用いられ、ＦＷＤは、ＩＧＢＴのオフ中にモータに流れる電流を迂回還流させ、モータを流れる電流自体がＩＧＢＴのスイッチングにより変化しないようにしている。より具体的には、直流電源とモータを繋ぎ、モータに電圧を印加していたＩＧＢＴがオフすると、モータを流れていた電流がモータのインダクタンスＬに蓄積されているエネルギーによりＦＷＤを通って直流電流を逆流し、モータは、逆の直流電圧が印加されているのと等価な状態となる。これによって、モータの電流はＩＧＢＴのスイッチングにより急激に遮断することがないため、直流電源からスイッチングにより実質的に交流電圧を給電することができる。インバータ回路は、上記の様な動作を行うため、当該ＩＧＢＴとは逆直列に、即ち、あるＩＧＢＴと対になる当該ＩＧＢＴに対して逆並列に接続されたダイオードを必要としている。
図１３は、上記したモータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。半導体装置９０は、ＩＧＢＴ９０ｉとダイオード９０ｄからなり、ＩＧＢＴ９０ｉとダイオード９０ｄが、逆並列に接続されている。
図１３の半導体装置９０におけるダイオード９０ｄを前述したインバータ回路のＦＷＤとして用いる場合には、ダイオードをオン状態からオフ状態に変更した場合における、当該ダイオードの逆回復時の電流波形が重要である。
図１４（ａ）は、上記半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、図１４（ｂ）は、電流波形の一例を示す図である。
図１４（ａ）の測定回路図における半導体装置９０ａ，９０ｂは、図１３に示す半導体装置９０と同じもので、半導体装置９０ａのＩＧＢＴ９０ａｉをスイッチング素子として用い、半導体装置９０ｂのＩＧＢＴを短絡してダイオード９０ｂｄを流れる電流Ｉｄの波形を測定している。
図１４（ｂ）に示すように、半導体装置９０ａのＩＧＢＴ９０ａｉのＯＦＦ時には、半導体装置９０ｂのダイオード９０ｂｄに循環電流Ｉｉｆが流れる。半導体装置９０ａのＩＧＢＴ９０ａｉがＯＮされると、半導体装置９０ｂのダイオード９０ｂｄには、逆方向に瞬間的な電流が流れる。この逆方向に流れる電流のピーク値が、リカバリー電流Ｉｒｒと呼ばれる。又、逆回復時にはダイオードに電源電圧が印加されていき、この電圧と電流との積がリカバリーロスと呼ばれる。一般に、整流用ダイオードとしては、リカバリー電流Ｉｒｒが小さくて、逆回復時のリカバリーロスが小さく、逆回復時の電流の回復が緩やか（ソフトリカバリー）なダイオードが必要とされる。
また、図１３の半導体装置９０について、従来は、ＩＧＢＴ９０ｉとダイオード９０ｄがそれぞれ別の半導体基板（半導体チップ）に形成され、それらが電気配線で逆並列に接続されていた。しかしながら、半導体装置９０の小型化のためには、ＩＧＢＴ９０ｉとダイオード９０ｄが同じ半導体基板に形成されてなることが好ましい。
上記ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる半導体装置が、例えば、特開２００７−２２７８０６号公報（特許文献１）に開示されている。
図１５は、上記特許文献１と同様の従来の半導体装置の代表例で、（ａ）と（ｂ）は、それぞれ、半導体装置８０の構成を模式的に示した上面図と下面図である。また、図１６は、図１５の一点鎖線Ａ−Ａでの断面を模式的に示した図である。
図１５と図１６に示す半導体装置８０は、車載用のインバータ回路に用いられる半導体装置で、ＩＧＢＴセル領域とダイオードセル領域が、Ｎ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。半導体装置８０では、図１６に示すように、ＩＧＢＴセル領域とダイオードセル領域からなる能動素子セル領域において、半導体基板１の主面側の表層部に、ＩＧＢＴセル領域のチャネル形成領域およびダイオードセル領域のアノード領域となるＰ導電型（Ｐ）の第１半導体領域２が形成されている。尚、ＩＧＢＴセル領域の第１半導体領域２内にある符号３の部分は、ＩＧＢＴのエミッタ領域である。また、ＩＧＢＴセル領域の符号Ｇの部分はトレンチ構造のゲート電極であり、ダイオードセル領域にも同様の構造が形成されているが、これらは配線接続されず、ダイオードセル領域を分割しているだけである。ＩＧＢＴセル領域において、半導体基板１の裏面側の表層部には、コレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域４が形成され、ダイオードセル領域においては、半導体基板１の裏面側の表層部に、カソード領域となるＮ導電型（Ｎ＋）の第３半導体領域５が形成されている。図１６では、ダイオードセル領域に流れる順方向動作時の電流を矢印で示している。尚、第２半導体領域４と第３半導体領域５上に形成されているＮ導電型（Ｎ）の符号１ａの層は、ＩＧＢＴのフィールドストップ層である。
また、半導体基板１の主面側の表層部には、ＩＧＢＴセル領域とダイオードセル領域からなる能動素子セル領域を取り囲むようにして、Ｐ導電型（Ｐ）の第４半導体領域６が形成されている。第１半導体領域２と第４半導体領域６とは、ＩＧＢＴセル領域のエミッタ領域３と共に、エミッタ電極配線Ｅで電気的に共通接続されている。第４半導体領域６上には、ＬＯＣＯＳ酸化膜７を介してパッド８が配置され、ワイヤボンドに用いるパッド部が構成されている。さらに、半導体基板１の周辺部において、主面側の表層部には、第４半導体領域６を取り囲むようにして、耐圧部を構成するＰ導電型の第５半導体領域９が形成されている。パッド部と耐圧部からなる周辺部において、半導体基板１の裏面側では、ＩＧＢＴセル領域の第２半導体領域４がパッド部と耐圧部にまで延長するように設けられている。第２半導体領域４とダイオードセル領域にある第３半導体領域５は、半導体基板１の裏面側の全面に形成されたコレクタ電極Ｃにより、電気的に共通接続されている。
特開２００７−２２７８０６号公報
図１７は、車載用のインバータ回路に用いられるダイオードを順方向動作させた時の電圧−電流（Ｖｆ−Ｉｆ）特性の一例を示した図である。また、図１８は、ダイオードをＦＷＤとして用いる場合において、順方向動作電圧Ｖｆと図１４において説明したリカバリー電流Ｉｒｒの関係を模式的に示した図である。
図１８から分かるように、リカバリー電流Ｉｒｒと順方向動作電圧Ｖｆとはトレードオフの関係にあって、リカバリー電流Ｉｒｒを小さくしようとすると、図中の矢印ａのように、順方向動作電圧Ｖｆが増大してしまう。逆に、順方向動作電圧Ｖｆを小さくしようとすると、図中の矢印ｂのように、リカバリー電流Ｉｒｒが増大してしまう。
そこで本発明の目的は、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板に形成されてなる小型の半導体装置であって、順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減できる半導体装置を提供することにある。
請求項１に記載の半導体装置は、ＩＧＢＴセル領域とダイオードセル領域がＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴセル領域と前記ダイオードセル領域からなる能動素子セル領域において、前記半導体基板の主面側の表層部にＩＧＢＴセル領域のチャネル形成領域およびダイオードセル領域のアノード領域となるＰ導電型の第１半導体領域が形成され、前記ＩＧＢＴセル領域において、前記半導体基板の裏面側の表層部にコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードセル領域において、前記半導体基板の裏面側の表層部にカソード領域となるＮ導電型の第３半導体領域が形成され、前記能動素子セル領域を取り囲むようにして、前記半導体基板の主面側の表層部にＰ導電型の第４半導体領域が形成され、前記第１半導体領域と前記第４半導体領域とが、電気的に共通接続されてなり、前記半導体基板の周辺部において、主面側の表層部に前記第４半導体領域を取り囲むようにしてＰ導電型の第５半導体領域が形成され、前記第４半導体領域の直下において、前記半導体基板の裏面側の表層部にＮ導電型の第６半導体領域が形成され、前記第２半導体領域、前記第３半導体領域および前記第６半導体領域が、電気的に共通接続されてなることを特徴としている。
上記半導体装置は、同じＮ導電型の半導体基板にＩＧＢＴセル領域とダイオードセル領域が形成されており、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置である。
また、上記半導体装置の裏面側においては、ダイオードセル領域におけるＮ導電型の第３半導体領域だけでなく、能動素子セル領域を取り囲むようにして主面側に形成されたＰ導電型の第４半導体領域の直下においても、Ｎ導電型の第６半導体領域が形成されている。また、主面側の上記第４半導体領域は、ダイオードセル領域のアノード領域となる第１半導体領域と電気的に共通接続されており、裏面側の上記第６半導体領域は、ダイオードセル領域のカソード領域となる第３半導体領域と電気的に共通接続されている。従って、上記半導体装置は、能動素子セル領域におけるダイオードセル領域だけでなく、従来の半導体装置において周辺部のパッド部としてだけ利用していた第４半導体領域が形成されている部分を、実効的に第２ダイオード形成領域として利用するものである。
これによって、上記半導体装置では、ダイオードとしての利用効率が高められ、従来の半導体装置に較べて、同じ順方向動作電圧Ｖｆで、より大きない順方向動作電流Ｉｆを得ることができる。逆に言えば、上記半導体装置は、従来の半導体装置に較べて、同じ順方向動作電流Ｉｆであれば、順方向動作電圧Ｖｆを小さくすることができる。従って、上記半導体装置のダイオードをフリーホイールダイオード（ＦＷＤ）として利用する場合にも、従来の半導体装置に較べて、リカバリー電流Ｉｒｒを同じとした場合には順方向動作電圧Ｖｆを小さくすることができ、順方向動作電圧Ｖｆを同じとした場合にはリカバリー電流Ｉｒｒを小さくすることができる。
以上のようにして、上記半導体装置は、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板に形成されてなる小型の半導体装置であって、順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減できる半導体装置とすることができる。
上記半導体装置における前記第６半導体領域は、請求項２に記載のように、前記第４半導体領域の直下において、前記第４半導体領域に接続する電極の直下を避けるように形成されてなることが好ましい。
前記第４半導体領域に接続する電極は、一般的に、前記ダイオードセル領域において第１半導体領域に接続する電極と較べて、大きなコンタクト面積に設定される。このため、裏面側に形成する第６半導体領域が主面側の前記第４半導体領域に接続する電極の直下に掛かると、該電極から注入される電流の局所的な集中が起き、電流電圧に対する耐性が劣化して好ましくない。上記第４半導体領域に接続する電極の直下を避ける構成とすることによって、上記注入電流の局所集中を避けることができ、当該半導体装置の耐性を高めることができる。
一方、上記半導体装置において、上記注入電流の局所集中が問題とならない程度に前記第４半導体領域に接続する電極のコンタクト面積を十分小さく設定する場合には、請求項３に記載のように、前記第６半導体領域が、前記第４半導体領域の直下の全面に形成されてなることが好ましい。また、請求項４に記載のように、前記第６半導体領域が、前記第２半導体領域と前記第３半導体領域を除いた前記半導体基板の全面に形成されてなることがより好ましい。これによって、上記第２ダイオード形成領域として利用される面積が増大するため、ダイオードとしての利用効率がより高められ、該ダイオードをＦＷＤとして利用する場合に、順方向動作電圧Ｖｆが同じでリカバリー電流Ｉｒｒをより小さくすることができる。
上記半導体装置における前記第６半導体領域の不純物濃度は、請求項５に記載のように、１×１０１９ｃｍ−３以上であることが好ましい。これによれば、第６半導体領域と該第６半導体領域に接続する電極とを、オーミック接触させることができる。このため、第４半導体領域への注入電流が大きい場合にも、該電流を第６半導体領域から問題なく抽出ことができ、上記した実効的に第２ダイオード形成領域として利用する第４半導体領域において、大きな電流を取り扱うことができる。
また、上記半導体装置における前記第６半導体領域は、請求項６に記載のように、前記第３半導体領域と同時に形成されてなることが好ましい。これによれば、前記第６半導体領域の形成に伴う製造コストの増大を防止することができる。
逆に、上記した実効的に第２ダイオード形成領域として利用する第４半導体領域において取り扱う電流をある程度制限したい場合には、請求項７に記載のように、前記第６半導体領域の不純物濃度を、１×１０１５ｃｍ−３以上、１×１０１８ｃｍ−３以下とし、前記第６半導体領域に接続する電極の材質が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）およびニッケル（Ｎｉ）のいずれかである構成としてもよい。これによれば、前記第６半導体領域と該第６半導体領域に接続する電極とが、ショットキー接続となる。このため、前記第６半導体領域から抽出される電流が制限され、上記した実効的に第２ダイオード形成領域として利用する第４半導体領域において取り扱う電流を、所望の大きさに抑制することができる。
この場合には、請求項８に記載のように、前記第６半導体領域が、前記第２半導体領域と前記第３半導体領域を覆うＮ導電型のフィールドストップ層と一体となるように形成されてなる構成とすることが好ましい。これによれば、前記第６半導体領域の形成に伴う製造コストの増大を防止することができる。
上記半導体装置においては、請求項９に記載のように、前記半導体基板におけるホールのライフタイムが、前記第４半導体領域の直下において、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に設定されてなることが好ましい。
例えば第４半導体領域と第５半導体領域を同じイオン注入条件で同時に形成する場合には、第４半導体領域の不純物濃度がかなり高くなり、半導体基板へのキャリアであるホールの注入量が増える。このため、上記のように半導体基板におけるホールのライフタイムを第４半導体領域の直下において、シミュレーション結果によって得られた、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に制御する。これにより、逆方向動作時に前記半導体基板に蓄積するキャリアのホールを早く消滅させて、高不純物濃度の第４半導体領域を配置したことによる逆方向動作時のリカバリー電流Ｉｒｒの増大を抑制することができる。
尚、請求項１０に記載のように、前記半導体基板におけるホールのライフタイムが、該半導体基板の全面において、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に設定されてなる構成としてもよい。これによれば、前記半導体基板の一部分についてホールのライフタイム制御を実施する場合に較べて、ライフタイム制御が容易であるため、製造コストを抑制することができる。
前記半導体基板におけるホールのライフタイムは、例えば請求項１１に記載のように、電子線照射、ヘリウム線照射、高加速イオン注入、金拡散または白金拡散により設定することができる。
上記半導体装置においては、請求項１２に記載のように、前記第４半導体領域と前記第５半導体領域が、同じイオン注入条件で同時に形成されてなることが好ましい。これによれば、第４半導体領域と第５半導体領域をそれぞれ別のイオン注入条件で形成する場合に較べて、製造コストの増大を防止することができる。
また、上記半導体装置は、請求項１３に記載のように、前記第４半導体領域の不純物濃度が、前記第５半導体領域の不純物濃度より低く設定されてなる構成としてもよい。
この場合には、半導体基板に注入されるキャリアのホールの密度が低減される。従って、これによっても、逆方向動作時に前記半導体基板に蓄積するキャリアのホールを早く消滅させて、逆方向動作時のリカバリー電流Ｉｒｒの増大を抑制することができる。
シミュレーション結果によれば、請求項１４に記載のように、前記第４半導体領域の表面不純物濃度は、１×１０１７ｃｍ−３以下に設定されてなることが好ましい。
低不純物濃度の前記第４半導体領域は、例えば請求項１５に記載のように、前記第５半導体領域と異なるイオン注入条件で形成すればよい。
また、請求項１６に記載のように、前記第４半導体領域を形成するための開口部を、前記第５半導体領域を形成するための開口部に較べて小さく設定し、前記第４半導体領域と前記第５半導体領域を、同じイオン注入条件で同時に形成し、前記イオン注入された不純物を横方向に熱拡散して、低不純物濃度の前記第４半導体領域を形成するようにしてもよい。
以上のようにして、上記半導体装置は、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板に形成されてなる小型の半導体装置であって、順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減できる半導体装置となっている。
従って、上記半導体装置は、請求項１７に記載のように、小型で順方向動作電圧Ｖｆを増大させることなくリカバリー電流Ｉｒｒの低減が必要とされている、モータ等の負荷を駆動するための車載用のインバータ回路に用いられて好適である。
本発明の半導体装置の一例で、（ａ）と（ｂ）は、それぞれ、半導体装置１００の構成を模式的に示した上面図と下面図である。 図１の一点鎖線Ｂ−Ｂでの断面を模式的に示した図である。 半導体装置８０，１００に形成されているダイオードを順方向動作させた時の電圧−電流（Ｖｆ−Ｉｆ）特性を示した図である。 半導体装置８０，１００に形成されているダイオードをＦＷＤとして用いる場合において、順方向動作電圧Ｖｆとリカバリー電流Ｉｒｒの関係を模式的に示した図である。 図２に示す半導体装置１００の変形例で、半導体装置１００ａの断面を模式的に示した図である。 別の半導体装置の例で、（ａ）と（ｂ）は、それぞれ、半導体装置１０１の構成を模式的に示した上面図と下面図である。 図６の半導体装置１０１の変形例で、半導体装置１０１ａの断面を模式的に示した図である。 別の半導体装置の例で、（ａ）と（ｂ）は、半導体装置１０２の構成を模式的に示した上面図と下面図である。 図８の一点鎖線Ｃ−Ｃでの断面を模式的に示した図である。 図２の半導体装置１００におけるライフタイム制御領域１ｂを半導体基板１の全面に拡大した半導体装置の例で、半導体装置１０１ｂの断面を模式的に示した図である。 別の半導体装置の例で、半導体装置１０３の断面を模式的に示した図である。 別の半導体装置の例で、半導体装置１０４の断面を模式的に示した図である。 モータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。 （ａ）は、半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、（ｂ）は、電流波形の一例を示す図である。 従来の半導体装置の代表例で、（ａ）と（ｂ）は、それぞれ、半導体装置８０の構成を模式的に示した上面図と下面図である。 図１５の一点鎖線Ａ−Ａでの断面を模式的に示した図である。 車載用のインバータ回路に用いられるダイオードを順方向動作させた時の電圧−電流（Ｖｆ−Ｉｆ）特性の一例を示した図である。 ダイオードをＦＷＤとして用いる場合において、順方向動作電圧Ｖｆとリカバリー電流Ｉｒｒの関係を模式的に示した図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図１は、本発明の半導体装置の一例で、（ａ）と（ｂ）は、それぞれ、半導体装置１００の構成を模式的に示した上面図と下面図である。また、図２は、図１の一点鎖線Ｂ−Ｂでの断面を模式的に示した図である。尚、図１と図２に示す半導体装置１００において、図１５と図１６に示した半導体装置８０と同様の部分については、同じ符号を付した。
図１と図２に示す半導体装置１００は、図１５と図１６に示した半導体装置８０と同様、車載用のインバータ回路に用いられる半導体装置で、ＩＧＢＴセル領域とダイオードセル領域が、Ｎ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。半導体装置１００では、図２に示すように、ＩＧＢＴセル領域とダイオードセル領域からなる能動素子セル領域において、半導体基板１の主面側の表層部に、ＩＧＢＴセル領域のチャネル形成領域およびダイオードセル領域のアノード領域となるＰ導電型（Ｐ）の第１半導体領域（ベース領域）２が形成されている。尚、ＩＧＢＴセル領域の第１半導体領域２内にある符号３の部分は、ＩＧＢＴのエミッタ領域である。また、ＩＧＢＴセル領域の符号Ｇの部分はトレンチ構造のゲート電極であり、ダイオードセル領域にも同様の構造が形成されているが、これらは配線接続されず、ダイオードセル領域を分割しているだけである。ＩＧＢＴセル領域において、半導体基板１の裏面側の表層部には、コレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域４が形成され、ダイオードセル領域においては、半導体基板１の裏面側の表層部に、カソード領域となるＮ導電型（Ｎ＋）の第３半導体領域５が形成されている。第３半導体領域５の不純物濃度は、１×１０１９ｃｍ−３程度に設定される。尚、第２半導体領域４と第３半導体領域５上に形成されているＮ導電型（Ｎ）の符号１ａの層は、ＩＧＢＴのフィールドストップ層である。
また、半導体装置１００においても、従来の半導体装置８０と同様に、半導体基板１の主面側の表層部には、ＩＧＢＴセル領域とダイオードセル領域からなる能動素子セル領域を取り囲むようにして、Ｐ導電型（Ｐ）の第４半導体領域６が形成されている。第１半導体領域２と第４半導体領域６とは、ＩＧＢＴセル領域のエミッタ領域３と共に、エミッタ電極配線Ｅで電気的に共通接続されている。第４半導体領域６上には、ＬＯＣＯＳ酸化膜７を介してパッド８が配置され、パッド部が構成されている。さらに、半導体基板１の周辺部において、主面側の表層部には、第４半導体領域６を取り囲むようにして、耐圧部を構成するＰ導電型（Ｐ）の第５半導体領域９が形成されている。第４半導体領域６と第５半導体領域９は、同じイオン注入条件で、同時に形成することが好ましい。これによれば、第４半導体領域６と第５半導体領域９をそれぞれ別のイオン注入条件で形成する場合に較べて、製造コストの増大を防止することができる。
一方、図１と図２に示す半導体装置１００では、図１５と図１６に示した従来の半導体装置８０と異なり、第４半導体領域６の直下の全面において、半導体基板１の裏面側の表層部にＮ導電型（Ｎ＋）の第６半導体領域５ａが形成されている。第６半導体領域５ａは、マスクパターンを適宜設定することにより、第３半導体領域５と同じイオン注入工程で形成されている。従って、第６半導体領域５ａの不純物濃度も、第３半導体領域５の不純物濃度と同じ、１×１０１９ｃｍ−３程度に設定される。裏面側の第２半導体領域４、第３半導体領域５および第６半導体領域５ａは、半導体基板１の裏面側の全面に形成されたコレクタ電極Ｃにより、電気的に共通接続されている。
図１と図２に示す半導体装置１００は、図１５と図１６に示した従来の半導体装置８０と同様に、同じＮ導電型の半導体基板１にＩＧＢＴセル領域とダイオードセル領域が形成されており、ＩＧＢＴとダイオードが同じ半導体基板１に形成されてなる小型の半導体装置である。
一方、半導体装置１００は、従来の半導体装置８０と異なり、半導体基板１の裏面側において、ダイオードセル領域におけるＮ導電型の第３半導体領域５だけでなく、能動素子セル領域を取り囲むようにして主面側に形成されたＰ導電型の第４半導体領域６の直下においても、Ｎ導電型の第６半導体領域５ａが形成されている。また、主面側の上記第４半導体領域６は、ダイオードセル領域のアノード領域となるＰ導電型の第１半導体領域２と電気的に共通接続されており、裏面側の上記第６半導体領域５ａは、ダイオードセル領域のカソード領域となる第３半導体領域５と電気的に共通接続されている。従って、半導体装置１００は、能動素子セル領域におけるダイオードセル領域だけでなく、従来の半導体装置８０において周辺部のパッド部としてだけ利用していた第４半導体領域６が形成されている部分を、実効的に第２ダイオード形成領域として利用するものである。図２では、該第２ダイオード形成領域とダイオードセル領域に流れる順方向動作時の電流を矢印で示している。
図３と図４は、それぞれ、図１と図２に示す半導体装置１００と図１５と図１６に示した半導体装置８０の電気特性を比較して模式的に示した図である。図３は、上記半導体装置８０，１００に形成されているダイオードを順方向動作させた時の電圧−電流（Ｖｆ−Ｉｆ）特性を示した図である。また、図４は、上記半導体装置８０，１００に形成されているダイオードをＦＷＤとして用いる場合において、順方向動作電圧Ｖｆと図１４において説明したリカバリー電流Ｉｒｒの関係を模式的に示した図である。
半導体装置１００では、上述したダイオードとしての利用効率が高められたことにより、従来の半導体装置８０に較べて、図中に白抜き矢印で示したように電気特性が変化する。図３に示すダイオードを順方向動作させた時の電圧−電流（Ｖｆ−Ｉｆ）特性では、半導体装置１００に形成されているダイオードは、半導体装置８０に形成されているダイオードに較べて、矢印ｃのように、同じ順方向動作電圧Ｖｆで、より大きない順方向動作電流Ｉｆを得ることができる。逆に言えば、半導体装置１００は、従来の半導体装置８０に較べて、同じ順方向動作電流Ｉｆであれば、順方向動作電圧Ｖｆを小さくすることができる。従って、図４に示すように、半導体装置１００のダイオードをフリーホイールダイオード（ＦＷＤ）として利用する場合にも、従来の半導体装置８０に較べて、リカバリー電流Ｉｒｒを同じとした場合には順方向動作電圧Ｖｆを小さくすることができ、矢印ｄのように、順方向動作電圧Ｖｆを同じとした場合にはリカバリー電流Ｉｒｒを小さくすることができる。
以上のようにして、図１と図２に示す半導体装置１００は、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板１に形成されてなる小型の半導体装置であって、順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減した半導体装置となっている。
上記半導体装置１００における第６半導体領域５ａの不純物濃度は、特に、１×１０１９ｃｍ−３以上であることが好ましい。これによれば、図２に示す第６半導体領域５ａと該第６半導体領域５ａに接続する電極Ｃとを、オーミック接触させることができる。このため、第４半導体領域６への注入電流が大きい場合にも、該電流を第６半導体領域５ａから問題なく抽出ことができ、上記した実効的に第２ダイオード形成領域として利用する第４半導体領域６において、大きな電流を取り扱うことができる。
また、上記半導体装置１００における第６半導体領域５ａは、前述したように、第３半導体領域５と同時に形成されてなることが好ましい。これによれば、第６半導体領域５ａの形成に伴う製造コストの増大を防止することができる。
図５は、図２に示す半導体装置１００の変形例で、半導体装置１００ａの断面を模式的に示した図である。尚、以降に示す半導体装置の各例において、図１と図２に示した半導体装置１００と同様の部分については、同じ符号を付した。
図１と図２の半導体装置１００では、第６半導体領域５ａが第３半導体領域５と同時に形成され、第６半導体領域５ａと第３半導体領域５が１×１０１９ｃｍ−３程度の同じ不純物濃度に設定されていた。
一方、図５に示す半導体装置１００ａにおいては、第６半導体領域５ａｎの不純物濃度を、標準的には２〜３×１０１６ｃｍ−３、範囲としては１×１０１５ｃｍ−３以上、１×１０１８ｃｍ−３以下とし、第６半導体領域５ａｎに接続する電極Ｃａの材質が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）およびニッケル（Ｎｉ）のいずれかである構成としている。
図５の半導体装置１００ａは、図２の半導体装置１００とは逆に、実効的に第２ダイオード形成領域として利用する第４半導体領域６において取り扱う電流を、ある程度制限したい場合に用いる。図５の半導体装置１００ａの構成によれば、第６半導体領域５ａｎと該第６半導体領域５ａｎに接続する電極Ｃａとが、ショットキー接続となる。このため、第６半導体領域５ａｎから抽出される電流が制限され、上記した実効的に第２ダイオード形成領域として利用する第４半導体領域６において取り扱う電流を、所望の大きさに抑制することができる。
また、図５の半導体装置１００ａは、第６半導体領域５ａｎが、第２半導体領域４と第３半導体領域５を覆うＮ導電型のフィールドストップ層１ａと一体となるように形成された構成となっている。これによれば、第６半導体領域５ａｎの不純物濃度が第３半導体領域５と異なるにもかかわらず、第６半導体領域５ａｎの形成に伴う製造コストの増大を防止することができる。
図６〜図９は、別の半導体装置の各例である。図６（ａ），（ｂ）は、それぞれ、半導体装置１０１の構成を模式的に示した上面図と下面図である。図７は、図６の半導体装置１０１の変形例で、半導体装置１０１ａの断面を模式的に示した図である。また、図８（ａ），（ｂ）は、それぞれ、半導体装置１０２の構成を模式的に示した上面図と下面図であり、図９は、図８の一点鎖線Ｃ−Ｃでの断面を模式的に示した図である。
図１と図２に示した半導体装置１００においては、裏面側の第６半導体領域５ａが、主面側に形成されている第４半導体領域６の直下の全面に形成されていた。これに対して、図６に示す半導体装置１０１では、第６半導体領域５ｂが、第４半導体領域６の直下の一部分に形成されている。図７に示す半導体装置１０１ａでは、裏面側の第６半導体領域５ｂｓが、第４半導体領域６の直下において、第４半導体領域６に接続する電極Ｅ２の直下（図中の両端矢印Ｗで示した範囲）を避けるように形成されている。また、図８と図９に示す半導体装置１０２では、第６半導体領域５ｃが、第２半導体領域４と第３半導体領域５を除いた半導体基板１の裏面側の全面に形成されている。
上記した第２ダイオード形成領域のカソード領域として機能する第６半導体領域は、図６の半導体装置１０１における第６半導体領域５ｂのように、第４半導体領域６の直下の一部分に形成されていてもよい。
一般的には、図７に示す半導体装置１０１ａのように、第４半導体領域６に接続する電極Ｅ２は、ダイオードセル領域において第１半導体領域２に接続する電極Ｅ１と較べて、大きなコンタクト面積に設定される。この場合、図２に示す半導体装置１００のように、裏面側に形成する第６半導体領域５ａが主面側の第４半導体領域６に接続する電極の直下に掛かると、該電極から注入される電流の局所的な集中が起き、電流電圧に対する耐性が劣化して好ましくない。このため、図７に示す半導体装置１０１ａのように、第４半導体領域６に接続する電極Ｅ２を大きなコンタクト面積とする場合には、第６半導体領域５ｂｓの配置領域について第４半導体領域６に接続する電極Ｅ２の直下を避けた構成とすることによって、上記注入電流の局所集中を避けることができ、当該半導体装置１０１ａの耐性を高めることができる。
一方、上記注入電流の局所集中が問題とならない程度に第４半導体領域６に接続する電極のコンタクト面積を十分小さく設定する場合には、図１と図２に示した半導体装置１００の第６半導体領域５ａのように、第４半導体領域６の直下の全面に、あるいは図８と図９に示す半導体装置１０２における第６半導体領域５ｃのように、第２半導体領域４と第３半導体領域５を除いた半導体基板１の裏面側の全面に形成されているほうがより好ましい。これによって、上記第２ダイオード形成領域として利用される面積が増大するため、ダイオードとしての利用効率がより高められる。従って、図３と図４で説明したように、該ダイオードをＦＷＤとして利用する場合に、順方向動作電圧Ｖｆが同じでリカバリー電流Ｉｒｒをより小さくすることができる。
次に、上述した図１〜図９に示す各半導体装置１００，１００ａ，１０１，１０１ａ，１０２のより好ましい構造について説明する。
図２、図５、図７および図９の各半導体装置１００，１００ａ，１０１ａ，１０２における符号１ｂと符号１ｃで示された各領域は、第４半導体領域６の直下の半導体基板１において、キャリアであるホールのライフタイムが制御された領域である。該ライフタイム制御領域１ｂ，１ｃでは、半導体基板１におけるホールのライフタイムが、第１半導体領域２の直下より短く設定されている。該第４半導体領域６の直下の半導体基板１におけるホールのライフタイムは、例えば、電子線照射、ヘリウム線照射、高加速イオン注入、金拡散または白金拡散により設定することができる。
図２、図５、図７および図９の各半導体装置１００，１００ａ，１０１ａ，１０２に示すように、第４半導体領域６と第５半導体領域９を同じイオン注入条件で同時に形成する場合には、第４半導体領域６の不純物濃度がかなり高くなり、半導体基板１へのキャリアであるホールの注入量が増えるため、半導体基板１におけるホールのライフタイムが、第４半導体領域６の直下で、第１半導体領域２の直下より短く設定されてなることが好ましい。これにより、逆方向動作時に半導体基板１に蓄積するキャリアのホールを早く消滅させて、高不純物濃度の第４半導体領域６を配置したことによる逆方向動作時のリカバリー電流Ｉｒｒの増大を抑制することができる。シミュレーション結果によれば、第４半導体領域６の直下の半導体基板１におけるホールのライフタイムは、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下の範囲に設定されてなることが好ましい。
尚、一般的には、ＩＧＢＴ（セル領域）は、ライフタイム制御に敏感で特性が変化しやすい。このため、ダイオードセル領域を含めた能動素子セル領域は、ライフタイム制御でなく、第１半導体領域２の低濃度化等による構造改良で、リカバリー電流Ｉｒｒを小さくするようにしている。しかしながら、ＩＧＢＴ（セル領域）を設計するにあたって、予めライフタイム制御を考慮にいれた設計をするのであれば、ホールのライフタイムを半導体基板１の全面で制御するようにしてもよい。
図１０は、図２の半導体装置１００におけるライフタイム制御領域１ｂを半導体基板１の全面に拡大した半導体装置の例で、半導体装置１０１ｂの断面を模式的に示した図である。
図２の半導体装置１００と比較してわかるように、図１０の半導体装置１０１ｂにおいては、ライフタイム制御領域１ｄで示したように、ホールのライフタイムが、半導体基板１の全面において、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に設定されている。図１０の半導体装置１０１ｂは、図２の半導体装置１００のように半導体基板１の一部分についてホールのライフタイム制御を実施する場合に較べて、ライフタイム制御が容易であるため、製造コストを抑制することができる。尚、図５、図７および図９の各半導体装置１００ａ，１０１ａ，１０２におけるライフタイム制御領域１ｂ，１ｃについても、図１０の半導体装置１０１ｂと同様に半導体基板１の全面に拡大することで、製造コストを抑制することができることは言うまでもない。
図１１と図１２は、それぞれ、別の半導体装置の例で、半導体装置１０３，１０４の断面を模式的に示した図である。
図１１と図１２に示す半導体装置１０３，１０４は、いずれも、第４半導体領域６ａ，６ｂの不純物濃度が、第５半導体領域９の不純物濃度より低く設定された構造となっている。図１１の半導体装置１０３は、低不純物濃度の第４半導体領域６ａを、第５半導体領域９と異なるイオン注入条件で形成している。図１２の半導体装置１０４は、第４半導体領域６ｂ形成するための開口部を、第５半導体領域９を形成するための開口部に較べて小さく設定し、第４半導体領域６ｂと第５半導体領域９を、同じイオン注入条件で同時に形成し、イオン注入された不純物を横方向に熱拡散して、低不純物濃度の第４半導体領域６ｂを形成するようにしている。例えば、図１１の半導体装置１０３は、第５半導体領域９を表面不純物濃度３×１０１８ｃｍ−３、拡散深さ８μｍで形成するのに対して、第４半導体領域６ａは、表面不純物濃度１×１０１８ｃｍ−３、拡散深さ４〜８μｍで形成する。また、図１２の半導体装置１０４は、第４半導体領域６ｂを形成するにあたって、第５半導体領域９と同様のイオン注入条件（表面不純物濃度３×１０１８ｃｍ−３、拡散深さ８μｍ）で小さな開口部のイオン注入領域をとびとびに形成し、横方向拡散でこれらを繋げて、形成される第４半導体領域６ｂを全体として低濃度化する。
図１１と図１２に示す半導体装置１０３，１０４では、第４半導体領域６ａ，６ｂの直下において、第１半導体領域２の直下と同様に半導体基板１に注入されるキャリアのホールの密度が低減される。従って、これによっても、逆方向動作時に半導体基板１に蓄積するキャリアのホールを早く消滅させて、逆方向動作時のリカバリー電流Ｉｒｒの増大を抑制することができる。シミュレーション結果によれば、上記したように、第４半導体領域６ａ，６ｂの不純物濃度は、１×１０１７ｃｍ−３以下に設定されることが好ましい。
以上のようにして、上記した各半導体装置は、いずれも、ＩＧＢＴセル領域とダイオードセル領域が同じ半導体基板に形成されてなる小型の半導体装置であって、順方向動作電圧Ｖｆを増大させることなく、リカバリー電流Ｉｒｒを低減できる半導体装置となっている。
従って、上記半導体装置は、小型で順方向動作電圧Ｖｆを増大させることなくリカバリー電流Ｉｒｒの低減が必要とされている、モータ等の負荷を駆動するための車載用のインバータ回路に用いられて好適である。
８０，９０，９０ａ，９０ｂ，１００，１００ａ，１０１，１０１ａ，１０２〜１０４ 半導体装置
１ 半導体基板
１ｂ，１ｃ，１ｄ ライフタイム制御領域
２ 第１半導体領域（ベース領域）
４ 第２半導体領域（コレクタ領域）
５ 第３半導体領域（カソード領域）
５ａ，５ａｎ，５ｂ，５ｂｓ，５ｃ 第６半導体領域
６，６ａ，６ｂ 第４半導体領域
９ 第５半導体領域

Claims (17)

  1. ＩＧＢＴセル領域とダイオードセル領域がＮ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴセル領域と前記ダイオードセル領域からなる能動素子セル領域において、前記半導体基板の主面側の表層部にＩＧＢＴセル領域のチャネル形成領域およびダイオードセル領域のアノード領域となるＰ導電型の第１半導体領域が形成され、
    前記ＩＧＢＴセル領域において、前記半導体基板の裏面側の表層部にコレクタ領域となるＰ導電型の第２半導体領域が形成され、
    前記ダイオードセル領域において、前記半導体基板の裏面側の表層部にカソード領域となるＮ導電型の第３半導体領域が形成され、
    前記能動素子セル領域を取り囲むようにして、前記半導体基板の主面側の表層部にＰ導電型の第４半導体領域が形成され、
    前記第１半導体領域と前記第４半導体領域とが、電気的に共通接続されてなり、
    前記半導体基板の周辺部において、主面側の表層部に前記第４半導体領域を取り囲むようにしてＰ導電型の第５半導体領域が形成され、
    前記第４半導体領域の直下において、前記半導体基板の裏面側の表層部にＮ導電型の第６半導体領域が形成され、
    前記第２半導体領域、前記第３半導体領域および前記第６半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。
  2. 前記第６半導体領域が、前記第４半導体領域の直下において、前記第４半導体領域に接続する電極の直下を避けるように形成されてなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第６半導体領域が、前記第４半導体領域の直下の全面に形成されてなることを特徴とする請求項１に記載の半導体装置。
  4. 前記第６半導体領域が、前記第２半導体領域と前記第３半導体領域を除いた前記半導体基板の全面に形成されてなることを特徴とする請求項３に記載の半導体装置。
  5. 前記第６半導体領域の不純物濃度が、１×１０１９ｃｍ−３以上であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記第６半導体領域が、前記第３半導体領域と同時に形成されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記第６半導体領域の不純物濃度が、１×１０１５ｃｍ−３以上、１×１０１８ｃｍ−３以下であり、
    前記第６半導体領域に接続する電極の材質が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）およびニッケル（Ｎｉ）のいずれかであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  8. 前記第６半導体領域が、
    前記第２半導体領域と前記第３半導体領域を覆うＮ導電型のフィールドストップ層と一体となるように形成されてなることを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体基板におけるホールのライフタイムが、前記第４半導体領域の直下において、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に設定されてなることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板におけるホールのライフタイムが、該半導体基板の全面において、１×１０−８ｓｅｃ以上、１×１０−６ｓｅｃ以下に設定されてなることを特徴とする請求項９に記載の半導体装置。
  11. 前記半導体基板におけるホールのライフタイムが、
    電子線照射、ヘリウム線照射、高加速イオン注入、金拡散または白金拡散により設定されてなることを特徴とする請求項９または１０に記載の半導体装置。
  12. 前記第４半導体領域と前記第５半導体領域が、同じイオン注入条件で同時に形成されてなることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
  13. 前記第４半導体領域の不純物濃度が、前記第５半導体領域の不純物濃度より低く設定されてなることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
  14. 前記第４半導体領域の表面不純物濃度が、１×１０１７ｃｍ−３以下に設定されてなることを特徴とする請求項１３に記載の半導体装置。
  15. 前記第４半導体領域が、前記第５半導体領域と異なるイオン注入条件で形成されてなることを特徴とする請求項１３または１４に記載の半導体装置。
  16. 前記第４半導体領域を形成するための開口部が、前記第５半導体領域を形成するための開口部に較べて小さく設定され、
    前記第４半導体領域と前記第５半導体領域が、同じイオン注入条件で同時に形成され、
    前記イオン注入された不純物が横方向に熱拡散されて、前記第４半導体領域が形成されてなることを特徴とする請求項１３または１４に記載の半導体装置。
  17. 前記半導体装置が、車載用のインバータ回路に用いられてなることを特徴とする請求項１乃至１６のいずれか一項に記載の半導体装置。
JP2009080183A 2008-04-01 2009-03-27 半導体装置およびその製造方法 Active JP5206541B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009080183A JP5206541B2 (ja) 2008-04-01 2009-03-27 半導体装置およびその製造方法
US12/385,164 US8168999B2 (en) 2008-04-01 2009-03-31 Semiconductor device having IGBT and diode

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008095451 2008-04-01
JP2008095451 2008-04-01
JP2009080183A JP5206541B2 (ja) 2008-04-01 2009-03-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009267394A true JP2009267394A (ja) 2009-11-12
JP5206541B2 JP5206541B2 (ja) 2013-06-12

Family

ID=41051701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080183A Active JP5206541B2 (ja) 2008-04-01 2009-03-27 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8168999B2 (ja)
JP (1) JP5206541B2 (ja)
DE (1) DE102009015726B4 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139061A (ja) * 2009-12-22 2011-07-14 Abb Technology Ag 新しいガード・リング終端デザインを備えた電力半導体デバイス及びそれを製造するための方法
JP2011216825A (ja) * 2010-04-02 2011-10-27 Toyota Central R&D Labs Inc 半導体装置
JP2011238681A (ja) * 2010-05-07 2011-11-24 Denso Corp 半導体装置
JP2013138069A (ja) * 2011-12-28 2013-07-11 Denso Corp 半導体装置
KR101298677B1 (ko) * 2010-05-26 2013-08-21 미쓰비시덴키 가부시키가이샤 반도체장치
JP2013191734A (ja) * 2012-03-14 2013-09-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
WO2014112228A1 (ja) * 2013-01-18 2014-07-24 株式会社日立パワーデバイス ダイオード、電力変換装置
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2014241433A (ja) * 2010-05-26 2014-12-25 三菱電機株式会社 半導体装置
JP2015095559A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
WO2016051953A1 (ja) * 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置
JP2016111077A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 電力用半導体装置
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
JP2018006648A (ja) * 2016-07-06 2018-01-11 ローム株式会社 半導体装置
JP2018120990A (ja) * 2017-01-26 2018-08-02 ローム株式会社 半導体装置
JP2018129448A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体装置
WO2018154963A1 (ja) * 2017-02-24 2018-08-30 富士電機株式会社 半導体装置
JP2019054070A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP2019149497A (ja) * 2018-02-28 2019-09-05 富士電機株式会社 半導体装置
JP2019161126A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
JP2019161125A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
DE102019202108A1 (de) 2018-04-17 2019-10-17 Mitsubishi Electric Corporation Halbleitervorrichtung
US10700184B2 (en) 2018-03-20 2020-06-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2020150043A (ja) * 2019-03-12 2020-09-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020191420A (ja) * 2019-05-23 2020-11-26 富士電機株式会社 半導体装置
JP2020202250A (ja) * 2019-06-07 2020-12-17 三菱電機株式会社 半導体装置
JP2021093557A (ja) * 2021-03-16 2021-06-17 ローム株式会社 半導体装置
US11195908B2 (en) 2017-11-16 2021-12-07 Fuji Electric Co., Ltd. Semiconductor device with carrier lifetime control
WO2022264697A1 (ja) * 2021-06-18 2022-12-22 富士電機株式会社 半導体装置
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
US8564098B2 (en) * 2010-03-05 2013-10-22 Infineon Technologies Austria Ag Controlling the recombination rate in a bipolar semiconductor component
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
WO2012056704A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
US9093286B2 (en) * 2010-12-23 2015-07-28 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quai-resonant converters
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
US9214521B2 (en) 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9362349B2 (en) * 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
JP2014103376A (ja) 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
CN103208531B (zh) * 2013-04-07 2015-07-15 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN103489908A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种能消除负阻效应的rc-igbt
CN104465732B (zh) * 2013-09-22 2018-07-06 南京励盛半导体科技有限公司 一种半导体功率器件的结构
US9960165B2 (en) * 2013-11-05 2018-05-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6281548B2 (ja) 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
CN106611779A (zh) * 2017-01-13 2017-05-03 电子科技大学 一种逆导型绝缘栅双极晶体管及其制作方法
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
CN109473355A (zh) * 2018-10-12 2019-03-15 龙腾半导体有限公司 增强逆导型igbt雪崩耐量的方法
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
JP7068994B2 (ja) * 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
CN114600252A (zh) 2020-06-18 2022-06-07 丹尼克斯半导体有限公司 具有受控阳极注入的逆导型igbt
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108098B2 (ja) * 1989-01-31 1995-11-15 三菱電機株式会社 電力用半導体モジュール
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2007214541A (ja) * 2006-01-10 2007-08-23 Denso Corp 半導体装置
JP2007227806A (ja) * 2006-02-24 2007-09-06 Denso Corp 半導体装置
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP2008103590A (ja) * 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP4645069B2 (ja) * 2003-08-06 2011-03-09 株式会社デンソー 半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108098B2 (ja) * 1989-01-31 1995-11-15 三菱電機株式会社 電力用半導体モジュール
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2007214541A (ja) * 2006-01-10 2007-08-23 Denso Corp 半導体装置
JP2007227806A (ja) * 2006-02-24 2007-09-06 Denso Corp 半導体装置
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2008053648A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP2008103590A (ja) * 2006-10-20 2008-05-01 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139061A (ja) * 2009-12-22 2011-07-14 Abb Technology Ag 新しいガード・リング終端デザインを備えた電力半導体デバイス及びそれを製造するための方法
DE112010002017B4 (de) 2010-04-02 2018-07-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2011216825A (ja) * 2010-04-02 2011-10-27 Toyota Central R&D Labs Inc 半導体装置
DE112010002017T5 (de) 2010-04-02 2012-08-02 Toyota Jidosha K.K. Halbleitervorrichtung
US8716747B2 (en) 2010-04-02 2014-05-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2011238681A (ja) * 2010-05-07 2011-11-24 Denso Corp 半導体装置
KR101298677B1 (ko) * 2010-05-26 2013-08-21 미쓰비시덴키 가부시키가이샤 반도체장치
JP2014241433A (ja) * 2010-05-26 2014-12-25 三菱電機株式会社 半導体装置
US8686469B2 (en) 2010-05-26 2014-04-01 Mitsubishi Electric Corporation Semiconductor device
KR101384246B1 (ko) * 2010-05-26 2014-04-11 미쓰비시덴키 가부시키가이샤 반도체장치
JP2014220519A (ja) * 2010-07-01 2014-11-20 株式会社デンソー 半導体装置
JP2013138069A (ja) * 2011-12-28 2013-07-11 Denso Corp 半導体装置
JP2013191734A (ja) * 2012-03-14 2013-09-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2014138182A (ja) * 2013-01-18 2014-07-28 Hitachi Power Semiconductor Device Ltd ダイオード、電力変換装置
WO2014112228A1 (ja) * 2013-01-18 2014-07-24 株式会社日立パワーデバイス ダイオード、電力変換装置
DE112013005426B4 (de) 2013-01-18 2024-03-28 Hitachi Power Semiconductor Device, Ltd. Diode und Leistungswandlungssystem
JP2015095559A (ja) * 2013-11-12 2015-05-18 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10014368B2 (en) 2013-12-27 2018-07-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
KR101780619B1 (ko) 2013-12-27 2017-09-21 도요타 지도샤（주） 반도체 장치와 그 제조 방법
WO2015098377A1 (ja) * 2013-12-27 2015-07-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP2015144232A (ja) * 2013-12-27 2015-08-06 トヨタ自動車株式会社 半導体装置とその製造方法
JP2016004930A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置
KR20170003686A (ko) * 2014-09-29 2017-01-09 도요타 지도샤（주） 반도체 장치
WO2016051953A1 (ja) * 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置
US9887191B2 (en) 2014-09-29 2018-02-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device
KR101870557B1 (ko) * 2014-09-29 2018-06-22 도요타 지도샤（주） 반도체 장치
JP2016111077A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 電力用半導体装置
JP2017059711A (ja) * 2015-09-17 2017-03-23 株式会社デンソー 半導体装置
US10978580B2 (en) 2016-07-06 2021-04-13 Rohm Co., Ltd. Insulated gate bipolar transistor and diode
JP2018006648A (ja) * 2016-07-06 2018-01-11 ローム株式会社 半導体装置
US11444187B2 (en) 2016-07-06 2022-09-13 Rohm Co., Ltd. Insulated gate bipolar transistor and diode
JP2018120990A (ja) * 2017-01-26 2018-08-02 ローム株式会社 半導体装置
US11309310B2 (en) 2017-01-26 2022-04-19 Rohm Co., Ltd. Semiconductor device
JP2018129448A (ja) * 2017-02-09 2018-08-16 株式会社東芝 半導体装置
CN108417614A (zh) * 2017-02-09 2018-08-17 株式会社东芝 半导体装置
CN108417614B (zh) * 2017-02-09 2022-01-18 株式会社东芝 半导体装置
WO2018154963A1 (ja) * 2017-02-24 2018-08-30 富士電機株式会社 半導体装置
JPWO2018154963A1 (ja) * 2017-02-24 2019-06-27 富士電機株式会社 半導体装置
US10886389B2 (en) 2017-02-24 2021-01-05 Fuji Electric Co., Ltd. Semiconductor device
JP2019054070A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
US11195908B2 (en) 2017-11-16 2021-12-07 Fuji Electric Co., Ltd. Semiconductor device with carrier lifetime control
US11855077B2 (en) 2018-02-28 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device
JP7124339B2 (ja) 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP2019149497A (ja) * 2018-02-28 2019-09-05 富士電機株式会社 半導体装置
JP2019161126A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
US10957758B2 (en) 2018-03-15 2021-03-23 Fuji Electric Co., Ltd. Semiconductor device
JP2019161125A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
US10957690B2 (en) 2018-03-15 2021-03-23 Fuji Electric Co., Ltd. Semiconductor device
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
US10700184B2 (en) 2018-03-20 2020-06-30 Kabushiki Kaisha Toshiba Semiconductor device
US10672761B2 (en) 2018-04-17 2020-06-02 Mitsubishi Electric Corporation Semiconductor device
DE102019202108A1 (de) 2018-04-17 2019-10-17 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2020150043A (ja) * 2019-03-12 2020-09-17 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7233256B2 (ja) 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2020191420A (ja) * 2019-05-23 2020-11-26 富士電機株式会社 半導体装置
JP7302285B2 (ja) 2019-05-23 2023-07-04 富士電機株式会社 半導体装置
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
US11538802B2 (en) 2019-06-07 2022-12-27 Mitsubishi Electric Corporation Semiconductor device including a switching element in a first element region and a diode element in a second element region
JP2020202250A (ja) * 2019-06-07 2020-12-17 三菱電機株式会社 半導体装置
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置
JP7246423B2 (ja) 2021-03-16 2023-03-27 ローム株式会社 半導体装置
JP2021093557A (ja) * 2021-03-16 2021-06-17 ローム株式会社 半導体装置
WO2022264697A1 (ja) * 2021-06-18 2022-12-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE102009015726A1 (de) 2009-10-08
DE102009015726B4 (de) 2020-04-09
US8168999B2 (en) 2012-05-01
JP5206541B2 (ja) 2013-06-12
US20090242931A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5206541B2 (ja) 半導体装置およびその製造方法
US9601485B2 (en) Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback
JP5034461B2 (ja) 半導体装置
JP4843253B2 (ja) 電力用半導体装置
JP6335829B2 (ja) 半導体装置
US8829519B2 (en) Semiconductor device
JP2005354031A (ja) 半導体装置
JP2009123914A (ja) 逆耐圧を有するスイッチング用半導体装置
JPS6115370A (ja) 半導体装置
US10304969B2 (en) Semiconductor device
US10056501B2 (en) Power diode with improved reverse-recovery immunity
US20150287840A1 (en) Semiconductor device
US10083956B2 (en) Semiconductor device
US10186571B2 (en) Power semiconductor device and method therefor
JP2021052078A (ja) 半導体装置及びその製造方法
JP3655834B2 (ja) 半導体装置
JPH09116152A (ja) パワー半導体素子
JP2021150483A (ja) 半導体装置
US20220069072A1 (en) Semiconductor device
CN110504304A (zh) 功率半导体器件
US11923443B2 (en) Semiconductor device
JP3607468B2 (ja) 高耐圧半導体装置及びその駆動方法
CN113169226B (zh) 半导体装置
JP4302329B2 (ja) 半導体装置
JPH06291320A (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250