JP2015095559A - 絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents

絶縁ゲートバイポーラトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2015095559A
JP2015095559A JP2013234260A JP2013234260A JP2015095559A JP 2015095559 A JP2015095559 A JP 2015095559A JP 2013234260 A JP2013234260 A JP 2013234260A JP 2013234260 A JP2013234260 A JP 2013234260A JP 2015095559 A JP2015095559 A JP 2015095559A
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
insulated gate
gate bipolar
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013234260A
Other languages
English (en)
Other versions
JP6225649B2 (ja
Inventor
健太 合田
Kenta Aida
健太 合田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013234260A priority Critical patent/JP6225649B2/ja
Priority to US15/034,944 priority patent/US9704980B2/en
Priority to PCT/JP2014/005076 priority patent/WO2015072064A1/ja
Priority to CN201480061962.6A priority patent/CN105723513B/zh
Publication of JP2015095559A publication Critical patent/JP2015095559A/ja
Application granted granted Critical
Publication of JP6225649B2 publication Critical patent/JP6225649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡単な構造で残留ホールのLTを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なFS型IGBTおよびその製造方法を提供する。【解決手段】半導体基板1Sの厚さ方向において、LT制御層5が、ヘリウム(He)のイオン注入により、所定の半値幅で形成されてなり、FS層6が、水素(H)のイオン注入により、所定の半値幅で形成されてなり、LT制御層5の半値幅領域とFS層6の半値幅領域とが重なるように構成されてなるIGBT10,11とする。【選択図】図1

Description

本発明は、絶縁ゲートバイポーラトランジスタ(IGBT、Insulated Gate Bipolar Transistor)およびその製造方法に関する。
縦型のパワーデバイスであるIGBTが、例えば、特許第4128777号(特許文献1)に開示されている。IGBTは、MOS型電界効果トランジスタ(MOS−FET)とバイポーラトランジスタ(BJT)が複合化した構造として把えることができ、大電流・大電圧パワーデバイスの1つとして、産業用から家電用まで幅広く適用されてきている。
上記特許文献1にも記載されているように、IGBTは、いわゆるパンチスルー(PT)型IGBT、ノンパンチスルー(NPT)型IGBT、および両者の中間的存在のフィールドストップ(FS)型IGBTに大別できる。PT型IGBTは、P導電型(P+)の厚い基板をコレクタ層とし、エピタキシャルで形成されるN導電型(N−)のドリフト層との間に、N導電型(N+)のバッファ層を挿入した構造となっている。PT型IGBTは、オフ(逆バイアス)時において空乏層(電界)がコレクタ側に接触するもので、エピタキシャルウェハを使用するため高コストである。一方、NPT型IGBTは、N導電型(N−)の基板(シリコンウェハ)を薄くしてドリフト層とし、裏面にP導電型(P+)のコレクタ層が形成された構造となっている。NPT型IGBTは、オフ時において表面側のP導電型層とN導電型ドリフト層のPN接合から伸展した空乏層がコレクタ層に接触しないもので、フローティングゾーンウェハを使用するため低コストで、結晶欠陥が少なく信頼性が高い。また、FS型IGBTは、NPT型IGBTのドリフト層とコレクタ層の間に、フィールドストップ層(以下、FS層と略記)と呼ぶN導電型のバッファ層を挿入して、N導電型(N−)基板の厚さをさらに薄くした構造である。FS型IGBTは、オフ時において表面側のPN接合から伸展した空乏層がFS層に接触し、FS層が空乏層(電界)のストップとして機能する。縦型パワーデバイスであるIGBTは、損失低減を目的としてデバイス厚の薄型化が図られてきており、近年では最も薄型化できるFS型IGBTが主流の構造になりつつある。
FS型IGBTは、例えば、次のようにして製造することができる。まず、薄いN−基板の裏面側からリン(P)またはアンチモン(Sb)のN型ドーパントを注入して、FS層を形成する。次に、高温アニール(600℃以上)によって活性化した後、浅いP+コレクタ層をN−基板の底面に形成する。しかしながらこの方法では、次のような問題がある。ウェハの破損を減らすためには表面側を先に形成し、表面のメタライジングやパッシベーション層を形成した後で、裏面側にFS層を形成する必要がある。しかしながら、表面に金属層が形成されていると、裏面側におけるドーパント注入後のアニールは、最上面のパッシベーション層の堆積温度(350℃−425℃)を下回る温度に制限される。その結果、リンまたはアンチモンの注入ドーパントの一部だけしかアニールされず、アニール度合いが小さな温度範囲で大きく変化してしまう。この問題を解決するため、先の特許文献1では、水素(H)のイオン注入によってFS層を形成し、その後に浅いP+コレクタ層をボロン(B)の注入で形成する。そして最後に、ウェハを30−60分間、300−400℃でアニールするようにしている。この300−400℃のアニールによって、イオン注入のダメージが消え、FS層に注入された水素がN+ドーパントとして振舞う。このように、水素のイオン注入によってFS層を形成する場合には、300−400℃のアニールで注入水素を活性化することができ、表面側の構造(金属およびパッシベーション)に損傷を与えることなく、FS層として機能させることができる。
特許第4128777号
一般的なIGBTにおいては、ゲートをオフした後、コレクタ電流が遅れて低下する。このコレクタ電流の低下は、オン時の2割程度まで急激に低下した後、裾を引いてゆっくり低下していく。このコレクタ電流が裾を引く現象(テイル電流)は、IGBTに特有なもので、オン時に注入されたドリフト層における残留ホールに起因している。このIGBTに特有なテイル電流を低減して、該テイル電流に伴う損失の低減とスイッチングの高速化を図るため、従来から種々の手法が検討されてきている。
例えば、PT型IGBTやNPT型IGBTでは、ドリフト層に電子やイオンを照射してテイル電流の原因となるドリフト層中の残留ホールのライフタイム(以下、LTと略記)を短くし、残留ホールを早期に消滅させる方法が検討されている。一方、近年の主流であるFS型IGBTは、残留ホールのLT制御をしないことを前提として開発が進められてきた。これは、薄型化が最大のメリットであるFS型IGBTにおいて、複雑なLT制御構造の実現が困難なためである。また、LT制御のためドリフト層に電子やイオンを照射した場合、欠陥発生に伴って、リーク電流が増大するという問題もある。
本発明は、薄型化が可能なFS型IGBTおよびその製造方法を対象としている。そして、簡単な構造で残留ホールのLTを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なFS型IGBTおよびその製造方法を提供することを目的としている。
本発明は、薄型化がFS型IGBTを対象としている。すなわち、N導電型の半導体基板からなるドリフト層と、該半導体基板の裏面側の表層部に形成されたP導電型のコレクタ層と、ドリフト層とコレクタ層の間に形成されたN導電型でドリフト層より不純物濃度が高いFS層とを有してなるIGBTである。
そして、本発明に係るIGBTは、半導体基板の厚さ方向において、LT制御層が、ヘリウム(He)のイオン注入により、所定の半値幅で形成されてなる構造とする。また、FS層は、水素(H)のイオン注入により、所定の半値幅で形成し、LT制御層の半値幅領域とFS層の半値幅領域とが重なるように構成する。
上記IGBTは、N導電型の半導体基板を薄くしてドリフト層として使用するFS型IGBTで、エピタキシャルウェハを使用するPT型IGBTに較べて低コストであり、結晶欠陥が少なく信頼性が高い。また、FS層を持たないNPT型IGBTと較べても、より薄型化が可能である。さらに、上記IGBTのFS層の形成には、水素のイオン注入が用いられている。これによれば、前述したように、表面側の構造に影響を与えない300−400℃の低温アニールで、注入した水素を活性化し、N+ドーパントとして機能させることが可能である。
さらに、上記IGBTにおいては、ヘリウムのイオン注入によって、LT制御層が形成されている。ヘリウムのイオン注入によって形成されるLT制御層は、基板の厚さ方向での局所的な形成が可能で、電子線照射によるLT制御層のように広範囲に亘ることはない。また、水素のイオン注入によって形成されるLT制御層と較べても、基板の厚さ方向でより局在化させることができる。従って、薄い半導体基板をドリフト層として用いるFS型IGBTにおいて、LT制御層を精密に形成するには、ヘリウムのイオン注入が好適である。上記IGBTでは、このヘリウムのイオン注入で精密形成されるLT制御層の存在で、ターンオフ後にドリフト層中に存在する残留ホールを早期に消滅させ、テイル電流と損失を低減して、スイッチングを高速化することができる。
また、上記IGBTにおいては、ヘリウムのイオン注入によるLT制御層と水素のイオン注入によるFS層の関係として、LT制御層の半値幅領域とFS層の半値幅領域とが重なるように構成される。このLT制御層とFS層の関係は、シミュレーションによるリーク電流の評価で得られた次の結果に基づいている。シミュレーションによれば、水素のイオン注入によるFS層の半値幅領域がヘリウムのイオン注入によるLT制御層の半値幅領域に重ならないように形成されているとき、一定の大きなリーク電流が発生する。そして、FS層の半値幅領域がLT制御層の半値幅領域に重なって、FS層の半値幅領域を規定するFS層表面側境界がLT制御層の半値幅領域内に入ってくると、リーク電流が急激に低減し始める。さらに重なりが大きくなり、FS層表面側境界がLT制御層の半値幅領域を規定するLT制御層表面側境界に一致して、LT制御層の半値幅領域がFS層の半値幅領域に丁度含まれるようになると、リーク電流は、重なりがない場合の25%程度まで低下する。そして、FS層表面側境界が、LT制御層表面側境界に対して、LT制御層の半値幅の1/2以上表面側に位置するようになると、リーク電流がゼロとなる。
また、上記IGBTを製造するにあたっては、以下の工程からなる製造方法を採用することが好ましい。
先に、N導電型の半導体基板に対して表面側の構造を形成した後、裏面側から研削・研磨して半導体基板を所定の厚さにしておく。そして、裏面側の構造形成の最初の工程として、半導体基板の裏面側の表層部に、コレクタ層を形成する(コレクタ層形成工程)。このコレクタ層形成工程では、例えば、ボロン(B)等のP型不純物をイオン注入した後、レーザで裏面側の表層部をアニールする。次に、上記コレクタ層形成工程の後、半導体基板の裏面側からヘリウムをイオン注入して、LT制御層を形成する(第1イオン注入工程)。次に、上記第1イオン注入工程の後、半導体基板を一旦アニールする(第1アニール工程)。次に、上記第1アニール工程の後、半導体基板の裏面側から水素をイオン注入して、FS層を形成する(第2イオン注入工程)。次に、上記第2イオン注入工程の後、半導体基板を再びアニールする(第2アニール工程)。そして、最後に、半導体基板の裏面側をメタライズして、コレクタ電極を形成する。
以上で、上記IGBTの製造が完了する。
上記の第1アニール工程および第2アニール工程におけるアニール温度は、表面側の構造に影響を与えない300℃以上、425℃以下であってよく、特に、360℃以上、400℃以下が好適である。このように、第1アニール工程と第2アニール工程は、同じ温度範囲が適している。従って、ヘリウムをイオン注入する第1イオン注入工程と水素をイオン注入する第2イオン注入工程を続けて行った後、1回のアニール工程で、これらイオン注入層を同時にアニールすることも考えられる。しかしながら、第1イオン注入工程後のヘリウム注入層であるLT制御層と第2イオン注入工程後の水素注入層であるFS層を一括してアニールすると、LT制御層のLT低減効果が消失してしまうことが判明した。このため、上記製造方法においては、ヘリウムをイオン注入する第1イオン注入工程の後の第1アニール工程と、水素をイオン注入する第2イオン注入工程の後の第2アニール工程を、それぞれ別の工程として行っている。
以上のようにして、上記したIGBTおよびその製造方法は、薄型化が可能なFS型IGBTを対象とし、簡単な構造で残留ホールのLTを精密に制御できると共に、リーク電流を抑制することが可能である。そして、損失が小さく高速スイッチングが可能なFS型IGBTおよびその製造方となっている。
本発明に係るIGBTの一例を示す図で、IGBT10の断面構造を模式的に示した図である。 LT制御層5の半値幅領域とFS層6の半値幅領域の重なり度を示す変数Kに対して、オフ時のリーク電流をシミュレートした結果である。 変数Kが負となるIGBT90の例を示した図である。 変数Kが1.5×〔LT制御層5の半値幅〕となるIGBT11の例を示した図である。 車載用モータの駆動回路に適用した例で、三相交流モータ30の駆動を行う三相のインバータ回路20が備えられた電力変換装置の回路図である。 IGBT10,11を製造するにあたって、好ましい製造工程を示したフロー図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図1は、本発明に係るIGBTの一例を示す図で、IGBT10の断面構造を模式的に示した図である。図1では、上記断面図と横軸スケールを同じにして、対数の縦軸スケールで、IGBT10の各層における不純物濃度分布および残留ホールのLT分布を模式的に示してある。尚、不純物濃度分布のグラフでは、各層における代表的な最大不純物濃度を1E15(1×1015/cm)等の記号で示してある。また、LT分布のグラフでは、各層における代表的な最小LTの値を0.05(μs)等の数値で示してある。
図1に示すIGBT10は、FS型IGBTである。すなわち、N導電型(N−)の半導体基板1Sからなるドリフト層1と、該半導体基板1Sの裏面側の表層部に形成されたP導電型(P+)のコレクタ層4と、ドリフト層1とコレクタ層4の間に形成されるFS層6とを有している。FS層6は、N導電型(N+)で、ドリフト層1より高い不純物濃度に設定される。そして、半導体基板1Sの裏面側の表面には、コレクタ電極Cが、コレクタ層4に接続するように形成されている。
尚、図1のIGBT10において、半導体基板1Sの表面側の表層部に形成されたP導電型(P)層2は、チャネル形成層であり、P導電型層2の表層部に選択的に形成されているN導電型(N+)領域3は、エミッタ領域である。また、図1のIGBT10は、セル密度の増加とオン電圧の低減が可能なトレンチゲート型であり、N導電型領域3に接して、P導電型層2を貫通するように形成された絶縁トレンチゲートGを有している。そして、半導体基板1Sの表面側の表面には、エミッタ電極Eが、N導電型領域3とP導電型層2に共通接続するように形成されている。
さらに、図1のIGBT10は、半導体基板1Sの厚さ方向において、LT制御層5が、ヘリウム(He)のイオン注入により、所定の半値幅で形成されている。尚、図1において一点鎖線で示したLT制御層5中の断面位置LCが、注入されたHeの濃度がピークとなる位置で、LTが最小値となる位置に一致する。このHeの濃度がピークとなる断面位置LCを、以下、He濃度ピーク位置LCと呼ぶ。また、点線で示したLT制御層5の両端の断面位置LUB,LLBは、それぞれ、表面側と裏面側において注入されたHeのガウス分布する濃度がピーク値の1/2となる位置であり、表面側と裏面側においてLTが最小値の2倍となる位置に一致する。このように、LT制御層5の半値幅領域を規定する断面位置LUB,LLBを、以下、LT制御層表面側境界LUBおよびLT制御層裏面側境界LLBと呼ぶ。尚、LT制御層5の半値幅領域の厚さは、Heのイオン注入エネルギーに対する各物質での飛程値から計算できるが、イオン注入後の拡がり抵抗測定を行うことによっても確認可能である。
また、図1のIGBT10では、FS層6を、水素(H)のイオン注入により所定の半値幅で形成している。尚、図1において二点鎖線で示したFS層6中の断面位置FCが、注入されたHの濃度がピークとなる位置である。このHの濃度がピークとなる断面位置FCを、以下、H濃度ピーク位置FCと呼ぶ。また、点線で示したFS層6の表面側の端の断面位置FUBは、表面側において注入されたHの濃度がガウス分布するピーク値の1/2となる位置である。このように、FS層6の半値幅領域を規定する表面側の断面位置FUBを、以下、FS層表面側境界FUBと呼ぶ。
そして、図1のIGBT10は、上記したLT制御層5の半値幅領域とFS層6の半値幅領域が重なる構成としている。このLT制御層5の半値幅領域とFS層6の半値幅領域の重なり度を示す尺度として、図中に矢印で示した変数Kを導入する。変数Kは、LT制御層5のLT制御層裏面側境界LLBを基準とした、FS層6のFS層表面側境界FUBの位置を示す値である。FS層表面側境界FUBがLT制御層裏面側境界LLBより表面側にあるとき、変数Kは正で、LT制御層5の半値幅領域とFS層6の半値幅領域が重なる状態にある。FS層表面側境界FUBがLT制御層裏面側境界LLBより裏面側にあるときは、変数Kは負で、LT制御層5の半値幅領域とFS層6の半値幅領域が重ならない状態にある。
図1に示すIGBTは、N導電型の半導体基板1Sを薄くしてドリフト層1として使用するFS型IGBTで、エピタキシャルウェハを使用するPT型IGBTに較べて低コストであり、結晶欠陥が少なく信頼性が高い。また、FS層6を持たないNPT型IGBTと較べても、より薄型化が可能である。IGBT10のFS層6の形成には、水素のイオン注入が用いられている。これによれば、表面側の構造に影響を与えない300−400℃の低温アニールで、注入した水素を活性化し、N+ドーパントとして機能させることが可能である。
さらに、図1のIGBT10においては、ヘリウムのイオン注入によって、LT制御層5が形成されている。ヘリウムのイオン注入によって形成されるLT制御層5は、図示したように基板の厚さ方向での局所的な形成が可能で、電子線照射によるLT制御層のように広範囲に亘ることはない。また、水素のイオン注入によって形成されるLT制御層と較べても、基板の厚さ方向でより局在化させることができる。例えば、同じ17MeVのエネルギーでシリコン(Si)中にイオン注入した場合、水素では75μm程度の半値幅を持つガウス分布になるのに対し、ヘリウムでは3.5μm程度の半値幅を持つガウス分布になる。また、水素では95個/ion程度の欠陥生成率になるのに対し、ヘリウムでは275個/ion程度の欠陥生成率になる。従って、薄い半導体基板をドリフト層として用いるFS型IGBTにおいてLT制御層を精密に形成するには、図1のIGBT10のように、ヘリウムのイオン注入が好適である。IGBT10では、このヘリウムのイオン注入で精密形成されるLT制御層5の存在で、ターンオフ後にドリフト層1中に存在する残留ホールを早期に消滅させ、テイル電流と損失を低減して、スイッチングを高速化することができる。
また、図1のIGBT10においては、ヘリウムのイオン注入によるLT制御層5と水素のイオン注入によるFS層6の関係として、LT制御層5の半値幅領域とFS層6の半値幅領域とが重なるように構成されている。すなわち、図中の変数Kが正となる関係である。このLT制御層5とFS層6の関係は、シミュレーションによるリーク電流の評価で得られた次の結果に基づいている。
図2は、上記シミュレーション結果を示す図で、LT制御層5の半値幅領域とFS層6の半値幅領域の重なり度を示す変数Kに対して、オフ時のリーク電流をシミュレートした結果である。尚、図1と図2では、表面側と裏面側が左右で反転している。
図1のIGBT10は、1200V耐圧で設計されており、135μmの厚さの半導体基板1Sが用いられている。図2のシミュレーションでは、He濃度ピーク位置LCを表面側から120μmの位置とし、LT制御層5の半値幅領域を5μmとしている。また、H濃度ピーク位置FC(裏面側からの深さ)を変えることで、変数Kの値を変化させた。尚、1200V耐圧に必要な条件であるFS層6の合計の不純物量が変わらないように、H濃度ピーク位置FCの変更に伴って、FS層6の不純物濃度のガウス分布を変化させた。
図2に示すように、シミュレーションによれば、水素のイオン注入によるFS層6の半値幅領域がヘリウムのイオン注入によるLT制御層5の半値幅領域に重ならないように形成されている(K<0)とき、一定の大きなリーク電流が発生する。
図3は、変数Kが負となるIGBT90の例を示した図である。図2においても、図3のIGBT90の変数Kを矢印で示している。
図3のIGBT90では、FS層6の半値幅領域がLT制御層5の半値幅領域に重ならないように形成されており、LT制御層5の半値幅領域がドリフト層1中にある。この状態にあるIGBT90では、図2に示す8×10−13A程度の一定の大きなリーク電流が発生する。
そして、図1に示したIGBT10のように、FS層6の半値幅領域がLT制御層5の半値幅領域に重なって(K>0)、FS層表面側境界FUBがLT制御層5の半値幅領域内に入ってくると、図2のようにリーク電流が急激に低減し始める。さらに重なりが大きくなり、FS層表面側境界FUBがLT制御層表面側境界LUBに一致して、LT制御層5の半値幅領域がFS層6の半値幅領域に丁度含まれるようになると、リーク電流は、重なりがない場合の25%程度まで低下する。
そして、FS層表面側境界FUBが、LT制御層表面側境界LUBに対して、LT制御層5の半値幅の1/2以上表面側に位置するようになると(K≧1.5×〔LT制御層5の半値幅〕)、図2のようにリーク電流がゼロとなる。
図4は、変数Kが1.5×〔LT制御層5の半値幅〕となるIGBT11の例を示した図である。図2においても、図4のIGBT11の変数Kを矢印で示している。
図4のIGBT11において、LT制御層5の半値幅領域は5μmに設定されている。従って、変数Kが7.5μmになると、LT制御層5を形成するためイオン注入されたヘリウムとそれによって形成される格子欠陥のほとんどは、FS層6の半値幅領域に含まれるようになる。この状態にあるIGBT11では、図2に示すように、リーク電流がゼロとなる。
図2のシミュレーション結果に表れたLT制御層とFS層の重なり状態とリーク電流の関係は、以下のように考えられる。FS型IGBTでは、オフ(逆バイアス)時において、表面側のP導電型層とN導電型ドリフト層のPN接合から伸展した空乏層(電界)がFS層に接触し、FS層が空乏層のストップとして機能する。また、ヘリウムのイオン注入で形成したLT制御層に存在する格子欠陥は、電子正孔対の生成中心および再結合中心となる。従って、図3のIGBT90のように、FS層がLT制御層に重ならないようにドリフト層中に形成されている場合には、LT制御層の生成中心で発生した電子正孔対が空乏層中の電界でそれぞれ反対極の電極に引かれ、リーク電流になる。そして、図1のIGBT10のように、FS層の半値幅領域がLT制御層の半値幅領域に重なってくると、該重なり領域では、空乏層(電界)が形成されなくなる。このため、該重なり領域のLT制御層で発生した電子正孔対は、電界によって反対極の電極に引かれることなく、すぐに再結合して消滅してしまう。従って、重なりが大きくなるほどリーク電流が低減する。そして、図4のIGBT11のように、FS層表面側境界がLT制御層表面側境界に対してLT制御層の半値幅の1/2以上表面側になると、LT制御層の格子欠陥のほとんどがFS層の半値幅領域に含まれるようになり、リーク電流がゼロとなる。
以上のようにして、図1と図4に例示したIGBT10,11は、薄型化が可能なFS型IGBTであって、簡単な構造で残留ホールのLTを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なFS型IGBTとすることができる。
また、FS型IGBTやNPT型IGBTは、N導電型の半導体基板をドリフト層として使用するため、N導電型の薄いエピタキシャル層をドリフト層として使用するPT型IGBTに較べて、高耐圧用途に適している。従って、図1と図4に例示したIGBT10,11は、低コストで高耐圧が要求される車載用モータの駆動回路に好適である。
図5は、車載用モータの駆動回路に適用した例で、三相交流モータ30の駆動を行う三相のインバータ回路20が備えられた電力変換装置の回路図である。
図5において、一点鎖線で囲って示したインバータ回路20は、直流電源21からの電圧および電流を変換して、負荷である三相交流モータ30に電力を供給する。インバータ回路20には、直流電源21と平滑コンデンサ22が並列接続されており、スイッチング時のリップルの低減やノイズの影響を抑制して、一定の電源電圧が供給される。インバータ回路20は、上アームと下アームの直列接続された2つのSW素子がU相、V相、W相の三相分並列接続された構成とされており、該SW素子に対して、図1や図4に例示したIGBT10,11が用いられる。また、該SW素子には、還流用のフライホイールダイオード(以下、FWDと略記)23が、それぞれ、逆並列に接続されている。そして、各相の上アームと下アームのSW素子を所定の順番でオンオフ制御して三相の交流電流を生成し、三相交流モータ30を駆動する。
図5に示したような車載用のモータを駆動する高電圧のインバータ回路に上記FS型IGBTを用いる場合には、600〜1800Vの耐圧が必要とされる。この耐圧を実現できる半導体基板(N導電型ドリフト層)の厚さは、50μm以上、180μm以下の範囲である。図2では、1200V以上の耐圧を確保するうえで必要とされる変数Kの上限値が示されており、135μmの半導体基板1Sを使用するIGBT10,11では、変数Kの上限値が32μmである。
次に、本発明に係るIGBTの製造方法について説明する。
図6は、図1や図4に例示したIGBT10,11を製造するにあたって、好ましい製造工程を示したフロー図である。以下、図6の製造工程について、図1に示した構造を参照しながら、IGBT10,11の製造方法について説明する。
図6のステップS1に示すように、先に、N導電型(N−)の半導体基板に対して、P導電型層2、N導電型領域3、絶縁トレンチゲートGおよびエミッタ電極E等の表面側の構造を形成しておく。次に、ステップS2に示すように、表面側の構造を形成した後、半導体基板を裏面側から研削・研磨して、所定厚さの半導体基板1Sとする。尚、半導体基板1Sの厚さは、900V耐圧では75〜90μm程度であり、1200V耐圧では125〜135μm程度である。
次に、ステップS3のコレクタ層形成工程に示すように、裏面側の構造形成の最初の工程として、半導体基板1Sの裏面側の表層部に、コレクタ層4を形成する。このコレクタ層形成工程では、例えば、ボロン(B)等のP型不純物をイオン注入した後、レーザで裏面側の表層部をアニールする。尚、同じ半導体基板1Sにおいて、図5に示したFWD23を形成する場合には、カソードとなるN型不純物のイオン注入と上記IGBTのP型不純物のイオン注入を選択的に行った後、レーザで裏面側の表層部をアニールする。
次に、図6のステップS4の第1イオン注入工程に示すように、上記コレクタ層形成工程の後、半導体基板1Sの裏面側からヘリウム(He)をイオン注入して、LT制御層5を形成する。He線照射量は、(1〜3)×1011/cm−2程度である。次に、ステップS5の第1アニール工程に示すように、上記第1イオン注入工程の後、半導体基板1Sを、アニール温度:360〜400℃、アニール時間:1〜2時間で、一旦アニールする。
次に、ステップS6の第2イオン注入工程に示すように、上記第1アニール工程の後、半導体基板1Sの裏面側から水素(H)をイオン注入して、FS層6を形成する。H線照射量は、1×(1013〜1014)/cm−2程度である。次に、ステップS7の第2アニール工程に示すように、上記第2イオン注入工程の後、半導体基板1Sを、アニール温度:360〜400℃、アニール時間:1〜2時間で、再びアニールする。
そして最後に、図6のステップS8に示すように、半導体基板1Sの裏面側をメタライズして、コレクタ電極Cを形成する。
以上で、IGBT10,11の製造が完了する。
図6に示したIGBT10,11の製造方法において、第1アニール工程S5および第2アニール工程S7におけるアニール温度は、表面側の構造に影響を与えない300℃以上、425℃以下であってよく、特に、360℃以上、400℃以下が好適である。このように、第1アニール工程S5と第2アニール工程S7は、同じ温度範囲が適している。従って、ヘリウム(He)をイオン注入する第1イオン注入工程と水素(H)をイオン注入する第2イオン注入工程を続けて行った後、1回のアニール工程で、これらイオン注入層を同時にアニールすることも考えられる。しかしながら、第1イオン注入工程後のヘリウム注入層であるLT制御層と第2イオン注入工程後の水素注入層であるFS層を一括してアニールすると、LT制御層のLT低減効果が消失してしまうことが判明した。このため、図6の製造方法においては、ヘリウムをイオン注入する第1イオン注入工程S4の後の第1アニール工程S5と、水素をイオン注入する第2イオン注入工程S6の後の第2アニール工程S7を、それぞれ別の工程として行っている。
尚、ヘリウム注入層であるLT制御層と水素注入層であるFS層を一括してアニールした場合、上記のようにLT制御層のLT低減効果が消失してしまう理由として、次のような要因が考えられる。
第1イオン注入工程後の第1アニール工程は、ヘリウムの注入によって形成される格子欠陥を回復させるものではなく、不安定な欠陥だけを取り除いて、残留ホールの所謂LTキラーとして機能する格子欠陥を安定化させて固定するものである。一方、第2イオン注入工程後の第2アニール工程は、水素の注入によって形成される格子欠陥を回復させて、注入した水素をドナーとして機能させるものである。
ここで、IGBT10,11のようにLT制御層5とFS層6を重なって形成する場合において、ヘリウムを注入する第1イオン注入工程と水素を注入する第2イオン注入工程を続けて行う場合には、次のようになる。すなわち、第1イオン注入工程によって形成されたLT制御層では、ヘリウムのイオン注入による不安定な欠陥を含めた固定されていない格子欠陥の周りに、第2イオン注入工程で注入された水素が存在することになる。このような状態のLT制御層とFS層を一括してアニールすると、水素の注入によってできたFS層の格子欠陥だけでなく、LT制御層で先に存在していたヘリウムの注入による格子欠陥も回復し、LT制御層のLT低減効果が消失してしまうものと推察している。
以上のようにして、上記したIGBTおよびその製造方法は、薄型化が可能なFS型IGBTを対象とし、簡単な構造で残留ホールのLTを精密に制御できると共に、リーク電流を抑制することが可能である。っそして、損失が小さく高速スイッチングが可能なFS型IGBTおよびその製造方となっている。
90,10,11 絶縁ゲートバイポーラトランジスタ(IGBT)
1S 半導体基板
1 ドリフト層
2 P導電型層(チャネル形成層)
3 N導電型領域(エミッタ領域)
4 コレクタ層
5 ライフタイム制御層(LT制御層)
LUB LT制御層表面側境界
LLB LT制御層裏面側境界
6 フィールドストップ層(FS層)
FUB FS層表面側境界
K 変数(LT制御層の半値幅領域とFS層の半値幅領域の重なり度を示す尺度)

Claims (10)

  1. N導電型の半導体基板(1S)からなるドリフト層(1)と、前記半導体基板の裏面側の表層部に形成されたP導電型のコレクタ層(4)と、前記ドリフト層と前記コレクタ層の間に形成されたN導電型で前記ドリフト層より不純物濃度が高いフィールドストップ層(以下、FS層と略記)(6)とを有してなる絶縁ゲートバイポーラトランジスタであって、
    前記半導体基板の厚さ方向において、
    ライフタイム制御層(以下、LT制御層と略記)(5)が、ヘリウム(He)のイオン注入により、所定の半値幅で形成されてなり、
    前記FS層が、水素(H)のイオン注入により、所定の半値幅で形成されてなり、
    前記LT制御層の半値幅領域と前記FS層の半値幅領域とが、重なるように構成されてなることを特徴とする絶縁ゲートバイポーラトランジスタ。
  2. 前記LT制御層の半値幅領域が、前記FS層の半値幅領域に含まれるように構成されてなることを特徴とする請求項1に記載の絶縁ゲートバイポーラトランジスタ。
  3. 前記FS層の半値幅領域を規定するFS層表面側境界(FUB)が、前記LT制御層の半値幅領域を規定するLT制御層表面側境界(LTU)に対して、LT制御層の半値幅の1/2以上表面側に位置するように構成されてなることを特徴とする請求項2に記載の絶縁ゲートバイポーラトランジスタ。
  4. 前記LT制御層の半値幅が、5μmであることを特徴とする請求項3に記載の絶縁ゲートバイポーラトランジスタ。
  5. 前記半導体基板の厚さが、50μm以上、180μm以下であることを特徴とする請求項1乃至4のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  6. 前記絶縁ゲートバイポーラトランジスタが、
    前記半導体基板の表面側の表層部に形成されたP導電型層を貫通する絶縁トレンチゲート(G)を有した、トレンチゲート型であることを特徴とする請求項1乃至5のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  7. 前記絶縁ゲートバイポーラトランジスタが、
    車載用のモータを駆動するインバータ回路に用いられることを特徴とする請求項1乃至6のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  8. 請求項1乃至7のいずれか一項に記載の絶縁ゲートバイポーラトランジスタの製造方法であって、
    前記半導体基板の裏面側の表層部に、前記コレクタ層を形成するコレクタ層形成工程(S3)と、
    前記コレクタ層形成工程の後、前記半導体基板の裏面側からヘリウムをイオン注入して、前記LT制御層を形成する第1イオン注入工程(S4)と、
    前記第1イオン注入工程の後、前記半導体基板をアニールする第1アニール工程(S5)と、
    前記第1アニール工程の後、前記半導体基板の裏面側から水素をイオン注入して、前記FS層を形成する第2イオン注入工程(S6)と、
    前記第2イオン注入工程の後、前記半導体基板をアニールする第2アニール工程(S7)と、を有してなることを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。
  9. 前記第1アニール工程および前記第2アニール工程におけるアニール温度が、300℃以上、425℃以下であることを特徴とする請求項8に記載の絶縁ゲートバイポーラトランジスタの製造方法。
  10. 前記アニール温度が、360℃以上、400℃以下であることを特徴とする請求項9に記載の絶縁ゲートバイポーラトランジスタの製造方法。
JP2013234260A 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法 Expired - Fee Related JP6225649B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013234260A JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法
US15/034,944 US9704980B2 (en) 2013-11-12 2014-10-06 Insulated gate bipolar transistor and method for manufacturing same
PCT/JP2014/005076 WO2015072064A1 (ja) 2013-11-12 2014-10-06 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN201480061962.6A CN105723513B (zh) 2013-11-12 2014-10-06 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234260A JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015095559A true JP2015095559A (ja) 2015-05-18
JP6225649B2 JP6225649B2 (ja) 2017-11-08

Family

ID=53057020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234260A Expired - Fee Related JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US9704980B2 (ja)
JP (1) JP6225649B2 (ja)
CN (1) CN105723513B (ja)
WO (1) WO2015072064A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018207394A1 (ja) * 2017-05-10 2019-11-07 三菱電機株式会社 半導体装置
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
US11373869B2 (en) 2018-11-16 2022-06-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP4128777B2 (ja) * 2000-05-05 2008-07-30 インターナショナル・レクチファイヤー・コーポレーション 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
WO2011049054A1 (ja) * 2009-10-19 2011-04-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタおよびその設計方法
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Igbtおよびダイオード
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768143B2 (ja) 1992-06-11 1998-06-25 三菱電機株式会社 伝導度変調型mosfetの製造方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
US6774407B2 (en) 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JP3622405B2 (ja) 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びigbtモジュール
JP3952452B2 (ja) 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128777B2 (ja) * 2000-05-05 2008-07-30 インターナショナル・レクチファイヤー・コーポレーション 絶縁ゲートバイポーラトランジスタ(igbt)及びその製造方法
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
WO2011049054A1 (ja) * 2009-10-19 2011-04-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタおよびその設計方法
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Igbtおよびダイオード
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018207394A1 (ja) * 2017-05-10 2019-11-07 三菱電機株式会社 半導体装置
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
JPWO2020100995A1 (ja) * 2018-11-16 2021-05-20 富士電機株式会社 半導体装置および製造方法
US11373869B2 (en) 2018-11-16 2022-06-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
JP7099541B2 (ja) 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
US11715771B2 (en) 2018-11-16 2023-08-01 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
US11854782B2 (en) 2018-11-16 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device and fabrication method

Also Published As

Publication number Publication date
US20160276470A1 (en) 2016-09-22
CN105723513A (zh) 2016-06-29
CN105723513B (zh) 2018-10-23
JP6225649B2 (ja) 2017-11-08
WO2015072064A1 (ja) 2015-05-21
US9704980B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10734230B2 (en) Insulated-gate bipolar transistor (IGBT) or diode including buffer region and lifetime killer region
CN107251205B (zh) 半导体装置和半导体装置的制造方法
US20180350901A1 (en) Semiconductor device and method for producing semiconductor device
CN103534811B (zh) 半导体装置及半导体装置的制造方法
CN109075213B (zh) 半导体装置
US8440553B2 (en) Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device
CN104904020B (zh) 二极管、电力变换装置
JP5194273B2 (ja) 半導体装置
TW201432916A (zh) 半導體裝置及其製造方法
CN103890920A (zh) 半导体装置以及半导体装置的制造方法
JP2019102493A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
JP2020077720A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5565134B2 (ja) 半導体装置の製造方法
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP2005252212A (ja) 逆阻止型半導体装置およびその製造方法
JP4129106B2 (ja) 半導体装置
US20170294527A1 (en) Semiconductor device and method for manufacturing the same
JPWO2018207394A1 (ja) 半導体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2021141094A (ja) 半導体装置及び半導体装置の製造方法
JP7276407B2 (ja) 炭化珪素半導体装置
JP2014187071A (ja) Igbt及びigbtの製造方法
JP2018011030A (ja) 逆阻止mos型半導体装置および逆阻止mos型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R151 Written notification of patent or utility model registration

Ref document number: 6225649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees