JP2015095559A - 絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents

絶縁ゲートバイポーラトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2015095559A
JP2015095559A JP2013234260A JP2013234260A JP2015095559A JP 2015095559 A JP2015095559 A JP 2015095559A JP 2013234260 A JP2013234260 A JP 2013234260A JP 2013234260 A JP2013234260 A JP 2013234260A JP 2015095559 A JP2015095559 A JP 2015095559A
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
insulated gate
gate bipolar
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013234260A
Other languages
English (en)
Other versions
JP6225649B2 (ja
Inventor
健太 合田
Kenta Aida
健太 合田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013234260A priority Critical patent/JP6225649B2/ja
Priority to US15/034,944 priority patent/US9704980B2/en
Priority to PCT/JP2014/005076 priority patent/WO2015072064A1/ja
Priority to CN201480061962.6A priority patent/CN105723513B/zh
Publication of JP2015095559A publication Critical patent/JP2015095559A/ja
Application granted granted Critical
Publication of JP6225649B2 publication Critical patent/JP6225649B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡単な構造で残留ホールのＬＴを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なＦＳ型ＩＧＢＴおよびその製造方法を提供する。【解決手段】半導体基板１Ｓの厚さ方向において、ＬＴ制御層５が、ヘリウム（Ｈｅ）のイオン注入により、所定の半値幅で形成されてなり、ＦＳ層６が、水素（Ｈ）のイオン注入により、所定の半値幅で形成されてなり、ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域とが重なるように構成されてなるＩＧＢＴ１０，１１とする。【選択図】図１

Description

本発明は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ、Insulated Gate Bipolar Transistor）およびその製造方法に関する。
縦型のパワーデバイスであるＩＧＢＴが、例えば、特許第４１２８７７７号（特許文献１）に開示されている。ＩＧＢＴは、ＭＯＳ型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）とバイポーラトランジスタ（ＢＪＴ）が複合化した構造として把えることができ、大電流・大電圧パワーデバイスの１つとして、産業用から家電用まで幅広く適用されてきている。
上記特許文献１にも記載されているように、ＩＧＢＴは、いわゆるパンチスルー（ＰＴ）型ＩＧＢＴ、ノンパンチスルー（ＮＰＴ）型ＩＧＢＴ、および両者の中間的存在のフィールドストップ（ＦＳ）型ＩＧＢＴに大別できる。ＰＴ型ＩＧＢＴは、Ｐ導電型（Ｐ＋）の厚い基板をコレクタ層とし、エピタキシャルで形成されるＮ導電型（Ｎ−）のドリフト層との間に、Ｎ導電型（Ｎ＋）のバッファ層を挿入した構造となっている。ＰＴ型ＩＧＢＴは、オフ（逆バイアス）時において空乏層（電界）がコレクタ側に接触するもので、エピタキシャルウェハを使用するため高コストである。一方、ＮＰＴ型ＩＧＢＴは、Ｎ導電型（Ｎ−）の基板（シリコンウェハ）を薄くしてドリフト層とし、裏面にＰ導電型（Ｐ＋）のコレクタ層が形成された構造となっている。ＮＰＴ型ＩＧＢＴは、オフ時において表面側のＰ導電型層とＮ導電型ドリフト層のＰＮ接合から伸展した空乏層がコレクタ層に接触しないもので、フローティングゾーンウェハを使用するため低コストで、結晶欠陥が少なく信頼性が高い。また、ＦＳ型ＩＧＢＴは、ＮＰＴ型ＩＧＢＴのドリフト層とコレクタ層の間に、フィールドストップ層（以下、ＦＳ層と略記）と呼ぶＮ導電型のバッファ層を挿入して、Ｎ導電型（Ｎ−）基板の厚さをさらに薄くした構造である。ＦＳ型ＩＧＢＴは、オフ時において表面側のＰＮ接合から伸展した空乏層がＦＳ層に接触し、ＦＳ層が空乏層（電界）のストップとして機能する。縦型パワーデバイスであるＩＧＢＴは、損失低減を目的としてデバイス厚の薄型化が図られてきており、近年では最も薄型化できるＦＳ型ＩＧＢＴが主流の構造になりつつある。
ＦＳ型ＩＧＢＴは、例えば、次のようにして製造することができる。まず、薄いＮ−基板の裏面側からリン（Ｐ）またはアンチモン（Ｓｂ）のＮ型ドーパントを注入して、ＦＳ層を形成する。次に、高温アニール（６００℃以上）によって活性化した後、浅いＰ＋コレクタ層をＮ−基板の底面に形成する。しかしながらこの方法では、次のような問題がある。ウェハの破損を減らすためには表面側を先に形成し、表面のメタライジングやパッシベーション層を形成した後で、裏面側にＦＳ層を形成する必要がある。しかしながら、表面に金属層が形成されていると、裏面側におけるドーパント注入後のアニールは、最上面のパッシベーション層の堆積温度（３５０℃−４２５℃）を下回る温度に制限される。その結果、リンまたはアンチモンの注入ドーパントの一部だけしかアニールされず、アニール度合いが小さな温度範囲で大きく変化してしまう。この問題を解決するため、先の特許文献１では、水素（Ｈ）のイオン注入によってＦＳ層を形成し、その後に浅いＰ＋コレクタ層をボロン（Ｂ）の注入で形成する。そして最後に、ウェハを３０−６０分間、３００−４００℃でアニールするようにしている。この３００−４００℃のアニールによって、イオン注入のダメージが消え、ＦＳ層に注入された水素がＮ＋ドーパントとして振舞う。このように、水素のイオン注入によってＦＳ層を形成する場合には、３００−４００℃のアニールで注入水素を活性化することができ、表面側の構造（金属およびパッシベーション）に損傷を与えることなく、ＦＳ層として機能させることができる。
特許第４１２８７７７号
一般的なＩＧＢＴにおいては、ゲートをオフした後、コレクタ電流が遅れて低下する。このコレクタ電流の低下は、オン時の２割程度まで急激に低下した後、裾を引いてゆっくり低下していく。このコレクタ電流が裾を引く現象（テイル電流）は、ＩＧＢＴに特有なもので、オン時に注入されたドリフト層における残留ホールに起因している。このＩＧＢＴに特有なテイル電流を低減して、該テイル電流に伴う損失の低減とスイッチングの高速化を図るため、従来から種々の手法が検討されてきている。
例えば、ＰＴ型ＩＧＢＴやＮＰＴ型ＩＧＢＴでは、ドリフト層に電子やイオンを照射してテイル電流の原因となるドリフト層中の残留ホールのライフタイム（以下、ＬＴと略記）を短くし、残留ホールを早期に消滅させる方法が検討されている。一方、近年の主流であるＦＳ型ＩＧＢＴは、残留ホールのＬＴ制御をしないことを前提として開発が進められてきた。これは、薄型化が最大のメリットであるＦＳ型ＩＧＢＴにおいて、複雑なＬＴ制御構造の実現が困難なためである。また、ＬＴ制御のためドリフト層に電子やイオンを照射した場合、欠陥発生に伴って、リーク電流が増大するという問題もある。
本発明は、薄型化が可能なＦＳ型ＩＧＢＴおよびその製造方法を対象としている。そして、簡単な構造で残留ホールのＬＴを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なＦＳ型ＩＧＢＴおよびその製造方法を提供することを目的としている。
本発明は、薄型化がＦＳ型ＩＧＢＴを対象としている。すなわち、Ｎ導電型の半導体基板からなるドリフト層と、該半導体基板の裏面側の表層部に形成されたＰ導電型のコレクタ層と、ドリフト層とコレクタ層の間に形成されたＮ導電型でドリフト層より不純物濃度が高いＦＳ層とを有してなるＩＧＢＴである。
そして、本発明に係るＩＧＢＴは、半導体基板の厚さ方向において、ＬＴ制御層が、ヘリウム（Ｈｅ）のイオン注入により、所定の半値幅で形成されてなる構造とする。また、ＦＳ層は、水素（Ｈ）のイオン注入により、所定の半値幅で形成し、ＬＴ制御層の半値幅領域とＦＳ層の半値幅領域とが重なるように構成する。
上記ＩＧＢＴは、Ｎ導電型の半導体基板を薄くしてドリフト層として使用するＦＳ型ＩＧＢＴで、エピタキシャルウェハを使用するＰＴ型ＩＧＢＴに較べて低コストであり、結晶欠陥が少なく信頼性が高い。また、ＦＳ層を持たないＮＰＴ型ＩＧＢＴと較べても、より薄型化が可能である。さらに、上記ＩＧＢＴのＦＳ層の形成には、水素のイオン注入が用いられている。これによれば、前述したように、表面側の構造に影響を与えない３００−４００℃の低温アニールで、注入した水素を活性化し、Ｎ＋ドーパントとして機能させることが可能である。
さらに、上記ＩＧＢＴにおいては、ヘリウムのイオン注入によって、ＬＴ制御層が形成されている。ヘリウムのイオン注入によって形成されるＬＴ制御層は、基板の厚さ方向での局所的な形成が可能で、電子線照射によるＬＴ制御層のように広範囲に亘ることはない。また、水素のイオン注入によって形成されるＬＴ制御層と較べても、基板の厚さ方向でより局在化させることができる。従って、薄い半導体基板をドリフト層として用いるＦＳ型ＩＧＢＴにおいて、ＬＴ制御層を精密に形成するには、ヘリウムのイオン注入が好適である。上記ＩＧＢＴでは、このヘリウムのイオン注入で精密形成されるＬＴ制御層の存在で、ターンオフ後にドリフト層中に存在する残留ホールを早期に消滅させ、テイル電流と損失を低減して、スイッチングを高速化することができる。
また、上記ＩＧＢＴにおいては、ヘリウムのイオン注入によるＬＴ制御層と水素のイオン注入によるＦＳ層の関係として、ＬＴ制御層の半値幅領域とＦＳ層の半値幅領域とが重なるように構成される。このＬＴ制御層とＦＳ層の関係は、シミュレーションによるリーク電流の評価で得られた次の結果に基づいている。シミュレーションによれば、水素のイオン注入によるＦＳ層の半値幅領域がヘリウムのイオン注入によるＬＴ制御層の半値幅領域に重ならないように形成されているとき、一定の大きなリーク電流が発生する。そして、ＦＳ層の半値幅領域がＬＴ制御層の半値幅領域に重なって、ＦＳ層の半値幅領域を規定するＦＳ層表面側境界がＬＴ制御層の半値幅領域内に入ってくると、リーク電流が急激に低減し始める。さらに重なりが大きくなり、ＦＳ層表面側境界がＬＴ制御層の半値幅領域を規定するＬＴ制御層表面側境界に一致して、ＬＴ制御層の半値幅領域がＦＳ層の半値幅領域に丁度含まれるようになると、リーク電流は、重なりがない場合の２５％程度まで低下する。そして、ＦＳ層表面側境界が、ＬＴ制御層表面側境界に対して、ＬＴ制御層の半値幅の１／２以上表面側に位置するようになると、リーク電流がゼロとなる。
また、上記ＩＧＢＴを製造するにあたっては、以下の工程からなる製造方法を採用することが好ましい。
先に、Ｎ導電型の半導体基板に対して表面側の構造を形成した後、裏面側から研削・研磨して半導体基板を所定の厚さにしておく。そして、裏面側の構造形成の最初の工程として、半導体基板の裏面側の表層部に、コレクタ層を形成する（コレクタ層形成工程）。このコレクタ層形成工程では、例えば、ボロン（Ｂ）等のＰ型不純物をイオン注入した後、レーザで裏面側の表層部をアニールする。次に、上記コレクタ層形成工程の後、半導体基板の裏面側からヘリウムをイオン注入して、ＬＴ制御層を形成する（第１イオン注入工程）。次に、上記第１イオン注入工程の後、半導体基板を一旦アニールする（第１アニール工程）。次に、上記第１アニール工程の後、半導体基板の裏面側から水素をイオン注入して、ＦＳ層を形成する（第２イオン注入工程）。次に、上記第２イオン注入工程の後、半導体基板を再びアニールする（第２アニール工程）。そして、最後に、半導体基板の裏面側をメタライズして、コレクタ電極を形成する。
以上で、上記ＩＧＢＴの製造が完了する。
上記の第１アニール工程および第２アニール工程におけるアニール温度は、表面側の構造に影響を与えない３００℃以上、４２５℃以下であってよく、特に、３６０℃以上、４００℃以下が好適である。このように、第１アニール工程と第２アニール工程は、同じ温度範囲が適している。従って、ヘリウムをイオン注入する第１イオン注入工程と水素をイオン注入する第２イオン注入工程を続けて行った後、１回のアニール工程で、これらイオン注入層を同時にアニールすることも考えられる。しかしながら、第１イオン注入工程後のヘリウム注入層であるＬＴ制御層と第２イオン注入工程後の水素注入層であるＦＳ層を一括してアニールすると、ＬＴ制御層のＬＴ低減効果が消失してしまうことが判明した。このため、上記製造方法においては、ヘリウムをイオン注入する第１イオン注入工程の後の第１アニール工程と、水素をイオン注入する第２イオン注入工程の後の第２アニール工程を、それぞれ別の工程として行っている。
以上のようにして、上記したＩＧＢＴおよびその製造方法は、薄型化が可能なＦＳ型ＩＧＢＴを対象とし、簡単な構造で残留ホールのＬＴを精密に制御できると共に、リーク電流を抑制することが可能である。そして、損失が小さく高速スイッチングが可能なＦＳ型ＩＧＢＴおよびその製造方となっている。
本発明に係るＩＧＢＴの一例を示す図で、ＩＧＢＴ１０の断面構造を模式的に示した図である。 ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域の重なり度を示す変数Ｋに対して、オフ時のリーク電流をシミュレートした結果である。 変数Ｋが負となるＩＧＢＴ９０の例を示した図である。 変数Ｋが１．５×〔ＬＴ制御層５の半値幅〕となるＩＧＢＴ１１の例を示した図である。 車載用モータの駆動回路に適用した例で、三相交流モータ３０の駆動を行う三相のインバータ回路２０が備えられた電力変換装置の回路図である。 ＩＧＢＴ１０，１１を製造するにあたって、好ましい製造工程を示したフロー図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図１は、本発明に係るＩＧＢＴの一例を示す図で、ＩＧＢＴ１０の断面構造を模式的に示した図である。図１では、上記断面図と横軸スケールを同じにして、対数の縦軸スケールで、ＩＧＢＴ１０の各層における不純物濃度分布および残留ホールのＬＴ分布を模式的に示してある。尚、不純物濃度分布のグラフでは、各層における代表的な最大不純物濃度を１Ｅ１５（１×１０１５／ｃｍ３）等の記号で示してある。また、ＬＴ分布のグラフでは、各層における代表的な最小ＬＴの値を０．０５（μｓ）等の数値で示してある。
図１に示すＩＧＢＴ１０は、ＦＳ型ＩＧＢＴである。すなわち、Ｎ導電型（Ｎ−）の半導体基板１Ｓからなるドリフト層１と、該半導体基板１Ｓの裏面側の表層部に形成されたＰ導電型（Ｐ＋）のコレクタ層４と、ドリフト層１とコレクタ層４の間に形成されるＦＳ層６とを有している。ＦＳ層６は、Ｎ導電型（Ｎ＋）で、ドリフト層１より高い不純物濃度に設定される。そして、半導体基板１Ｓの裏面側の表面には、コレクタ電極Ｃが、コレクタ層４に接続するように形成されている。
尚、図１のＩＧＢＴ１０において、半導体基板１Ｓの表面側の表層部に形成されたＰ導電型（Ｐ）層２は、チャネル形成層であり、Ｐ導電型層２の表層部に選択的に形成されているＮ導電型（Ｎ＋）領域３は、エミッタ領域である。また、図１のＩＧＢＴ１０は、セル密度の増加とオン電圧の低減が可能なトレンチゲート型であり、Ｎ導電型領域３に接して、Ｐ導電型層２を貫通するように形成された絶縁トレンチゲートＧを有している。そして、半導体基板１Ｓの表面側の表面には、エミッタ電極Ｅが、Ｎ導電型領域３とＰ導電型層２に共通接続するように形成されている。
さらに、図１のＩＧＢＴ１０は、半導体基板１Ｓの厚さ方向において、ＬＴ制御層５が、ヘリウム（Ｈｅ）のイオン注入により、所定の半値幅で形成されている。尚、図１において一点鎖線で示したＬＴ制御層５中の断面位置ＬＣが、注入されたＨｅの濃度がピークとなる位置で、ＬＴが最小値となる位置に一致する。このＨｅの濃度がピークとなる断面位置ＬＣを、以下、Ｈｅ濃度ピーク位置ＬＣと呼ぶ。また、点線で示したＬＴ制御層５の両端の断面位置ＬＵＢ，ＬＬＢは、それぞれ、表面側と裏面側において注入されたＨｅのガウス分布する濃度がピーク値の１／２となる位置であり、表面側と裏面側においてＬＴが最小値の２倍となる位置に一致する。このように、ＬＴ制御層５の半値幅領域を規定する断面位置ＬＵＢ，ＬＬＢを、以下、ＬＴ制御層表面側境界ＬＵＢおよびＬＴ制御層裏面側境界ＬＬＢと呼ぶ。尚、ＬＴ制御層５の半値幅領域の厚さは、Ｈｅのイオン注入エネルギーに対する各物質での飛程値から計算できるが、イオン注入後の拡がり抵抗測定を行うことによっても確認可能である。
また、図１のＩＧＢＴ１０では、ＦＳ層６を、水素（Ｈ）のイオン注入により所定の半値幅で形成している。尚、図１において二点鎖線で示したＦＳ層６中の断面位置ＦＣが、注入されたＨの濃度がピークとなる位置である。このＨの濃度がピークとなる断面位置ＦＣを、以下、Ｈ濃度ピーク位置ＦＣと呼ぶ。また、点線で示したＦＳ層６の表面側の端の断面位置ＦＵＢは、表面側において注入されたＨの濃度がガウス分布するピーク値の１／２となる位置である。このように、ＦＳ層６の半値幅領域を規定する表面側の断面位置ＦＵＢを、以下、ＦＳ層表面側境界ＦＵＢと呼ぶ。
そして、図１のＩＧＢＴ１０は、上記したＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域が重なる構成としている。このＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域の重なり度を示す尺度として、図中に矢印で示した変数Ｋを導入する。変数Ｋは、ＬＴ制御層５のＬＴ制御層裏面側境界ＬＬＢを基準とした、ＦＳ層６のＦＳ層表面側境界ＦＵＢの位置を示す値である。ＦＳ層表面側境界ＦＵＢがＬＴ制御層裏面側境界ＬＬＢより表面側にあるとき、変数Ｋは正で、ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域が重なる状態にある。ＦＳ層表面側境界ＦＵＢがＬＴ制御層裏面側境界ＬＬＢより裏面側にあるときは、変数Ｋは負で、ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域が重ならない状態にある。
図１に示すＩＧＢＴは、Ｎ導電型の半導体基板１Ｓを薄くしてドリフト層１として使用するＦＳ型ＩＧＢＴで、エピタキシャルウェハを使用するＰＴ型ＩＧＢＴに較べて低コストであり、結晶欠陥が少なく信頼性が高い。また、ＦＳ層６を持たないＮＰＴ型ＩＧＢＴと較べても、より薄型化が可能である。ＩＧＢＴ１０のＦＳ層６の形成には、水素のイオン注入が用いられている。これによれば、表面側の構造に影響を与えない３００−４００℃の低温アニールで、注入した水素を活性化し、Ｎ＋ドーパントとして機能させることが可能である。
さらに、図１のＩＧＢＴ１０においては、ヘリウムのイオン注入によって、ＬＴ制御層５が形成されている。ヘリウムのイオン注入によって形成されるＬＴ制御層５は、図示したように基板の厚さ方向での局所的な形成が可能で、電子線照射によるＬＴ制御層のように広範囲に亘ることはない。また、水素のイオン注入によって形成されるＬＴ制御層と較べても、基板の厚さ方向でより局在化させることができる。例えば、同じ１７ＭｅＶのエネルギーでシリコン（Ｓｉ）中にイオン注入した場合、水素では７５μｍ程度の半値幅を持つガウス分布になるのに対し、ヘリウムでは３．５μｍ程度の半値幅を持つガウス分布になる。また、水素では９５個／ｉｏｎ程度の欠陥生成率になるのに対し、ヘリウムでは２７５個／ｉｏｎ程度の欠陥生成率になる。従って、薄い半導体基板をドリフト層として用いるＦＳ型ＩＧＢＴにおいてＬＴ制御層を精密に形成するには、図１のＩＧＢＴ１０のように、ヘリウムのイオン注入が好適である。ＩＧＢＴ１０では、このヘリウムのイオン注入で精密形成されるＬＴ制御層５の存在で、ターンオフ後にドリフト層１中に存在する残留ホールを早期に消滅させ、テイル電流と損失を低減して、スイッチングを高速化することができる。
また、図１のＩＧＢＴ１０においては、ヘリウムのイオン注入によるＬＴ制御層５と水素のイオン注入によるＦＳ層６の関係として、ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域とが重なるように構成されている。すなわち、図中の変数Ｋが正となる関係である。このＬＴ制御層５とＦＳ層６の関係は、シミュレーションによるリーク電流の評価で得られた次の結果に基づいている。
図２は、上記シミュレーション結果を示す図で、ＬＴ制御層５の半値幅領域とＦＳ層６の半値幅領域の重なり度を示す変数Ｋに対して、オフ時のリーク電流をシミュレートした結果である。尚、図１と図２では、表面側と裏面側が左右で反転している。
図１のＩＧＢＴ１０は、１２００Ｖ耐圧で設計されており、１３５μｍの厚さの半導体基板１Ｓが用いられている。図２のシミュレーションでは、Ｈｅ濃度ピーク位置ＬＣを表面側から１２０μｍの位置とし、ＬＴ制御層５の半値幅領域を５μｍとしている。また、Ｈ濃度ピーク位置ＦＣ（裏面側からの深さ）を変えることで、変数Ｋの値を変化させた。尚、１２００Ｖ耐圧に必要な条件であるＦＳ層６の合計の不純物量が変わらないように、Ｈ濃度ピーク位置ＦＣの変更に伴って、ＦＳ層６の不純物濃度のガウス分布を変化させた。
図２に示すように、シミュレーションによれば、水素のイオン注入によるＦＳ層６の半値幅領域がヘリウムのイオン注入によるＬＴ制御層５の半値幅領域に重ならないように形成されている（Ｋ＜０）とき、一定の大きなリーク電流が発生する。
図３は、変数Ｋが負となるＩＧＢＴ９０の例を示した図である。図２においても、図３のＩＧＢＴ９０の変数Ｋを矢印で示している。
図３のＩＧＢＴ９０では、ＦＳ層６の半値幅領域がＬＴ制御層５の半値幅領域に重ならないように形成されており、ＬＴ制御層５の半値幅領域がドリフト層１中にある。この状態にあるＩＧＢＴ９０では、図２に示す８×１０−１３Ａ程度の一定の大きなリーク電流が発生する。
そして、図１に示したＩＧＢＴ１０のように、ＦＳ層６の半値幅領域がＬＴ制御層５の半値幅領域に重なって（Ｋ＞０）、ＦＳ層表面側境界ＦＵＢがＬＴ制御層５の半値幅領域内に入ってくると、図２のようにリーク電流が急激に低減し始める。さらに重なりが大きくなり、ＦＳ層表面側境界ＦＵＢがＬＴ制御層表面側境界ＬＵＢに一致して、ＬＴ制御層５の半値幅領域がＦＳ層６の半値幅領域に丁度含まれるようになると、リーク電流は、重なりがない場合の２５％程度まで低下する。
そして、ＦＳ層表面側境界ＦＵＢが、ＬＴ制御層表面側境界ＬＵＢに対して、ＬＴ制御層５の半値幅の１／２以上表面側に位置するようになると（Ｋ≧１．５×〔ＬＴ制御層５の半値幅〕）、図２のようにリーク電流がゼロとなる。
図４は、変数Ｋが１．５×〔ＬＴ制御層５の半値幅〕となるＩＧＢＴ１１の例を示した図である。図２においても、図４のＩＧＢＴ１１の変数Ｋを矢印で示している。
図４のＩＧＢＴ１１において、ＬＴ制御層５の半値幅領域は５μｍに設定されている。従って、変数Ｋが７．５μｍになると、ＬＴ制御層５を形成するためイオン注入されたヘリウムとそれによって形成される格子欠陥のほとんどは、ＦＳ層６の半値幅領域に含まれるようになる。この状態にあるＩＧＢＴ１１では、図２に示すように、リーク電流がゼロとなる。
図２のシミュレーション結果に表れたＬＴ制御層とＦＳ層の重なり状態とリーク電流の関係は、以下のように考えられる。ＦＳ型ＩＧＢＴでは、オフ（逆バイアス）時において、表面側のＰ導電型層とＮ導電型ドリフト層のＰＮ接合から伸展した空乏層（電界）がＦＳ層に接触し、ＦＳ層が空乏層のストップとして機能する。また、ヘリウムのイオン注入で形成したＬＴ制御層に存在する格子欠陥は、電子正孔対の生成中心および再結合中心となる。従って、図３のＩＧＢＴ９０のように、ＦＳ層がＬＴ制御層に重ならないようにドリフト層中に形成されている場合には、ＬＴ制御層の生成中心で発生した電子正孔対が空乏層中の電界でそれぞれ反対極の電極に引かれ、リーク電流になる。そして、図１のＩＧＢＴ１０のように、ＦＳ層の半値幅領域がＬＴ制御層の半値幅領域に重なってくると、該重なり領域では、空乏層（電界）が形成されなくなる。このため、該重なり領域のＬＴ制御層で発生した電子正孔対は、電界によって反対極の電極に引かれることなく、すぐに再結合して消滅してしまう。従って、重なりが大きくなるほどリーク電流が低減する。そして、図４のＩＧＢＴ１１のように、ＦＳ層表面側境界がＬＴ制御層表面側境界に対してＬＴ制御層の半値幅の１／２以上表面側になると、ＬＴ制御層の格子欠陥のほとんどがＦＳ層の半値幅領域に含まれるようになり、リーク電流がゼロとなる。
以上のようにして、図１と図４に例示したＩＧＢＴ１０，１１は、薄型化が可能なＦＳ型ＩＧＢＴであって、簡単な構造で残留ホールのＬＴを精密に制御できると共に、リーク電流を抑制でき、損失が小さく高速スイッチングが可能なＦＳ型ＩＧＢＴとすることができる。
また、ＦＳ型ＩＧＢＴやＮＰＴ型ＩＧＢＴは、Ｎ導電型の半導体基板をドリフト層として使用するため、Ｎ導電型の薄いエピタキシャル層をドリフト層として使用するＰＴ型ＩＧＢＴに較べて、高耐圧用途に適している。従って、図１と図４に例示したＩＧＢＴ１０，１１は、低コストで高耐圧が要求される車載用モータの駆動回路に好適である。
図５は、車載用モータの駆動回路に適用した例で、三相交流モータ３０の駆動を行う三相のインバータ回路２０が備えられた電力変換装置の回路図である。
図５において、一点鎖線で囲って示したインバータ回路２０は、直流電源２１からの電圧および電流を変換して、負荷である三相交流モータ３０に電力を供給する。インバータ回路２０には、直流電源２１と平滑コンデンサ２２が並列接続されており、スイッチング時のリップルの低減やノイズの影響を抑制して、一定の電源電圧が供給される。インバータ回路２０は、上アームと下アームの直列接続された２つのＳＷ素子がＵ相、Ｖ相、Ｗ相の三相分並列接続された構成とされており、該ＳＷ素子に対して、図１や図４に例示したＩＧＢＴ１０，１１が用いられる。また、該ＳＷ素子には、還流用のフライホイールダイオード（以下、ＦＷＤと略記）２３が、それぞれ、逆並列に接続されている。そして、各相の上アームと下アームのＳＷ素子を所定の順番でオンオフ制御して三相の交流電流を生成し、三相交流モータ３０を駆動する。
図５に示したような車載用のモータを駆動する高電圧のインバータ回路に上記ＦＳ型ＩＧＢＴを用いる場合には、６００〜１８００Ｖの耐圧が必要とされる。この耐圧を実現できる半導体基板（Ｎ導電型ドリフト層）の厚さは、５０μｍ以上、１８０μｍ以下の範囲である。図２では、１２００Ｖ以上の耐圧を確保するうえで必要とされる変数Ｋの上限値が示されており、１３５μｍの半導体基板１Ｓを使用するＩＧＢＴ１０，１１では、変数Ｋの上限値が３２μｍである。
次に、本発明に係るＩＧＢＴの製造方法について説明する。
図６は、図１や図４に例示したＩＧＢＴ１０，１１を製造するにあたって、好ましい製造工程を示したフロー図である。以下、図６の製造工程について、図１に示した構造を参照しながら、ＩＧＢＴ１０，１１の製造方法について説明する。
図６のステップＳ１に示すように、先に、Ｎ導電型（Ｎ−）の半導体基板に対して、Ｐ導電型層２、Ｎ導電型領域３、絶縁トレンチゲートＧおよびエミッタ電極Ｅ等の表面側の構造を形成しておく。次に、ステップＳ２に示すように、表面側の構造を形成した後、半導体基板を裏面側から研削・研磨して、所定厚さの半導体基板１Ｓとする。尚、半導体基板１Ｓの厚さは、９００Ｖ耐圧では７５〜９０μｍ程度であり、１２００Ｖ耐圧では１２５〜１３５μｍ程度である。
次に、ステップＳ３のコレクタ層形成工程に示すように、裏面側の構造形成の最初の工程として、半導体基板１Ｓの裏面側の表層部に、コレクタ層４を形成する。このコレクタ層形成工程では、例えば、ボロン（Ｂ）等のＰ型不純物をイオン注入した後、レーザで裏面側の表層部をアニールする。尚、同じ半導体基板１Ｓにおいて、図５に示したＦＷＤ２３を形成する場合には、カソードとなるＮ型不純物のイオン注入と上記ＩＧＢＴのＰ型不純物のイオン注入を選択的に行った後、レーザで裏面側の表層部をアニールする。
次に、図６のステップＳ４の第１イオン注入工程に示すように、上記コレクタ層形成工程の後、半導体基板１Ｓの裏面側からヘリウム（Ｈｅ）をイオン注入して、ＬＴ制御層５を形成する。Ｈｅ線照射量は、（１〜３）×１０１１／ｃｍ−２程度である。次に、ステップＳ５の第１アニール工程に示すように、上記第１イオン注入工程の後、半導体基板１Ｓを、アニール温度：３６０〜４００℃、アニール時間：１〜２時間で、一旦アニールする。
次に、ステップＳ６の第２イオン注入工程に示すように、上記第１アニール工程の後、半導体基板１Ｓの裏面側から水素（Ｈ）をイオン注入して、ＦＳ層６を形成する。Ｈ線照射量は、１×（１０１３〜１０１４）／ｃｍ−２程度である。次に、ステップＳ７の第２アニール工程に示すように、上記第２イオン注入工程の後、半導体基板１Ｓを、アニール温度：３６０〜４００℃、アニール時間：１〜２時間で、再びアニールする。
そして最後に、図６のステップＳ８に示すように、半導体基板１Ｓの裏面側をメタライズして、コレクタ電極Ｃを形成する。
以上で、ＩＧＢＴ１０，１１の製造が完了する。
図６に示したＩＧＢＴ１０，１１の製造方法において、第１アニール工程Ｓ５および第２アニール工程Ｓ７におけるアニール温度は、表面側の構造に影響を与えない３００℃以上、４２５℃以下であってよく、特に、３６０℃以上、４００℃以下が好適である。このように、第１アニール工程Ｓ５と第２アニール工程Ｓ７は、同じ温度範囲が適している。従って、ヘリウム（Ｈｅ）をイオン注入する第１イオン注入工程と水素（Ｈ）をイオン注入する第２イオン注入工程を続けて行った後、１回のアニール工程で、これらイオン注入層を同時にアニールすることも考えられる。しかしながら、第１イオン注入工程後のヘリウム注入層であるＬＴ制御層と第２イオン注入工程後の水素注入層であるＦＳ層を一括してアニールすると、ＬＴ制御層のＬＴ低減効果が消失してしまうことが判明した。このため、図６の製造方法においては、ヘリウムをイオン注入する第１イオン注入工程Ｓ４の後の第１アニール工程Ｓ５と、水素をイオン注入する第２イオン注入工程Ｓ６の後の第２アニール工程Ｓ７を、それぞれ別の工程として行っている。
尚、ヘリウム注入層であるＬＴ制御層と水素注入層であるＦＳ層を一括してアニールした場合、上記のようにＬＴ制御層のＬＴ低減効果が消失してしまう理由として、次のような要因が考えられる。
第１イオン注入工程後の第１アニール工程は、ヘリウムの注入によって形成される格子欠陥を回復させるものではなく、不安定な欠陥だけを取り除いて、残留ホールの所謂ＬＴキラーとして機能する格子欠陥を安定化させて固定するものである。一方、第２イオン注入工程後の第２アニール工程は、水素の注入によって形成される格子欠陥を回復させて、注入した水素をドナーとして機能させるものである。
ここで、ＩＧＢＴ１０，１１のようにＬＴ制御層５とＦＳ層６を重なって形成する場合において、ヘリウムを注入する第１イオン注入工程と水素を注入する第２イオン注入工程を続けて行う場合には、次のようになる。すなわち、第１イオン注入工程によって形成されたＬＴ制御層では、ヘリウムのイオン注入による不安定な欠陥を含めた固定されていない格子欠陥の周りに、第２イオン注入工程で注入された水素が存在することになる。このような状態のＬＴ制御層とＦＳ層を一括してアニールすると、水素の注入によってできたＦＳ層の格子欠陥だけでなく、ＬＴ制御層で先に存在していたヘリウムの注入による格子欠陥も回復し、ＬＴ制御層のＬＴ低減効果が消失してしまうものと推察している。
以上のようにして、上記したＩＧＢＴおよびその製造方法は、薄型化が可能なＦＳ型ＩＧＢＴを対象とし、簡単な構造で残留ホールのＬＴを精密に制御できると共に、リーク電流を抑制することが可能である。っそして、損失が小さく高速スイッチングが可能なＦＳ型ＩＧＢＴおよびその製造方となっている。
９０，１０，１１ 絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）
１Ｓ 半導体基板
１ ドリフト層
２ Ｐ導電型層（チャネル形成層）
３ Ｎ導電型領域（エミッタ領域）
４ コレクタ層
５ ライフタイム制御層（ＬＴ制御層）
ＬＵＢ ＬＴ制御層表面側境界
ＬＬＢ ＬＴ制御層裏面側境界
６ フィールドストップ層（ＦＳ層）
ＦＵＢ ＦＳ層表面側境界
Ｋ 変数（ＬＴ制御層の半値幅領域とＦＳ層の半値幅領域の重なり度を示す尺度）

Claims (10)

  1. Ｎ導電型の半導体基板（１Ｓ）からなるドリフト層（１）と、前記半導体基板の裏面側の表層部に形成されたＰ導電型のコレクタ層（４）と、前記ドリフト層と前記コレクタ層の間に形成されたＮ導電型で前記ドリフト層より不純物濃度が高いフィールドストップ層（以下、ＦＳ層と略記）（６）とを有してなる絶縁ゲートバイポーラトランジスタであって、
    前記半導体基板の厚さ方向において、
    ライフタイム制御層（以下、ＬＴ制御層と略記）（５）が、ヘリウム（Ｈｅ）のイオン注入により、所定の半値幅で形成されてなり、
    前記ＦＳ層が、水素（Ｈ）のイオン注入により、所定の半値幅で形成されてなり、
    前記ＬＴ制御層の半値幅領域と前記ＦＳ層の半値幅領域とが、重なるように構成されてなることを特徴とする絶縁ゲートバイポーラトランジスタ。
  2. 前記ＬＴ制御層の半値幅領域が、前記ＦＳ層の半値幅領域に含まれるように構成されてなることを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  3. 前記ＦＳ層の半値幅領域を規定するＦＳ層表面側境界（ＦＵＢ）が、前記ＬＴ制御層の半値幅領域を規定するＬＴ制御層表面側境界（ＬＴＵ）に対して、ＬＴ制御層の半値幅の１／２以上表面側に位置するように構成されてなることを特徴とする請求項２に記載の絶縁ゲートバイポーラトランジスタ。
  4. 前記ＬＴ制御層の半値幅が、５μｍであることを特徴とする請求項３に記載の絶縁ゲートバイポーラトランジスタ。
  5. 前記半導体基板の厚さが、５０μｍ以上、１８０μｍ以下であることを特徴とする請求項１乃至４のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  6. 前記絶縁ゲートバイポーラトランジスタが、
    前記半導体基板の表面側の表層部に形成されたＰ導電型層を貫通する絶縁トレンチゲート（Ｇ）を有した、トレンチゲート型であることを特徴とする請求項１乃至５のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  7. 前記絶縁ゲートバイポーラトランジスタが、
    車載用のモータを駆動するインバータ回路に用いられることを特徴とする請求項１乃至６のいずれか一項に記載の絶縁ゲートバイポーラトランジスタ。
  8. 請求項１乃至７のいずれか一項に記載の絶縁ゲートバイポーラトランジスタの製造方法であって、
    前記半導体基板の裏面側の表層部に、前記コレクタ層を形成するコレクタ層形成工程（Ｓ３）と、
    前記コレクタ層形成工程の後、前記半導体基板の裏面側からヘリウムをイオン注入して、前記ＬＴ制御層を形成する第１イオン注入工程（Ｓ４）と、
    前記第１イオン注入工程の後、前記半導体基板をアニールする第１アニール工程（Ｓ５）と、
    前記第１アニール工程の後、前記半導体基板の裏面側から水素をイオン注入して、前記ＦＳ層を形成する第２イオン注入工程（Ｓ６）と、
    前記第２イオン注入工程の後、前記半導体基板をアニールする第２アニール工程（Ｓ７）と、を有してなることを特徴とする絶縁ゲートバイポーラトランジスタの製造方法。
  9. 前記第１アニール工程および前記第２アニール工程におけるアニール温度が、３００℃以上、４２５℃以下であることを特徴とする請求項８に記載の絶縁ゲートバイポーラトランジスタの製造方法。
  10. 前記アニール温度が、３６０℃以上、４００℃以下であることを特徴とする請求項９に記載の絶縁ゲートバイポーラトランジスタの製造方法。
JP2013234260A 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法 Expired - Fee Related JP6225649B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013234260A JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法
US15/034,944 US9704980B2 (en) 2013-11-12 2014-10-06 Insulated gate bipolar transistor and method for manufacturing same
PCT/JP2014/005076 WO2015072064A1 (ja) 2013-11-12 2014-10-06 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN201480061962.6A CN105723513B (zh) 2013-11-12 2014-10-06 绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234260A JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015095559A true JP2015095559A (ja) 2015-05-18
JP6225649B2 JP6225649B2 (ja) 2017-11-08

Family

ID=53057020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234260A Expired - Fee Related JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US9704980B2 (ja)
JP (1) JP6225649B2 (ja)
CN (1) CN105723513B (ja)
WO (1) WO2015072064A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018207394A1 (ja) * 2017-05-10 2019-11-07 三菱電機株式会社 半導体装置
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
US11373869B2 (en) 2018-11-16 2022-06-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP4128777B2 (ja) * 2000-05-05 2008-07-30 インターナショナル・レクチファイヤー・コーポレーション 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
WO2011049054A1 (ja) * 2009-10-19 2011-04-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタおよびその設計方法
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768143B2 (ja) 1992-06-11 1998-06-25 三菱電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
US6774407B2 (en) 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JP3622405B2 (ja) 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びｉｇｂｔモジュール
JP3952452B2 (ja) 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP5488691B2 (ja) * 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128777B2 (ja) * 2000-05-05 2008-07-30 インターナショナル・レクチファイヤー・コーポレーション 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法
JP2007288158A (ja) * 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
JP2009267394A (ja) * 2008-04-01 2009-11-12 Denso Corp 半導体装置
JP2009283818A (ja) * 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
WO2011049054A1 (ja) * 2009-10-19 2011-04-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタおよびその設計方法
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018207394A1 (ja) * 2017-05-10 2019-11-07 三菱電機株式会社 半導体装置
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
JPWO2020100995A1 (ja) * 2018-11-16 2021-05-20 富士電機株式会社 半導体装置および製造方法
US11373869B2 (en) 2018-11-16 2022-06-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
JP7099541B2 (ja) 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
US11715771B2 (en) 2018-11-16 2023-08-01 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
US11854782B2 (en) 2018-11-16 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device and fabrication method

Also Published As

Publication number Publication date
US20160276470A1 (en) 2016-09-22
CN105723513A (zh) 2016-06-29
CN105723513B (zh) 2018-10-23
JP6225649B2 (ja) 2017-11-08
WO2015072064A1 (ja) 2015-05-21
US9704980B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10734230B2 (en) Insulated-gate bipolar transistor (IGBT) or diode including buffer region and lifetime killer region
CN107251205B (zh) 半导体装置和半导体装置的制造方法
US20180350901A1 (en) Semiconductor device and method for producing semiconductor device
CN103534811B (zh) 半导体装置及半导体装置的制造方法
CN109075213B (zh) 半导体装置
US8440553B2 (en) Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device
CN104904020B (zh) 二极管、电力变换装置
JP5194273B2 (ja) 半導体装置
TW201432916A (zh) 半導體裝置及其製造方法
CN103890920A (zh) 半导体装置以及半导体装置的制造方法
JP2019102493A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
JP2020077720A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5565134B2 (ja) 半導体装置の製造方法
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP2005252212A (ja) 逆阻止型半導体装置およびその製造方法
JP4129106B2 (ja) 半導体装置
US20170294527A1 (en) Semiconductor device and method for manufacturing the same
JPWO2018207394A1 (ja) 半導体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2021141094A (ja) 半導体装置及び半導体装置の製造方法
JP7276407B2 (ja) 炭化珪素半導体装置
JP2014187071A (ja) Ｉｇｂｔ及びｉｇｂｔの製造方法
JP2018011030A (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R151 Written notification of patent or utility model registration

Ref document number: 6225649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees