CN107251205B - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN107251205B
CN107251205B CN201680012544.7A CN201680012544A CN107251205B CN 107251205 B CN107251205 B CN 107251205B CN 201680012544 A CN201680012544 A CN 201680012544A CN 107251205 B CN107251205 B CN 107251205B
Authority
CN
China
Prior art keywords
region
lifetime
semiconductor device
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680012544.7A
Other languages
English (en)
Other versions
CN107251205A (zh
Inventor
吉田崇一
野口晴司
河野宪司
田边広光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of CN107251205A publication Critical patent/CN107251205A/zh
Application granted granted Critical
Publication of CN107251205B publication Critical patent/CN107251205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明提供半导体装置和半导体装置的制造方法，在成为n－型漂移层(1)的n－型半导体基板的正面形成FS结构的RC‑IGBT的正面元件结构。接着，在n－型半导体基板的背面形成p+型集电区(10)、n+型阴极区(11)和n+型FS层(12)。n+型FS层(12)使用硒而形成。接着，从n－型半导体基板的背面照射轻离子，并且在n－型漂移层(1)的内部形成第一低寿命区域(31)。接着，从n－型半导体基板的背面照射轻离子，并且在n+型FS层(12)的内部形成第二低寿命区域(32)。接着，利用退火处理，降低n+型FS层(12)内部的结晶缺陷的缺陷密度。由此，能够抑制漏电流的增加、降低电损耗，并且提高合格率。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
现有正在推进绝缘栅型双极晶体管(IGBT)、续流二极管(FWD)等600V、1200V、1700V耐压等级的电力用半导体装置的特性改善。电力用半导体装置用于具有省电性和高效率性的逆变器等电力转换装置，对于电机控制是不可或缺的。对于在这样的用途中使用的电力用半导体装置而言，低损耗(省电)化、高速高效率化和有利于地球环境的各种特性受到市场急速需求。
作为制造满足这样的要求的电力用半导体装置的方法，提出了制造低成本且低导通电压等电损耗低的IGBT的方法。具体地，首先，为了防止晶片制造过程中的晶片破损，以通常采用的厚的晶片开始晶片制造过程。然后，在晶片制造过程的尽可能的后半段，以得到期望特性的程度地尽可能薄的方式研磨晶片背面。之后，从研磨后的晶片的背面将杂质以期望的杂质浓度进行离子注入并进行活化，形成p+型集电区。
近年来，这样通过将晶片(半导体基板)的厚度变薄来制造低成本且电损耗低的半导体装置的方法逐渐成为特别是开发、制造电力用半导体装置的主流方法。进而，公知有通过设置以在关断时使从半导体基板的正面侧的pn结延伸的耗尽层不到达p+型集电区的方式进行抑制的场截止(FS)层，使电损耗进一步降低的FS结构的IGBT。
作为制造FS结构的IGBT的方法，提出了以下方法。首先，在半导体基板的正面形成MOS栅(由金属－氧化膜－半导体构成的绝缘栅)结构。接着，对半导体基板的背面进行研磨来使半导体基板的厚度变薄，之后从被研磨过的半导体基板的背面将磷(P)或者硒(Se)进行离子注入，形成场截止层。接着，在半导体基板的背面进行硼(B)的离子注入，形成p+集电层(例如，参照下述专利文献1(第0044～0049段)和下述专利文献2(第0017～0018段))。
另外，作为制造FS结构的二极管的方法，提出了以下的方法。首先，在晶片的正面形成p阳极层。接着，从p阳极层一侧照射质子。接着，对晶片的背面进行研磨，使晶片整体的厚度变薄。接着，在晶片背面将硒进行离子注入。接着，进行热处理。由此，被注入的硒从晶片背面向阳极侧扩散，形成n阴极缓冲层。另外，被导入到晶片的质子发生施主化，形成宽缓冲层(例如，参照下述专利文献3(第0097～0101段落))。
而且，为了实现电力转换装置整体的小型化，也正在推进将IGBT和与该IGBT反向并联连接的续流二极管(FWD)内置于同一半导体基板并进行一体化的结构的逆导型IGBT(RC-IGBT)的开发。作为制造RC-IGBT的方法提出了如下方法。在研磨后的漂移区的背面的一部分形成二极管的n+型区域，之后在研磨后的漂移区的整个背面将硒进行离子注入。接着，进行炉退火，将注入到漂移区的背面的硒活化，形成场截止区(例如，参照下述专利文献4)。
另外，作为制造RC-IGBT的其它方法，提出了如下方法。从基板的一个主表面侧照射氦(He)离子而在靠近N型基极层的内部的发射区局部地形成寿命短的低寿命区域。这样，减少在FWD的反向恢复动作时排出的载流子，由此降低在FWD的反向恢复动作时发生的损耗(例如，参照下述专利文献5(第0025段落))。另外，作为制造RC-IGBT的其它的方法，提出了利用质子照射在漂移层内形成低寿命区域的方法(例如，参照下述专利文献6)。
现有技术文献
专利文献
专利文献1：日本特开2008-211148号公报
专利文献2：日本特开2008-103562号公报
专利文献3：日本特开2007-158320号公报
专利文献4：日本特开2012-9629号公报
专利文献5：日本特开2005-317751号公报
专利文献6：美国专利申请公开第2009/283799号说明书
发明内容
技术问题
但是，作为发明人反复研究的结果，判断出在将IGBT和FWD在同一半导体基板上一体化而得到的FS结构的RC-IGBT中，产生了以下问题。该FS结构的RC-IGBT为在薄化了的晶片背面侧设置FS层的穿通结构，因此为了提高合格率，含有硒作为掺杂剂的深的扩散层作为FS层形成。进而，由于是将IGBT和FWD在同一半导体基板进行一体化的结构，因此IGBT的沟道区域和FWD的阳极区域成为共用半导体基板的正面侧的p型区域的结构。在这样的RC-IGBT中，FWD动作时的反向恢复特性变差。
因此，为了减少在FWD的反向恢复动作时排出的载流子并提高反向恢复特性，需要控制载流子的寿命。图17是表示现有的场截止结构的RC-IGBT的漏电流特性的特性图。在现有那样照射电子束(EB：Electron Beam)来控制载流子的寿命的情况下(Se－FS+EB)，在FS层形成缺陷。FS层内的缺陷在其后的热处理中也不恢复，存在与不照射电子束的情况(Se－FS)相比集电极与发射极(CE)间的漏电流增加的问题。
本发明为了解决上述现有技术的问题，其目的在于提供能够抑制漏电流的增加并且提高合格率的半导体装置和半导体装置的制造方法。另外，本发明为了解决上述现有技術的问题，其目的在于提供能够降低电损耗的半导体装置和半导体装置的制造方法。
技术方案
为了解决上述技术问题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。本发明的半导体装置具备绝缘栅型双极晶体管部和续流二极管部，绝缘栅型双极晶体管部具备：具有第一导电型的漂移层的半导体基板；设置在上述半导体基板的正面侧的第二导电型的基极层；选择性地设置在上述基极层内的第一导电型的发射区；设置在上述半导体基板的正面侧的具有栅绝缘膜和栅极的绝缘栅部；与上述基极层和上述发射区两者电连接的发射极；选择性地设置在上述半导体基板的背面侧的第二导电型的集电区；以及与上述集电区电连接的集电极，续流二极管部具备：设置在上述半导体基板的正面侧并且与上述发射极电连接的第二导电型的阳极层；以及选择性地设置在上述半导体基板的背面侧并且与上述集电极电连接的第一导电型的阴极区。这样的半导体装置的制造方法首先进行将第一导电型杂质导入到上述半导体基板的背面的导入工序。接着，进行利用热处理使上述第一导电型杂质活化，并在距上述半导体基板的背面比上述集电区深的位置形成杂质浓度比上述漂移层的杂质浓度高的第一导电型的场截止层的第一热处理工序。接着，进行从上述半导体基板的背面照射轻离子，在上述漂移层内形成与其它区域相比载流子的寿命短的第一低寿命区域的第一照射工序。然后，进行从上述半导体基板的背面照射轻离子，并在上述场截止层内形成与其它区域相比载流子的寿命短的第二低寿命区域的第二照射工序。进而，进行利用热处理将在上述第二照射工序中在上述场截止层内产生的缺陷的缺陷密度降低的第二热处理工序。
另外，本发明的半导体装置的制造方法在上述发明的基础上，在上述导入工序中，导入硒作为上述第一导电型杂质。
另外，本发明的半导体装置的制造方法在上述发明的基础上，在上述第二热处理工序中，降低形成在上述场截止层内的缺陷的缺陷密度并且使上述场截止层内的轻离子施主化。
另外，本发明的半导体装置的制造方法在上述发明的基础上，上述第二热处理工序在350℃～370℃的温度下进行1小时～2小时。
另外，本发明的半导体装置的制造方法在上述发明的基础上，使上述第二低寿命区域的寿命比上述第一低寿命区域的寿命短。
另外，本发明的半导体装置的制造方法在上述发明的基础上，上述轻离子为氦离子或质子。
另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置具备绝缘栅型双极晶体管部、续流二极管部、第一导电型的场截止层、第一低寿命区域和第二低寿命区域。绝缘栅型双极晶体管部具备：具有第一导电型的漂移层的半导体基板、设置在上述半导体基板的正面侧的第二导电型的基极层；选择性地设置在上述基极层内的第一导电型的发射区；设置在上述半导体基板的正面侧的具有栅绝缘膜和栅极的绝缘栅部；将上述基极层和上述发射区两者电连接的发射极；选择性地设置在上述半导体基板的背面侧的第二导电型的集电区；以及与上述集电区电连接的集电极。续流二极管部具备：设置在上述半导体基板的正面侧并且与上述发射极电连接的第二导电型的阳极层、和选择性地设置在上述半导体基板的背面侧并且与上述集电极电连接的第一导电型的阴极区。第一导电型的场截止层设置在距上述半导体基板的背面比上述集电区深的位置，并且杂质浓度比上述漂移层的杂质浓度高。第一低寿命区域在上述漂移层内与上述场截止层分离地设置，与其它区域相比载流子的寿命短。第二低寿命区域设置在上述场截止层内，与其它区域相比载流子的寿命短。
另外，本发明的半导体装置上述的发明的基础上，上述场截止层含有硒作为掺杂剂。
另外，本发明的半导体装置在上述发明的基础上，上述第一低寿命区域含有轻离子。
另外，本发明的半导体装置在上述发明的基础上，上述第二低寿命区域含有轻离子。
另外，本发明的半导体装置在上述发明的基础上，上述第二低寿命区域设有将轻离子施主化的区域。
另外，本发明的半导体装置在上述发明的基础上，上述轻离子为氦离子或质子。
另外，本发明的半导体装置在上述发明的基础上，上述第二低寿命区域的寿命比上述第一低寿命区域的寿命短。
另外，本发明的半导体装置在上述发明的基础上，上述绝缘栅部具备：沟槽，其贯穿上述基极层和上述发射区而到达所述漂移层；上述栅绝缘膜，其沿所述沟槽的内壁设置；上述栅极，其在上述沟槽的内部隔着上述栅绝缘膜设置。
根据上述发明，通过利用轻离子照射形成第一、第二低寿命区域，与现有那样通过电子束照射控制寿命的情况相比，能够减小形成在场截止(FS)层的缺陷的大小。由此，能够将使用薄的晶片的FS结构的RC-IGBT的集电极与发射极(CE)间的漏电流与通过电子束照射控制寿命的现有的RC-IGBT相比降低。另外，根据上述发明，通过形成含有硒作为掺杂剂的FS层，能够将FS层作为深的扩散层，能够提高合格率。
另外，根据上述发明，通过在漂移层内形成第一低寿命区域，减少在续流二极管部中的FWD的反向恢复动作时排出的载流子，能够降低在FWD的反向恢复动作时产生的损耗。另外，通过在FS层内形成第二低寿命区域，能够抑制绝缘栅型双极晶体管部中的IGBT的关断时的尾电流并且调整续流二极管部中的FWD的反向恢复时间。因此，在FS结构的RC-IGBT中，能够控制载流子的寿命并且降低动作时的电损耗。
发明效果
根据本发明的半导体装置和半导体装置的制造方法，起到能够抑制漏电流的增加并且提高合格率的效果。另外，根据本发明的半导体装置和半导体装置的制造方法，起到能够降低电损耗的效果。
附图说明
图1是表示利用实施方式的半导体装置的制造方法制造的半导体装置的结构的截面图。
图2是表示实施方式的半导体装置的制造过程中的状态的截面图。
图3是表示实施方式的半导体装置的制造过程中的状态的截面图。
图4是表示实施方式的半导体装置的制造过程中的状态的截面图。
图5是表示实施方式的半导体装置的制造过程中的状态的截面图。
图6是表示实施方式的半导体装置的制造过程中的状态的截面图。
图7是表示实施方式的半导体装置的制造过程中的状态的截面图。
图8是表示实施方式的半导体装置的制造过程中的状态的截面图。
图9是表示实施方式的半导体装置的制造过程中的状态的截面图。
图10是表示利用实施方式的半导体装置的制造方法制造的半导体装置的漏电流特性的特性图。
图11是表示利用实施方式的半导体装置的制造方法制造的半导体装置的关断损耗特性的特性图。
图12是表示利用实施方式的半导体装置的制造方法制造的半导体装置的反向恢复损耗特性的特性图。
图13是表示实施方式的半导体装置的耐压和第一轻离子照射的照射位置之间的关系的特性图。
图14是表示实施方式的半导体装置的耐压和第二轻离子照射的照射位置之间的关系的特性图。
图15是表示实施方式的半导体装置的场截止层的杂质浓度的特性图。
图16是表示现有的半导体装置的场截止层的杂质浓度的特性图。
图17是表示现有的场截止结构的RC-IGBT的漏电流特性的特性图。
标记说明
1：n－型漂移层
2：p型基极层
3：沟槽
4：栅氧化膜
5：栅极
6：n+型发射区
7：p+型接触区
8：发射极
9：层间绝缘膜
10：p+型集电区
11：n+型阴极区
12：n+型FS层
13：集电极
20：MOS栅结构
21：IGBT部
22：FWD部
31：第一低寿命区域
32：第二低寿命区域
具体实施方式
以下参照附图，详细说明本发明的半导体装置以及半导体装置的制造方法的优选实施方式。在本说明书和附图中，对于冠有n或p的层和/或区域而言，分别意味着电子或空穴为多数载流子的情况。另外，对于n或p所带的+或－而言，+意味着与不带+的层和/或区域相比杂质浓度高，－意味着与不带－的层和/或区域相比杂质浓度低。应予说明，在以下的实施方式的说明和附图中，对相同的结构标注相同的符号并省略重复说明。
(实施方式)
说明利用实施方式的半导体装置的制造方法制作(制造)的半导体装置。图1是表示利用实施方式的半导体装置的制造方法制造的半导体装置的结构的截面图。图1所示的实施方式的半导体装置具备IGBT部21和FWD部22。IGBT部21在成为n－型漂移层1的同一个n－型半导体基板上设有绝缘栅型双极晶体管(IGBT)。FWD部22设有续流二极管(FWD)。FWD部22的FWD与IGBT部21的IGBT反向并联连接。即，图1所示的实施方式的半导体装置为逆导型IGBT(RC-IGBT)。
具体地，在IGBT部21中，在n－型半导体基板的正面设置IGBT的MOS栅(由金属－氧化膜－半导体构成的绝缘栅)结构20。MOS栅结构20包括p型基极层2、栅氧化膜4和栅极5。p型基极层2设置在n－型半导体基板的正面的表面层。以预定的间隔设有贯穿p型基极层2并且到达n－型漂移层1的沟槽3。在沟槽3的内部沿沟槽3的侧壁和底面设有栅氧化膜4。
另外，在沟槽3的内部隔着栅氧化膜4设有由例如多晶硅构成的栅极5。在p型基极层2的内部选择性地形成有n+型发射区6和p+型接触区7。n+型发射区6和p+型接触区7彼此接触。n+型发射区6与沟槽3的侧壁接触，隔着栅氧化膜4与栅极5对置。发射极8与n+型发射区6和p+型接触区7接触。另外，发射极8通过层间绝缘膜9与栅极5电绝缘。
上述p型基极层2、沟槽3、发射极8和层间绝缘膜9从IGBT部21遍及到FWD部22地设置。即，在FWD部22中，在n－型半导体基板的正面的表面层，与IGBT部21相同地设有p型基极层2、沟槽3、发射极8和层间绝缘膜9。在FWD部22中未设有n+型发射区6和p+型接触区7。p型基极层2的一部分兼做为FWD的p型阳极层。另外，发射极8的一部分兼做为阳电极，与相邻的沟槽3之间的p型基极层2接触。
在n－型半导体基板的背面的表面层，在IGBT部21，选择性地设有p+型集电区10。另外，在n－型半导体基板的背面的表面层，在FWD部22，选择性地设有n+型阴极区11。n+型阴极区11在n－型半导体基板的背面沿水平方向与p+型集电区10并列设置。集电极13与p+型集电区10接触。另外，集电极13兼做为阴电极，与n+型阴极区11接触。
在n－型漂移层1的内部设有利用作为寿命扼杀剂而添加的轻离子例如氦离子(He+)、质子(H+)等而形成有结晶缺陷的、比其它区域的寿命低的区域(以下，称作第一低寿命区域)31。第一低寿命区域31在n－型半导体基板的正面侧从IGBT部21遍及到FWD部22以预定的厚度设置。进而，第一低寿命区域31具有：在第一低寿命区域31内寿命值最短的第一寿命极小区域31a和比第一寿命极小区域31a长且比其它区域短的寿命值的第一寿命通过区域31b。
例如，第一寿命极小区域31a与照射的轻离子的射程Rp1及其附近(±ΔRp1)对应，第一寿命通过区域31b与因从入射面起到Rp1－ΔRp1左右为止的轻离子通过而寿命缩短的区域对应。在图1的左侧所示的特性图中，符号τ1a是第一寿命极小区域31a的寿命，符号τ1b是第一寿命通过区域31b的寿命。符号τ0是n－型半导体基板的寿命。通过设置第一低寿命区域31，能够减少FWD的反向恢复动作时排出的载流子。
另外，在n－型漂移层1的内部中，在距n－型半导体基板的背面比p+型集电区10深的位置设有含有例如硒(Se)作为掺杂剂的n+型场截止(FS)层12。n+型FS层12从IGBT部21遍及到FWD部22而设置，并且与n－型漂移层1、p+型集电区10和n+型阴极区11接触。另外，n+型FS层12设置为与第一低寿命区域31分离。n+型FS层12具有以在关断时从n－型漂移层1和p型基极层2之间的pn结延伸的耗尽层不到达p+型集电区10的方式进行抑制的功能。
另外，从n+型FS层12的内部起遍及到n－型半导体基板的背面地设有，利用作为寿命扼杀剂而被添加的轻离子形成结晶缺陷的、比其它区域寿命低的区域(以下，称作第二低寿命区域)32。第二低寿命区域32具有在n－型半导体基板内寿命值最短的第二寿命极小区域32a和比第一寿命极小区域31a长且具有比第一寿命通过区域31b的寿命短的寿命值的第二寿命通过区域32b。例如，第二寿命极小区域32a与照射的轻离子的射程Rp2及其附近(±ΔRp2)对应，第二寿命通过区域32b与因从入射面起到Rp2－ΔRp2左右为止的轻离子通过而使寿命变短的区域对应。
在图1中，将从n－型半导体基板的背面起到与第二寿命极小区域32a的交界为止设为第二寿命通过区域32b(比第二寿命极小区域32a薄的阴影区域)。在图1的左侧所示的特性图中，符号τ2a为第二寿命极小区域32a的寿命，符号τ2b为第二寿命通过区域32b的寿命。通过设置第二低寿命区域32，能够抑制IGBT的关断时的尾电流，并且能够调整FWD的反向恢复时间。
第二寿命极小区域32a的寿命τ2a优先为比第一寿命极小区域31a的寿命τ1a短。其理由如下。与FWD单体的情况不同，RC-IGBT在n－型半导体基板的背面侧具有p+型集电区10。因此，在RC-IGBT中，在FWD的反向恢复动作中从p+型集电区10向n－型漂移层1注入过剩的空穴，存在FWD的反向恢复时间比设计上得到的期望的反向恢复时间长的倾向。这里原因在于，通过将第二寿命极小区域32a的寿命τ2a设定为比第一寿命极小区域31a的寿命τ1a短，能够以成为期望的反向恢复时间的方式缩短FWD的反向恢复时间。
照射的轻离子的射程Rp1、Rp2的附近(±ΔRp1、±ΔRp2)的扩展的宽度的大小分别依赖于第一、第二寿命极小区域31a、32a的寿命τ1a、τ2a。具体地，通过使第二寿命极小区域32a的寿命τ2a比第一寿命极小区域31a的寿命τ1a短，照射的轻离子的射程Rp2的附近(±ΔRp2)的扩展的宽度比照射的轻离子的射程Rp1的附近(±ΔRp1)的扩展的宽度短。所谓的扩展的宽度是指，表示图1所示的特性图的第一寿命极小区域31a的寿命τ1a和第二寿命极小区域32a的寿命τ2a的峰值波形的峰值宽度。第一低寿命区域31的平均寿命主要依赖于第一寿命极小区域31a的寿命τ1a。第二低寿命区域32的平均寿命主要依赖于第二寿命极小区域32a的寿命τ2a。
接着，对于实施方式的半导体装置的制造方法而言，以制造耐压(额定电压)为1200V等级且额定电流为400A的RC-IGBT的情况为例进行说明。图2～9是表示实施方式的半导体装置的制造过程中的状态的截面图。首先，如图2所示，例如，准备以FZ(FloatingZone：区熔法)方法制作的、厚度t为650μm且直径6英寸的硅基板(以下，称作Si基板)41。Si基板41的比电阻在耐压为1200V等级的情况下为40Ωcm～80Ωcm左右，因此可以为例如55Ωcm。
接着，利用通常的方法在成为n－型漂移层1的Si基板41的正面形成沟槽栅型的MOS栅结构20(p型基极层2、沟槽3、栅氧化膜4和栅极5)、n+型发射区6、p+型接触区7、层间绝缘膜9等。接着，使Si基板41的形成有MOS栅结构20等的正面被保护层42保护。接着，如图3所示，研磨Si基板41的背面，并且将Si基板41的厚度t减薄到例如125μm。接着，对Si基板41的背面进行蚀刻，去除Si基板41背面的研磨变形层(未图示)。
接着，如图4所示，在Si基板41的研磨后的整个背面，以例如加速能量100keV、剂量3×1014/cm2将硒进行第一离子注入51。通过第一离子注入51注入的杂质采用扩散系数较大的硒，由此能够将n+型FS层12作为深的扩散层，能够提高RC-IGBT的合格率。接着，如图5所示，在Si基板41的研磨后的整个背面，以例如加速能量40keV、剂量8×1013/cm2将硼(B)进行第二离子注入52。第二离子注入52为用于形成p+型集电区10的离子注入。
接着，如图6所示，在Si基板41的背面以例如2μm的厚度涂覆保护层43。接着，使用例如双面光刻机来将n+型阴极区11的图案投影到保护层43上，之后利用光刻对保护层43进行图案形成，使n+型阴极区11的形成区域露出。接着，将保护层43作为掩膜，在Si基板41的背面，例如以加速能量110keV、剂量2×1015/cm2将磷(p)进行第三离子注入53。第三离子注入53为用于形成n+型阴极区11的离子注入。第三离子注入53中磷的剂量优选为例如1×1015/cm2以上。
接着，如图7所示，将Si基板41的正面的保护层42与Si基板41的背面的保护层43剥离。接着，在例如950℃的温度下进行30分钟左右的第一退火处理(第一热处理)，使通过第一～第三离子注入51～53注入的杂质活化。由此，在Si基板41的背面的表面层形成p+型集电区10、n+型阴极区11和n+型FS层12。接着，在Si基板41的正面以5μm的厚度堆积例如铝硅(Al-Si)膜，利用光刻在铝硅膜上形成图案从而形成发射极8。
接着，如图8所示，从Si基板41的背面向该整个背面以预定的射程Rp1照射氦离子、质子等轻离子(以下，称作第一轻离子照射)54，在n－型漂移层1的内部的、Si基板41的正面侧形成缺陷层(第一低寿命区域31)。第一轻离子照射54的照射位置优选为距离Si基板41正面的距离在例如20μm以下的范围内。其理由在于，能够实现设计上得到的期望的耐压以上的耐压。从Si基板41背面起到第一轻离子照射54的照射位置为止的距离为第一轻离子照射54中的轻离子的射程Rp1。
在图8中，n－型漂移层1内的×表示利用第一轻离子照射54形成在第一寿命极小区域31a中的结晶缺陷(在图9中也是相同的)。通过使从Si基板41的背面到Rp1－ΔRp1左右为止的轻离子通过而形成在寿命变短的区域的结晶缺陷省略图示(在图9中也是相同的)。因从该Si基板41的背面到Rp1－ΔRp1左右为止的轻离子通过而使寿命变短的区域为第一寿命通过区域31b。
接着，如图9所示，从Si基板41的背面向该整个背面以预定的射程Rp2照射轻离子(以下，称作第二轻离子照射)55，在n+型FS层12的内部形成缺陷层(第二低寿命区域32)。第二轻离子照射55的加速能量小于第一轻离子照射54的加速能量，优选为例如4.3MeV以下。第二轻离子照射55中的轻离子的射程Rp2优选为距离Si基板41的背面在例如15μm以下。其理由在于，与仅设置第一低寿命区域31的情况相比能够提高耐压。
在图9中，n+型FS层12内的×表示利用第二轻离子照射55形成在第二寿命极小区域32a的结晶缺陷。通过使从Si基板41的背面到Rp2－ΔRp2左右为止的轻离子通过而形成在寿命变短的区域的结晶缺陷省略图示。因从该Si基板41的背面到Rp2－ΔRp2左右的轻离子通过而寿命变短的区域为第二寿命通过区域32b。
第一、第二轻离子照射54、55的剂量可以为例如1×1010/cm2以上、1×1012/cm2以下。进而，第二轻离子照射55的剂量优选为高于第一轻离子照射54的剂量。通过使第二轻离子照射55的剂量高于第一轻离子照射54的剂量，能够使第二低寿命区域32的寿命比第一低寿命区域31的寿命短。也可以对Si基板41的背面例如进行遮罩，仅对Si基板41的背面的一部分进行第一、第二轻离子照射54、55。
第一、第二轻离子照射54、55的照射顺序不限于上述的顺序而可以进行各种改变，例如，也可以在第二轻离子照射55后进行第一轻离子照射54。另外，第一、第二轻离子照射54、55的照射次数可以进行各种改变。例如，第一、第二轻离子照射54、55可以分别各进行一次，也可以各进行两次。另外，在分别各进行多次第一、第二轻离子照射54、55的情况下，也可以交替进行第一、2第二轻离子照射54、55。
接着，在例如370℃的温度下进行1小时的第二退火处理(第二热处理)，降低因第二轻离子照射55在n+型FS层12的内部生成的结晶缺陷的缺陷密度。利用该第二退火处理在n+型FS层12的内部形成由轻离子(例如质子)进行的施主化区域。该第二退火处理优选为在例如350℃～370℃的温度下进行1小时～2小时左右。之后，在Si基板41的背面依次分别以例如1μm、0.07μm、1μm和0.3μm的厚度堆积例如铝(Al)、钛(Ti)、镍(Ni)和金(Au)，形成IGBT部21和FWD部22共用的集电极13。由此，完成图1所示的FS结构的RC-IGBT。
接着，验证利用实施方式的半导体装置的制造方法制造的半导体装置的集电极与发射极(CE)间的漏电流。图10是表示利用实施方式的半导体装置的制造方法制造的半导体装置的漏电流特性的特性图。首先，按照上述的实施方式的半导体装置的制造方法，在记载于实施方式的半导体装置的制造方法的条件下，制作(制造)耐压为1200V等级且额定电流为400A的FS结构的RC-IGBT(以下，称作第一实施例)。
另外，作为本发明的其它实施方式，制作了照射氦(He)离子来控制寿命的FS结构的RC-IGBT(以下，称作第二实施例)。而且，作为比较例，还制作了利用电子束照射进行寿命控制的FS结构的RC-IGBT。具体地，在第二实施例中，从Si基板的背面以不同的加速能量进行两次氦离子照射，在与第一实施例相同的位置形成含有氦离子作为寿命扼杀剂的第一、第二低寿命区域。作为比较例，从Si基板的表面将电子束以5MeV、300kGy进行照射。第二实施例和比较例的除此以外的制造方法与第一实施例的制造方法相同。并且，对于第一实施例、第二实施例和比较例而言，图10表示分别在室温(例如25℃)下测定的集电极与发射极之间的电压Vce和集电极电流Ices之间的关系。
利用图10所示的结果，在比较例中，额定电压为1200V时的CE间的漏电流(集电极电流Ices)为4.0μA。与此相对地，在第一实施例中，额定电压为1200V时的CE间的漏电流为1.5μA，在第二实施例中额定电压为1200V时的CE间的漏电流为2.0μA。即，在第一实施例中，能够确认将额定电压为1200V时的CE间的漏电流与比较例相比降低60％以上，对于第二实施例而言能够将额定电压为1200V时的CE间的漏电流与比较例相比降低一半。其理由如下。
在电子束照射的情况下，由于通过硒在整个FS层导入点缺陷，所以空穴(包括多个空穴)以及硒和空穴的复合缺陷遍及整个FS层地分布，该复合缺陷成为产生中心而使漏电流变大。另一方面，由于氦离子、质子等轻离子与其晶格缺陷局部存在于由硒导入的FS层的深度方向的一部分，所以与不存在轻离子和其晶格缺陷的情况相比漏电流降低。因此，在第一、第二实施例中，能够与比较例相比降低漏电流。而且，质子的漏电流比氦离子的漏电流低的理由在于，质子的离子半径小于氦离子的离子半径，由此能够使在第一实施例的n+型FS层12内产生的结晶缺陷的大小比在第二实施例的n+型FS层内产生的结晶缺陷小。
接着，验证利用实施方式的半导体装置的制造方法制造的半导体装置的开关损耗特性。图11是表示利用实施方式的半导体装置的制造方法制造的半导体装置的关断损耗特性的特性图。图12是表示利用实施方式的半导体装置的制造方法制造的半导体装置的反向恢复损耗特性的特性图。分别准备多个上述第一实施例和比较例(以下，称作第一实施例组61和比较例组62)，分别测定IGBT的关断损耗Eoff和FWD的反向恢复损耗Err。另外，当制作第一实施例组61时，照射的轻离子采用质子。
利用图11所示的结果，确认第一实施例组61的关断损耗Eoff与比较例组62的关断损耗Eoff为相同程度。另外，利用图12所示的结果，确认第一实施例组61的反向恢复损耗Err与比较例组62的反向恢复损耗Err为相同程度。因此，确认第一实施例组61与比较例组62相同程度地获得载流子的再结合所带来的反向恢复特性提高的效果。因此，利用图10～图12所示的结果，确认进行由轻离子进行的寿命控制的第一实施例组61与进行由电子束进行的寿命控制的比较例组62相比降低漏电流，由此能够使RC-IGBT的总发热量下降。
接着，验证采用质子作为通过第一轻离子照射54照射的轻离子的情况下的质子的射程Rp1。图13是表示实施方式的半导体装置的耐压和第一轻离子照射的照射位置之间的关系的特性图。对第一轻离子照射54中的质子的射程Rp1(即第一轻离子照射54的加速能量)进行各种改变来制作多个FS结构的RC-IGBT(以下，称作第二实施例)。在第二实施例中，为了验证第一轻离子照射54中的质子的优选的射程Rp1，不进行第二轻离子照射55。第二实施例的制造方法的除此以外的条件与第一实施例的制造方法相同。利用图13表示的结果，确认通过将第一轻离子照射54的照射位置设置为距Si基板41正面20μm以内的范围内，能够实现约1400V以上的耐压。
接着，验证采用质子作为通过第二轻离子照射55照射的轻离子的情况下的质子的射程Rp2。图14是表示实施方式的半导体装置的耐压和第二轻离子照射的照射位置之间的关系的特性图。对第二轻离子照射55中的质子的射程Rp2(即第二轻离子照射55的加速能量)进行各种改变来制作多个FS结构的RC-IGBT(以下，称作第三实施例)。制作第三实施例时的第一轻离子照射54的照射位置被设置为距Si基板41正面15μm的位置。第三实施例的制造方法的除此以外的条件与第一实施例的制造方法相同。
另外，在图14中，作为比较，表示不进行第二轻离子照射55而仅进行第一轻离子照射54(质子照射)的实施例2。另外，在图14中，作为比较，也表示将从Si基板41正面到第一轻离子照射54的照射位置为止的距离设为15μm的实施例2的耐压。通过图14所示的结果，可以确认的是，通过将第二轻离子照射55中的质子的射程Rp2设置为距Si基板41的背面例如15μm以内的位置，与仅进行第一轻离子照射54的情况相比能够提高耐压。
接着，检验实施方式的半导体装置的n+型FS层12。图15是表示实施方式的半导体装置的场截止层的杂质浓度的特性图。图16是表示现有的半导体装置的场截止层的杂质浓度的特性图。对于上述第一实施例而言，图15表示测定来自于FWD部22的基板背面的杂质浓度的结果。作为比较，对于不进行第二轻离子照射55的现有的RC-IGBT(以下，称作第一、第二现有例)而言，图16表示测定来自于FWD部的基板背面的杂质浓度的结果。
在第一现有例中，在用于形成n+型FS层72-1、p+型集电区和n+型阴极区71-1的第一～第三离子注入之后，进行由第一～第三离子注入进行注入了的各杂质同时进行活化的第一退火处理。第一现有例的第一～第三离子注入和第一退火处理的条件与第一实施例的制造方法相同。其结果是，如图16所示，在第一现有例中，确认n+型FS层72-1的杂质浓度低于通常的杂质浓度。通常的杂质浓度是指第二现有例的n+型FS层72-2的杂质浓度。
在第二现有例中，通过将第一离子注入的硒的剂量提高至例如3×1014/cm2程度，或者，除第一退火处理以外追加用于对n+型阴极区71-2进行活化的激光退火，形成对杂质浓度的下降量进行补充的n+型FS层72-2。因此，在第二现有例中，确认产生以下的问题，由于提高用于形成n+型FS层72-2的第一离子注入的剂量而使制造工序的总处理能力下降，由于追加激光退火而使准备时间增加。
对此，如图15所示，在第一实施例中，确认在第一～第三离子注入51～53和第一退火处理后进行用于形成第二低寿命区域32的第二轻离子照射55，在n+型FS层12内部形成由轻离子进行的施主化区域A的情况。并且，确认通过由该轻离子进行的施主化区域A，n+型FS层12的杂质浓度被补充，成为与第二现有例的n+型FS层72-2的杂质浓度相同的程度。作为轻离子的施主化，已知有例如质子为浅施主，氦离子为深施主的情况。因此，可知利用第二轻离子照射55，得到用于调整FWD部22的反向恢复时间的寿命扼杀剂效果，并且确认利用对n+型FS层12的杂质浓度进行插补的施主化效果来解决在第一、第二现有例中产生的问题。应予说明，作为轻离子的施主化，优选为氦离子是有效的，进一步优选为质子是有效的。
以上，如上述所述，根据实施方式，利用第一、第二轻离子照射形成第一、第二低寿命区域，由此能够将形成在n+型FS层的结晶缺陷的大小设置为与现有那样通过电子束照射控制寿命的情况相比减小。由此，能够使利用薄的晶片的FS结构的RC-IGBT的CE间的漏电流与利用电子束照射来控制寿命的现有的RC-IGBT相比降低50％以上。另外，根据实施方式，通过形成含有硒作为掺杂剂的n+型FS层，能够将n+型FS层设为深的扩散层，能够提高合格率。因此，在FS结构的RC-IGBT中，能够抑制CE间的漏电流的增加并且改善合格率。
另外，根据实施方式，通过在n－型漂移层内形成第一低寿命区域，能够减小在FWD的反向恢复动作时排出的载流子，降低在FWD的反向恢复动作时产生的损耗。另外，通过在n+型FS层内形成第二低寿命区域，能够抑制IGBT的关断时的尾电流并且调整FWD的反向恢复时间。因此，在FS结构的RC-IGBT中，能够控制载流子的寿命并且降低动作时的电损耗。
另外，根据实施方式，通过利用第二轻离子照射形成含有轻离子作为寿命扼杀剂的第二低寿命区域，在n+型FS层内形成由轻离子引起的由深施主(氦离子)或者浅施主(质子)进行的施主化区域，存在n+型FS层的杂质浓度被插补的情况。由此，能够降低为了形成n+型FS层而需要的第一离子注入的杂质的剂量。因此，能够提高制造工序的总处理能力。另外，仅通过进行第二轻离子照射就能够对n+型FS层的杂质浓度进行插补，因此，能够不改变现有的制造工序地以同样的方法来形成n+型FS层。
另外，在从n－型半导体基板的正面或者背面照射电子束并控制寿命的现有的方法中，存在为了使电子束透过整个基板，在MOS栅结构的栅氧化膜产生缺陷，栅阈值电压Vth下降、栅阈值电压的波动变大的问题。在栅氧化膜内产生的缺陷无法通过用于缺陷恢复的退火处理(热处理)来完全地恢复。在实施方式中，从n－型半导体基板的背面进行第一、第二轻离子照射，因此在形成于n－型半导体基板的正面侧的MOS栅结构的栅氧化膜不产生轻离子照射引起的缺陷。因此，能够避免栅阈值电压下降、栅阈值电压的波动变大。
以上在本发明中，以使用薄的晶片的高耐压的FS结构的RC-IGBT为例进行说明，但不限于上述实施方式，在不脱离本发明的主旨的范围内可以进行各种变更。例如，在上述实施方式中，虽然使IGBT部的MOS栅结构采用沟槽栅型，但也可以是平面栅型来代替沟槽栅型。另外，虽然采用了使MOS栅结构的p型基极层的一部分兼作为FWD的p型阳极层的结构，但也可以在n－型半导体基板的正面的表面层选择性地设置MOS栅结构的p型基极层和FWD的p型阳极层的结构。另外，在各实施方式中第一导电型采用n型，第二导电型采用p型，本发明使第一导电型采用p型，第二导电型采用n型也是同样成立的。
产业上的利用可能性
如上所述，本发明的半导体装置和半导体装置的制造方法对于逆变器等电力转换装置中使用的功率半导体装置是有用的。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，该半导体装置具备绝缘栅型双极晶体管部和续流二极管部，
所述绝缘栅型双极晶体管部具备：具有第一导电型的漂移层的半导体基板；设置在所述半导体基板的正面侧的第二导电型的基极层；选择性地设置在所述基极层内的第一导电型的发射区；设置在所述半导体基板的正面侧的具备栅绝缘膜和栅极的绝缘栅部；将所述基极层和所述发射区两者电连接的发射极；选择性地设置在所述半导体基板的背面侧的第二导电型的集电区；以及与所述集电区电连接的集电极，
所述续流二极管部具备：设置在所述半导体基板的正面侧并且与所述发射极电连接的第二导电型的阳极层；以及选择性地设置在所述半导体基板的背面侧并且与所述集电极电连接的第一导电型的阴极区，
所述半导体装置的制造方法包括：
导入工序，将第一导电型杂质导入到所述半导体基板的背面；
第一热处理工序，利用热处理将所述第一导电型杂质进行活化，在距所述半导体基板的背面比所述集电区深的位置形成第一导电型的场截止层，该第一导电型的场截止层的杂质浓度比所述漂移层的杂质浓度高；
第一照射工序，从所述半导体基板的背面照射轻离子，在所述漂移层内形成与其它区域相比载流子的寿命短的第一低寿命区域；
第二照射工序，从所述半导体基板的背面照射轻离子，在所述场截止层内形成与其它区域相比载流子的寿命短的第二低寿命区域；
第二热处理工序，利用热处理将在所述第二照射工序中在所述场截止层内产生的缺陷的缺陷密度降低，
使所述第二低寿命区域的寿命比所述第一低寿命区域的寿命短。
2.根据权利要求1记载的半导体装置的制造方法，其特征在于，在所述导入工序中，导入硒作为所述第一导电型杂质。
3.根据权利要求1记载的半导体装置的制造方法，其特征在于，在所述第二热处理工序中，降低形成在所述场截止层内的缺陷的缺陷密度，并且使所述场截止层内的轻离子施主化。
4.根据权利要求1记载的半导体装置的制造方法，其特征在于，所述第二热处理工序在350℃～370℃的温度下进行1小时～2小时。
5.根据权利要求1～4 中任意一项记载的半导体装置的制造方法，其特征在于，所述轻离子为氦离子或质子。
6.一种半导体装置，其特征在于，具备：
绝缘栅型双极晶体管部，其具有：具有第一导电型的漂移层的半导体基板；设置在所述半导体基板的正面侧的第二导电型的基极层；选择性地设置在所述基极层内的第一导电型的发射区；设置在所述半导体基板的正面侧的具备栅绝缘膜和栅极的绝缘栅部；与所述基极层和所述发射区两者电连接的发射极；选择性地设置在所述半导体基板的背面侧的第二导电型的集电区；以及与所述集电区电连接的集电极；
续流二极管部，其具备：设置在所述半导体基板的正面侧并且与所述发射极电连接的第二导电型的阳极层；以及选择性地设置在所述半导体基板的背面侧并且与所述集电极电连接的第一导电型的阴极区；
第一导电型的场截止层，其设置在距所述半导体基板的背面比所述集电区深的位置，并且杂质浓度比所述漂移层的杂质浓度高；
第一低寿命区域，其在所述漂移层内与所述场截止层分离地设置，并且与其它区域相比载流子的寿命短；
第二低寿命区域，其设置在所述场截止层内，并且与其它区域相比载流子的寿命短，
第一低寿命区域具有在第一低寿命区域内寿命值最短的第一寿命极小区域、以及寿命值比第一寿命极小区域的寿命值长且比其他区域的寿命值短的第一寿命通过区域，第二低寿命区域具有在半导体基板内寿命值最短的第二寿命极小区域、以及寿命值比第一寿命极小区域的寿命值长且比第一寿命通过区域的寿命值短的第二寿命通过区域。
7.根据权利要求6记载的半导体装置，其特征在于，所述场截止层含有硒作为掺杂剂。
8.根据权利要求6记载的半导体装置，其特征在于，所述第一低寿命区域含有轻离子。
9.根据权利要求8记载的半导体装置，其特征在于，所述第二低寿命区域含有轻离子。
10.根据权利要求9记载的半导体装置，其特征在于，在所述第二低寿命区域设有将轻离子施主化而成的区域。
11.根据权利要求10记载的半导体装置，其特征在于，所述轻离子为氦离子或质子。
12.根据权利要求6记载的半导体装置，其特征在于，所述第二低寿命区域的寿命比所述第一低寿命区域的寿命短。
13.根据权利要求6～12中任意一项记载的半导体装置，其特征在于，所述绝缘栅部具备：
沟槽，其贯穿所述基极层和所述发射区而到达所述漂移层；
所述栅绝缘膜，其沿所述沟槽的内壁设置；
所述栅极，其隔着所述栅绝缘膜设置在所述沟槽的内部。
CN201680012544.7A 2015-06-17 2016-06-10 半导体装置和半导体装置的制造方法 Active CN107251205B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-122469 2015-06-17
JP2015122469A JP6272799B2 (ja) 2015-06-17 2015-06-17 半導体装置および半導体装置の製造方法
PCT/JP2016/067456 WO2016204097A1 (ja) 2015-06-17 2016-06-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107251205A CN107251205A (zh) 2017-10-13
CN107251205B true CN107251205B (zh) 2020-09-25

Family

ID=57545839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012544.7A Active CN107251205B (zh) 2015-06-17 2016-06-10 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10629678B2 (zh)
JP (1) JP6272799B2 (zh)
CN (1) CN107251205B (zh)
WO (1) WO2016204097A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
EP3576135A4 (en) 2017-03-29 2020-12-23 Fuji Electric Co., Ltd. SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
JP6777233B2 (ja) * 2017-07-12 2020-10-28 富士電機株式会社 半導体装置の製造方法
DE112018003666T5 (de) * 2017-07-19 2020-05-07 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN111095569B (zh) * 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111247628B (zh) * 2018-05-10 2024-04-30 富士电机株式会社 半导体装置的制造方法
WO2020080295A1 (ja) * 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
WO2020138218A1 (ja) 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7173312B2 (ja) 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
CN113707706A (zh) * 2020-05-21 2021-11-26 华大半导体有限公司 功率半导体装置及其制备方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
US20230335410A1 (en) 2020-12-15 2023-10-19 Mitsubishi Electric Corporation Semiconductor device manufacturing method, and semiconductor device
CN112397593B (zh) * 2021-01-20 2021-04-16 中芯集成电路制造(绍兴)有限公司 半导体器件及制造方法
CN113745328A (zh) * 2021-08-31 2021-12-03 上海华虹挚芯电子科技有限公司 Igbt器件的结构及工艺方法
CN113851379A (zh) * 2021-09-24 2021-12-28 上海积塔半导体有限公司 Igbt器件及其制作方法
WO2024009591A1 (ja) * 2022-07-07 2024-01-11 ローム株式会社 半導体装置および半導体装置の製造方法
CN114899147B (zh) * 2022-07-12 2022-10-21 深圳芯能半导体技术有限公司 一种rc-igbt器件及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238872A (ja) * 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
CN102422416A (zh) * 2009-09-07 2012-04-18 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
JP2013138172A (ja) * 2011-11-30 2013-07-11 Denso Corp 半導体装置
JP2013247248A (ja) * 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
US20140377942A1 (en) * 2013-06-25 2014-12-25 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
AU2310802A (en) * 2000-09-29 2002-04-08 Forensic Technology Wai Inc Method and system for identification of firearms
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP5272299B2 (ja) 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
US7728409B2 (en) 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
JP5228308B2 (ja) 2006-10-19 2013-07-03 富士電機株式会社 半導体装置の製造方法
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
US7932583B2 (en) 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5565134B2 (ja) 2010-06-24 2014-08-06 富士電機株式会社 半導体装置の製造方法
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
US9627517B2 (en) * 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
US9484221B2 (en) * 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
JP2016162807A (ja) * 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102422416A (zh) * 2009-09-07 2012-04-18 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP2011238872A (ja) * 2010-05-13 2011-11-24 Toyota Central R&D Labs Inc 半導体装置
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
JP2013138172A (ja) * 2011-11-30 2013-07-11 Denso Corp 半導体装置
JP2013247248A (ja) * 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
US20140377942A1 (en) * 2013-06-25 2014-12-25 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2014208404A1 (ja) * 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20170373141A1 (en) 2017-12-28
US10629678B2 (en) 2020-04-21
WO2016204097A1 (ja) 2016-12-22
JP2017011000A (ja) 2017-01-12
CN107251205A (zh) 2017-10-13
JP6272799B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
CN107251205B (zh) 半导体装置和半导体装置的制造方法
US10566440B2 (en) Production method for semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
US9530672B2 (en) Production method for a semiconductor device
JP3684962B2 (ja) 半導体装置の製造方法
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
WO2017047285A1 (ja) 半導体装置および半導体装置の製造方法
EP2654084B1 (en) Method of manufacturing a semiconductor device
US20150303268A1 (en) Diode and power conversion device
JP2012238904A (ja) 半導体装置およびその製造方法
JPWO2012056536A1 (ja) 半導体装置および半導体装置の製造方法
JP2011109090A (ja) ファストリカバリーダイオード
CN110600537A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
JP2003224281A (ja) 半導体装置およびその製造方法
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP2001156299A (ja) 半導体装置及びその製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP6780335B2 (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法
CN107452621B (zh) 快恢复二极管及其制造方法
JP2002353454A (ja) 半導体装置およびその製造方法
JP3969256B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant