JP5754545B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5754545B2
JP5754545B2 JP2014506210A JP2014506210A JP5754545B2 JP 5754545 B2 JP5754545 B2 JP 5754545B2 JP 2014506210 A JP2014506210 A JP 2014506210A JP 2014506210 A JP2014506210 A JP 2014506210A JP 5754545 B2 JP5754545 B2 JP 5754545B2
Authority
JP
Japan
Prior art keywords
conductivity type
layer
semiconductor
semiconductor substrate
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014506210A
Other languages
English (en)
Other versions
JPWO2013141181A1 (ja
Inventor
智教 水島
智教 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014506210A priority Critical patent/JP5754545B2/ja
Application granted granted Critical
Publication of JP5754545B2 publication Critical patent/JP5754545B2/ja
Publication of JPWO2013141181A1 publication Critical patent/JPWO2013141181A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、電力用半導体装置として、６００Ｖ、１２００Ｖまたはそれ以上の耐圧を有するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やダイオード（Ｄｉｏｄｅ）等が公知である。これらの電力用半導体装置は、コンバータやインバータ等の電力変換装置に用いられており、低損失化および高効率化が求められている。このため、電力用半導体装置として、フィールドストップ（ＦＳ：Ｆｉｅｌｄ Ｓｔｏｐ）層を設けたデバイスを用いることが一般的となっている。
フィールドストップ（ＦＳ）層を設けたデバイスについて、例えばＦＳ−ＩＧＢＴを例に説明する。図１１は、従来の半導体装置の断面構造を示す断面図である。図１１に示すように、ＦＳ−ＩＧＢＴには、オン時に電流が流れる活性領域１００ａにおいて、ｎ-ドリフト領域１０１となる半導体基板のおもて面にｐベース領域１０２、ｎ+エミッタ領域１０３、ゲート酸化膜１０４およびゲート電極１０５からなるＭＯＳ（金属−酸化膜−半導体からなる絶縁ゲート）構造が設けられている。エミッタ電極１０６は、ｐベース領域１０２およびｎ+エミッタ領域１０３に接する。エミッタ電極１０６は、層間絶縁膜１０７によってゲート電極１０５と電気的に絶縁されている。
ｎ-ドリフト領域１０１のおもて面側の電界を緩和し耐圧を保持する耐圧構造領域１００ｂにおいて、半導体基板のおもて面には、フローティングのｐ型領域であるフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）１１１と、ＦＬＲ１１１に接続するフィールドプレート（ＦＰ：Ｆｉｅｌｄ Ｐｌａｔｅ）１１２とが設けられている。また、半導体基板の裏面側の表面層には、ｐ+コレクタ層１０８が設けられている。コレクタ電極１０９はｐ+コレクタ層１０８に接する。ｎ-ドリフト領域１０１とｐ+コレクタ層１０８との間には、ｎ-ドリフト領域１０１よりも不純物濃度が高いｎ型フィールドストップ層１１０が設けられる。
ｎ型フィールドストップ層１１０は、ｎ-ドリフト領域１０１とｐベース領域１０２とのｐｎ接合が逆バイアスされたときに、当該ｐｎ接合から伸びる空乏層がｐ+コレクタ層１０８に達することを防止する。また、ｎ型フィールドストップ層１１０の不純物濃度や厚さによって、デバイスの降伏電圧を決定することができる。さらに、ｎ-ドリフト領域１０１の不純物濃度と、ｎ型フィールドストップ層１１０の不純物濃度および厚さを適宜設定することにより、ｎ-ドリフト領域１０１の厚さを薄くすることができるため、低オン電圧化と低損失化とのトレードオフが改善される。
ｎ型フィールドストップ層１１０を形成する従来の工程は、まず、半導体ウェハを完成後のＦＳ−ＩＧＢＴを所望の厚さになるまで薄くする。次に、半導体ウェハの裏面に例えばリンやセレンなどのｎ型ドーパントを注入し、例えば６００℃以上の高温アニールにより半導体ウェハの裏面に注入したｎ型ドーパントを活性化する。これにより、半導体ウェハ裏面の表面層に、ｎ型フィールドストップ層１１０が形成される。その後、ｎ型フィールドストップ層１１０の表面層に、ｎ型フィールドストップ層１１０よりも浅いｐ+コレクタ層１０８を形成する。
しかしながら、このようにｎ型フィールドストップ層１１０を形成する場合、ｎ型フィールドストップ層１１０を形成するために高温アニールを行うため、高温アニールによって問題が生じるおもて面電極やパッシベーション保護膜の形成工程は、ｎ型フィールドストップ層１１０の形成後に行わなければならない。このため、おもて面電極やパッシベーション保護膜は薄板化後の薄い半導体ウェハに形成されることとなり、薄い半導体ウェハに対して行う工程数が増えてしまう。したがって、半導体ウェハへのプロセス負荷が大きく、歩留まりを下げる要因となる。
このような問題を解消する方法として、例えば、半導体ウェハの裏面からプロトン（Ｈ+）を照射し、アニール処理を行うことで、照射注入された水素原子が周辺の空孔等とともに複合欠陥を形成し、その複合欠陥がドナーとなった水素関連ドナーを用いることによってｎ型フィールドストップ層を形成する方法が公知である。プロトンはリン（Ｐ）やセレン（Ｓｅ）等と比較して容易に飛程を長くすることができるため、薄板化前の厚い半導体ウェハであっても所望の深さにプロトン照射可能である。また、プロトンのドナー化に必要なアニール温度は例えば３００℃〜５００℃程度であり、リンやセレン等の活性化に必要なアニール温度に比べて低温である。このため、おもて面電極やパッシベーション膜を形成した後に、ｎ型フィールドストップ層としてプロトンによるドナー層を形成することができ、半導体ウェハへのプロセス負荷を軽減することができる。
このようにプロトン照射および低温アニールによってｎ型フィールドストップ層を形成する半導体装置の製造方法として、次の方法が提案されている。低価格のＦＺウェハを用い、その表面側に素子活性領域及びエミッタ電極を形成し、ウェハ裏面側を所定の厚さまで削り落とし、しかる後、裏面からプロトン照射を行い、低温アニール処理を施してｎ+バッファ層を形成する工程と、裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを照射するアニール処理を施してｐ+コレクタ層を形成する工程とを有して成る。プロトン照射とその低温アニール処理により格子欠陥であるｎ型欠陥層を形成できる。このｎ型欠陥層は実質的にｎ+バッファ層として機能する（例えば、下記特許文献１参照。）。
また、別の方法として、Ｎ型導電性のフロートゾーンシリコンウェハ内にパンチスルー型ＩＧＢＴを製造するためのＩＧＢＴの製造方法であって、複数のベース領域とソース領域とゲート格子とエミッタ電極とを含んだ最上部構造を前記ウェハの最上面に形成するステップと、前記ウェハの底面からフロートゾーンシリコンを除去して、該ウェハの厚さを所定の値まで低減するステップと、前記ウェハの底面に前記底面内への所定の深さ及び濃度まで水素注入して、Ｎ+バッファ層を形成するステップと、前記Ｎ+バッファ層の底部にＰ-型コレクタ領域を形成するステップと、前記Ｐ-型コレクタ領域上に背面コンタクトを形成するステップと、前記水素注入の後に、前記ウェハの前記最上部構造に損傷を与えない温度まで上げることによってアニーリングを行なうステップとを有し、前記水素を、注入量が次第に減少しエネルギーが次第に増加する連続した複数の別個のステップで注入する方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、次の方法が提案されている。Ｎ-型第１半導体層となるＮ-型ＦＺウェハ中に酸素を導入した後、ＦＺウェハの表面にＰ型第２半導体層およびアノード電極を形成する。アノード電極の側からＦＺウェハにプロトンを照射して、ＦＺウェハ中に結晶欠陥を導入する。熱処理を行って、ＦＺウェハ中の結晶欠陥を回復させることにより、第１半導体層内の一部のネットドーピング濃度をＦＺウェハの当初のネットドーピング濃度よりも高くし、所望のブロードバッファ構造を形成する（例えば、下記特許文献３参照。）。
特開２００１−１６０５５９号公報 特表２００３−５３３０４７号公報 国際公開第２００７／０５５３５２号
しかしながら、上記特許文献１〜３のようにプロトン照射によって形成された欠陥をドナーとしてフィールドストップ層を形成する場合、フィールドストップ層を高い不純物濃度で形成するほど欠陥が多くなり、ドリフト領域におけるライフタイムが低下してしまう。このため、ＩＧＢＴでは、コレクタからのキャリア注入量が低減しオン電圧Ｖｏｎが増大したり、ターンオフ時にスイッチングが高速化したり、スイッチング時に空乏層がフィールドストップ層に達するあたりで漏れ電流が増大するという問題がある。また、ダイオードでは、逆回復時にハードリカバリーとなりサージ電圧が増大するという問題がある。
また、上記特許文献１では、プロトン照射の加速エネルギーを１ＭｅＶ以下としているため、フィールドストップ層の半値幅が１０μｍ以下と狭く、スイッチング時に空乏層の伸びをスムーズに抑えにくく、発振（ノイズ）の要因となる虞がある。上記特許文献２では、５００ｋｅＶ以下の加速エネルギーで複数回に分けてプロトン照射を行い、複数のフィールドストップ層を形成しているが、各フィールドストップ層の半値幅が狭いため、スイッチング時に空乏層の伸びをスムーズに抑えることは難しい。
この発明は、上述した従来技術による問題点を解消するため、漏れ電流を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、耐圧が高い半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。第１導電型の半導体基板の裏面に、飛程が等しく、かつ加速エネルギーが異なる２回以上のプロトン照射を行う照射工程を行う。次に、アニールによって前記照射工程で照射されたプロトンを活性化し、前記半導体基板の裏面の表面層に前記半導体基板よりも不純物濃度が高い２つ以上の第１導電型半導体層を形成するアニール工程を行う。次に、前記アニール工程後、前記半導体基板の裏面の表面層に、出力電極との接触部となるコンタクト層を形成するコンタクト形成工程を行う。次に、前記コンタクト層に接する前記出力電極を形成する出力電極形成工程を行う。そして、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層内に前記半導体基板の裏面の表面層が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、厚さが異なるアブソーバを用いて、前記異なる加速エネルギーと前記アブソーバの厚さとの組合せにより、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、１ＭｅＶ〜２０ＭｅＶの範囲内の異なる加速エネルギーで前記２回以上のプロトン照射を行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程は、少なくとも最後のプロトン照射後に行われることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、３００℃〜５００℃の範囲内の温度でアニールを行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、１時間〜１０時間の範囲内でアニールを行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記照射工程前に、前記半導体基板のおもて面におもて面素子構造を形成するおもて面素子構造形成工程を行う。そして、前記おもて面素子構造形成工程では、前記半導体基板のおもて面に第１導電型のチャネルを形成する絶縁ゲート型バイポーラトランジスタの絶縁ゲート構造を形成する。前記コンタクト形成工程では、前記コンタクト層として第２導電型のコレクタ層を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記照射工程前に、前記半導体基板のおもて面におもて面素子構造を形成するおもて面素子構造形成工程を行う。そして、前記おもて面素子構造形成工程では、前記半導体基板のおもて面の表面層に第２導電型のアノード領域を形成する。前記コンタクト形成工程では、前記コンタクト層として第１導電型のカソード層を形成することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板の裏面側の表面層には、第１半導体層が設けられている。前記半導体基板の内部には、前記第１半導体層に接する第１導電型の第２半導体層が設けられている。前記第２半導体層は、前記半導体基板よりも不純物濃度が高い。前記第１半導体層に接する出力電極が設けられている。そして、前記第２半導体層は、ピーク濃度が前記半導体基板の不純物濃度よりも高くかつ前記第１半導体層から離れる方向に急峻な傾斜で減少する不純物濃度分布を有する第１の第１導電型半導体層と、ピーク濃度が前記第１の第１導電型半導体層よりも低く、かつ前記第１の第１導電型半導体層よりも前記第１半導体層から離れる方向に緩やかな傾斜で減少する不純物濃度分布を有する第２の第１導電型半導体層との複合によって構成されている。
また、この発明にかかる半導体装置は、上述した発明において、前記第１の第１導電型半導体層または前記第２の第１導電型半導体層のいずれかもしくは両方が、水素関連ドナーを含むことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が前記半導体基板のドーピング濃度以上の領域にあることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が該第２の第１導電型半導体層の最大濃度の０．１倍以上の領域にあることを
特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が該第２の第１導電型半導体層の最大濃度の０．５倍以上の領域にあることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が前記半導体基板のドーピング濃度以上の領域にあることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が該第１の第１導電型半導体層の最大濃度の０．１倍以上の領域にあることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が該第１の第１導電型半導体層の最大濃度の０．５倍以上の領域にあることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１の第１導電型半導体層の不純物濃度分布のピーク位置は、前記第２の第１導電型半導体層の不純物濃度分布のピーク位置と前記半導体基板の深さ方向において等しいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１の第１導電型半導体層および前記第２の第１導電型半導体層は、不純物濃度分布のピーク位置が前記第１半導体層と前記出力電極との境界となるように設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第１の第１導電型半導体層と前記第２の第１導電型半導体層との間に、不純物濃度分布のピーク位置が前記第１の第１導電型半導体層と前記半導体基板の深さ方向に等しく、かつピーク位置の不純物濃度が前記第１の第１導電型半導体層よりも低く、前記第２の第１導電型半導体層よりも高い第１導電型半導体層が少なくとも１つ以上設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、さらに次の特徴を有する。前記半導体基板のおもて面側の表面層に選択的に、第２導電型半導体領域が設けられている。前記第２導電型半導体領域の内部に選択的に、第１導電型半導体領域が設けられている。前記第２導電型半導体領域および前記第１導電型半導体領域に接する入力電極が設けられている。前記第２導電型半導体領域の、前記半導体基板と前記第１導電型半導体領域とに挟まれた部分の表面に絶縁膜を介して制御電極が設けられている。第２導電型の前記第１半導体層が設けられている。
また、この発明にかかる半導体装置は、上述した発明において、さらに次の特徴を有する。前記半導体基板のおもて面側の表面層に選択的に、第２導電型半導体領域が設けられている。前記第２導電型半導体領域に接する入力電極が設けられている。第１導電型の前記第１半導体層が設けられている。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層のドーピング濃度の最大濃度の０．１倍以上の領域内に前記半導体基板の裏面の表面層が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層のドーピング濃度の最大濃度の０．５倍以上の領域内に前記半導体基板の裏面の表面層が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく、かつ、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置が前記半導体基板の裏面の表面層に位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく位置するように、かつ、前記２つ以上の第１導電型半導体層の不純物濃度分布の最大濃度が互いに異なるように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程後、前記コンタクト形成工程前に、前記半導体基板の裏面を研削して前記２つ以上の第１導電型半導体層を露出させる研削工程を、さらに含み、前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層内に前記研削工程後に前記半導体基板の裏面の表面層となる部分が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする。
上述した発明によれば、飛程が等しく、かつ加速エネルギーが異なる２回以上のプロトン照射を行うことにより、不純物濃度のピーク位置が半導体基板の深さ方向に等しく、かつピーク位置における不純物濃度が低いほど第１半導体層から離れる方向に緩やかな傾斜で減少する不純物濃度分布を有する２つ以上の第１導電型半導体層を形成することができる。このため、２回以上のプロトン照射のうち、加速エネルギーの低いプロトン照射により、半導体基板の裏面から第２導電型半導体領域側の深い部分に、欠陥の少ない第１導電型半導体層を形成することができる。これにより、プロトン照射による欠陥をドナーとするドナー層を備えつつライフタイムの低下を抑えることができる。したがって、ターンオフ時にライフタイムが極端に低下することによるスイッチングの高速化を抑制することができる。
また、上述した発明によれば、半導体基板の裏面から第２導電型半導体領域側の深い部分に欠陥の少ない第１導電型半導体層が形成されることにより、逆バイアス時における漏れ電流を低減することができる。また、半導体基板の裏面から第２導電型半導体領域側の深い部分に、緩やかな傾斜で減少する不純物濃度分布を有する第１導電型半導体層を形成することができる。これにより、スイッチング時の発振を抑制することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、漏れ電流を低減することができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、耐圧を向上させることができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の断面構造を示す断面図である。 図２は、図１の半導体装置のフィールドストップ層の不純物濃度分布を示す特性図である。 図３は、実施の形態１にかかる製造途中の半導体装置の断面構造を示す断面図である。 図４は、実施の形態１にかかる製造途中の半導体装置の断面構造を示す断面図である。 図５は、実施の形態１にかかる製造途中の半導体装置の断面構造を示す断面図である。 図６は、実施の形態１にかかる製造途中の半導体装置の断面構造を示す断面図である。 図７−１は、図５の切断線Ａ１−Ａ２における不純物濃度分布を示す特性図である。 図７−２は、実施の形態１にかかる半導体装置の不純物濃度分布を示す特性図である。 図８は、実施の形態２にかかる半導体装置の断面構造を示す断面図である。 図９は、実施例１にかかる半導体装置の電気特性を示す特性図である。 図１０は、実施例２にかかる半導体装置の電気特性を示す特性図である。 図１１は、従来の半導体装置の断面構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、不純物濃度とは、特に断らない限り、半導体の内部で電気的に活性化したドナーおよびアクセプタによる正味のドーピング濃度（ネット・ドーピング濃度）であることを意味する。
（実施の形態１）
実施の形態１にかかる半導体装置の断面構造について、例えばプレーナゲート型ＩＧＢＴを例に説明する。図１は、実施の形態１にかかる半導体装置の断面構造を示す断面図である。図２は、図１の半導体装置のフィールドストップ層の不純物濃度分布を示す特性図である。図２において、深さ０μｍはｐ+コレクタ層８とｎ型フィールドストップ層１０との境界を示す。図１に示す実施の形態１にかかる半導体装置には、半導体装置のオン時に電流が流れる活性領域１００ａと、活性領域１００ａを囲みｎ-ドリフト領域１のおもて面側の電界を緩和し耐圧を保持する耐圧構造領域１００ｂと、を備える。
活性領域１００ａにおいて、ｎ-ドリフト領域１となる半導体基板のおもて面側の表面層には、ｐベース領域２が設けられている。ｐベース領域２の内部には、半導体基板のおもて面に露出するようにｎ+エミッタ領域３が選択的に設けられている。ｐベース領域２の、ｎ-ドリフト領域１とｎ+エミッタ領域３とに挟まれた部分の表面には、ゲート酸化膜４を介してゲート電極５が設けられている。エミッタ電極６は、半導体基板のおもて面に設けられｎ+エミッタ領域３およびｐベース領域２に接する。エミッタ電極６は、層間絶縁膜７によりゲート電極５と電気的に絶縁されている。
耐圧構造領域１００ｂにおいて、ｎ-ドリフト領域１となる半導体基板のおもて面側の表面層には、フローティングのｐ型領域であるフィールドリミッティングリング（ＦＬＲ）１１が設けられている。フィールドプレート（ＦＰ）１２は、半導体基板のおもて面に設けられ、ＦＬＲ１１に接する。また、ｎ-ドリフト領域１となる半導体基板の裏面側の表面層には、活性領域１００ａから耐圧構造領域１００ｂにわたって、ｐ+コレクタ層８が設けられている。コレクタ電極９は、半導体基板の裏面に設けられｐ+コレクタ層８に接する。
さらに、ｎ-ドリフト領域１の内部には、ｐ+コレクタ層８と接するようにｎ型フィールドストップ層１０が設けられている。ｎ型フィールドストップ層１０の不純物濃度は、ｎ-ドリフト領域１の不純物濃度よりも高い。また、ｎ型フィールドストップ層１０は、第１，２ｎ型フィールドストップ層とする）１０ａ，１０ｂの複合によって構成されている。第１，２ｎ型フィールドストップ層１０ａ，１０ｂは、ともに、ｐ+コレクタ層８とコレクタ電極９との境界、すなわち半導体装置完成後の半導体基板の裏面がピーク位置となるような不純物濃度分布を有することが好ましい。これらのｎ型フィールドストップ層１０は、後述するように、半導体ウェハの裏面からプロトン（Ｈ+）を照射し、アニール処理を行うことで、照射注入された水素原子が周辺の空孔等とともに複合欠陥を形成し、その複合欠陥がドナーとなった水素関連ドナーを用いて形成された層である。
第１ｎ型フィールドストップ層１０ａは、第２ｎ型フィールドストップ層１０ｂよりもｎ+エミッタ領域３側に向かって急峻な傾斜で減少する不純物濃度分布を有し、そのピーク位置の不純物濃度は第２ｎ型フィールドストップ層１０ｂの不純物濃度分布よりも高い。一方、第２ｎ型フィールドストップ層１０ｂは、第１ｎ型フィールドストップ層１０ａよりもｎ+エミッタ領域３側に向かって緩やかな傾斜で減少する不純物濃度分布を有し、そのピーク位置の不純物濃度は第１ｎ型フィールドストップ層１０ａの不純物濃度分布よりも低い。第１ｎ型フィールドストップ層１０ａと第２ｎ型フィールドストップ層１０ｂとの間に、不純物濃度分布のピーク位置の不純物濃度が第１ｎ型フィールドストップ層１０ａと第２ｎ型フィールドストップ層１０ｂとの中間程度である複数のｎ型フィールドストップ層が設けられていてもよい。
具体的には、図２に示すように、第１ｎ型フィールドストップ層１０ａは、第２ｎ型フィールドストップ層１０ｂよりも不純物濃度が高く、ｐ+コレクタ層８との境界からｎ-ドリフト領域１の内部に第２ｎ型フィールドストップ層１０ｂよりも浅く設けられている。第１ｎ型フィールドストップ層１０ａのｐ+コレクタ層８との境界からの深さは、例えば５μｍ〜１０μｍであってもよい。一方、第２ｎ型フィールドストップ層１０ｂは、ｐ+コレクタ層８との境界からｎ-ドリフト領域１の内部に第１ｎ型フィールドストップ層１０ａよりも深く設けられている。第２ｎ型フィールドストップ層１０ｂのｐ+コレクタ層８との境界からの深さは、例えば３０μｍであってもよい。
このように、ｎ型フィールドストップ層１０は、ピーク位置の不純物濃度が異なり、かつｎ+エミッタ領域３側に向かって異なる傾斜で減少する不純物濃度分布を有する第１，２ｎ型フィールドストップ層１０ａ，１０ｂによって構成される。これにより、後述する図７−１に点線で示す従来例１よりも、ｐ+コレクタ層８との境界から所定の深さで不純物濃度が高く、半導体基板内部のｐ+コレクタ層８よりも深い領域で不純物濃度が低いｎ型フィールドストップ層１０が構成される。上記従来例１は、１回のプロトン照射によって、実施の形態１にかかる半導体装置と耐圧が等しくなるように１つのｎ型フィールドストップ層４１を形成した半導体装置である。
次に、図１に示す実施の形態１にかかる半導体装置の製造方法について説明する。図３〜６は、実施の形態１にかかる製造途中の半導体装置の断面構造を示す断面図である。図７−１は、図５の切断線Ａ１−Ａ２における不純物濃度分布を示す特性図である。不純物濃度分布のピーク位置がともに等しくなるように第１，２ｎ型フィールドストップ層１０ａ，１０ｂを形成する場合を例に説明する。まず、図３に示すように、ｎ-ドリフト領域１となる半導体基板のおもて面に、ｐベース領域２、ｎ+エミッタ領域３、ゲート酸化膜４およびゲート電極５からなるＭＯＳ構造を形成する。次に、ｐベース領域２およびｎ+エミッタ領域３に接するエミッタ電極６を形成する。
次に、図４に示すように、半導体基板の裏面側に所定の間隔をあけて、プロトンの飛程を調整するためのアブソーバ２０を配置する。アブソーバは、例えばアルミニウムなどでできた板状部材である。次に、アブソーバ２０を介して調整された飛程Ｒｐで、半導体基板の裏面全面に、第１ｎ型フィールドストップ層１０ａを形成するための第１プロトン照射２１を行う。第１プロトン照射２１の飛程Ｒｐは、アブソーバ２０の厚さにより、後に半導体基板の薄板化後の裏面となる位置に調整される。第１プロトン照射２１は、例えば、加速エネルギーを２ＭｅＶとし、照射量を１×１０13／ｃｍ2としてもよい。加速エネルギーについては、プロトン照射を行うサイクロトロンや線形加速器などの加速電圧により調整することは、周知である。
続けて、図５に示すように、第１プロトン照射２１で用いたものとは異なる厚さのアブソーバ２０ａを介して、半導体基板の裏面全面に第２ｎ型フィールドストップ層１０ｂを形成するための第２プロトン照射２２を行う。第２プロトン照射２２の飛程は、アブソーバ２０ａを用いて、第１プロトン照射２１と同じ飛程Ｒｐとなるように調整される。第２プロトン照射２２の加速エネルギーは、第１プロトン照射２１の加速エネルギーよりも高い。そのため、第１プロトン照射２１のアブソーバ２０を用いると、第２プロトン照射２２のプロトンは第１プロトン照射２１の飛程Ｒｐよりも深く、半導体基板に侵入してしまう。そこで、第２プロトン照射２２の飛程を第１プロトン照射２１の飛程Ｒｐと同じとするには、第２プロトン照射２２に用いるアブソーバ２０ａの厚さは、第１プロトン照射２１で用いたアブソーバ２０よりも厚くしなければならない。第２プロトン照射２２は、例えば、加速エネルギーを８ＭｅＶとし、照射量を１×１０13／ｃｍ2としてもよい。各プロトン照射は、例えば、１ＭｅＶ〜２０ＭｅＶ、好ましくは２ＭｅＶ〜８ＭｅＶの範囲内の異なる加速エネルギーで行ってもよい。次に、アニールを行い、第１，２プロトン照射２１，２２により形成された結晶欠陥をドナー化（活性化）する。アニールは、１回のプロトン照射ごとに行ってもよいし、少なくとも最後のプロトン照射後にのみ行ってもよい。アニールは、例えば、３００℃〜５００℃の範囲内の温度で、かつ１時間〜１０時間の範囲内で行ってもよい。
ドナー化後、半導体基板の内部には、後に半導体基板の薄板化後の裏面となる位置をともに不純物濃度のピーク位置とする第１，２ｎ型フィールドストップ層１０ａ，１０ｂがそれぞれ所定の半値幅で形成される。ドナー化後の第１，２ｎ型フィールドストップ層１０ａ，１０ｂの不純物濃度分布については後述する。次に、図６に示すように、半導体基板の裏面を研削し、第１，２プロトン照射２１，２２により形成されたｎ型層のうち、不純物濃度のピーク位置からｎ+エミッタ領域３側のｎ-ドリフト領域１との境界までのｎ型層２３のみをｎ型フィールドストップ層１０として残す。次に、一般的な方法によって半導体基板の裏面に、コレクタ電極９との接続部となるｐ+コレクタ層８と、ｐ+コレクタ層８に接するコレクタ電極９とを形成することにより、図１に示すプレーナゲート型ＩＧＢＴが完成する。
上述した半導体装置の製造方法において、不純物濃度分布のピーク位置がそれぞれ異なる第１，２ｎ型フィールドストップ層１０ａ，１０ｂを形成する場合は、アブソーバ２０とアブソーバ２０ａの厚さを適宜調整する。また、不純物濃度分布のピーク位置がそれぞれ異なる第１，２ｎ型フィールドストップ層１０ａ，１０ｂを形成する場合、第１ｎ型フィールドストップ層１０ａもしくは第２ｎ型フィールドストップ層１０ｂと半導体基板の裏面側表面層（ｐ+コレクタ層８）とがそれぞれ後述する位置関係を満たすように、ドナー化後の半導体基板の裏面研削を行う。
図７−１に示すように、ドナー化後の半導体基板の内部には、第１プロトン照射２１により形成された第１ｎ型フィールドストップ層１０ａと、第２プロトン照射２２により形成された第２ｎ型フィールドストップ層１０ｂとが、不純物濃度分布のピーク位置を同じくして重なるように形成される。第１ｎ型フィールドストップ層１０ａの不純物濃度分布は、ピーク位置が高く、当該ピーク位置からの不純物濃度の減少度合いの急峻な半値幅が狭くなっている。第２ｎ型フィールドストップ層１０ｂの不純物濃度分布は、ピーク位置が低く、当該ピーク位置からの不純物濃度の減少度合いの緩やかな半値幅が広くなっている。このため、不純物濃度のピーク位置からｎ+エミッタ領域３側端部までのｎ型層２３をｎ型フィールドストップ層１０として残すことにより、図２に示す所望の不純物濃度分布を有するｎ型フィールドストップ層１０を得ることができる。
図７−２は、実施の形態１にかかる半導体装置の不純物濃度分布を示す特性図である。図７−２には、本発明の第１ｎ型フィールドストップ層１０ａもしくは第２ｎ型フィールドストップ層１０ｂと半導体基板の裏面側表面層との位置関係を示す。縦方向に不純物濃度（Ｎ０で示す位置は基板濃度）、横方向に装置完成後の半導体基板裏面Ｄ０からの深さを示す。装置完成後の半導体基板裏面Ｄ０とは、プロセス中に半導体基板の裏面が研削され薄板化された半導体装置の完成後の裏面位置である。また、装置完成後の半導体基板裏面Ｄ０よりも左側の部分は、プロセス中に半導体基板が研削されることにより除去される部分である。装置完成後の半導体基板裏面Ｄ０の表面層（以下、半導体基板裏面側の表面層とする）には、ｐ+コレクタ層（不図示）が形成される。
この半導体基板裏面側の表面層（ｐ+コレクタ層）が、第１ｎ型フィールドストップ層１０ａもしくは第２ｎ型フィールドストップ層１０ｂの領域の中で、すなわち半導体基板の濃度よりも高い濃度の領域内にあれば、本願発明の効果を奏することができる。好ましくは、符号Ｂ３で示すように、半導体基板裏面側の表面層が、各フィールドストップ層ピーク濃度（最大濃度）Ｎｐの０．１倍以上の領域に入っていればよい。さらに好ましくは、符号Ｂ２で示すように、半導体基板裏面側の表面層が、各フィールドストップ層ピーク濃度（最大濃度）Ｎｐの０．５倍以上の領域に入っていればよい。符号Ｂ１は、装置完成後の半導体基板裏面Ｄ０が各フィールドストップ層ピーク濃度Ｎｐにある場合を示す。また、比較例として、装置完成後の半導体基板裏面側の表面層が半導体基板の濃度よりも低い濃度の領域内にある場合を粗い点線で示す。なお、基板濃度Ｎ０が０．１Ｎｐあるいは０．５Ｎｐよりも高い濃度の場合は、半導体基板裏面側の表面層は半導体基板の基板濃度よりも高い濃度の領域内にあればよい。
上述した第１，２プロトン照射２１，２２は、順序を逆にして第２プロトン照射２２の後に第１プロトン照射２１を行ってもよい。第１，２プロトン照射２１，２２は、半導体基板のおもて面側から行ってもよい。半導体基板のおもて面側から第１，２プロトン照射２１，２２を行う場合、第１，２プロトン照射２１，２２の飛程Ｒｐの調整が容易となる。また、第１，２プロトン照射２１，２２の加速エネルギーは、上述したように第１プロトン照射２１の加速エネルギーよりも第２プロトン照射２２の加速エネルギーが高ければよく、例えば１ＭｅＶ〜１０ＭｅＶの範囲で種々変更可能である。第１，２プロトン照射２１，２２の照射量は、１×１０12／ｃｍ2〜１×１０15／ｃｍ2の範囲で種々変更可能である。
以上、説明したように、実施の形態１によれば、飛程Ｒｐが等しく、かつ加速エネルギーが異なる第１，２プロトン照射を行うことにより、不純物濃度のピーク位置が半導体基板の深さ方向に等しく、かつピーク位置における不純物濃度および不純物濃度分布が異なる第１，２ｎ型フィールドストップ層を形成することができる。このため、第１プロトン照射よりも低い加速エネルギーで第２プロトン照射を行うことにより、半導体基板の裏面からｎ+エミッタ領域側の深い部分に、欠陥の少ない第２ｎ型フィールドストップ層を形成することができる。これにより、プロトン照射による欠陥をドナーとするドナー領域を備えつつライフタイムの低下を抑えることができる。したがって、ターンオフ時にライフタイムが極端に低下することによるスイッチングの高速化を抑制することができる。
また、半導体基板の裏面からｎ+エミッタ領域側の深い部分に、欠陥の少ない第２ｎ型フィールドストップ層が形成されることにより、逆バイアス時における漏れ電流を低減することができる。また、半導体基板の裏面からｎ+エミッタ領域側の深い部分に、ｎ+エミッタ領域側に向かって緩やかな傾斜で減少する不純物濃度分布を有する第２ｎ型フィールドストップ層を形成することができる。これにより、スイッチング時の発振も抑制することができる。
また、実施の形態１によれば、第２プロトン照射よりも高い加速エネルギーで第１プロトン照射を行うことにより、ｎ型フィールドストップ層のコレクタ層に接する部分に、第２ｎ型フィールドストップ層よりも不純物濃度が高い第１ｎ型フィールドストップ層を形成することができる。これにより、第２ｎ型フィールドストップ層では、ｎ+エミッタ領域側に向かって緩やかな傾斜で減少する不純物濃度分布となっていることにより、スイッチング時にｐベース領域とｎ-ドリフト領域とのｐｎ接合から伸びる空乏層の伸びをスムーズに抑えることができる。そして、第１ｎ型フィールドストップ層では、第２ｎ型フィールドストップ層よりも不純物濃度が高くなっていることにより、空乏層がｐ+コレクタ層に達することを防止することができる。
（実施の形態２）
図８は、実施の形態２にかかる半導体装置の断面構造を示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、ＩＧＢＴに代えてダイオードを構成した点である。
図８に示すように、活性領域１００ａにおいて、ｎ-型の半導体基板３１のおもて面側の表面層には、ｐ+アノード領域３２が選択的に設けられている。アノード電極３３は、ｐ+アノード領域３２に接する。符号３４は層間絶縁膜である。また、ｎ-型の半導体基板３１の裏面側の表面層には、ｎ+カソード層３５が設けられ、裏面側のｎ+カソード層３５よりも深い領域にｎ型フィールドストップ層１０が設けられている。
ｎ型フィールドストップ層１０は、実施の形態１と同様に、第１，２ｎ型フィールドストップ層１０ａ，１０ｂで構成される。カソード電極３６は、ｎ+カソード層３５に接する。実施の形態２にかかる半導体装置の製造方法は、一般的な方法により形成されるダイオードの素子構造の形成以外、実施の形態１にかかる半導体装置の製造方法と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ダイオードの場合においても、第１，２ｎ型フィールドストップ層１０ａ，１０ｂを設けることによりカソード層付近のキャリア濃度の低下が抑えられる。このため、ダイオードのノイズの主要因となるハードリカバリー化を抑え、かつ高耐圧化を図ることができる。
（実施例１）
図９は、実施例１にかかる半導体装置の電気特性を示す特性図である。図９には、逆バイアス時のリーク電流波形を示す。実施の形態１にかかる半導体装置の製造方法に従い、第１，２ｎ型フィールドストップ層１０ａ，１０ｂを設けたＩＧＢＴを作製した（以下、実施例１とする）。比較として、１回のプロトン照射によって実施例１と耐圧が等しくなるように１つのｎ型フィールドストップ層を形成した図７−１に点線で示す従来例１を作製した。そして、実施例１および従来例１のそれぞれにおいて、逆バイアス時のリーク電流を測定した。
図９に示すように、従来例１では、１回のプロトン照射によって半導体基板の裏面からエミッタ領域側の深い領域まで欠陥の多い領域が形成されるため、順方向電流増加時の早い段階での欠陥起因の拡散電流によるリーク電流の増加が確認された（符号４２で示す部分）。従来例１では、高温動作時に熱暴走を起こす危険性が高い。それに対して、実施例１では、半導体基板の裏面からエミッタ領域側の深い領域に欠陥の少ない第２ｎ型フィールドストップ層１０ｂを設けることにより、耐圧を維持しつつ、従来例１よりもリーク電流の増加を抑えることができることが確認された。
（実施例２）
図１０は、実施例２にかかる半導体装置の電気特性を示す特性図である。図１０には、（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）の逆回復波形を示す。実施の形態２にかかる半導体装置の製造方法に従い、第１，２ｎ型フィールドストップ層１０ａ，１０ｂを設けたＦＷＤを作製した（以下、実施例２とする）。比較として、１回のプロトン照射によって実施例２と耐圧が等しくなるように１つのｎ型フィールドストップ層を形成した従来例２を作製した。そして、実施例２および従来例２のそれぞれにおいて、逆回復時のサージ電圧および逆方向電流を測定した。
図１０に示すように、従来例２では、１回のプロトン照射によって半導体基板の裏面からエミッタ領域側の深い領域までライフタイムキラーとして作用する欠陥の多い領域が形成されるため、逆回復電流の時間変化率ｄｉ／ｄｔがハードリカバリーとなり（符号５１で示す部分）、サージ電圧が大きくなってしまう（符号５２で示す部分）ことが確認された。それに対して、実施例２では、半導体基板の裏面からアノード領域側の深い領域に欠陥の少ない第２ｎ型フィールドストップ層１０ｂを設けることにより、アノード領域側の深い領域においてライフタイムキラーとなる欠陥を減少させることができるため、ソフトリカバリー化が可能であることが確認された。
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、加速エネルギーの異なる３回以上のプロトン照射を行い、不純物濃度のピーク位置が等しく、ピーク位置における不純物濃度が異なる３つ以上のｎ型フィールドストップ層を形成してもよい。また、本発明は、フィールドストップ層を設けることができるさまざまな半導体装置に適用することが可能である。例えば、実施の形態１では、プレーナゲート型ＩＧＢＴを例に説明したが、トレンチゲート型ＩＧＢＴに適用してもよい。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバータやインバータなどの電力変換装置などに使用される半導体装置に有用である。
１ ｎ-ドリフト領域
２ ｐベース領域
３ ｎ+エミッタ領域
４ ゲート酸化膜
５ ゲート電極
６ エミッタ電極
７ 層間絶縁膜
８ ｐ+コレクタ層
９ コレクタ電極
１０ ｎ型フィールドストップ層
１０ａ 第１ｎ型フィールドストップ層
１０ｂ 第２ｎ型フィールドストップ層
２０，２０ａ アブソーバ
２２ 第２プロトン照射
２３ 不純物濃度のピーク位置からｎ+エミッタ領域３端部までのｎ型半導体層

Claims (24)

  1. 第１導電型の半導体基板の裏面に、加速エネルギーが異なる２回以上のプロトン照射を行う照射工程と、
    アニールによって前記照射工程で照射されたプロトンを活性化することにより、前記半導体基板内に、前記２回以上のプロトン照射により導入された結晶欠陥をドナー化するとともに、前記半導体基板よりも不純物濃度が高い２つ以上の第１導電型半導体層を形成するアニール工程と、
    前記アニール工程後、前記半導体基板の裏面を研削して前記２つ以上の重なった第１導電型半導体層を露出させる研削工程と、
    前記研削工程後、前記半導体基板の裏面の表面層に、出力電極との接触部となるコンタクト層を形成するコンタクト形成工程と、
    前記コンタクト層に接する前記出力電極を形成する出力電極形成工程と、
    を含み、
    前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層内に前記研削工程後に前記半導体基板の裏面の表面層となる研削面が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする半導体装置の製造方法。
  2. 前記照射工程では、厚さが異なるアブソーバを用いて、前記異なる加速エネルギーと前記アブソーバの厚さとの組合せにより、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記照射工程では、１ＭｅＶ〜２０ＭｅＶの範囲内の異なる加速エネルギーで前記２回以上のプロトン照射を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記アニール工程は、少なくとも最後のプロトン照射後に行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記アニール工程では、３００℃〜５００℃の範囲内の温度でアニールを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記アニール工程では、１時間〜１０時間の範囲内でアニールを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記照射工程前に、前記半導体基板のおもて面におもて面素子構造を形成するおもて面素子構造形成工程をさらに備え、
    前記おもて面素子構造形成工程では、前記半導体基板のおもて面に第１導電型のチャネルを形成する絶縁ゲート型バイポーラトランジスタの絶縁ゲート構造を形成し、
    前記コンタクト形成工程では、前記コンタクト層として第２導電型のコレクタ層を形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記照射工程前に、前記半導体基板のおもて面におもて面素子構造を形成するおもて面素子構造形成工程をさらに備え、
    前記おもて面素子構造形成工程では、前記半導体基板のおもて面の表面層に第２導電型のアノード領域を形成し、
    前記コンタクト形成工程では、前記コンタクト層として第１導電型のカソード層を形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  9. 前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層のドーピング濃度の最大濃度の０．１倍以上の領域内に前記半導体基板の裏面の表面層が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層のドーピング濃度の最大濃度の０．５倍以上の領域内に前記半導体基板の裏面の表面層が位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく、かつ、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置が前記半導体基板の裏面の表面層に位置するように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記照射工程では、前記半導体基板の深さ方向において、前記２つ以上の第１導電型半導体層の不純物濃度分布のピーク位置がともに等しく位置するように、かつ、前記２つ以上の第１導電型半導体層の不純物濃度分布の最大濃度が互いに異なるように、前記２回以上のプロトン照射の飛程をそれぞれ調整することを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 第１導電型の半導体基板と、
    前記半導体基板の裏面側の表面層に設けられた第１半導体層と、
    前記半導体基板の内部に設けられ、前記第１半導体層に接する、前記半導体基板よりも不純物濃度が高い第１導電型の第２半導体層と、
    前記第１半導体層に接する出力電極と、
    を備え、
    前記第２半導体層は、ピーク濃度が前記半導体基板の不純物濃度よりも高くかつ前記第１半導体層から離れる方向に急峻な傾斜で減少する不純物濃度分布を有する第１の第１導電型半導体層と、ピーク濃度が前記第１の第１導電型半導体層よりも低く、かつ前記第１の第１導電型半導体層よりも前記第１半導体層から離れる方向に緩やかな傾斜で減少する不純物濃度分布を有する第２の第１導電型半導体層との複合によって構成されており、
    前記第１の第１導電型半導体層の不純物濃度分布のピーク位置と、前記第２の第１導電型半導体層の不純物濃度分布を前記第１半導体層と前記出力電極との境界方向へ外挿したピーク位置が前記第１半導体層と前記出力電極との境界となるように設けられ、前記第１の第１導電型半導体層または前記第２の第１導電型半導体層のいずれかもしくは両方が、水素関連ドナーを含むことを特徴とする半導体装置。
  15. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が前記半導体基板のドーピング濃度以上の領域にあることを特徴とする請求項１４に記載の半導体装置。
  16. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が該第２の第１導電型半導体層の最大濃度の０．１倍以上の領域にあることを特徴とする請求項１４に記載の半導体装置。
  17. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第２の第１導電型半導体層のドーピング濃度が該第２の第１導電型半導体層の最大濃度の０．５倍以上の領域にあることを特徴とする請求項１６に記載の半導体装置。
  18. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が前記半導体基板のドーピング濃度以上の領域にあることを特徴とする請求項１４に記載の半導体装置。
  19. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が該第１の第１導電型半導体層の最大濃度の０．１倍以上の領域にあることを特徴とする請求項１４に記載の半導体装置。
  20. 前記半導体基板の裏面側の表面層は、前記半導体基板の深さ方向において前記第１の第１導電型半導体層のドーピング濃度が該第１の第１導電型半導体層の最大濃度の０．５倍以上の領域にあることを特徴とする請求項１９に記載の半導体装置。
  21. 前記第１の第１導電型半導体層の不純物濃度分布のピーク位置は、前記第２の第１導電型半導体層の不純物濃度分布のピーク位置と前記半導体基板の深さ方向において等しいことを特徴とする請求項１４に記載の半導体装置。
  22. 前記第１の第１導電型半導体層と前記第２の第１導電型半導体層との間に、不純物濃度分布のピーク位置が前記第１の第１導電型半導体層と前記半導体基板の深さ方向に等しく、かつピーク位置の不純物濃度が前記第１の第１導電型半導体層よりも低く、前記第２の第１導電型半導体層よりも高い第１導電型半導体層が少なくとも１つ以上設けられていることを特徴とする請求項１４に記載の半導体装置。
  23. 前記半導体基板のおもて面側の表面層に選択的に設けられた第２導電型半導体領域と、
    前記第２導電型半導体領域の内部に選択的に設けられた第１導電型半導体領域と、
    前記第２導電型半導体領域および前記第１導電型半導体領域に接する入力電極と、
    前記第２導電型半導体領域の、前記半導体基板と前記第１導電型半導体領域とに挟まれた部分の表面に絶縁膜を介して設けられた制御電極と、
    第２導電型の前記第１半導体層と、
    を備えることを特徴とする請求項１４〜２２のいずれか一つに記載の半導体装置。
  24. 前記半導体基板のおもて面側の表面層に選択的に設けられた第２導電型半導体領域と、
    前記第２導電型半導体領域に接する入力電極と、
    第１導電型の前記第１半導体層と、
    を備えることを特徴とする請求項１４〜２２のいずれか一つに記載の半導体装置。
JP2014506210A 2012-03-23 2013-03-15 半導体装置および半導体装置の製造方法 Active JP5754545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014506210A JP5754545B2 (ja) 2012-03-23 2013-03-15 半導体装置および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012067535 2012-03-23
JP2012067535 2012-03-23
PCT/JP2013/057562 WO2013141181A1 (ja) 2012-03-23 2013-03-15 半導体装置および半導体装置の製造方法
JP2014506210A JP5754545B2 (ja) 2012-03-23 2013-03-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5754545B2 true JP5754545B2 (ja) 2015-07-29
JPWO2013141181A1 JPWO2013141181A1 (ja) 2015-08-03

Family

ID=49222640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506210A Active JP5754545B2 (ja) 2012-03-23 2013-03-15 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11152224B2 (ja)
EP (1) EP2793267B1 (ja)
JP (1) JP5754545B2 (ja)
WO (1) WO2013141181A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
KR102206507B1 (ko) 2013-06-26 2021-01-22 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JPWO2015087507A1 (ja) * 2013-12-10 2017-03-16 株式会社アルバック 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6287407B2 (ja) 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
JP2015201476A (ja) * 2014-04-04 2015-11-12 三菱電機株式会社 半導体装置およびその製造方法
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014117538A1 (de) * 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2017005180A (ja) * 2015-06-15 2017-01-05 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2017098318A (ja) * 2015-11-19 2017-06-01 三菱電機株式会社 半導体装置およびその製造方法
JP6937864B2 (ja) * 2016-12-27 2021-09-22 三菱電機株式会社 半導体装置の製造方法
KR101928395B1 (ko) * 2017-04-26 2018-12-13 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
US11676996B2 (en) * 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device
DE102017128243B4 (de) * 2017-11-29 2021-09-23 Infineon Technologies Ag Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102017128247A1 (de) * 2017-11-29 2019-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
CN113544857A (zh) * 2019-09-11 2021-10-22 富士电机株式会社 半导体装置以及制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164962B2 (ja) * 1999-10-08 2008-10-15 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP3684962B2 (ja) 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
DE102004039209B4 (de) 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102005043913B4 (de) * 2004-09-22 2011-06-30 Infineon Technologies AG, 81669 Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
WO2007055352A1 (ja) 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5228282B2 (ja) * 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
EP2045844A1 (en) 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP2011187753A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置の製造方法
CN103534811B (zh) 2011-05-18 2016-09-21 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP2793267A4 (en) 2015-06-24
EP2793267B1 (en) 2020-11-25
US20150069462A1 (en) 2015-03-12
JPWO2013141181A1 (ja) 2015-08-03
WO2013141181A1 (ja) 2013-09-26
US11152224B2 (en) 2021-10-19
EP2793267A1 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7147891B2 (ja) 半導体装置
CN107408576B (zh) 半导体装置及半导体装置的制造方法
JP6078961B2 (ja) 半導体装置の製造方法
KR102206507B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP5365009B2 (ja) 半導体装置およびその製造方法
CN106887385B (zh) 半导体装置的制造方法
JP3684962B2 (ja) 半導体装置の製造方法
JP6519649B2 (ja) 半導体装置及びその製造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
WO2012056536A1 (ja) 半導体装置および半導体装置の製造方法
US20150357229A1 (en) Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone
JP2019009148A (ja) 半導体装置およびその製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP6639739B2 (ja) 半導体装置
JP2018056220A (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP2019071503A (ja) 半導体装置及びその製造方法
JP5648379B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250