JP3684962B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3684962B2 JP3684962B2 JP34238299A JP34238299A JP3684962B2 JP 3684962 B2 JP3684962 B2 JP 3684962B2 JP 34238299 A JP34238299 A JP 34238299A JP 34238299 A JP34238299 A JP 34238299A JP 3684962 B2 JP3684962 B2 JP 3684962B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- conductivity type
- impurity concentration
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明が属する技術分野】
本発明は、電力変換装置などに使用されるIGBT(伝導度変調型トランジスタ)等のパワー半導体装置に関し、特に、FZ(浮遊ゾーン)ウェハの採用に適した半導体装置の製造方法に関する。
【0002】
【従来の技術】
図3に示すノンパンチスルー型IGBTは、n−ドリフト層3を形成する低価格のFZウェハを使用して製造される。このFZウェハの表面側に素子活性領域(p+ベース領域4、n+エミッタ領域5、ゲート酸化膜6、ゲート電極7など)とエミッタ電極8を形成し、ウェハ裏面を所定の厚さまで削り落とした後、ウェハ裏面から硼素イオンを照射し、400℃以下の低温アニールによりその導入イオンの一部分を活性化することにより、p+コレクタ層1を形成している。順方向ブロッキングモード時において十分な耐圧を得るには、p+ベース領域4とn−ドリフト層3のpn接合から拡張する空乏層がp+コレクタ層1に達しないように十分厚いn−ドリフト層3とすることが必要であるが、このn−ドリフト層3が厚いと抵抗が上昇し、IGBTのオン状態における電圧降下が大きく、大電流容量化が困難であると共に、n−ドリフト層3の蓄積キャリアが増大し、ターンオフ時の損失も大きくなる。このノンパンチスルー型IGBTは低コストであるものの、高性能は期待できない。
【0003】
他方、図4に示すパンチスルー型IGBTは、p+コレクタ層1aを形成する高濃度p型基板の上にn+バッファ層2として機能する高濃度n型エピタキシャル層を成長させ、更にその上にn−ドリフト層3aとして機能する低濃度n型エピタキシャル層を成長させて成るエピウェハを使用して製造される。順方向ブロッキングモード時においては、空乏層の延びが高不純物濃度のn+バッファ層2で遅くなるために、薄いn−ドリフト層3aでも高い耐圧を得ることが可能である。このため、同耐圧のノンパンチスルー型IGBTに比較して、オン状態の電圧降下が低く、大電流容量化と共に、ターンオフ損失も低減する。しかしながら、エピウェハを使用するものであるから、パンチスルー型IGBTは製造コスト高である。
【0004】
【発明が解決しようとする課題】
近年、IGBT等のパワー半導体装置は高性能を実現しながらも、更なる低コスト化が要請されている。低コスト化のためには、ウェハプロセスに低価格のFZウェハを採用する方が有利である。高性能を得るにはn+バッファ層2を形成することが必要であるが、例えば、表面側素子活性領域及びそのエミッタ電極8を形成したFZウェハの裏面を所定の厚さまで削った後、裏面から燐又は砒素イオンなどの粒子線を照射(注入)し、アニール処理により不純物を活性化させてn+バッファ層2を形成する方法が考えられる。
【0005】
しかしながら、燐又は砒素原子をシリコンウェハ中で十分に活性化させるには、アニール温度を1000℃以上にする必要があることから、ウェハ表面に低融点(約700℃)のアルミニウムのエミッタ電極8を被着する前に上記のアニール処理を完了せねばならない。ところが、エミッタ電極8の被着前にアニール処理を施すとしても、実際、切削後の薄いウェハを1000℃以上の温度でアニール処理した場合、ウェハ形状が大きく反ってしまうため、その後段工程であるエミッタ電極8の形成のためのフォトリソグラフィーが不可能になる。かかる実情から、図3に示すノンパンチスルー型IGBTにおいても、p+コレクタ層1の形成では低温アニールに頼らざるを得ない。
【0006】
そこで、上記問題点に鑑み、本発明の課題は、低価格のFZウェハを用いても製造可能であって、表面側の素子活性領域及びその電極の形成後においても支障なく高不純物濃度のバッファ層や裏面最表側の逆導電型の高不純物濃度層をも形成でき、低コスト化と高性能を両立できる半導体装置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明は、裏面(第2主面)側の高不純物濃度のバッファ層やその最表側の逆導電型高不純物濃度層を共に低温プロセスで形成し得ることを特徴とする。
【0008】
本発明の第1の手段は、第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度の基板を用い、その基板の第1主面側に形成された素子活性領域及びその第1電極と、上記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、上記ドリフト層と上記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板の上記第1主面側に上記素子活性領域及び上記第1電極を形成し、上記基板の上記第2主面側を所定の厚さまで削り落とし、しかる後、上記第2主面からプロトン照射を行い、アニール処理を施して上記バッファ層を形成する工程と、上記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【0009】
プロトン照射とその低温アニール処理により格子欠陥であるn型欠陥層を形成できる。このn型欠陥層は実質的にn型高不純物濃度のバッファ層として機能するものである。プロトンの飛程は長いため、第2主面より深部にn型欠陥層が形成される。n型欠陥層の活性化のためのアニール温度は、アルミニウム等の第1電極の融点よりも低い温度で十分であるので、第1電極の被着工程後に支障なくn型高不純物濃度のバッファ層としてのn型欠陥層を形成できる。
【0010】
第2主面側の第2導電型高不純物濃度層の形成のためのアニール処理としては、例えば、第1電極を有する第1主面側を冷却(冷却ガスの吹き付け、又はヒートシンクなど)しながら第2主面に短時間のエネルギー照射(光又はレーザー照射)を施すことができるものであるから、基板厚方向に温度勾配を確保でき、第1主面側の温度をアルミニウム等の融点よりも低い温度(例えば約450℃以下)とし、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度(例えば700℃以上)に設定することができ、第1電極の溶融やこれとシリコンとのコンタクト抵抗の上昇を防ぐことができると共に、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。またn型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【0011】
バッファ層形成工程と第2導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第2導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理の工数を削減できる。プロトン照射の照射エネルギーは1MeV以下で良い。バッファ層形成工程の単独アニール処理の温度は、300℃以上かつ500℃以下で良い。
【0012】
本発明の第2の手段は、第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度の基板を用い、その基板の第1主面側に形成された素子活性領域及びその第1電極と、上記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、上記ドリフト層と上記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板の上記第1主面側に上記素子活性領域及び上記第1電極を形成し、上記基板の上記第2主面側を所定の厚さまで削り落とし、しかる後、上記第2主面から酸素イオンの粒子線照射を行い、アニール処理を施して上記バッファ層を形成する工程と、上記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【0013】
かかる第2の手段においても、第2導電型高不純物濃度層の形成方法は第1の手段と同様であるが、バッファ層の形成方法が、第2主面から酸素イオン照射を行い、低温アニール処理を施して形成するものである。酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、バッファ層たる酸素ドナードープ層を形成できる。かかる場合も、第2導電型高不純物濃度層の形成のためのアニール温度をアルミニウムの融点よりも高い温度(例えば700℃以上)に設定することができる。
【0014】
バッファ層形成工程と第2導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第2導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理工程を削減できる。バッファ層形成工程の単独アニール処理の温度は、300℃以上かつ500℃以下で良い。
【0015】
本発明の第3の手段は、第1導電型低不純物濃度のドリフト層を形成する第1導電型の低不純物濃度基板を用い、その基板の第1主面側に形成された素子活性領域及びその第1電極と、上記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、上記ドリフト層と上記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、上記基板に上記素子活性領域及び上記第1電極を形成し、上記基板の上記第2主面側を所定の厚さまで削り落とし、しかる後、上記第2主面からドナー不純物イオンの粒子線照射を行い、上記第1主面を冷却しながらエネルギー照射するアニール処理を施して上記バッファ層を形成する工程と、上記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して上記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする。
【0016】
かかる第3の手段においても、第2導電型高不純物濃度層の形成方法は第1の手段と同様であるが、バッファ層の形成方法が、第2主面からドナー不純物イオンの粒子線照射を行い、第1主面を冷却しながら第2主面に対しエネルギー照射(光又はレーザー照射など)するアニール処理を施して形成するものである。アニール処理においては、基板厚方向に温度勾配を確保しながら、第2主面側のアニール温度をアルミニウムの融点よりも高い温度(例えば700℃以上)に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。かかる第3の手段においても、アニール処理は、例えば、第1電極を有する第1主面側を冷却(冷却ガスの吹き付け、又はヒートシンクなど)しながら第2主面にエネルギー照射(ランプアニール又はレーザーアニールなど)を施すことができるものであるから、基板厚方向に温度勾配を確保しながら、第1主面側の温度をアルミニウム等の融点よりも低い温度し、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、第1電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。短時間のエネルギー照射でも構わない。
【0017】
バッファ層形成工程と第2導電型高不純物濃度層形成工程はいずれを先に行っても構わない。バッファ層形成工程のアニール処理は第2導電型高不純物濃度層形成工程のアニール処理を援用しても良く、かかる場合は、アニール処理の工数を削減できる。
【0018】
ドナー不純物イオンとしては燐又は砒素イオンを用いることができる。燐又は砒素イオンの照射エネルギーは1MeV以下で良い。燐又は砒素のドーズ量は1×1012cm-2〜1×1015cm-2で良い。アクセプター不純物イオンとしては硼素イオンを用いることができる。硼素イオンの照射エネルギーは1MeV以下で良い。硼素のドーズ量は1×1012cm-2〜1×1015cm-2で良い。
【0019】
なお、本発明は、IGBTに限らず、サイリスタやn−ドリフト層及び第2主面の最表面側のp型高不純物濃度層を備えた縦形半導体装置一般に適用できる。本発明の第3の手段は、p−ドリフト層及び第2主面の最表面側のn型高不純物濃度層を備えた縦形半導体装置一般に適用できる。また、ドリフト層やバッファ層に限らず、第1導電型低不純物濃度や第1導電型高不純物濃度で良い。
【0020】
本発明の第4の手段は、第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域及びその第1電極と、上記基板の第2主面の最表側に形成された高不純物濃度層及びその第2電極とを備えた半導体装置の製造方法において、上記基板の上記第1主面側に上記素子活性領域及び上記第1電極を形成し、上記基板の上記第2主面側を所定の厚さまで削り落とし、しかる後、上記第2主面から第1又は第2導電型不純物イオンの粒子線照射を行い、上記第1主面を冷却しながら上記第2主面に対しエネルギー照射するアニール処理を施して前記高不純物濃度層を形成する工程を有して成ることを特徴とする。第2主面の最表層側に限らず、第2主面側寄りに高不純物濃度層を形成しても良い。第1主面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどで良い。第1電極の融解などを防止するために基板厚方向に温度勾配を持たせば良い。短時間のエネルギー照射だけでも良い。
【0021】
かかる方法によれば、基板厚方向に温度勾配を確保しながら、第1主面側の温度をアルミニウム等の融点よりも低い温度とし、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、第1電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。
【0022】
【発明の実施の形態】
次に、本発明の各実施形態を添付図面に基づいて説明する。図1は本発明の実施形態1に係るパンチスルー型IGBTの断面構造を示す一部断面図である。
【0023】
本実施形態のパンチスルー型IGBTは1200V耐圧IGBTであって、n−ドリフト層3を形成するn型低不純物濃度のFZウェハを用いて製造される。FZウェハの表面側には素子活性領域及びアルミニウムのエミッタ電極8が形成されている。ここで、IGBTの表面側素子活性領域(核心部)とは、n−ドリフト層3の表面側に形成されたウェル状のp+ベース領域4と、このp+ベース領域4の表面側に形成されたn+エミッタ領域5と、ゲート酸化膜6を介して形成された多結晶シリコン等のゲート電極7と、層間絶縁膜を介して形成されたエミッタ電極8などである。FZウェハの裏面最表側にはp+コレクタ層1bが形成されており、そのp+コレクタ層1b上にはアルミニウムのコレクタ電極9が被着されている。また、n−ドリフト層3とp+コレクタ層1bとの間にはn+バッファ層2bが挟まれている。
【0024】
このように、n型低不純物濃度のFZウェハを用いたパンチスルー型IGBTは、そのFZウェハの表面側に上記素子活性領域及びエミッタ電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してn+バッファ層2bとp+コレクタ層1bを形成し、しかる後、コレクタ電極9を被着して製造される。
【0025】
【実施例1】
実施例1のパンチスルー型IGBTの構造は、n+バッファ層2bがn型欠陥層で構成されている。このn型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度n型半導体層として機能するものである。このような裏面側のn型欠陥層をn+バッファ層2bとして利用するパンチスルー型IGBTの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域及びエミッタ電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とし、しかる後、FZウェハ裏面側からプロトン照射を行い、アニール処理(例えば300℃〜500℃)を施してn型欠陥層を形成する工程と、ウェハ裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを短時間照射するアニール処理を施してp+コレクタ層1bを形成する工程とを有するものである。
【0026】
プロトン照射の照射エネルギーは飛程が長いので1MeV以下で良い。また、硼素イオンの照射エネルギーも、裏面最表側に打ち込むため、1MeV以下で良い。硼素のドーズ量は1×1012cm-2以上かつ1×1015cm-2以下で良い。FZウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【0027】
n型欠陥層の活性化のためのアニール温度は、アルミニウムのエミッタ電極8の融点よりも低い温度(700℃以下)で十分であるので、エミッタ電極8の被着工程後に支障なくn+バッファ層2bとしてのn型欠陥層を形成できる。また、イオン打ち込み法を用いるため、最大濃度点を深部に設定できる。
【0028】
また、p+コレクタ層1bのためのアニール法がFZウェハ表面を冷却(表面側450℃以下に冷却することにより、表面のアルミニウムのエミッタ電極8とシリコンとのコンタクト抵抗の上昇を防ぐ)しながらのウェハ裏面に対する短時間のランプアニール又はレーザーアニールであることから、FZウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度(700℃以上)に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として硼素を用いることができる。勿論、低価格の低不純物濃度FZウェハを用いることができるので、IGBTの低コスト化を実現できる。
【0029】
n+バッファ層2bの形成工程とp+コレクタ層1bの形成工程はいずれを先に行っても構わない。また、n+バッファ層2bの形成工程のアニール処理はp+コレクタ層1bの形成工程のアニール処理を援用しても良い。かかる場合は、アニール処理の工数を削減できる。
【0030】
【実施例2】
実施例2のパンチスルー型IGBTの構造は、n+バッファ層2bが酸素ドナードープ層で構成されている。n+バッファ層2bを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのエミッタ8の融点よりも低い温度にすることができるため、エミッタ電極8の被着工程後に支障なくn+バッファ層2bを形成できる。
【0031】
このような酸素ドナードープ層をn+バッファ層2bとして利用するパンチスルー型IGBTの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域及びエミッタ電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とし、しかる後、FZウェハ裏面側から酸素イオンの照射を行い、アニール処理(例えば300℃〜500℃)を施して酸素ドナードープ層を形成する工程と、ウェハ裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを照射するアニール処理を施してp+コレクタ層1bを形成する工程とを有するものである。かかる場合も、n+バッファ層2bの形成工程とp+コレクタ層1bの形成工程はいずれを先に行っても構わない。また、n+バッファ層2bの形成工程のアニール処理はp+コレクタ層1bの形成工程のアニール処理を援用しても良い。かかる場合は、アニール処理工程を削減できる。
【0032】
酸素イオン照射の照射エネルギーも飛程が長いので1MeV以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのエミッタ電極8の融点よりも低い温度(700℃以下)で十分であるので、エミッタ電極8の被着工程後に支障なくn+バッファ層2bとしての酸素ドナードープ層を形成できる。また、低価格のn型低不純物濃度FZウェハを用いるので、IGBTの低コスト化を実現できる。本例も実施例1と同様な効果を奏する。
【0033】
【実施例3】
実施例3のパンチスルー型IGBTの製造方法は、FZウェハの表面側に上記素子活性領域及びエミッタ電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とし、しかる後、FZウェハ裏面から燐又は砒素イオンの粒子線照射を行い、FZウェハ表面を冷却しながらFZウェハ裏面に対し光又はレーザーを照射するアニール処理を施してn+バッファ層2bを形成する工程と、FZウェハ裏面から硼素イオンの粒子線照射を行い、FZウェハ表面を冷却しながらFZウェハ裏面に対し光又はレーザーを照射するアニール処理を施してp+コレクタ層1bを形成する工程とを有している。FZウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。燐又は砒素イオンの照射エネルギーも、裏面最表側に打ち込むため、1MeV以下で良い。燐又は砒素のドーズ量は1×1012cm-2以上かつ1×1015cm-2以下で良い。
【0034】
本例でも、p+コレクタ層1bの形成方法は実施例1、2と同様であるが、n+バッファ層2bの形成方法が、裏面から燐又は砒素イオンの粒子線照射を行い、表面を冷却しながら裏面に対し光又はレーザーを短時間照射して形成するものである。このアニール処理においても、基板厚方向に温度勾配を確保しながら、裏面側のアニール温度をアルミニウムの融点よりも高い温度(700℃以上)に設定することができ、飛程の短い燐又は砒素イオンでも十分活性化させることが可能となる。実施例1,2と同様な効果を奏する。
【0035】
次に、図2は本発明の実施形態2に係るトレンチゲート構造のパンチスルー型IGBTの断面構造を示す一部断面図である。
【0036】
本実施形態のトレンチゲート構造のパンチスルー型IGBTも、n+バッファ層2bを形成するn型低不純物濃度のFZウェハを用いて製造される。実施形態1に係るパンチスルー型IGBTと異なる点は、素子活性領域(核心部)にある。その素子活性領域はトレンチゲート構造であって、n−ドリフト層3の表面側に形成されたp+ベース領域14と、このp+ベース領域14の表面側に形成されたn+エミッタ領域15と、p+ベース領域14の深さ以上に掘り込まれたトレンチ内にゲート酸化膜16を介して埋め込まれた多結晶シリコン等のゲート電極17と、層間絶縁膜を介して形成されたエミッタ電極18などである。FZウェハの裏面最表側にはp+コレクタ層1bが形成されており、そのp+コレクタ層1b上にはアルミニウムのコレクタ電極9が被着されている。また、n−ドリフト層3とp+コレクタ層1bとの間にはn+バッファ層2bが挟まれている。
【0037】
かかるトレンチゲート構造のパンチスルー型IGBTも、実施形態1と同様の製造方法を採用し、同様の作用効果を発揮するものであるが、素子活性領域がトレンチゲート構造であることにより、より一層のオン抵抗の低減が可能である。
【0038】
【発明の効果】
以上説明した様に、本発明は、第2主面側の高不純物濃度のバッファ層やその最表側の逆導電型高不純物濃度層を共に低温プロセスにより形成し得ることを特徴としているため、次の効果を奏する。
【0039】
(1) 基板の第1主面側に素子活性領域及び第1電極を形成し、第2主面側を所定の厚さまで削り落とし後、第2主面からプロトン照射を行い、アニール処理を施してバッファ層を形成する工程と、第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第2導電型高不純物濃度層を形成する工程とを有しているため、プロトン照射とその低温アニール処理によりバッファ層として機能するn型欠陥層を形成でき、また、第2導電型高不純物濃度層のアニール処理としては第2主面側に対するネルギー照射やこれに第1主面側の冷却の併用を採用することができ、基板厚方向に温度勾配を確保できるため、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。またn型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【0040】
(2) 基板の第1主面側に素子活性領域及び第1電極を形成し、第2主面側を所定の厚さまで削り落とした後、第2主面から酸素イオンの粒子線照射を行い、アニール処理を施してバッファ層を形成する工程と、第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第2導電型高不純物濃度層を形成する工程とを有しているため、酸素イオン照射とその低温アニール処理によりバッファ層としての酸素ドナードープ層を形成でき、また、第2導電型高不純物濃度層のアニール処理では基板厚方向に温度勾配を確保しながら行うことができるため、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。またn型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【0041】
(3) 基板の第1主面側に素子活性領域及び第1電極を形成し、第2主面側を所定の厚さまで削り落とした後、第2主面からドナー不純物イオンの粒子線照射を行い、第1主面を冷却しながら第2主面に対しエネルギー照射するアニール処理を施してバッファ層を形成する工程と、第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して第2導電型高不純物濃度層を形成する工程とを有しているため、いずれのアニール処理においても、基板厚方向に温度勾配を確保しながら、第2主面側のアニール温度をアルミニウムの融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。またn型高不純物濃度のバッファ層を具備する半導体装置を実現できるため、大電流容量化とターンオフ損失の低減を図ることができ、高性能の半導体装置を提供できる。
【0042】
(4) 基板の第1主面側に素子活性領域及びその第1電極を形成し、第2主面側を所定の厚さまで削り落とした後、第2主面から第1又は第2導電型不純物イオンの粒子線照射を行い、第1主面を冷却しながら第2主面に対しエネルギー照射するアニール処理を施して高不純物濃度層を形成する工程を有しているため、基板厚方向に温度勾配を確保しながら、第2主面側のアニール温度をアルミニウム等の融点よりも高い温度に設定することができので、第1電極の溶融などを防止でき、飛程の短い導入不純物でも十分活性化させることが可能となる。従って、低価格の低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係るパンチスルー型IGBTの断面構造を示す一部断面図である。
【図2】本発明の実施形態2に係るトレンチゲート構造のパンチスルー型IGBTの断面構造を示す一部断面図である。
【図3】従来のノンパンチスルー型IGBTの断面構造を示す一部断面図である。
【図4】従来のパンチスルー型IGBTの断面構造を示す一部断面図である。
【符号の説明】
1a,1b…p+コレクタ層
2b…n+バッファ層
3,3a…n−ドリフト層
4,14…p+ベース層
5,15…n+エミッタ電極
6,16…ゲート酸化膜
7,17…ゲート電極
8,18…エミッタ電極
9,19…コレクタ電極
Claims (15)
- 第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域及びその第1電極と、前記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、前記ドリフト層と前記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記基板の前記第2主面側を所定の厚さまで削り落とし、しかる後、前記第2主面からプロトン照射を行い、アニール処理を施して前記バッファ層を形成する工程と、前記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。 - 請求項1において、前記バッファ層形成工程の前記アニール処理は前記第2導電型高不純物濃度層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
- 請求項1又は請求項2において、前記プロトン照射の照射エネルギーは、1MeV以下であることを特徴とする半導体装置の製造方法。
- 第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域及びその第1電極と、前記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、前記ドリフト層と前記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記基板の前記第2主面側を所定の厚さまで削り落とし、しかる後、前記第2主面から酸素イオンの粒子線照射を行い、アニール処理を施して前記バッファ層を形成する工程と、前記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。 - 請求項4において、前記バッファ層形成工程の前記アニール処理は前記第2導電型高不純物濃度層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
- 請求項1乃至請求項5のいずれか一項において、前記バッファ層形成工程の前記アニール処理の温度は、300℃以上かつ500℃以下であることを特徴とする半導体装置の製造方法。
- 第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域及びその第1電極と、前記基板の第2主面の最表側に形成された第2導電型高不純物濃度層及びその第2電極と、前記ドリフト層と前記第2導電型高不純物濃度層とに挟まれた第1導電型高不純物濃度のバッファ層とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記基板の前記第2主面側を所定の厚さまで削り落とし、しかる後、前記第2主面からドナー不純物イオンの粒子線照射を行い、前記第1主面を冷却しながら前記第2主面に対しエネルギー照射するアニール処理を施して前記バッファ層を形成する工程と、前記第2主面からアクセプター不純物イオンの粒子線照射を行い、アニール処理を施して前記第2導電型高不純物濃度層を形成する工程と、を有して成ることを特徴とする半導体装置の製造方法。 - 請求項7において、前記第2導電型高不純物濃度層形成工程の前記アニール処理は前記バッファ層形成工程の前記アニール処理を援用して成ることを特徴とする半導体装置の製造方法。
- 請求項7又は請求項8において、前記ドナー不純物イオンは、燐又は砒素イオンであることを特徴とする半導体装置の製造方法。
- 請求項9において、前記燐又は砒素イオンの照射エネルギーは、1MeV以下であることを特徴とする半導体装置の製造方法。
- 請求項9又は請求項10において、前記燐又は砒素のドーズ量は、1×1012cm-2以上かつ1×1015cm-2以下であることを特徴とする半導体装置の製造方法。
- 請求項1乃至請求項11のいずれか一項において、前記アクセプター不純物イオンは、硼素イオンであることを特徴とする半導体装置の製造方法。
- 請求項12において、前記硼素イオンの照射エネルギーは、1MeV以下であることを特徴とする半導体装置の製造方法。
- 請求項12又は請求項13において、前記硼素のドーズ量は、1×1012cm-2以上かつ1×1015cm-2以下であることを特徴とする半導体装置の製造方法。
- 第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域及びその第1電極と、前記基板の第2主面の最表側に形成された高不純物濃度層及びその第2電極とを備えた半導体装置の製造方法において、
前記基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記基板の前記第2主面側を所定の厚さまで削り落とし、しかる後、前記第2主面から第1又は第2導電型不純物イオンの粒子線照射を行い、前記第1主面を冷却しながら前記第2主面に対しエネルギー照射するアニール処理を施して前記高不純物濃度層を形成する工程を有して成ることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34238299A JP3684962B2 (ja) | 1999-12-01 | 1999-12-01 | 半導体装置の製造方法 |
DE10055446A DE10055446B4 (de) | 1999-11-26 | 2000-11-09 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US09/722,927 US6610572B1 (en) | 1999-11-26 | 2000-11-27 | Semiconductor device and method for manufacturing the same |
US10/461,065 US6762097B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
US10/461,094 US6759301B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34238299A JP3684962B2 (ja) | 1999-12-01 | 1999-12-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160559A JP2001160559A (ja) | 2001-06-12 |
JP3684962B2 true JP3684962B2 (ja) | 2005-08-17 |
Family
ID=18353303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34238299A Expired - Lifetime JP3684962B2 (ja) | 1999-11-26 | 1999-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684962B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8084814B2 (en) | 2008-01-23 | 2011-12-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
US10418441B2 (en) | 2013-12-16 | 2019-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
WO2021186944A1 (ja) | 2020-03-17 | 2021-09-23 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
WO2021199687A1 (ja) | 2020-04-02 | 2021-10-07 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
JP2003051597A (ja) * | 2001-08-08 | 2003-02-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP5359567B2 (ja) * | 2002-02-20 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP3960174B2 (ja) * | 2002-09-09 | 2007-08-15 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
DE112006003556A5 (de) * | 2005-10-24 | 2008-09-25 | Infineon Technologies Austria Ag | Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben |
US7554137B2 (en) | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
JP5228282B2 (ja) * | 2006-03-28 | 2013-07-03 | トヨタ自動車株式会社 | 電力用半導体装置及びその製造方法 |
JP4989797B2 (ja) * | 2006-03-30 | 2012-08-01 | 新電元工業株式会社 | Igbtの製造方法 |
JP2008004867A (ja) * | 2006-06-26 | 2008-01-10 | Denso Corp | 半導体装置の製造方法 |
JP2008085050A (ja) * | 2006-09-27 | 2008-04-10 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008117881A (ja) | 2006-11-02 | 2008-05-22 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5286706B2 (ja) * | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
JP5203667B2 (ja) * | 2007-10-16 | 2013-06-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP5436231B2 (ja) | 2009-01-16 | 2014-03-05 | 昭和電工株式会社 | 半導体素子の製造方法及び半導体素子、並びに半導体装置 |
JP5532758B2 (ja) * | 2009-08-31 | 2014-06-25 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP2010153929A (ja) * | 2010-04-05 | 2010-07-08 | Fuji Electric Systems Co Ltd | 半導体素子の製造方法および半導体素子の製造装置 |
JP5556431B2 (ja) | 2010-06-24 | 2014-07-23 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2011066443A (ja) * | 2010-11-26 | 2011-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2013074181A (ja) | 2011-09-28 | 2013-04-22 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP5817686B2 (ja) * | 2011-11-30 | 2015-11-18 | 株式会社デンソー | 半導体装置 |
JP5741716B2 (ja) | 2012-01-19 | 2015-07-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5754545B2 (ja) | 2012-03-23 | 2015-07-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
EP2793268B1 (en) * | 2012-03-30 | 2020-06-03 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
KR101982737B1 (ko) | 2012-03-30 | 2019-05-27 | 후지 덴키 가부시키가이샤 | 반도체 장치의 제조방법 |
JP2014056881A (ja) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
DE112015000206T5 (de) | 2014-10-03 | 2016-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP6269858B2 (ja) | 2014-11-17 | 2018-01-31 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP6833038B2 (ja) | 2017-07-19 | 2021-02-24 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-12-01 JP JP34238299A patent/JP3684962B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8084814B2 (en) | 2008-01-23 | 2011-12-27 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
US10068998B2 (en) | 2008-01-23 | 2018-09-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
US10418441B2 (en) | 2013-12-16 | 2019-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
WO2021186944A1 (ja) | 2020-03-17 | 2021-09-23 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
WO2021199687A1 (ja) | 2020-04-02 | 2021-10-07 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001160559A (ja) | 2001-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684962B2 (ja) | 半導体装置の製造方法 | |
US6610572B1 (en) | Semiconductor device and method for manufacturing the same | |
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5754545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5641055B2 (ja) | 半導体装置およびその製造方法 | |
TWI520327B (zh) | 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 | |
JP2011109090A (ja) | ファストリカバリーダイオード | |
JP2013102111A (ja) | 半導体装置およびその製造方法 | |
JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JP2013247248A (ja) | 半導体装置の製造方法 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
JP2003224281A (ja) | 半導体装置およびその製造方法 | |
JPH09232332A (ja) | 半導体装置 | |
JP4096722B2 (ja) | 半導体装置の製造方法 | |
JP2003282575A (ja) | 半導体装置およびその製造方法 | |
WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
JP5333241B2 (ja) | 半導体装置の製造方法 | |
JP4951872B2 (ja) | 半導体装置の製造方法 | |
JP2003218354A (ja) | 半導体装置およびその製造方法 | |
JP4904635B2 (ja) | 半導体装置およびその製造方法 | |
CN211350662U (zh) | 功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3684962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |