JP2010153929A - 半導体素子の製造方法および半導体素子の製造装置 - Google Patents
半導体素子の製造方法および半導体素子の製造装置 Download PDFInfo
- Publication number
- JP2010153929A JP2010153929A JP2010086845A JP2010086845A JP2010153929A JP 2010153929 A JP2010153929 A JP 2010153929A JP 2010086845 A JP2010086845 A JP 2010086845A JP 2010086845 A JP2010086845 A JP 2010086845A JP 2010153929 A JP2010153929 A JP 2010153929A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- laser
- ion implantation
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体素子の製造方法は、第一導電型のシリコン基板の表面側にゲート酸化膜を介してゲート電極を形成し、第一導電型のシリコン基板内に第二導電型ベース層と更に第二導電型ベース層内に第一導電型エミッタ層を形成し、ゲート電極を覆う層間絶縁膜、層間絶縁膜を介しかつ第二導電型ベース層と第一導電型エミッタ層に接する表面電極を形成し、次いで第一導電型のシリコン基板の裏面を研削し、次いで研削した裏面に形成される不純物層を活性化する工程を有する半導体素子の製造方法において、第一導電型のシリコン基板に波長が300nm〜600nmで照射エネルギー密度が0.4J/cm2〜1.4J/cm2のレーザーパルスを照射しながら第一導電型のシリコン基板に不純物をイオン注入することによって、不純物層を活性化することを特徴とする。
【選択図】図7
Description
図25に示すNPT型IGBT100は、n-型のFZ基板(FZ−N基板)101の表面側に、SiO2などのゲート酸化膜102を介してポリシリコンなどのゲート電極103が形成され、さらにその上にBPSG(Boro-Phospho Silicate Glass)などの層間絶縁膜104を介してアルミ・シリコン膜などの表面電極105が形成された構造を有している。このFZ−N基板101の表面側には、p+ベース層106およびこのp+ベース層106内にn+エミッタ層107が形成され、FZ−N基板101の裏面側には、p+コレクタ層108が形成されてその上に数種の金属膜を積層して裏面電極109が形成されている。
図26に示すFS型IGBT200には、上記NPT型IGBT100同様、p+エピタキシャル基板に代えてFZ−N基板101が用いられ、その総厚さは100μm〜200μm程度になる。PT型IGBTと同じく、n型活性層は600V耐圧に応じて70μm程度にし、空乏化させる。そのため、FS型IGBT200には、FZ−N基板101裏面に、n+層(nバッファ層)201が形成され、このnバッファ層201上にp+コレクタ層108および裏面電極109が形成されている。FS型IGBT200では、上記NPT型IGBT100同様、ライフタイム制御は不要である。
表面側プロセスでは、まず、FZ−N基板101の表面側に、SiO2およびポリシリコンを堆積、窓あけ加工してゲート酸化膜102およびゲート電極103をそれぞれ形成する。続いて、その表面にBPSGを堆積、窓あけ加工して層間絶縁膜104を形成する。これにより、FZ−N基板101の表面側に、絶縁ゲート構造が形成される。
次に裏面側プロセスについて図28から図31を参照して説明する。裏面側プロセスでは、まず、図28に示すように、FZ−N基板101を裏面側から所望の厚さまでバックグラインドやエッチングなどの研削を行い、薄ウエハ化する。
最後に、チップ状にダイシングしてから表面電極105の表面に、アルミワイヤ電極を超音波ワイヤーボンディング装置により固着し、裏面電極109は、はんだ層を介して所定の固定部材に接続する。
図32に示すように、逆阻止IGBT300は従来型のIGBTの基本性能を踏襲しつつ、さらにp+分離層301が形成され、逆耐圧を有するようにしたIGBTである。このような構造を有する逆阻止IGBT300には直列ダイオードが不要であるために導通損失を半減でき、マトリクスコンバータの変換効率向上に大きく寄与する。100μm以上の深い接合の形成技術と、100μm以下の厚さの極薄ウエハ生産技術を組み合わせて、高性能の逆阻止IGBTの製造が可能になっている。
、nバッファ層がなく、基板裏面側の最外層がn+層となる。
めウエハ反りの問題が発生する等、製造プロセスの技術的課題も多い。
まず、通常の室温でのイオン注入後に電気炉アニールやレーザーアニールを行う場合、イオン注入工程からアニール工程へ移行する際にウエハの搬送が必要になるため、特に上記IGBTなどウエハが薄いときには搬送時にウエハ割れが発生しやすい。ウエハ同士が接触してウエハに傷が付く可能性が搬送数の増加に伴い高くなり、また、搬送時にウエハにパーティクルが付着するといった問題も発生し得る。これらはすべて半導体素子の良品率低下の原因となる。
まず第1の実施の形態について説明する。
まず第1の例として、第1の実施の形態をFZ−N基板を用いたNPT型IGBTの製造に適用した場合について説明する。
この図1において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のボロンの濃度(cm-3)を表している。図1には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面にボロンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図1には比較のため、室温(27℃)でイオン注入のみ行ったときの結果を併せて示している。また、図1の濃度プロファイルは広がり抵抗法(SR法)により測定している。
この場合、最初にFZ−N基板表面側に絶縁ゲート構造を形成するとともに、FZ−N基板内にp+ベース層およびn+エミッタ層を形成し、p+ベース層およびn+エミッタ層に接する表面電極を形成する。そして、FZ−N基板裏面をバックグラインド等により研削した後、FZ−N基板裏面に対するイオン注入と活性化を施してn層を形成し、その上に裏面電極を形成する。ここでは、この裏面側プロセスでn層を形成する際に、FZ−N基板を400℃〜500℃に加熱した状態でその裏面にリンを注入する。
この図2において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のリンの濃度(cm-3)を表している。図2には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面にリンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図2には比較のため、室温でイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはSR法により測定している。
この場合、最初にFZ−N基板表面側に絶縁ゲート構造を形成するとともに、FZ−N基板内にp+ベース層およびn+エミッタ層を形成し、p+ベース層およびn+エミッタ層に接する表面電極を形成する。そして、FZ−N基板裏面をバックグラインド等により研削した後、FZ−N基板裏面に対するイオン注入と活性化を施してp層とn層の連続層を形成し、その上に裏面電極を形成する。ここでは、この裏面側プロセスでpn連続層を形成する際に、FZ−N基板を400℃〜500℃に加熱した状態でその裏面にリンとボロンを順に注入する。
この図3において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のリンおよびボロンの濃度(cm-3)を表している。図3には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面に、まず先にリンをドーズ量1×1013cm-2、加速エネルギー240keVで注入し、次にボロンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図3には比較のため、室温でリンおよびボロンのイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはSR法により測定している。
第2の実施の形態の半導体素子の製造方法は、Si基板にp層、n層またはpn連続層の形成とその活性化を行う際、Si基板温度を400℃〜500℃に調整し、この状態でレーザーを照射しながらイオン注入を行うようにする。照射するレーザーとしては、Si基板への吸収が良い波長300nm〜600nmのレーザーを用いることができる。波長が300nmより短いとSi基板(例えばFZ−N基板は厚さ約630μm)の深い領域を活性化することができない場合があり、波長が600nmより長いとSi基板をレーザーが透過してしまい活性化が起こらなくなる場合があるためである。
まず第1の例として、第2の実施の形態をFZ−N基板を用いたNPT型IGBTの製造に適用した場合について説明する。
この図4において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のボロンの濃度(cm-3)を表している。図4には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面にXeClレーザー(波長308nm、半値幅50ns)のパルスを照射エネルギー密度0.6J/cm2で照射しながら、ボロンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図4には比較のため、室温でイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはSR法により測定している。
この例のように、NPT型IGBT製造において、FZ−N基板を400℃〜500℃に加熱した状態でXeClレーザーを照射しながらボロンをイオン注入することにより、レーザー照射による基板加熱の効果が加わり、p層を効果的に活性化することができる。
この場合、裏面側プロセスでFZ−N基板裏面にn層を形成する際、FZ−N基板を400℃〜500℃に加熱した状態でその裏面に所定の波長のレーザーを照射しながらリンを注入する。
この図5において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のリンの濃度(cm-3)を表している。図5には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面にXeClレーザー(波長308nm、半値幅50ns)のパルスを照射エネルギー密度0.6J/cm2で照射しながら、リンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図5には比較のため、室温でイオン注入のみ行ったときの結果も併せて示している。濃度プロファイルはSR法により測定している。
この場合、裏面側プロセスでFZ−N基板裏面にpn連続層を形成する際、FZ−N基板を400℃〜500℃に加熱した状態でその裏面に所定の波長のレーザーを照射しながらリンとボロンを順に注入する。
この図6において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のリンおよびボロンの濃度(cm-3)を表している。図6には、FZ−N基板を350℃,400℃,500℃で加熱した状態で裏面にXeClレーザー(波長308nm、半値幅50ns)のパルスを照射エネルギー密度0.6J/cm2で照射しながら、まず先にリンをドーズ量1×1013cm-2、加速エネルギー240keVで注入し、次にボロンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図6には比較のため、室温でリンおよびボロンのイオン注入のみ行ったときの結果も併せて示している。濃度プロファイルはSR法により測定している。
第3の実施の形態の半導体素子の製造方法は、Si基板にp層、n層またはpn連続層の形成とその活性化を行う際、波長が300nm〜600nmで、照射エネルギー密度1.4J/cm2以下のレーザーパルスを照射しながらイオン注入を行うようにする。
まず第1の例として、第3の実施の形態をFZ−N基板を用いたNPT型IGBTの製造に適用した場合について説明する。
この図7において、横軸はFZ−N基板裏面からの深さ(μm)を表し、縦軸はFZ−N基板内のボロンの濃度(cm-3)を表している。図7には、FZ−N基板裏面にXeClレーザー(波長308nm、半値幅50ns)のパルスを照射エネルギー密度1.35J/cm2で照射しながら、ボロンをドーズ量1×1015cm-2、加速エネルギー50keVで注入したときの結果を示している。なお、図7には比較のため、室温でイオン注入のみ行ったときの結果とそのイオン注入後に400℃で5時間(hr)の電気炉アニールを行ったときの結果を併せて示している。濃度プロファイルはSR法により測定している。
続いて第2の例として、第3の実施の形態をFZ−N基板を用いたFWDの製造に適用した場合について説明する。
図8はレーザーを照射しながらリンのイオン注入を行ったときの濃度プロファイルである。
第4の実施の形態の半導体素子の製造方法は、Si基板にp層、n層またはpn連続層の形成とその活性化を行う際、上記第1,第2,第3の実施の形態で述べたイオン注入後に更に350℃〜500℃の低温の電気炉アニールを行うようにする。
図9はFZ−N基板を加熱しながらボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図10はFZ−N基板を加熱しながらリンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図11はFZ−N基板を加熱しながらリンとボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイルである。
このように第4の実施の形態の半導体素子の製造方法では、上記第1〜第3の実施の形態の製造方法に電気炉アニール工程への移行作業やアニール時間が加わるものの、各実施の形態の製造方法を用いた場合に比べて不純物層をより活性化することができるようになる。
第5の実施の形態の半導体素子の製造方法は、Si基板にp層、n層またはpn連続層の形成とその活性化を行う際、上記第1〜第3の実施の形態で述べたイオン注入後に更にレーザーを照射してレーザーアニールを行うようにする。このレーザーアニールには、例えばYAG2ωレーザー(波長532nm,半値幅100ns)を用いることができ、レーザー照射装置を1台または2台以上用いて適当な照射エネルギー密度(レーザー照射装置を2台以上用いる場合にあってはそれぞれの装置で照射されるパルスのトータルの照射エネルギー密度とパルス間の適当な遅延時間)で、Si基板にレーザーパルスが照射されるようにする。
図15はFZ−N基板を加熱しながらボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図16はFZ−N基板を加熱しながらリンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図17はFZ−N基板を加熱しながらリンとボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイルである。
第6の実施の形態の半導体素子の製造方法は、Si基板にn層の形成とその活性化を行う際、Si基板を液体窒素温度(−196℃)あるいは200℃〜500℃に保ってイオン注入を行った後に、350℃〜500℃の低温の電気炉アニールまたはレーザーアニールを行うようにする。
この場合、裏面側プロセスでFZ−N基板裏面にn層を形成する際、FZ−N基板を液体窒素温度、室温、200℃、400℃または500℃の所定温度に保った状態で、リンをドーズ量1×1015cm-2、加速エネルギー45keVで注入した後、電気炉アニールまたはレーザーアニールを行う。電気炉アニールは、温度400℃で1時間、5時間または10時間行う。また、レーザーアニールは、YAG2ωレーザー(波長532nm,半値幅100ns)を、2台のレーザー照射装置を用いてトータルの照射エネルギー密度が2.8J/cm2で、各レーザー照射装置から照射されるパルス間の遅延時間が300nsとなるように照射して行う。そして、このときの濃度プロファイルをSR法により測定する。
図21において、横軸はイオン注入温度(℃)を表し、縦軸はリンの濃度プロファイルのピーク濃度(cm-3)を表している。
なお、以上の説明では、IGBTやFWDを例にして述べたが、本発明はこれらに限らず、IC全体、表面側と裏面側とを問わずp層、n層、pn連続層、pp連続層、nn連続層の活性化に広く適用可能である。
上記第1〜第6の実施の形態で述べた製造方法を実現するための半導体素子の製造装置(半導体製造装置)は、イオン注入と同時に基板の温度調整が行え、かつ、その基板にレーザー照射を行うことができるものであることが望ましい。
この図22に示す半導体製造装置1は、基板20が載置される試料台を備えた基板加熱装置2、この基板加熱装置2上に載置された基板20に対してイオンビームを照射するためのイオン注入装置3、および基板20に対してレーザービームを照射するためのレーザー照射装置4を有している。
この図23に示す半導体製造装置1aは、2台のレーザー照射装置4a,4bを有し、更に5枚のミラー8f,8g,8h,8i,8jとPBS(偏光ビームスプリッタ)11が設けられた構成を有している。レーザー照射装置4a,4bから出射するレーザーはXeClレーザー、YAGレーザーのいずれでもよいが、処理時には同種のレーザーを出射できるようにする。
例えば、イオン注入装置3のイオンビームのスキャン周波数が水平方向/垂直方向とも100Hzである場合には、レーザー照射装置4のレーザービームの発振周波数も100Hzとする。そして、このような同一周波数のイオンビームとレーザービームを同一方向から基板20に照射する。これにより1/100秒のタイミングでイオンビームとレーザービームが基板20に照射されることになり、活性化を促進し、面内バラツキを抑えることができる。
2 基板加熱装置
3 イオン注入装置
4,4a,4b レーザー照射装置
5 イオン注入・レーザー照射室
6 温度コントローラ
7 偏向電磁石
8a,8b,8c,8d,8e,8f,8g,8h,8i,8j ミラー
9 テレスコープ
10 ホモジナイザー
11 PBS
20 基板
Claims (5)
- 第一導電型のシリコン基板の表面側にゲート酸化膜を介してゲート電極を形成し、前記第一導電型のシリコン基板内に第二導電型ベース層と更に前記第二導電型ベース層内に第一導電型エミッタ層を形成し、前記ゲート電極を覆う層間絶縁膜、前記層間絶縁膜を介しかつ前記第二導電型ベース層と前記第一導電型エミッタ層に接する表面電極を形成し、次いで前記第一導電型のシリコン基板の裏面を研削し、次いで研削した裏面に形成される不純物層を活性化する工程を有する半導体素子の製造方法において、
前記第一導電型のシリコン基板に波長が300nm〜600nmで照射エネルギー密度が0.4J/cm2〜1.4J/cm2のレーザーパルスを照射しながら前記第一導電型のシリコン基板に不純物をイオン注入することによって、前記不純物層を活性化することを特徴とする半導体素子の製造方法。 - イオン注入時のイオンビームのスキャン周波数とレーザー照射時のレーザービームの発振周波数とを同一にすることを特徴とする請求項1記載の半導体素子の製造方法。
- 第一導電型のシリコン基板の表面側にゲート酸化膜を介してゲート電極を形成し、前記第一導電型のシリコン基板内に第二導電型ベース層と更に前記第二導電型ベース層内に第一導電型エミッタ層を形成し、前記ゲート電極を覆う層間絶縁膜、前記層間絶縁膜を介しかつ前記第二導電型ベース層と前記第一導電型エミッタ層に接する表面電極を形成し、次いで前記第一導電型のシリコン基板の裏面を研削し、次いで研削した裏面に形成されるn型不純物層を活性化する工程を有する半導体素子の製造方法において、
前記第一導電型のシリコン基板の温度を液体窒素温度または200℃〜500℃にした状態で前記第一導電型のシリコン基板にn型不純物をイオン注入し、前記n型不純物のイオン注入後に、温度が350℃〜500℃で時間が5時間〜10時間の電気炉アニールまたはレーザーアニールを行うことによって、前記n型不純物層を活性化することを特徴とする半導体素子の製造方法。 - シリコン基板に形成される不純物層の活性化を行う半導体素子の製造装置において、
前記シリコン基板を加熱する基板加熱装置と、
前記シリコン基板に不純物をイオン注入するイオン注入装置と、
前記シリコン基板に波長が300nm〜600nmで照射エネルギー密度が0.4J/cm2〜1.4J/cm2のレーザーパルスを照射するレーザー照射装置と、
を有することを特徴とする半導体素子の製造装置。 - 前記レーザー照射装置を複数有し、複数の前記レーザー照射装置からそれぞれ出射されるレーザーパルスを前記シリコン基板に連続的に照射するようにしたことを特徴とする請求項4記載の半導体素子の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086845A JP2010153929A (ja) | 2010-04-05 | 2010-04-05 | 半導体素子の製造方法および半導体素子の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010086845A JP2010153929A (ja) | 2010-04-05 | 2010-04-05 | 半導体素子の製造方法および半導体素子の製造装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004078009A Division JP5034153B2 (ja) | 2004-03-18 | 2004-03-18 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010153929A true JP2010153929A (ja) | 2010-07-08 |
Family
ID=42572556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010086845A Pending JP2010153929A (ja) | 2010-04-05 | 2010-04-05 | 半導体素子の製造方法および半導体素子の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010153929A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54162452A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Manufacture of semiconductor and its unit |
JPS6122623A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 半導体素子の製造方法 |
JPS6251147A (ja) * | 1985-08-29 | 1987-03-05 | Sumitomo Electric Ind Ltd | イオン注入装置 |
JPH0562924A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | レーザアニール装置 |
JPH05206049A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | イオン打ち込み方法及びイオン打ち込み装置 |
JPH0637032A (ja) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH08148443A (ja) * | 1994-11-24 | 1996-06-07 | Agency Of Ind Science & Technol | 不純物のイオン注入方法 |
JPH11150079A (ja) * | 1997-11-17 | 1999-06-02 | Agency Of Ind Science & Technol | イオン注入法 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
2010
- 2010-04-05 JP JP2010086845A patent/JP2010153929A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54162452A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Manufacture of semiconductor and its unit |
JPS6122623A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 半導体素子の製造方法 |
JPS6251147A (ja) * | 1985-08-29 | 1987-03-05 | Sumitomo Electric Ind Ltd | イオン注入装置 |
JPH0562924A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | レーザアニール装置 |
JPH05206049A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | イオン打ち込み方法及びイオン打ち込み装置 |
JPH0637032A (ja) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH08148443A (ja) * | 1994-11-24 | 1996-06-07 | Agency Of Ind Science & Technol | 不純物のイオン注入方法 |
JPH11150079A (ja) * | 1997-11-17 | 1999-06-02 | Agency Of Ind Science & Technol | イオン注入法 |
JP2001160559A (ja) * | 1999-12-01 | 2001-06-12 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5703536B2 (ja) | 半導体素子の製造方法 | |
JP4590880B2 (ja) | 半導体素子の製造方法 | |
US9748102B2 (en) | Semiconductor chip arrangement and method thereof | |
JP5104314B2 (ja) | 半導体装置およびその製造方法 | |
JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
US7135387B2 (en) | Method of manufacturing semiconductor element | |
JP5034153B2 (ja) | 半導体素子の製造方法 | |
JPWO2016147264A1 (ja) | 半導体装置及びその製造方法 | |
JPWO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5556431B2 (ja) | 半導体装置の製造方法 | |
JP5668270B2 (ja) | 半導体素子の製造方法 | |
JP2010212530A (ja) | 半導体素子の製造方法 | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP4770140B2 (ja) | 半導体素子の製造方法 | |
JP6268117B2 (ja) | 半導体装置およびその製造方法、並びに電力変換システム | |
JP3960174B2 (ja) | 半導体装置の製造方法 | |
JP2010153929A (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP2012023327A (ja) | 半導体装置の製造方法 | |
JP2017168683A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008103562A (ja) | 半導体装置の製造方法 | |
JP2006086414A (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 | |
JP5445563B2 (ja) | 半導体装置の製造方法 | |
JP2013077833A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100405 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |