JP4770140B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4770140B2 JP4770140B2 JP2004237610A JP2004237610A JP4770140B2 JP 4770140 B2 JP4770140 B2 JP 4770140B2 JP 2004237610 A JP2004237610 A JP 2004237610A JP 2004237610 A JP2004237610 A JP 2004237610A JP 4770140 B2 JP4770140 B2 JP 4770140B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- irradiation
- region
- irradiated
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図12に示すNPT型IGBT100は、n-型のFZ基板(FZ−N基板)101の表面側に、SiO2等のゲート酸化膜102を介してポリシリコン等のゲート電極103が形成され、さらにその上にBPSG(Boro-Phospho Silicate Glass)等の層間絶縁膜104を介してアルミ・シリコン膜等の表面電極105が形成された構造を有している。このFZ−N基板101の表面側には、p+ベース層106およびこのp+ベース層106内にn+エミッタ層107が形成され、FZ−N基板101の裏面側には、p+コレクタ層108が形成されてその上に数種の金属膜を積層して裏面電極109が形成されている。
図13に示すFS型IGBT200には、上記NPT型IGBT100同様、p+エピタキシャル基板に代えてFZ−N基板101が用いられ、その総厚さは100μm〜200μm程度になる。PT型IGBTと同じく、n型活性層は600V耐圧に応じて70μm程度にし、空乏化させる。そのため、FS型IGBT200には、FZ−N基板101裏面に、n+層(nバッファ層)201が形成され、このnバッファ層201上にp+コレクタ層108および裏面電極109が形成されている。FS型IGBT200では、上記NPT型IGBT100同様、ライフタイム制御は不要である。
表面側プロセスでは、まず、FZ−N基板101の表面側に、SiO2およびポリシリコンを堆積、窓あけ加工してゲート酸化膜102およびゲート電極103をそれぞれ形成する。続いて、その表面にBPSGを堆積、窓あけ加工して層間絶縁膜104を形成する。これにより、FZ−N基板101の表面側に、絶縁ゲート構造が形成される。
次に裏面側プロセスについて図15から図18を参照して説明する。裏面側プロセスでは、まず、図15に示すように、FZ−N基板101を裏面側から所望の厚さまでバックグラインドやエッチング等の研削を行い、薄ウエハ化する。
最後に、チップ状にダイシングしてから表面電極105の表面に、アルミワイヤ電極を超音波ワイヤーボンディング装置により固着し、裏面電極109は、はんだ層を介して所定の固定部材に接続する。
図19に示すように、逆阻止IGBT300は従来型のIGBTの基本性能を踏襲しつつ、さらにp+分離層301が形成され、逆耐圧を有するようにしたIGBTである。このような構造を有する逆阻止IGBT300には直列ダイオードが不要であるために導通損失を半減でき、マトリクスコンバータの変換効率向上に大きく寄与する。100μm以上の深い接合の形成技術と、100μm以下の厚さの極薄ウエハ生産技術を組み合わせて、高性能の逆阻止IGBTの製造が可能になっている。
まず、電気炉を使ったアニールでは、ウエハ表面または裏面のp層や、p層とn層がこの順で深さ方向に連続するpn連続層を形成したときの上層側(浅い領域)のp層を十分に活性化することが難しいという問題がある。また、薄型ウエハを形成するために支持基板の固定に接着シートを用いた場合には、接着シートの耐熱温度が通常200℃以下と低いため、電気炉アニールを行えないという問題もある。
この図20は、アノードショート型IGBT400の要部断面図の一例を示している。例えば、このようなn型基板401の表面側にpベース層402、nエミッタ層403、ゲート酸化膜404およびゲート電極405を有し、裏面側にpコレクタ層406を有するアノードショート型IGBT400を形成する際、ウエハ裏面のpコレクタ層406は島状に形成される。このような島状のpコレクタ層406を形成するため、その島の領域にだけレーザー照射してアニールを行いたいような場合が、レーザー照射領域を制限する場合の一例として挙げられる。
この図21は、IGBTを形成したウエハ500およびそのIGBTチップ501の要部平面図の一例を示している。レーザー照射領域を制限する別の例としては、例えば、この図21に示すように、ウエハ500からダイシングされるIGBTチップ501の表面側構造が形成された活性領域502にだけレーザー照射し、その周囲で分離層503との間に設けられたガードリングやフィールドプレートといった耐圧構造領域504にはレーザー照射しないような場合が挙げられる。
この図22に示すように、ウエハ600上にマスク601を配置することにより、マスク601の開口部(図示せず)に対応する領域にのみレーザー照射を行うことが可能になる。しかし、レーザー照射装置の中には、レーザー照射時にウエハ600を載置したステージ側が移動するものが多く、ステージが移動したときにマスク601が動いてしまうことがある。マスク601が当初の位置からずれてしまうと、レーザー照射位置が目的の位置から外れてしまうといった問題が生じる。
まず、第1の実施の形態について説明する。
図4に示すように、ボロンを注入したウエハ1にレーザー照射すべき領域2とレーザー照射すべきでない領域3とが存在する場合、レーザー照射すべき領域2に対しては、レーザービームを、例えば、その長軸を上記図3(A)〜(C)のいずれかのオーバーラップ率とし、その短軸を90%のオーバーラップ率として、レーザー照射する。これにより、レーザーが照射された領域では、レーザービームが重なって照射されたか否かに関わらず、イオン注入したボロンが十分に活性化された状態になる。
レーザー照射領域を制限するためにマスクを用いる場合、前述のように、金属製のマスクをウエハに接触させると金属等のコンタミネーションの問題が生じる場合があった。そこで、この第2の実施の形態では、マスクをウエハ側ではなく照射面から離してレーザービーム側に配置することによってマスキングを行う。さらに、この第2の実施の形態では、レーザー照射すべき領域とレーザー照射すべきでない領域との境界を含む領域で必要になるレーザービームの照射形状を考慮し、マスクの開口部形状を工夫する。
この第3の実施の形態では、上記第2の実施の形態と同様、レーザービーム側に配置するマスクの開口部形状を工夫している。
この第3の実施の形態では、上記図5に示したような標準形状マスク5を用いたときに生じることのある問題、すなわちレーザー照射すべきでない領域3にもレーザー照射されてしまうという問題を回避するため、この図9に示すような開口部9aおよび遮光部9bを有するマスク9を用いる。
ここでは、FS型IGBTのnバッファ層およびpコレクタ層を形成する際のpn連続層の活性化を例にして説明する。すなわち、例えばn型Siウエハに表面側構造を形成した後、その裏面を研削し、研削後のウエハ裏面にリンおよびボロンを順にイオン注入してこれをレーザーアニールにより活性化する。このpn連続層の活性化には、YAG2ωレーザー(波長532nm、半値幅500ns)を用い、そのレーザー照射装置を2台使用する。第1の実施の形態と同様、ウエハ照射時のレーザービームサイズは、2mm(長軸)×1mm(短軸)であり、このようなサイズのレーザービームを適当なオーバーラップ率で走査照射してレーザーアニールを行う。
2 レーザー照射すべき領域
3 レーザー照射すべきでない領域
4 レーザー照射領域
5 標準形状マスク
6 レーザービーム
7 平行四辺形状マスク
8 マスク切り替えポイント
9 マスク
10 境界
Claims (5)
- レーザー照射によって不純物層を活性化する工程を有する半導体素子の製造方法において、
前記不純物層を活性化することのできる大きさの照射エネルギー密度のレーザービームを照射領域の少なくとも一部が重なるように走査照射することによって、前記不純物層を活性化し、
前記レーザービームを走査照射する際には、複数のレーザー照射装置を用い、前記照射領域ごとに1台目のレーザー照射装置からレーザービームを1パルス照射した後、その半値幅と同じ遅延時間で2台目のレーザー照射装置からレーザービームを1パルス照射し、
前記複数のレーザー照射装置から前記照射領域ごとに照射される前記レーザービームの照射エネルギー密度の合計が前記照射領域を活性化させる照射エネルギー密度以上である、
ことを特徴とする半導体素子の製造方法。 - 前記レーザービームを前記照射領域の少なくとも一部が重なるように照射する領域が、レーザー照射する領域とレーザー照射しない領域との境界付近における前記レーザー照射する領域であることを特徴とする請求項1記載の半導体素子の製造方法。
- レーザー照射によって不純物層を活性化する工程を有する半導体素子の製造方法において、
レーザービームが通過する開口部を有するマスクを前記レーザービームの照射面から離して配置し、前記開口部を通過させて一定形状にした前記レーザービームを走査照射することによって、前記不純物層を活性化し、
前記レーザービームを走査照射する際には、複数のレーザー照射装置を用い、照射領域ごとに1台目のレーザー照射装置からレーザービームを1パルス照射した後、その半値幅と同じ遅延時間で2台目のレーザー照射装置からレーザービームを1パルス照射し、
前記複数のレーザー照射装置から前記照射領域ごとに照射される前記レーザービームの照射エネルギー密度の合計が前記照射領域を活性化させる照射エネルギー密度以上である、
ことを特徴とする半導体素子の製造方法。 - 前記マスクは、レーザー照射する領域とレーザー照射しない領域との境界付近を照射するときに、前記レーザー照射する領域への前記レーザービームを通過させ、前記レーザー照射しない領域への前記レーザービームを遮断することを特徴とする請求項3記載の半導体素子の製造方法。
- 前記レーザービームを走査照射する際には、あらかじめ前記開口部のサイズの異なる複数の前記マスクを用意しておき、前記レーザービームが照射される領域の重なりの程度に応じて前記サイズを選択し、選択された前記マスクを用いて一定形状にした前記レーザービームを照射することを特徴とする請求項3記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237610A JP4770140B2 (ja) | 2004-08-17 | 2004-08-17 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237610A JP4770140B2 (ja) | 2004-08-17 | 2004-08-17 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059876A JP2006059876A (ja) | 2006-03-02 |
JP4770140B2 true JP4770140B2 (ja) | 2011-09-14 |
Family
ID=36107119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237610A Active JP4770140B2 (ja) | 2004-08-17 | 2004-08-17 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770140B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7776672B2 (en) * | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4982948B2 (ja) | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2007059431A (ja) * | 2005-08-22 | 2007-03-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及びレーザ加工装置 |
JP2008004867A (ja) * | 2006-06-26 | 2008-01-10 | Denso Corp | 半導体装置の製造方法 |
JP2008098530A (ja) | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2008098529A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置及びその製造方法 |
DE102008003953A1 (de) * | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
JP5286706B2 (ja) | 2007-07-10 | 2013-09-11 | 三菱電機株式会社 | 電力用半導体装置とその製造方法 |
JP5500573B2 (ja) * | 2009-05-19 | 2014-05-21 | 株式会社日本製鋼所 | 半導体不純物の活性化方法 |
JP5595021B2 (ja) * | 2009-12-03 | 2014-09-24 | 住友重機械工業株式会社 | レーザ処理装置 |
JP5556431B2 (ja) * | 2010-06-24 | 2014-07-23 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50159983A (ja) * | 1974-06-14 | 1975-12-24 | ||
JPH04370925A (ja) * | 1991-06-20 | 1992-12-24 | Hitachi Ltd | レーザアニール用マスク並びにレーザアニール方法及び装置 |
JPH0562924A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | レーザアニール装置 |
JP2000349042A (ja) * | 1999-06-03 | 2000-12-15 | Toshiba Corp | 半導体素子の製造方法と製造装置 |
JP4620450B2 (ja) * | 2002-04-23 | 2011-01-26 | 株式会社 液晶先端技術開発センター | 結晶化装置および結晶化方法、並びに位相シフトマスク |
-
2004
- 2004-08-17 JP JP2004237610A patent/JP4770140B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006059876A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5703536B2 (ja) | 半導体素子の製造方法 | |
JP4590880B2 (ja) | 半導体素子の製造方法 | |
JP5286706B2 (ja) | 電力用半導体装置とその製造方法 | |
JP6078961B2 (ja) | 半導体装置の製造方法 | |
JP5874723B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP5668270B2 (ja) | 半導体素子の製造方法 | |
JP5915756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7135387B2 (en) | Method of manufacturing semiconductor element | |
JP5839768B2 (ja) | 半導体装置の製造方法 | |
JP4770140B2 (ja) | 半導体素子の製造方法 | |
JP5556431B2 (ja) | 半導体装置の製造方法 | |
JP2010212530A (ja) | 半導体素子の製造方法 | |
JP5034153B2 (ja) | 半導体素子の製造方法 | |
JP2016015392A (ja) | 半導体装置およびそれを用いた電力変換システム | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
TWI706562B (zh) | Mosfet、mosfet的製造方法以及電力轉換電路 | |
US20110006339A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2019244665A1 (ja) | 半導体装置のレーザーアニール方法、半導体装置、レーザーアニール方法、レーザーアニール装置の制御装置およびレーザーアニール装置 | |
JP5772670B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP6958088B2 (ja) | 半導体装置の製造方法 | |
JP2004103763A (ja) | 半導体装置の製造方法 | |
KR20160120871A (ko) | 전력용 반도체 장치 및 제조방법 | |
JP2010153929A (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
JP5626325B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4770140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |