JP6958088B2 - 半導体装置の製造方法 - Google Patents

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。

半導体装置の電気特性を改善するために、ライフタイム制御という技術が用いられている。ライフタイム制御は、半導体基板内に軽イオンを照射し、半導体基板内の所定深さに結晶欠陥を形成し、アニール処理によって結晶欠陥密度を調整することで、その所定深さのライフタイムを制御する技術である。本明細書では、ライフタイムが制御された半導体基板内の領域をライフタイム制御領域という。半導体装置の電気特性をより改善するために、半導体基板内の異なる深さにライフタイム制御領域を形成したいことがある。例えば、特許文献１に開示されるように、ＩＧＢＴ構造が形成されているＩＧＢＴ領域とダイオード構造が形成されているダイオード領域を半導体基板内に一体化させた逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）では、ＩＧＢＴ構造の電気特性を改善するために半導体基板の裏面側にライフタイム制御領域を形成し、ダイオード構造の電気特性を改善するために半導体基板の表面側にライフタイム制御領域を形成することが望まれる。

特開２０１３−１９７３０６号公報

従来技術では、半導体基板内の異なる深さにライフタイム制御領域を形成したい場合、半導体基板内に軽イオンを２回照射することが行われている。しかしながら、軽イオンの２回照射は、製造工程数を増加させ、製造コストを増加させてしまう。このため、軽イオンの１回照射で半導体基板内の異なる深さにライフタイム制御領域を形成する技術が必要とされている。なお、上記では、逆導通ＩＧＢＴを例示して半導体基板内の異なる深さにライフタイム制御領域を形成する必要性を説明したが、この例に限らず、半導体基板内の異なる深さにライフタイム制御領域を形成する技術は様々な半導体装置において必要とされている。

本明細書が開示する半導体装置の製造方法は、半導体基板の第２主面側に結晶欠陥密度のピークが形成されるように、前記半導体基板の第１主面から軽イオンを照射する第１工程と、前記第１工程の後に、前記半導体基板の前記第１主面を局所アニールする第２工程と、前記第２工程の後に、前記半導体基板の全体をアニールする第３工程と、を備えることができる。この製造方法では、第１工程において、半導体基板の第１主面から軽イオンを照射し、半導体基板の第２主面側に結晶欠陥密度のピークを形成する。このとき、半導体基板の第１主面から結晶欠陥密度のピーク位置まで通過欠陥が形成される。第２工程では、半導体基板の第１主面を局所アニールすることで、半導体基板の第１主面から所定深さまでの通過欠陥を回復させる。この製造方法では、第３工程に先立って第２工程を実施することで、第３工程で半導体基板内の結晶欠陥を回復させるときに、半導体基板の第１主面から所定深さよりも深い位置に存在する結晶欠陥の歪を開放するための開放端が半導体基板の第１主面側に存在しないこととなる。これにより、第３工程では、半導体基板の第１主面から所定深さよりも深い位置に存在する結晶欠陥の一部が残存することができる。このように、上記の製造不法では、軽イオンの１回照射で半導体基板内の異なる深さにライフタイム制御領域を形成することができる。

逆導通ＩＧＢＴの概要を表す平面図を模式的に示す。 図１のII-II線に対応した断面図であり、逆導通ＩＧＢＴの要部縦断面図の一例を模式的に示す。 逆導通ＩＧＢＴの製造工程中の要部断面図を模式的に示す。 逆導通ＩＧＢＴの製造工程中の要部断面図を模式的に示す。 図４Ａの製造工程中の半導体基板内の結晶欠陥密度の分布を示す。 逆導通ＩＧＢＴの製造工程中の要部断面図を模式的に示す。 図５Ａの製造工程中の半導体基板内の結晶欠陥密度の分布を示す。 逆導通ＩＧＢＴの製造工程中の要部断面図を模式的に示す。 図６Ａの製造工程中の半導体基板内の結晶欠陥密度の分布を示す。

図１に示されるように、逆導通ＩＧＢＴ１は、シリコン単結晶の半導体基板１０を備える。半導体基板１０は、ＩＧＢＴ領域２ａとダイオード領域２ｂに区画されている素子領域２を有する。この例では、素子領域２内のＩＧＢＴ領域２ａとダイオード領域２ｂが、一方向に沿って交互に繰り返すように区画されているが、このレイアウトに代えて他のレイアウトを採用することもできる。

図２に示されるように、逆導通ＩＧＢＴ１は、半導体基板１０の裏面（第１主面の一例）を被覆する第１主電極２２、半導体基板１０の表面（第２主面の一例）を被覆する第２主電極２４、及び、半導体基板１０のＩＧＢＴ領域２ａの表面側に設けられているトレンチゲート２６を備える。

第１主電極２２は、ＩＧＢＴ領域２ａにおいてコレクタ電極として機能し、ダイオード領域２ｂにおいてカソード電極として機能する。第２主電極２４は、ＩＧＢＴ領域２ａにおいてエミッタ電極として機能し、ダイオード領域２ｂにおいてアノード電極として機能する。一例では、第１主電極２２及び第２主電極２４の材料にアルミニウムが用いられている。

図２に示されるように、半導体基板１０は、ｐ⁺型のコレクタ領域１１、ｎ⁺型のカソード領域１２、ｎ型のバッファ領域１３、ｎ^-型のドリフト領域１４、ｐ型領域１５及びｎ⁺型のエミッタ領域１６を有する。

図２に示されるように、コレクタ領域１１は、半導体基板１０の裏面側の一部に設けられている。また、コレクタ領域１１は、ドリフト領域１４の下方の一部に設けられており、ＩＧＢＴ領域２ａに選択的に配置されている。半導体基板１０では、コレクタ領域１１が存在する範囲をＩＧＢＴ領域２ａという。コレクタ領域１１は、その不純物濃度が濃く、第１主電極２２にオーミック接触する。コレクタ領域１１は、イオン注入技術を利用して、半導体基板１０の裏面からｐ型不純物としてボロンを導入することで形成されている。

図２に示されるように、カソード領域１２は、半導体基板１０の裏面側の一部に設けられている。また、カソード領域１２は、ドリフト領域１４の下方の一部に設けられており、ダイオード領域２ｂに選択的に配置されている。半導体基板１０では、カソード領域１２が存在する範囲をダイオード領域２ｂという。カソード領域１２は、その不純物濃度が濃く、第１主電極２２にオーミック接触する。カソード領域１２は、イオン注入技術を利用して、半導体基板１０の裏面からｎ型不純物としてリンを導入することで形成されている。

図２に示されるように、バッファ領域１３は、コレクタ領域１１とドリフト領域１４の間、及び、カソード領域１２とドリフト領域１４の間に設けられており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されている。バッファ領域１３は、イオン注入技術を利用して、半導体基板１０の裏面からｎ型不純物としてリンを導入することで形成されている。

図２に示されるように、ドリフト領域１４は、バッファ領域１３とｐ型領域１５の間に設けられており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されている。ドリフト領域１４は、半導体基板１０に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。ドリフト領域１４の上層部と下層部の各々には、結晶欠陥密度が調整されたライフタイム制御領域１４ａ，１４ｂが形成されている。

図２に示されるように、ｐ型領域１５は、ドリフト領域１４の上方に設けられており、ドリフト領域１４に接しており、ＩＧＢＴ領域２ａとダイオード領域２ｂを連続して双方に配置されており、半導体基板１０の表面に露出する。ｐ型領域１５は、ＩＧＢＴ領域２ａにおいてボディ領域として機能し、ダイオード領域２ｂにおいてアノード領域として機能する。ｐ型領域１５は、例えば、イオン注入技術を利用して、半導体基板１０の表面からｐ型不純物としてボロンを導入することで形成されている。

図２に示されるように、エミッタ領域１６は、ｐ型領域１５の上方に設けられており、ｐ型領域１５に接しており、ＩＧＢＴ領域２ａに選択的に配置されており、トレンチゲート２６の側面に接しており、半導体基板１０の表面に露出する。エミッタ領域１６は、その不純物濃度が濃く、第２主電極２４にオーミック接触する。エミッタ領域１６は、例えば、イオン注入技術を利用して、半導体基板１０の表面からｎ型不純物としてリンを導入することで形成されている。

図２に示されるように、トレンチゲート２６は、ポリシリコンを材料とする電極部と酸化シリコンを材料とする絶縁膜を有しており、電極部が絶縁膜を介して半導体基板１０に対向する。トレンチゲート２６は、半導体基板１０の表面から深部に向けて伸びており、ｐ型領域１５を貫通してドリフト領域１４に突出するように構成されている。トレンチゲート２６の電極部は、層間絶縁膜によって第２主電極２４から分離されており、ゲート電位が印加可能に構成されている。

逆導通ＩＧＢＴ１では、第１主電極２２、コレクタ領域１１、バッファ領域１３、ドリフト領域１４、ｐ型領域１５、エミッタ領域１６、第２主電極２４及びトレンチゲート２６がＩＧＢＴ構造を構成する。逆導通ＩＧＢＴ１では、第１主電極２２、カソード領域１２、バッファ領域１３、ドリフト領域１４、ｐ型領域１５及び第２主電極２４がダイオード構造を構成する。

上記したように、逆導通ＩＧＢＴ１は、ドリフト領域１４内の異なる深さにライフタイム制御領域１４ａ，１４ｂが形成されていることを特徴とする。表面側ライフタイム制御領域１４ａは、ダイオード領域２ｂに形成されているダイオード構造のスイッチング特性を改善することができる。裏面側ライフタイム制御領域１４ｂは、ＩＧＢＴ領域２ａに形成されているＩＧＢＴ構造のスイッチング特性を改善することができる。

次に、逆導通ＩＧＢＴ１の製造工程のうちのライフタイム制御領域１４ａ，１４ｂを形成する製造工程を説明する。

まず、図３に示されるように、半導体基板１０の厚みが所望の厚みになるまで半導体基板１０の裏面を研磨する。

次に、図４Ａに示されるように、半導体基板１０の裏面からＨｅイオンを照射する。図４Ｂに示されるように、このＨｅイオン照射によって半導体基板１０の表面側に結晶欠陥密度のピークが形成される。このとき、半導体基板１０の裏面から半導体基板１０の表面側の結晶欠陥密度のピーク位置まで通過欠陥も形成される。

次に、図５Ａに示されるように、イオン注入技術を利用して半導体基板１０の裏面にｐ型不純物及びｎ型不純物を導入するとともに、レーザアニールを実施してこれら半導体基板１０の裏面を局所的に加熱する。これにより、半導体基板１０の裏面に導入されたｐ型不純物及びｎ型不純物を活性化し、コレクタ領域１１、カソード領域１２及びバッファ領域１３が形成される。図５Ｂに示されるように、半導体基板１０の裏面をレーザアニールすることで、半導体基板１０の裏面から所定深さＤ１０までの通過欠陥が回復し、半導体基板１０の裏面から所定深さＤ１０までの結晶欠陥密度が低下する。なお、この所定深さＤ１０は、レーザアニールのパワーを変えて熱の到達深さを調整することで制御可能である。

次に、図６Ａに示されるように、炉アニールを実施して半導体基板１０の全体を加熱する。これにより、半導体基板１０内の結晶欠陥密度が調整され、ドリフト領域１４内にライフタイム制御領域１４ａ，１４ｂが同時に形成される。図６Ｂに示されるように、この炉アニールに先立ってレーザアニールが実施されているので、半導体基板１０の裏面から所定深さＤ１０までの結晶欠陥が回復している。このため、炉アニールによって半導体基板１０内の結晶欠陥密度のピークを調整して表面側ライフタイム制御領域１４ａを形成するときに、半導体基板１０の裏面から所定深さＤ１０よりも深い位置に存在する結晶欠陥の歪が開放するための開放端が半導体基板１０の裏面側に存在しないこととなる。これにより、炉アニールを実施したときに、半導体基板１０の裏面から所定深さＤ１０よりも深い位置に存在する結晶欠陥の一部が残存し、裏面側ライフタイム制御領域１４ｂが形成される。

このように、上記の製造不法では、Ｈｅイオンの１回照射でドリフト領域１４内の異なる深さにライフタイム制御領域１４ａ，１４ｂを同時に形成することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：逆導通ＩＧＢＴ
２ａ：ＩＧＢＴ領域
２ｂ：ダイオード領域
１０：半導体層
１１：コレクタ領域
１２：カソード領域
１３：バッファ領域
１４：ドリフト領域
１５：ｐ型領域
１６：エミッタ領域
２２：第１主電極
２４：第２主電極
２６：トレンチゲート

Claims (1)

1. 半導体装置の製造方法であって、
   半導体基板の第２主面側に結晶欠陥密度のピークが形成されるように、前記半導体基板の第１主面から軽イオンを照射する第１工程と、
   前記第１工程の後に、前記半導体基板の前記第１主面を局所アニールする第２工程と、
   前記第２工程の後に、前記半導体基板の全体をアニールする第３工程と、を備え、
   前記第１工程と前記第２工程の間に、他のアニール工程を含まない、半導体装置の製造方法。

Images