JP2019102773A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019102773A
JP2019102773A JP2017236033A JP2017236033A JP2019102773A JP 2019102773 A JP2019102773 A JP 2019102773A JP 2017236033 A JP2017236033 A JP 2017236033A JP 2017236033 A JP2017236033 A JP 2017236033A JP 2019102773 A JP2019102773 A JP 2019102773A
Authority
JP
Japan
Prior art keywords
region
regions
semiconductor device
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017236033A
Other languages
English (en)
Inventor
真也 岩崎
Shinya Iwasaki
真也 岩崎
雄太 古村
Yuta Komura
雄太 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017236033A priority Critical patent/JP2019102773A/ja
Publication of JP2019102773A publication Critical patent/JP2019102773A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 本明細書では、従来よりも容易に微細なパターンを有する結晶欠陥を形成可能な技術を提供する。【解決手段】 半導体装置の製造方法であって、半導体基板の裏面に不純物を注入することによって、前記裏面に沿って低濃度領域と前記低濃度領域よりも不純物濃度の高い高濃度領域とが隣接する低高隣接領域を形成する工程と、レーザアニールを実施することによって前記低高隣接領域を一時的に溶融させる工程と、を有する半導体装置の製造方法。【選択図】図2

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
半導体装置の電気特性を改善するために、ライフタイム制御という技術が用いられている。ライフタイム制御は、半導体基板内に軽イオンを照射し、半導体基板内の所定深さに結晶欠陥を形成し、アニール処理によって結晶欠陥密度を調整することで、その所定深さのライフタイムを制御する技術である。例えば、特許文献1では、IGBT構造が形成されているIGBT領域とダイオード構造が形成されているダイオード領域を半導体基板内に一体化させたRC−IGBT(Reverse Conducting Insulated Gate Bipolar Transistor)において、IGBT構造の電気特性を改善するために、IGBT領域内の半導体基板の裏面側に結晶欠陥を形成するとともに、ダイオード構造の電気特性を改善するためにダイオード領域内の半導体基板の表面側に結晶欠陥を形成することが開示されている。
IGBT構造の電気特性の改善に適する結晶欠陥の性質(例えば深さ)と、ダイオード構造の電気特性の改善に適する結晶欠陥の性質(例えば深さ)は異なる場合がある。そのため、特許文献1のRC−IGBTの製造の際には、IGBT領域をマスクした状態で半導体基板の表面側から軽イオンを照射することによってダイオード領域内に結晶欠陥を形成し、ダイオード領域をマスクした状態で半導体基板の裏面側から軽イオンを照射することによってIGBT領域内に結晶欠陥を形成している。
特開2013−197306号公報
結晶欠陥の形成のために照射される軽イオンは非常に高エネルギーである。そのため、軽イオンの照射によって半導体基板内に結晶欠陥を形成する方法を採用する場合、基板を保護するためのマスクを、AlやSi等の材料によって作成する必要があった。そのため、他の材料でマスクを作成する場合に比べ、マスクの加工精度が低くなり易く、また基板への配置の際も位置ズレも起こり易いという問題があり、微細なパターンを有する結晶欠陥を形成することが困難であった。
本明細書では、従来よりも容易に微細なパターンを有する結晶欠陥を形成可能な技術を提供する。
本明細書が開示する半導体装置の製造方法は、半導体基板の裏面に不純物を注入することによって、前記裏面に沿って低濃度領域と前記低濃度領域よりも不純物濃度の高い高濃度領域が隣接する低高隣接領域を形成する工程と、レーザアニールを実施することによって前記低高隣接領域を一時的に溶融させる工程と、を有する。
上記した製造方法によると、裏面拡散層内に低濃度領域と高濃度領域とが隣接する低高隣接領域を形成し、レーザアニールを実施することによって低高隣接領域を一時的に溶融させる。この際、不純物濃度の高い高濃度領域は、不純物濃度の低い低濃度領域に比べて多くのレーザ光を吸収し、両領域間に温度差が発生する。そのため、高濃度領域と低濃度領域との間で一時的に溶融した後の回復過程が異なる。その結果、回復後に、高濃度領域と低濃度領域との境界に結晶欠陥が形成される。また、裏面拡散層内に不純物を注入して連続領域を形成する工程は、半導体装置の裏面構造の製造過程の中で行うことができる。その際、例えば、レジストによるマスクを形成して不純物の注入を行うことができる。AlやSi等の材料でマスクを形成する場合に比べて、レジストによるマスクパターンの形成は、容易かつ高精度に行うことができる。そのため、上記の方法によると、従来の軽イオン照射による結晶欠陥形成方法に比べて、容易に微細なパターンの結晶欠陥を形成することができる。
第1実施例の半導体装置を示す要部断面図。 半導体装置の製造方法を説明するフローチャート。 第1実施例の半導体装置の製造過程を示す要部断面図(1)。 第1実施例の半導体装置の製造過程を示す要部断面図(2)。 第1実施例の半導体装置の製造過程における下面パターンを示す説明図。 第1実施例の半導体装置の製造過程を示す要部断面図(3)。 第1実施例の半導体装置の製造過程における下面パターンの他の例を示す説明図。 第1実施例の半導体装置の製造過程における下面パターンの他の例を示す説明図。 第2実施例の半導体装置を示す要部断面図。 第2実施例の半導体装置の製造過程を示す要部断面図。 第2実施例の半導体装置を示す要部断面図。 第2実施例の半導体装置の製造過程を示す要部断面図。
(第1実施例)
(半導体装置10の構成)
図面を参照して、第1実施例の半導体装置10について説明する。本実施例の半導体装置10は、特に限定されないが、パワー半導体装置に属するものであり、例えば電動型の自動車において、コンバータやインバータのスイッチング素子として採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
図1に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面12aに設けられた上面電極14と、半導体基板12の下面12bに設けられた下面電極16とを備える。半導体基板12は、シリコン(Si)で構成されたシリコン基板である。但し、半導体基板12は、シリコン基板に限定されず、炭化シリコン(SiC)基板又はその他の半導体材料で構成された基板(結晶体)であってもよい。上面電極14と下面電極16は、それぞれ導電性を有する材料で構成されている。上面電極14と下面電極16を構成する材料は特に限定されず、例えばアルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)といった金属材料であってよい。
なお、半導体基板12の上面12aとは、半導体基板12の一つの表面を意味し、半導体基板12の下面12bとは、半導体基板12の他の一つの表面であって、上面12aとは反対側に位置する表面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの表面を便宜的に区別するものであり、半導体装置10の製造時や使用時における姿勢を限定するものではない。
半導体基板12は、ダイオード領域12XとIGBT領域12Yとを有する。ダイオード領域12XとIGBT領域12Yは、それぞれ半導体基板12の上面12aから下面12bまで延びているとともに、半導体基板12を平面視したときに互いに隣接する。後述する説明から理解されるように、ダイオード領域12Xには、pn接合型ダイオードとショットキー接合型ダイオードの両構造が形成されており、IGBT領域12Yには、IGBTの構造が形成されている。即ち、半導体装置10は、ダイオードの構造とIGBTの構造を併せ持つ半導体装置であり、一般にRC−IGBTと称される。
ダイオード領域12Xは、アノード領域22と、カソード領域24と、バッファ領域25と、ドリフト領域26とを備える。アノード領域22は、p型の半導体領域であり、上面電極14に接触している。なお、アノード領域22の上面電極14に接触する部分22aは、他の部分よりも不純物濃度が高くなっており、上面電極14にオーミック接触している。カソード領域24は、n型の半導体領域であり、下面電極16に接触している。カソード領域24の不純物濃度は十分に高く(例えば3E15/cm2以上)、カソード領域24は下面電極16にオーミック接触している。
バッファ領域25は、カソード領域24と同じくn型の半導体領域である。但し、バッファ領域25の不純物濃度は、カソード領域24の不純物濃度よりも低い。バッファ領域25は、ドリフト領域26とカソード領域24との間に介在している。バッファ領域25は、ダイオード領域12Xだけでなく、IGBT領域12Yにも広がっている。
ドリフト領域26は、カソード領域24及びバッファ領域25と同じくn型の半導体領域である。但し、ドリフト領域26の不純物濃度は、バッファ領域25の不純物濃度よりも低い。ドリフト領域26は、アノード領域22とバッファ領域25との間に介在している。即ち、アノード領域22とカソード領域24は、ドリフト領域26及びバッファ領域25によって互いに隔てられている。ドリフト領域26は、バッファ領域25と同様に、ダイオード領域12Xだけでなく、IGBT領域12Yにも広がっている。
ダイオード領域12Xにはさらに、トレンチ32が設けられている。トレンチ32は、半導体基板12の上面12aに設けられており、ドリフト領域26に達する深さを有する。トレンチ32内には、トレンチ絶縁膜34と、ダミー電極36とが設けられている。ダミー電極36は、トレンチ絶縁膜34によって半導体基板12(即ち、トレンチ32の内面)から隔てられている。また、ダミー電極36と上面電極14との間には、層間絶縁膜38が設けられている。ダミー電極36は、上面電極14と同電位に維持されるように構成されている。なお、トレンチ32、トレンチ絶縁膜34、ダミー電極36及び層間絶縁膜38は、ダイオード領域12Xにおいて必ずしも必要とされない構成であり、省略されてもよい。
次に、IGBT領域12Yについて説明する。IGBT領域12Yは、ボディ領域52と、エミッタ領域54と、コレクタ領域56、56a〜56eと、ドリフト領域26と、バッファ領域25とを備える。ボディ領域52は、p型の半導体領域であり、上面電極14に接触している。なお、ボディ領域52の上面電極14に接触する部分52aは、他の部分よりも不純物濃度が高くなっており、上面電極14にオーミック接触している。
エミッタ領域54は、n型の半導体領域であり、上面電極14に接触している。エミッタ領域54のキャリア密度は十分に高く、エミッタ領域54は上面電極14にオーミック接触している。エミッタ領域54は、ボディ領域52によってドリフト領域26から隔てられている。なお、本実施例の半導体装置10では、エミッタ領域54と同様のn型の半導体領域が、ダイオード領域12Xにも設けられているが、ダイオード領域12Xにおける当該n型の半導体領域は必ずしも必要とされない構成であり、省略されてもよい。
コレクタ領域56、56a〜56eは、p型の半導体領域であり、下面電極16に接触している。コレクタ領域56、56a〜56eの不純物濃度も比較的高く、コレクタ領域56、56a〜56eは下面電極16にオーミック接触している。但し、本実施例では、コレクタ領域56、56a〜56eの不純物濃度は比較的高い程度であり、例えば1E14/cm2以下である。図1に示すように、前述したダイオード領域12Xでは、半導体基板12の下面12bに沿ってn型のカソード領域24が設けられているのに対して、IGBT領域12Yでは、半導体基板12の下面12bに沿ってp型のコレクタ領域56、56a〜56eが設けられており、この点においてダイオード領域12XとIGBT領域12Yとは互いに相違する。また、図1の半導体装置10では、コレクタ領域56、56a〜56eのそれぞれの間に、n型の高濃度領域58a〜58eが介在されている。コレクタ領域56、56a〜56eと高濃度領域58a〜58eとの関係については後で詳しく説明する。
IGBT領域12Yには、トレンチ62が設けられている。トレンチ62は、半導体基板12の上面12aに設けられており、ドリフト領域26に達する深さを有する。トレンチ62内には、ゲート絶縁膜64と、ゲート電極66とが設けられている。ゲート電極66は、ゲート絶縁膜64によって半導体基板12(即ち、トレンチ62の内面)から隔てられている。また、ゲート電極66と上面電極14との間には、層間絶縁膜68が設けられている。ゲート電極66は、ゲート絶縁膜64を介して、エミッタ領域54、ボディ領域52及びドリフト領域26に対向している。ゲート電極66は、外部の駆動回路によって、所定のゲート電圧が印加されるように構成されている。
上記の通り、コレクタ領域56、56a〜56eのそれぞれの間には、高濃度領域58a〜58eが介在されている。高濃度領域58a〜58eは、それぞれ、n型の半導体領域であり、ダイオード領域12Xのカソード領域24と同等の十分に高い不純物濃度(例えば3E15/cm2以上)を有する。そのため、各高濃度領域58a〜58eも、下面電極16とオーミック接触している。高濃度領域58a〜58eの不純物濃度(例えば3E15/cm2以上)は、それぞれと隣り合うコレクタ領域56、56a〜56eの不純物濃度(例えば1E14/cm2以下)よりも高い。このように、IGBT領域12Yのうち、下面電極16に接する範囲において、コレクタ領域56、56a〜56eと高濃度領域58a〜58eとが交互に隣接する領域が形成される。
本実施例では、コレクタ領域56、56a〜56eと高濃度領域58a〜58eとがそれぞれ接する境界部分と、コレクタ領域56とカソード領域24とが接する境界部分とには結晶欠陥80が形成されている。結晶欠陥80は、IGBT領域12Yに形成されるIGBT構造のスイッチング特性を改善することができる。
(製造方法)
続いて、本実施例の半導体装置10の製造方法を説明する。図2は、半導体装置10の各製造工程を順を追って表わすフローチャートである。以下、図2のフローチャートに沿って各工程を説明する。まず、S10では、半導体装置10のうちのいわゆる表面構造が形成される。具体的には、S10では、図1の半導体装置10のうち、アノード領域22、ドリフト領域26、トレンチ32、トレンチ絶縁膜34、ダミー電極36、層間絶縁膜38、ボディ領域52、エミッタ領域54、トレンチ62、ゲート絶縁膜64、ゲート電極66、層間絶縁膜68、及び、上面電極14が形成される。この時点では、半導体装置10のうちのいわゆる裏面構造、即ち、バッファ領域25、カソード領域24、コレクタ領域56、56a〜56e、高濃度領域58a〜58e、及び、下面電極16は形成されていない。
S12では、半導体基板12の厚みが所望の厚みになるまで、半導体基板12の下面12b側を研磨する。
S14では、半導体基板12の下面12b側から、半導体基板12の下面12b全面に向けて、n型の不純物(例えばリン)をイオン注入する。これにより、半導体基板12の下面12bに露出する範囲に、バッファ領域のためのn型領域(図1の符号25参照)が形成される。
S16では、レーザアニールを実施して半導体基板12の下面12bを局所的に加熱する。これにより、S14で形成されたn型領域が活性化され、バッファ領域25(図1参照)が形成される。
S18では、半導体基板12の下面12b側から、半導体基板12の下面12b全面に向けて、p型の不純物(例えばボロン)をイオン注入する(図3参照)。これにより、図3に示すように、半導体基板12の下面12bに露出する範囲に、コレクタ領域56、56a〜56e(図1参照)のためのp型領域56xが形成される。p型領域56xの不純物濃度は例えば1E14/cm2以下である。
S20では、半導体基板12の下面12bをパターニングする。具体的には、図4に示すように、半導体基板12の下面12bのうち、IGBT領域12Yに相当する部分に、所定のパターンを有するマスク40a〜40fを形成する。この例では、マスク40a〜40fは、半導体基板12の下面12bのうち、コレクタ領域56、56a〜56e(図1参照)に対応する箇所をカバーするように形成される。マスク40a〜40fは、例えばレジストによって形成される。
S22では、半導体基板12の下面12b側から、マスク40a〜40fが配置された状態の半導体基板12の下面12b全面に向けて、n型の不純物をイオン注入する(図4参照)。これにより、図4に示すように、半導体基板12の下面12bに露出する範囲のうち、マスク40a〜40fでカバーされていない範囲に、n型領域24x、58xa〜58xeが形成される。n型領域24xは、カソード領域24(図1参照)のための領域である。n型領域58xa〜58xeは、高濃度領域58a〜58e(図1参照)のための領域である。n型領域24x、58xa〜58xeの不純物濃度は例えば3E15/cm2以上である。なお、マスク40a〜40fでカバーされている範囲には不純物は注入されない。そのため、マスク40a〜40fでカバーされている範囲には、p型領域56x、56xa〜xeが残される。S22のイオン注入により、半導体基板12の下面12bに露出する範囲には、不純物濃度が低いp型領域56x、56xa〜56xeと、不純物濃度が高いn型領域24x、58xa〜58xeと、が交互に隣接する低高隣接領域が形成される。図5は、S22の工程の結果、半導体基板12の下面12bに形成される低高隣接領域のパターンを模式的に示す。この例では、図5に示すように、帯状のp型領域56x、56xa〜56xeと、n型領域24x、58xa〜58xeとが交互に形成される。
S24では、レーザアニールを実施して半導体基板12の下面12bを局所的に加熱する。これにより、p型領域56x、56xa〜xe、及び、n型領域24x、58xa〜58xe(図4参照)が活性化される。その結果、図6に示すように、コレクタ領域56、56a〜56e、カソード領域24、及び、高濃度領域58a〜58eが形成される。S24では、レーザアニールが実施されると、熱によってp型領域56x、56xa〜56xe、及び、n型領域24x、58xa〜58xeが一時的に溶融される。この際、不純物濃度が高いn型領域24x、58xa〜58xeは、不純物濃度が低いp型領域56x、56xa〜56xeに比べてレーザ光を吸収しやすい。そのため、溶融された際、p型領域56x、56xa〜56xeとn型領域24x、58xa〜58xeとの間に温度差が発生する。その結果、p型領域56x、56xa〜56xeとn型領域24x、58xa〜58xeとの間で、溶融後の回復過程が異なる。その結果、回復後に、コレクタ領域56、56a〜56eと、カソード領域24及び高濃度領域58a〜58eと、の境界部分に結晶欠陥80が形成される。
S26では、半導体基板12の下面12bに下面電極16を形成する。S26を終えると、図1の半導体装置10が完成する。
以上、本実施例の半導体装置10の構成及びその製造方法について説明した。上記の通り、本実施例の半導体装置10を製造する場合、半導体基板12の下面12bに露出する範囲に、不純物濃度が低いp型領域56x、56xa〜xeと、不純物濃度が高いn型領域24x、58xa〜58xeと、が交互に隣接する低高隣接領域を形成し(図2のS22、図4参照)、レーザアニールを実施する(S24)。レーザアニールが実施されると、熱によってp型領域56x、56xa〜56xe、及び、n型領域24x、58xa〜58xeが一時的に溶融される。この際、不純物濃度が高いn型領域24x、58xa〜58xeは、不純物濃度が低いp型領域56x、56xa〜56xeに比べてレーザ光を吸収しやすい。そのため、溶融された際、p型領域56x、56xa〜xeとn型領域24x、58xa〜58xeとの間に温度差が発生する。その結果、p型領域56x、56xa〜56xeとn型領域24x、58xa〜58xeとの間で、溶融後の回復過程が異なる。その結果、回復後に、コレクタ領域56、56a〜56eと、カソード領域24及び高濃度領域58a〜58eと、の境界部分に結晶欠陥80が形成される(図6参照)。
また、半導体基板12の下面12bに露出する範囲内に、n型領域58xa〜58xeを形成する工程(図2のS20、S22)は、半導体装置10のカソード領域24の形成のためのn型領域24xの形成と同時に行うことができる。即ち、p型領域56x、56xa〜xeとn型領域24x、58xa〜58xeとの連続領域の形成は、半導体装置10の裏面構造の製造過程の中で行うことができる。その際、S20では、半導体基板12の下面12bをレジストによるマスク40a〜40fでパターニングするが、AlやSi等の材料でマスクを形成する場合に比べて、レジストによるマスクパターンの形成は、容易かつ高精度に行うことができる。そのため、本実施例の製造方法によると、従来の軽イオン照射による結晶欠陥形成方法に比べて、容易に微細なパターンの結晶欠陥80を形成することができる。
また、本実施例の製造方法によると、結晶欠陥80の形成量を、p型領域56x、56xa〜xeとn型領域24x、58xa〜58xeとの境界の数及び面積によって変えることができる。従って、p型領域とn型領域の配置や各領域の大きさ、形状等を変えることで、結晶欠陥80の形成量を調整することができる。
また、結晶欠陥80の形成位置も、パターニングの際のマスクの位置によって調整することができる。
半導体基板12の下面12bが「裏面」の一例である。図3のp型領域56xが「裏面拡散層」の一例である。図4のp型領域56x、56xa〜56xeが「低濃度領域」の一例である。図4のn型領域24x、58xa〜58xeが「高濃度領域」の一例である。
(第1実施例の変形例)
図2のS22の工程の結果として、半導体基板12の下面12bに形成される低高隣接領域のパターンは、上記の図5に示すパターンには限られず、他の任意のパターンであってもよい。例えば、図7に示すように、p型領域56x内に、方形のn型領域58xf〜58xhが形成されてもよい。さらに他の例では、図8に示すように、p型領域56x内に、円形のn型領域58xi〜58xkが形成されてもよい。このように、どのようなパターンにおいても、不純物濃度の低いp型領域と、不純物濃度の高いn型領域と、が隣接する低高隣接領域が形成されればよい。
(第2実施例)
第1実施例と異なる点を中心に説明する。図9に、本実施例の半導体装置100を示す。図9では、第1実施例の半導体装置10(図1参照)と同じ要素は同じ符号を用いて示し、詳しい説明を省略する。本実施例の半導体装置100では、半導体基板12の下面12bに露出する拡散層の構成が第1実施例とは異なる。図9に示すように、IGBT領域12Yでは、1個のコレクタ領域56のみが形成され、高濃度領域は形成されていない。一方、ダイオード領域12Xでは、n型のカソード領域124、124a〜124eのそれぞれの間に、p型の低濃度領域156a〜156eが介在されている。本実施例でも、カソード領域124、124a〜124eは、それぞれ、十分に高い不純物濃度(例えば3E13/cm2以上)を有する。そして、低濃度領域156a〜156eは、IGBT領域12Yのコレクタ領域56と同等の不純物濃度(例えば1E14/cm2以下)を有する。即ち、低濃度領域156a〜156eの不純物濃度は、それぞれと隣り合うカソード領域124、124a〜124eよりも低い。このように、本実施例では、ダイオード領域12Xのうち、下面電極16に接する範囲において、カソード領域124、124a〜124eと低濃度領域156a〜156eとが隣接する領域が形成される。カソード領域124、124a〜124eと低濃度領域156a〜156eとがそれぞれ接する境界部分と、カソード領域124とコレクタ領域56とが接する境界部分とには結晶欠陥180が形成されている。
続いて、本実施例の半導体装置100の製造方法を説明する。本実施例の半導体装置100の製造方法も、基本的には、第1実施例と同様である(図2参照)。図2のフローチャート中のS10〜S18までの各工程は第1実施例と同様である。本実施例では、S20〜S24の各工程の内容の一部が第1実施例とは異なる。
本実施例でも、S20では、半導体基板12の下面12bをパターニングする。具体的には、図10に示すように、半導体基板12の下面12bに、所定のパターンを有するマスク140a〜140fを形成する。ただしこの例では、マスク140aは、IGBT領域12Yの半導体基板12の下面12bのうち、コレクタ領域56(図9参照)に対応する箇所をカバーするように形成される。そして、マスク140b〜140fは、それぞれ、ダイオード領域12Xの半導体基板12の下面12bのうち、低濃度領域156a〜156e(図9参照)に対応する箇所をカバーするように形成される。本実施例でも、マスク140a〜140fは、例えば酸化膜によって形成される。
続くS22では、半導体基板12の下面12b側から、マスク140a〜140fが配置された状態の半導体基板12の下面12b全面に向けて、n型の不純物をイオン注入する(図10参照)。これにより、図10に示すように、半導体基板12の下面12bに露出する範囲のうち、マスク140a〜140fでカバーされていない範囲に、n型領域124x、124xa〜124xeが形成される。n型領域124x、124xa〜124xeは、カソード領域124、124a〜124e(図9参照)のための領域である。n型領域124x、124xa〜124xeの不純物濃度は例えば3E15/cm2以上である。なお、マスク140a〜140fでカバーされている範囲には不純物は注入されない。そのため、マスク140a〜140fでカバーされている範囲には、p型領域56x、156xa〜156xeが残される。p型領域56xは、コレクタ領域56(図9参照)のための領域である。p型領域156xa〜156xeは、低濃度領域156a〜156e(図9参照)のための領域である。本実施例では、S22のイオン注入により、半導体基板12の下面12bに露出する範囲には、不純物濃度が低いp型領域56x、156xa〜156xeと、不純物濃度が高いn型領域124x、124xa〜124xeと、が交互に連続して配置される連続領域が形成される。
S24では、レーザアニールを実施して半導体基板12の下面12bを局所的に加熱する。これにより、p型領域56x、156xa〜156xe、及び、n型領域124x、124xa〜124xe(図10参照)が活性化される。その結果、コレクタ領域56、カソード領域124、124a〜124e、及び、低濃度領域156a〜156eが形成される(図9参照)。S24では、レーザアニールが実施されると、熱によってp型領域56x、156xa〜156xe、及び、n型領域124x、124xa〜124xeが一時的に溶融される。この際、不純物濃度が高いn型領域124x、124xa〜124xeは、不純物濃度が低いp型領域56x、156xa〜156xeに比べてレーザ光を吸収しやすい。そのため、溶融された際、p型領域56x、156xa〜156xeとn型領域124x、124xa〜124xeとの間に温度差が発生する。その結果、p型領域56x、156xa〜156xeとn型領域124x、124xa〜124xeとの間で、溶融後の回復過程が異なる。その結果、回復後に、カソード領域124、124a〜124eと、コレクタ領域56及び低濃度領域156a〜156eと、の境界部分に結晶欠陥180が形成される。
その後のS26の工程は第1実施例と共通であるため詳しい説明を省略する。S26を終えると、図9の半導体装置100が完成する。
本実施例の半導体装置100の製造方法による場合も、第1実施例の製造方法と同様の作用効果を発揮することができる。本実施例では、図10のn型領域124x、124xa〜124xeが「高濃度領域」の一例であり、図10のp型領域56x、156xa〜156xeが「低濃度領域」の一例である。
(第3実施例)
第1及び第2実施例と異なる点を中心に説明する。図11に、本実施例の半導体装置200を示す。図11でも、第1及び第2実施例と同じ要素は同じ符号を用いて示し、詳しい説明を省略する。本実施例の半導体装置200のIGBT領域12Yは、図1の半導体装置10(即ち第1実施例の半導体装置10)のIGBT領域12Yと共通している。そして、半導体装置200のダイオード領域12Xは、図9の半導体装置100(即ち第2実施例の半導体装置100)のダイオード領域12Xと共通している。即ち、本実施例の半導体装置200では、IGBT領域12Yは、コレクタ領域56、56a〜56eと高濃度領域58a〜58eとが交互に隣接する領域を有する。コレクタ領域56、56a〜56eと高濃度領域58a〜58eとがそれぞれ接する境界部分と、コレクタ領域56とカソード領域124とが接する境界部分とには結晶欠陥80が形成されている。そして、ダイオード領域12Xは、カソード領域124、124a〜124eと低濃度領域156a〜156eとが交互に隣接する領域が形成される。また、カソード領域124、124a〜124eと低濃度領域156a〜156eとがそれぞれ接する境界部分にも、結晶欠陥180が形成されている。
続いて、本実施例の半導体装置200の製造方法を説明する。本実施例の半導体装置200の製造方法も、基本的には、第1及び第2実施例と同様である(図2参照)。図2のフローチャート中のS10〜S18までの各工程は第1及び第2実施例と同様である。本実施例では、S20〜S24の各工程の内容の一部が第1及び第2実施例とは異なる。
本実施例では、S20では、図12に示すように、半導体基板12の下面12bに、所定のパターンを有するマスク40a〜40f、及び、マスク140b〜140fを形成する。マスク40a〜40fは、図4のマスク40a〜40fと同様である。マスク40a〜40fは、半導体基板12の下面12bのうち、コレクタ領域56、56a〜56e(図1参照)に対応する箇所をカバーするように形成される。一方、マスク140b〜140fは、図9のマスク140b〜140fと同様である。マスク140b〜140fは、ダイオード領域12Xの半導体基板12の下面12bのうち、低濃度領域156a〜156e(図9参照)に対応する箇所をカバーするように形成される。
続くS22では、半導体基板12の下面12b側から、マスク40a〜40f、及び、マスク140b〜140fが配置された状態の半導体基板12の下面12b全面に向けて、n型の不純物をイオン注入する(図12参照)。これにより、図10に示すように、半導体基板12の下面12bに露出する範囲のうち、マスク40a〜40f及びマスク140b〜140fでカバーされていない範囲に、p型領域(即ち、図12の符号56x、56xa〜56e、156xa〜156xe)よりも不純物濃度が高いn型領域(即ち、符号58xa〜58e、124x、124xa〜124xe)が形成される。
S24では、レーザアニールを実施して半導体基板12の下面12bを局所的に加熱する。これにより、IGBT領域12Yには、コレクタ領域56、56a〜56eと高濃度領域58a〜58eとが交互に隣接して形成され、ダイオード領域12Xには、カソード領域124、124a〜124eと低濃度領域156a〜156eとが交互に隣接して形成される(図11参照)。また、それに伴い、コレクタ領域56、56a〜56eと高濃度領域58a〜58eとがそれぞれ接する境界部分と、コレクタ領域56とカソード領域124とが接する境界部分とに結晶欠陥80が形成され、カソード領域124、124a〜124eと低濃度領域156a〜156eとがそれぞれ接する境界部分に、結晶欠陥180が形成される。
本実施例の半導体装置100の製造方法による場合も、第1及び第2実施例の製造方法と同様の作用効果を発揮することができる。本実施例では、図12のn型領域58xa〜58e、124x、124xa〜124xeが「高濃度領域」の一例であり、図10のp型領域56x、56xa〜56e、156xa〜156xeが「低濃度領域」の一例である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
(変形例)上記の各実施例では、半導体装置10、100、200がいずれもRC−IGBTである例について説明した。これに限られず、本明細書で開示する方法で製造される半導体装置は、IGBT、ダイオードや、これら以外の任意の半導体装置であってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
12X:ダイオード領域
12Y:IGBT領域
12a:上面
12b:下面
14:上面電極
16:下面電極
22:アノード領域
24:カソード領域
24x:n型領域
25:バッファ領域
26:ドリフト領域
32:トレンチ
34:トレンチ絶縁膜
36:ダミー電極
38:層間絶縁膜
40a〜40f:マスク
52:ボディ領域
54:エミッタ領域
56:コレクタ領域
56a〜56e:コレクタ領域
56x:p型領域
56xa〜56xe:p型領域
58a〜58e:高濃度領域
58xa〜58xe:n型領域
58xf〜58xh:n型領域
58xi〜58xk:n型領域
62:トレンチ
64:ゲート絶縁膜
66:ゲート電極
68:層間絶縁膜
80:結晶欠陥
100:半導体装置
124:カソード領域
124a〜124e:カソード領域
124x:n型領域
124xa〜124xe:n型領域
140a〜140f:マスク
156a〜156e:低濃度領域
156xa〜156e:p型領域
180:結晶欠陥
200:半導体装置

Claims (1)

  1. 半導体装置の製造方法であって、
    半導体基板の裏面に不純物を注入することによって、前記裏面に沿って低濃度領域と前記低濃度領域よりも不純物濃度の高い高濃度領域とが隣接する低高隣接領域を形成する工程と、
    レーザアニールを実施することによって前記低高隣接領域を一時的に溶融させる工程と、
    を有する半導体装置の製造方法。
JP2017236033A 2017-12-08 2017-12-08 半導体装置の製造方法 Pending JP2019102773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017236033A JP2019102773A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017236033A JP2019102773A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019102773A true JP2019102773A (ja) 2019-06-24

Family

ID=66977156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017236033A Pending JP2019102773A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019102773A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022143317A (ja) * 2021-03-17 2022-10-03 株式会社東芝 半導体装置
WO2024116526A1 (ja) * 2022-12-02 2024-06-06 株式会社デンソー 半導体装置とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008779A (ja) * 2011-06-23 2013-01-10 Toyota Central R&D Labs Inc ダイオード
JP2016086136A (ja) * 2014-10-29 2016-05-19 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008779A (ja) * 2011-06-23 2013-01-10 Toyota Central R&D Labs Inc ダイオード
JP2016086136A (ja) * 2014-10-29 2016-05-19 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022143317A (ja) * 2021-03-17 2022-10-03 株式会社東芝 半導体装置
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置
US11923443B2 (en) 2021-03-17 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device
WO2024116526A1 (ja) * 2022-12-02 2024-06-06 株式会社デンソー 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
WO2017047285A1 (ja) 半導体装置および半導体装置の製造方法
JP6540585B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5087828B2 (ja) 半導体装置の製造方法
JP5724887B2 (ja) 半導体装置
JP4746927B2 (ja) 半導体装置の製造方法
CN108074810B (zh) 半导体装置的制造方法
JP2002305305A (ja) 半導体装置
JP2001160559A (ja) 半導体装置の製造方法
WO2016204098A1 (ja) 半導体装置
US20140070379A1 (en) Diode and Power Conversion System
JP6103839B2 (ja) 半導体装置および半導体装置の製造方法
JP2011100762A (ja) 半導体装置の製造方法
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
JP2014090072A (ja) 逆阻止mos型半導体装置及びその製造方法
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
JP2017126724A (ja) 半導体装置および半導体装置の製造方法
JP2019102773A (ja) 半導体装置の製造方法
CN113809147A (zh) 半导体装置以及半导体装置的制造方法
JP2016086136A (ja) 半導体装置の製造方法
JP2015154000A (ja) 半導体装置および半導体装置の製造方法
JP6780335B2 (ja) 逆阻止mos型半導体装置および逆阻止mos型半導体装置の製造方法
JP2014056976A (ja) 半導体装置およびその製造方法
WO2017051464A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220419