JP2011124566A - 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 - Google Patents
注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 Download PDFInfo
- Publication number
- JP2011124566A JP2011124566A JP2010252592A JP2010252592A JP2011124566A JP 2011124566 A JP2011124566 A JP 2011124566A JP 2010252592 A JP2010252592 A JP 2010252592A JP 2010252592 A JP2010252592 A JP 2010252592A JP 2011124566 A JP2011124566 A JP 2011124566A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type dopant
- following characteristics
- region
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002019 doping agent Substances 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000003213 activating effect Effects 0.000 title claims abstract description 12
- 238000005224 laser annealing Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 230000036961 partial effect Effects 0.000 claims abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 31
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 238000002513 implantation Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 238000001994 activation Methods 0.000 description 8
- -1 phosphorus ions Chemical class 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】マスキング技術を用いることなく、ＲＣ−ＩＧＢＴまたはＢＩＧＴなどのような半導体デバイスを製造する方法を提供する。
【解決手段】ＲＣ−ＩＧＢＴまたはＢＩＧＴなどのような半導体デバイスは、半導体基板７の同じ側に、第一の導電性タイプのドーパントでドープされた部分領域１５、及び第二の導電性タイプのドーパントでドープされた領域１３の両方を有している。この方法は、（ａ）パターンが形成される表面３に、第一の導電性タイプのドーパントを注入し、第二の導電性タイプのドーパントを注入する、（ｂ）パターンが形成される表面の部分領域１５をレーザ・アニーリングで使用されるものと同様なレーザ・ビームで局所的に加熱することにより、第一の導電性タイプのドーパントを局所的に活性化する、（ｃ）第一の温度より低い第二の温度まで、基板７を加熱することにより、第二の導電性タイプのドーパントを活性化することで構成される。
【選択図】図２
【解決手段】ＲＣ−ＩＧＢＴまたはＢＩＧＴなどのような半導体デバイスは、半導体基板７の同じ側に、第一の導電性タイプのドーパントでドープされた部分領域１５、及び第二の導電性タイプのドーパントでドープされた領域１３の両方を有している。この方法は、（ａ）パターンが形成される表面３に、第一の導電性タイプのドーパントを注入し、第二の導電性タイプのドーパントを注入する、（ｂ）パターンが形成される表面の部分領域１５をレーザ・アニーリングで使用されるものと同様なレーザ・ビームで局所的に加熱することにより、第一の導電性タイプのドーパントを局所的に活性化する、（ｃ）第一の温度より低い第二の温度まで、基板７を加熱することにより、第二の導電性タイプのドーパントを活性化することで構成される。
【選択図】図２
Description
本発明は、パターンが形成された表面を有する半導体デバイスを製造するための方法に係り、この半導体デバイスは、半導体基板の同じ側に、第一の導電性タイプのドーパントでドープされた少なくとも一つの領域、及び第二の導電性タイプのドーパントでドープされた少なくとも一つの領域を有している。
半導体基板の同じ側に、ｎタイプ領域及びｐタイプ領域の両方が作り出される半導体デバイスがある。例えば、次世代のＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）を製造する際には、半導体ウエーハのリア側表面に適切にパターンが形成されることが要求されることがある。ここで、リア側表面は、ＩＧＢＴのアノードを形成するｐタイプ領域を有していて、リア側はまた、逆平行ダイオードのカソードを形成するｎタイプ領域も有している。ここで、“パターニング”と言う言葉は、ｐタイプ及びｎタイプ領域の、最適化された形状及び最適化されたドーピング・プロファイルの両方を意味することがある。
従来、そのようなパターンが形成された半導体は、例えば、手の込んだマスキング技術を使用して加工されている。例えば、パターンが形成される表面の領域の全体が、先ず、ｐタイプのドーピングを形成するためのドーパント（例えば、硼素またはアルミニウム）で、ドープされる。続いて、ｐタイプのドーピングを維持するべき領域が、例えば誘電体のような、保護レイヤで保護されることが可能であり、この保護レイヤは、例えばマスキング及びフォトリソグラフィ技術を使用して、パターンが形成されても良い。次に、第二のドーピング・プロセスの中で、他のドーパント（例えば、ｎタイプのドーピングを形成するための燐または砒素）が、保護されていない領域の中にドープされ、これらの領域の中で、ｐタイプのドーピングを形成するためのドーパントを過剰に補償しても良い。
US 2009/267200 の中に、ＩＧＢＴのための、マスクを使用する他の製造方法が説明されている。その中では、硼素、硼素弗化物またはアルミニウムのような、ｐドーパントが、マスクを介して、デバイスのリア側表面の中の第一の深さに、深く注入され、その後で、第一のレーザ・アニールが実施され、このアニールにより、表面が第一の深さまで溶融されて、ドーパントが完全に活性化される。この溶融の間の高い移動度のために、溶融された部分の中にドーパントが均一に分布される。その後で、燐または砒素などのようなｎドーパントが第二の深さに注入され、この第二の深さは、ｎバッファを形成するために、第一の深さより小さい。第二のレーザ・アニールが実施され、それにより基板が第二の深さまで溶融して、それにより、溶融された部分にｎドーパントが再び均一に分布されることになる。
しかしながら、マスキング技術を使用する、そのようなｐタイプ及びｎタイプ領域のパターニングは、相当な手間及びコストを要求することがある。
本発明の目的は、パターンが形成された表面を有する半導体デバイスを製造するための方法を提供することであっても良く、この半導体デバイスは、半導体基板の同じ側に、第一の導電性タイプのドーパントでドープされた領域、及び第二の導電性タイプのドーパントでドープされた他の領域を有していて、この方法は、手間及びコストの減少を可能にするものである。
そのような目的は、請求項１の主題により解決されることがある。好ましい実施形態は、従属請求項の中で与えられる。
本発明のアスペクトによれば、パターンが形成された表面を有する半導体デバイスを製造するための方法が提案され、この半導体デバイスは、半導体基板の同じ側に、第一の導電性タイプのドーパントでドープされた少なくとも一つの領域、及び第二の導電性タイプのドーパントでドープされた少なくとも一つの領域を有している。この方法は、好ましくは、以下の工程を有しているが、必ずしも、以下の順序通りでなくても良い。
（ａ） パターンが形成される表面の中に、例えば硼素またはアルミニウムなどのような、ｐタイプのドーピングを形成するための第一の導電性タイプのドーパントを注入し、且つ、例えば燐または砒素などのような、ｎタイプのドーピングを形成するための第二の導電性タイプのドーパントを注入する；
（ｂ） パターンが形成される表面の部分領域を、レーザ・ビームを使用して、第一の温度まで局所的に加熱することにより、第一の導電性タイプのドーパントを局所的に活性化する；
（ｃ） 基板を、第一の温度より低い第二の温度まで加熱することにより、第二の導電性タイプのドーパントを活性化する。
（ｂ） パターンが形成される表面の部分領域を、レーザ・ビームを使用して、第一の温度まで局所的に加熱することにより、第一の導電性タイプのドーパントを局所的に活性化する；
（ｃ） 基板を、第一の温度より低い第二の温度まで加熱することにより、第二の導電性タイプのドーパントを活性化する。
本発明は、以下の効果を使用すると言うアイディアに基づいている。広く知られているように、半導体材料は、例えば、原子、イオンまたは分子のような粒子を、半導体材料の結晶格子の中に導入することにより、特定の導電性タイプを有するように、即ち、ｎタイプまたはｐタイプを有するように、ドープされることがある。しかしながら、認められているところによれば、イオン注入により半導体材料の中に導入された粒子は、ドーパントとして効果的に振舞うためには、“活性化される”ことが必要になることがある。この効果は、イオン注入の間に注入された粒子が、半導体材料の格子の中で、それらの粒子がドーパントとして効果的に振舞うであろうサイトに、位置していないことがあると言う事実に起因している、と理解されても良い。更にまた、半導体材料の格子が、イオン注入プロセスに起因して損傷を受けることがある。従って、注入された粒子を活性化するために、注入領域を加熱し、それによりシンターし（sinter）、あるいはこの領域を溶融することまでが、必要になることがある。そのような加熱により、注入された粒子が、格子の中に拡散することがあり、そして、それらの粒子がドーパントとして効果的に振舞うことがあるサイトに、最終的に到達することがある。
認められているところによれば、異なるドーパントは、異なる加熱手順により活性化されなければならないことがある。例えば硼素などのような、第一のタイプのドーパントは、ドーパントに対して要求される濃度で活性化されるために、例えば８５０℃より高い温度のような、好ましくは９００℃と１０００℃の間の温度のような、非常に高い温度まで加熱されることが必要になることがある。例えば燐などのような他のタイプのドーパントは、例えば６５０℃より低い温度、好ましくは４００℃と６００℃の間の温度、例えば５００℃と５５０℃の間の温度などの、遥かに低い温度で、ドーパントの要求される濃度で活性化されることがある。
従って、両方のドーパントのタイプ、即ち、第一の導電性タイプを作り出すための第一のタイプのドーパント、及び第二の導電性タイプを作り出すための第二のタイプのドーパントが、パターンが形成される半導体基板の表面の中に注入されても良い。第一の導電性タイプのドーパントが注入された領域と、第二の導電性タイプのドーパントが注入された領域が、少なくとも部分的に重複して、それにより、注入プロセスの後で、重複する領域の中にドーパントの両方が存在するようになっていても良い。各タイプの導電性のドーパントを、パターンが形成される基板表面の全体の中に注入することが、可能であることもある。
その後で、パターンが形成された基板表面の中の、特定の位置で、最終的に優勢になる導電性のタイプを作り出すために、それぞれのドーパントが、適切な加熱プロセスを使用することにより、選択的に活性化されても良い。
もし、例えば、或る位置が、例えば６００℃の低い温度までのみ加熱された場合には、そのような低い温度で活性化されることがある、第二の導電性タイプを作り出すドーパントのタイプのみが、実際に活性化され、これに対して、より高い活性化温度を必要とする、第一の導電性タイプを作り出す他のタイプのドーパントが、活性化されずに残るか、あるいは、第二の導電性タイプと比べて遥かに低い濃度で活性化されることになる。従って、そのような、パターンが形成された基板表面の領域は、最終的に、第二の導電性タイプを有していることになる。
パターンが形成される基板表面の他の位置で、第一の導電性タイプのドーパントもまた活性化される温度まで、例えば８５０℃より高い温度まで、更には９００℃より高い温度のような、遥かに高い温度まで加熱するために、異なる加熱プロセスが使用されても良い。
その場合、第二の導電性タイプのドーパントと比べてより高いドーピング濃度まで、第一の導電性タイプのドーパントを注入して活性化することが、好ましいことがあり、それにより、第一の導電性タイプのドーパントが、第二の導電性タイプのドーパントを、局所的に過剰に補償することになる。従って、基板表面の領域が、例えば９００℃と１０００℃の間の、非常に高い温度まで局所的に加熱されたとき、それは、最終的に第一の導電性タイプを得ることになる。その理由は、両方のドーパントのタイプが活性化されるが、第一の導電性タイプのドーパントが、第二の導電性タイプのドーパントと比べてより高い濃度で存在し、それにより、第一の導電性タイプのこのドーパントが、この位置での最終的な導電性タイプを決定することになるからである。基板表面の領域が、低い温度（例えば６５０℃よりも低い温度のみ）まで加熱されたときには、第二の導電性タイプのドーパントは、活性化されるが、これに対して、第一の導電性タイプのドーパントは、活性化されないか、あるいは、第一の導電性タイプのドーパントが最終的な導電性タイプを決定することになるまでには完全に活性化されることがない。
適切なドーピング濃度及びドーピング・プロファイルを実現するためには、来るべきドーピングの活性化のプロセスのために、第一の導電性タイプ及び第二の導電性タイプのドーパントのそれぞれが注入されるエネルギー及びドーズ量が、最適化されなければならないことがある。例えば、見出されているところによれば、第一の導電性タイプのドーパントは、１ｘ１０１３ｃｍ−２から１ｘ１０１６ｃｍ−２までの範囲のドーズ量で、且つ、５ｋｅＶから２００ｋｅＶまでの範囲のエネルギーで、適切に注入されることがあり、これに対して、第二の導電性タイプのドーパントは、１ｘ１０１２ｃｍ−２から１ｘ１０１６ｃｍ−２までの範囲のドーズ量で、且つ、５０ｋｅＶから６００ｋｅＶまでの範囲のエネルギーで、適切に注入されることがある。
更にまた、第一の導電性タイプのドーパントを、第二の導電性タイプのドーパントと比べてより少ない深さまで注入することが、好ましいことがある。そのような異なる注入深さが、好ましくは、使用されても良く、その理由は、それが、第一の導電性タイプのドーパントを、半導体基板の表面の近傍の浅いレイヤの中のみで活性化するために要求される非常に高い温度を容易に作り出すことがあり、これに対して、第二の導電性タイプのドーパントを活性化するために要求されるより低い温度もまた、より大きな深さに対して容易に到達されることがあるからである。
第一の導電性タイプのドーパントを局所的に活性化するため、適切なエネルギー及び波長のレーザ・ビームを使用することにより、それぞれの領域が局所的に加熱されても良い。例えば、そのようなレーザ・ビームは、レーザ・アニーリングの良く知られたプロセスのために開発された装置によりもたらされても良い。その場合、高いエネルギー且つ小さな焦点のレーザ・ビームが、非常に高い温度まで、加熱されるべき領域に照射されても良い。レーザ・ビームが、最終的な半導体デバイスにおいて、第一の導電性タイプを有することになる領域に沿って走査されても良い。
レーザ・エネルギー密度及び走査速度は、基板の表層部分が、非常に高い第一の温度まで一時的に加熱されるように、調整されても良い。その場合、表層部分が、１μｍより少ない深さ、好ましくは３００ｎｍより少ない深さ、を有していることがある。従って、領域がレーザ・ビームで照射されている時間が非常に短かくて良いので、レーザ・ビームのエネルギーが基板のより大きな深さに放散されることがあり、それにより、表層部分のみが高い第一の温度まで加熱されるようになり、且つ、この表層部分の中のみで、第一の導電性タイプを形成するドーパントが実際に活性化されるようになる。
ここで提案された方法は、半導体基板の同じ側に、ｎタイプ及びｐタイプ領域の両方を有する様々な種類の半導体デバイスを製造するための加工シーケンスの中で、使用されても良い。例えば、ここで提案された方法は、逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）またはバイモード（bimode）絶縁ゲート・バイポーラ・トランジスタ（ＢＩＧＴ）を準備するための加工シーケンスの中で、使用されても良い。そのような半導体デバイスにおいて、パターンが形成された表面を有する側が半導体デバイスのリア側である。
特に、例えばＲＣ−ＩＧＢＴまたはＢＩＧＴなどのような、そのような半導体デバイスを準備する際に、以上で説明された方法の、注入及び活性化のプロセス工程が実施される前に、半導体デバイスのフロント側構造が最初に準備されても良い。換言すれば、例えば、様々なドープされた領域、パシベイション・レイヤ、および／または、メタライゼイション・レイヤを有する、半導体デバイスのフロント側構造が、前もって完全に準備されても良く、その後で、後続の工程において、とりわけ、パターンが形成された表面（その領域が第一の導電性タイプ及び第二の導電性タイプのドーパントでドープされている）を有するリア側構造が作り出される。その場合、第一の導電性タイプ及び第二の導電性タイプのドーパントを活性化するために、半導体デバイスの全体が非常に高い温度まで加熱されることが要求されないと言うことから、利点が得られることがある。
反対に、例えば５００℃と６５０℃の間の、低い第二の温度までのみ、デバイスの全体を加熱することにより、半導体デバイスのリア側に、パターンが形成された表面が準備されても良い。そのような低い温度は、第二の導電性タイプのドーパントを活性化することがあるが、半導体基板のフロント側に前もって準備されている構造を、通常、傷付け更には損傷を与えることが無い。そのような構造は、しばしば、そのような温度より遥かに高い融点を有するアルミニウム・レイヤを含んでいる。
第一の導電性タイプのドーパントは、リア側表面のそれぞれの部分領域を、例えば９００℃を超える温度まで、局所的に加熱するレーザ・アニーリングにより局所的に活性化されても良い。その場合、レーザ・アニーリング工程において、非常に高い第一の温度が、レーザ・ビームにより照射される表面の近傍の、非常に浅い領域の中のみで到達されるが、例えば、ローカルなレーザ・アニーリングのために使用される短いパルス継続期間のために、熱エネルギーが、半導体基板の全体に亘ってまでは放散されないと言うことから、利点が得られることがある。
このようにして、前もってその上に準備された構造を含むフロント側は、非常に高い温度まで加熱されることがなく、それ故に、このようにして、非常に高い第一の温度で第一の導電性タイプのドーパントを局所的に活性化する工程により、悪い影響を受けることがない。
特定の加工シーケンスによれば、レーザ・ビームを使用して、パターンが形成される基板の部分領域を第一の、高い温度まで局所的に加熱する工程に続いて、基板を第二の、低い温度まで加熱する工程が、シンタリング（sintering）工程として実施される。換言すれば、先ず、第一の導電性タイプのドーパントが、レーザ・ビームを使用して、それぞれの部分領域を局所的に加熱することにより活性化され、次に、後続する加熱工程において、第二の導電性タイプのドーパントが活性化される。
その場合、第二の加熱する工程は、典型的な半導体加工シーケンスの中で、電気的なコンタクトを形成するために半導体基板に最終的に付けられるメタライゼイション・レイヤを、例えばシンターするために実施される加熱工程であっても良い。従って、導電性タイプの両方のドーパントを注入した後で、パターンが形成された表面を作り出すための、唯一つの更なる加工工程、即ち、レーザ・ビームを使用して、第一の導電性タイプのドーパントを局所的に活性化する工程が、必要になることがあり、これに対して、第二の導電性のドーパントを活性化する工程は、加工シーケンスの末尾の近くで典型的に実施されるシンタリング工程と結合されても良い。
留意すべきことは、本発明のアスペクト及び実施形態が、異なる主題を参照しながら、ここで、説明されたことである。特に、幾つかの特徴は、半導体デバイスを製造するための方法を参照しながら説明され、これに対して、他の特徴は、半導体デバイス自体を参照しながら説明された。しかしながら、当業者であれば、以上の説明及び以下の説明から、主題の一つのタイプに属する如何なる組み合わせまたは特徴に加えて、異なる主題に関係する特徴の間の如何なる組み合わせも、特に、半導体デバイスの特徴とそのようなデバイスを製造するための方法の特徴との間の如何なる組み合わせも、他にことわりが無い場合には、この出願において開示されているとみなされることを理解するであろう。
本発明の実施形態が、以下のテクストにおいて、添付図を参照しながら、より詳細に説明される。
これらの図の中で使用されている参照符号及びそれらの意味は、末尾に添付された参照符号のリストの中にまとめられている。これらの図は、概略的にのみ描かれ、正確な縮尺では描かれていない。一般的に、同等なまたは同等に機能する部分には、同一の参照符号が与えられている。説明された実施形態は、例として意図されており、本発明を限定するものではない。
これらの図の中で使用されている参照符号及びそれらの意味は、末尾に添付された参照符号のリストの中にまとめられている。これらの図は、概略的にのみ描かれ、正確な縮尺では描かれていない。一般的に、同等なまたは同等に機能する部分には、同一の参照符号が与えられている。説明された実施形態は、例として意図されており、本発明を限定するものではない。
図１に示されたフローチャートに対して、例えばＲＣ−ＩＧＢＴのような、半導体デバイスを製造するための加工シーケンスが説明される。加工シーケンスは、本発明の実施形態に基づく、半導体基板の同じ側に少なくとも一つのｎタイプ領域及び少なくとも一つのｐタイプ領域を有する、パターンが形成された表面を作り出すためのプロセス工程を有している。
先ず最初に、例えばシリコン・ウエーハのような、半導体基板が準備される（ステップＳ１）。この半導体基板の上で、複数の加工工程（ステップ２、この工程は複数のサブ・ステップＳ２ａ，Ｓ２ｂ， ...，Ｓ２ｎを含んでいる）が、例えば、様々なドープされた領域、誘電体レイヤ及びメタライゼイション・レイヤのような、準備されるべき半導体デバイスのフロント側の構造を作り出すために実施される。
デバイスのフロント側の加工が、標準的な現状技術のデバイスに対する場合と同様に完了された後、オプションとして、半導体基板が、例えば、研磨および／またはエッチング（ステップＳ３）により、最終的な厚さまで薄くされても良い。
それから、半導体デバイスのリア側構造を形成するために、この場合には第二のタイプの導電性のドーパント、即ちｎタイプの導電性のドーパントをもたらす燐イオンが、シリコン基板のリア側の全体の表面の中にイオン注入される（ステップＳ４）。典型的な注入ドーズ量は、１ｘ１０１２ｃｍ−２から１ｘ１０１６ｃｍ−３までの範囲であり、典型的な注入エネルギーは、５０ｋｅＶから６００ｋｅＶまでの範囲である。
その後で、この場合には第一の導電性タイプのドーパント、即ちｐタイプの導電性のドーパントを形成する硼素イオンが、シリコン基板のリア側の全体の中に注入される（ステップＳ５）。典型的な注入ドーズ量は、１ｘ１０１３ｃｍ−３から１ｘ１０１６ｃｍ−３までの範囲であり、典型的な注入エネルギーは、５ｋｅＶから２００ｋｅＶまでの範囲である。両方の種のエネルギー及びドーズは、来るべきドーピング活性化のプロセスのために、最適化されなければならないことがある。
次に、レーザ・アニーリングが、ＩＧＢＴの将来のアノードを形成する領域のみが、即ち、基板のリア側表面でｐタイプ領域のみが、収束レーザ・ビームに曝されるようなやり方で行われる（ステップＳ６）。レーザ・ビームは、走査されたグリーン・ライト（〜５２０ｎｍ）ＹＡＧ−タイプ・レーザによりもたらされても良い。このレーザは、２００ｎｓ〜６００ｎｓのパルス継続期間、及び典型的に約４０μｍのスポット・サイズの幅を有し、１Ｊ／ｃｍ２と４Ｊ／ｃｍ２の間の典型的なレーザ・パワー密度を有している。それに代わって、エキシプレクス（exciplex）・パルス紫外線（〜３０８ｎｍ）レーザが使用されても良い。このレーザは、１００ｎｓ〜２００ｎｓのパルス継続期間、及び１ｃｍ２までのスポット・サイズを有し、１Ｊ／ｃｍ２と７Ｊ／ｃｍ２との間の典型的なレーザ・パワー密度を有している。
そのようなレーザ照射に起因して、照射された表面の下側の、典型的に、グリーン・レーザに対して２０〜１０００ｎｍの厚さを、エキシプレクス・レーザに対して１０〜２０ｎｍの厚さを有する浅い領域が、９００〜１０００℃の非常に高い温度まで一時的に加熱され、それにより、溶融されることさえもある。それにより、前もって注入されまだ活性化されていない硼素イオンが、照射された領域の中で局所的に活性化されることがある。従って、将来のアノード（ｐタイプ領域）を形成する領域が、選択的に照射されたレーザ・ビームによって、高く活性化された硼素により形成されることがあり、これに対して、ＩＧＢＴの将来のカソードになる領域は、レーザ・ビームに曝されることなく残される。
次に、更なる加工工程（ステップＳ７、この工程は複数のサブ・ステップＳ７ａ，Ｓ７ｂ， ...，Ｓ７ｎを含むことがある）が、例えば、最終的な半導体デバイスのリア側コンタクトを形成する幾つかの金属レイヤのスタックを形成するために、実施されても良い。
レーザ・アニーリングの後にこのようにして堆積された金属コンタクトが、続いて、５５０℃よりも低い温度でシンターされても良い。前もってリア側表面の中に注入された燐が、既に４００〜５００℃で、相当に活性化されることがあるので、そのようなシンタリング工程（ステップＳ８）が、同時に、燐ドーパントを活性化し、それにより半導体デバイスのカソード領域を作り出すために、用いられることがある。しかしながら、４００℃と５００℃の間の低い温度では、硼素の活性化が低く、また、７００℃までは温度上昇に伴い減少さえもし、９００℃を超えると再び増大するので、低い温度でのシンタリング工程は、注入された硼素を完全には活性化しないことがある。硼素の完全な活性化は、例えば９００〜１０００℃まで（または、レーザ・ビームによる溶融の場合にはより高い温度まで）加熱することにより、ようやく実現されることがあり、それは、先に説明されたレーザ・アニーリング活性化工程（ステップＳ６）の場合と同様である。
従って、最終的に、パターンが形成されたリア側表面を有する半導体デバイスが、得られることがある。注入工程（ステップＳ４、Ｓ５）の後での、燐イオンの濃度と比較してより高い硼素イオンの濃度のために、硼素の活性化が増大された位置で作り出された硼素アクセプタが、燐ドナーを補償することがある。この効果を実現するために、硼素及び燐の注入の両方の、注入ドーズ及びエネルギーに対して、適切なデザインが要求され、それ故に、それらが最適化されなければならないことがある。
図２，３ａ及び３ｂを参照しながら、本発明の実施形態に基づく製造方法により作り出されることがある半導体デバイスであって、そのリア側にパターンが形成された表面３を有するＩＧＢＴの形態の半導体デバイス１が説明される。
シリコン・ウエーハによりもたらされる半導体基板７のフロント側５に、複数の異なる濃度でドープされた領域ｎ，ｎ＋＋，ｐ，ｐ＋，ｐ−が、拡散および／または注入技術により形成される。更にまた、例えば、ＰＳＧレイヤ（phosphor-silicate-glass：燐シリケートガラス）、ゲート酸化物レイヤ、および／またはＳｉＮレイヤ（シリコン・ナイトライド）のような、複数の誘電体レイヤ１９，２１，２３；例えば、ポリ・レイヤ（多結晶シリコン）および／またはＳＩＰＯＳレイヤ（semi-insulating polycrystalline silicon：半導体多結晶シリコン）のような、半導体レイヤ２５；および／または、例えば、Ａｌレイヤ（アルミニウム）および／またはＮｉレイヤ（ニッケル）のような金属レイヤ２７；更に場合によれば、例えば、ポリイミドから作られるパシベイション・レイヤ２９のような、更なるレイヤ；が形成される。これらのレイヤの全て、及びそれらのそれぞれの製造工程は、従来技術であって良い。従って、ＩＧＢＴのフロント側の構造は、標準的なものであっても良く、また、ＩＧＢＴのリア側を加工する前に加工されても良い。
半導体基板７のリア側９に、幾つかのドーピング・レイヤｎ、ｎ＋及びｐ＋が作り出されても良い。特に、半導体基板７のリア側表面の近傍に、表層の浅いレイヤ１１が、設けられても良く、そのレイヤ１１の中には、硼素イオン及び燐イオンの両方が既に注入されている。このレイヤ１１から、ｎ＋タイプ領域１３またはｐ＋タイプ領域１５の両方が、作り出されても良く、それは、プロセス工程に依存して、イオン注入の後に実施される。電気的なコンタクトを形成するために、このパターンが形成されたリア側表面３に、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｎｉ（ニッケル）および／またはＡｇ（銀）から作られた幾つかのメタライゼイション・レイヤを有するスタック１７が、付けられる。
この基板は、５０μｍと２５０μｍの間の厚さを有している。ここで提案される方法は、そのような薄い基板に対して、特に適切なことがある、その理由は、それらが、オン状態で低い電圧降下をもたらすからである。
図３ａに示された図に対して説明されたように、ｎ＋タイプ領域１３が、燐原子のみを活性化することにより設けられても良い。これらの領域１３は、約５００℃のみでシンター工程が行われ、これらの部分領域１３の中に注入された硼素原子が、９００℃より高い温度に曝されることがない。それ故に、約４００ｎｍの深さで、浅い表層領域の中に注入された硼素原子の大部分が活性化されない。３ｘ１０１６ｃｍ−３より低い濃度を有する、硼素原子の小部分のみがこの領域の中で活性化されるのに対して、２ｘ１０１７ｃｍ−３よりも高いドーピング濃度を有する、注入された燐原子の大部分が活性化される。このようにして、この領域の中で結果として得られる導電性タイプは、ｎタイプ導電性である。
隣接する部分領域１５は、レーザ・アニーリング工程の間に、レーザ・ビームで照射されていて、それにより、約９００℃の温度まで、一時的に加熱されている。図３ｂに示された図に対して説明されたように、表層の浅い領域の中に注入された硼素原子は、それ故に、ほとんど完全に活性化される。従って、アクティブな硼素のドーピング濃度は、２ｘ１０１９ｃｍ−３より大きい値まで到達し、それ故に、この表層領域の中で、１ｘ１０１９ｃｍ−３より低い濃度を有する燐のドーピングを、過剰に補償することが可能である。従って、高い温度のレーザ・アニーリング工程及び低い温度のシンタリング工程の両方が行われた部分領域１５は、半導体基板７のリア側表面に、ｐ＋タイプ領域を形成することになる。
図４から９は、様々な半導体デバイスのリア側にパターンが形成された表面３の上面図を示している。図４は、ＲＣ−ＩＧＢＴストライプ・デザインを示している。図５は、ＲＣ−ＩＧＢＴセル・デザインを示している。図６から８は、ＢＩＧＴハイブリッド・デザインを示している。図９は、ＢＩＧＴセル・デザインを示している。ｐタイプ領域（影付き領域として示されている）は、ｐタイプのドーパントがレーザ・ビームで活性化されている領域である。
最終的に、留意すべきことは、以上において説明された方法は、水素注入のような、他の方法の工程と結合されても良く、レーザ・ビームにより活性化されるｐタイプ領域の形状が、レーザ・ビーム源の制御ソフトウエアにより選択されても良く、それ故に、最小のコストで、非常にフレキシブルであることがあると言うことである。ここに提案された方法は、様々な実施形態の変形形態に対する、あらゆる適応形態をカバーするように意図されている。それらは、例えば、スイッチッング損失を減らし、発振を減らすための、ＩＧＢＴの“アノード・ショート”、またはダイオード、その他の加工である。
以上で説明されたような方法により、ｐドープされた部分領域１５及びｎドープされた領域１３を有する半導体デバイスが作り出される。しかしながら、これらの領域のドーピング・タイプを入れ替えること、即ち第一の導電性タイプとしてｎドーピングを有し、第二の導電性タイプとしてｐドーピングを有することもまた、可能である。その場合には、ｎドープされた部分領域１５は、レーザ・ビームを使用して、表面の部分領域を第一の温度まで局所的に加熱することにより活性化され、また、ｐドープされた領域１３が、基板を第一の温度より低い特定の温度まで加熱することにより活性化される。
領域１５および／または部分領域１３を作り出すために、典型的に一つのドーパントが、それぞれの領域に注入される。しかしながら、複数のそのようなドーパントを注入することもまた可能である。例として、これは第一の導電性タイプのドーパントとして硼素及びアルミニウムのドーパントを、および／または、第二の導電性タイプのドーパントとして燐及び砒素を注入することにより、行われることが可能である。
留意すべきことは、“〜を有している（comprising）”と言う表現は、他の要素または工程を除外するものではなく、また、不定冠詞“a”または“an”は、複数を除外するものではないと言うことである。また、異なる実施形態に関係して説明された要素が結合されても良い。また留意すべきことは、請求項の中の参照符号は、請求項の範囲を限定するものとして、解釈されるべきではないと言うことである。
１・・・半導体デバイス、３・・・パターンが形成された表面、５・・・フロント表面、７・・・半導体基板、９・・・リア表面、１１・・・表層レイヤ、１３・・・第二の導電性タイプの領域、１５・・・第一の導電性タイプの領域、１７・・・金属コンタクト・スタック、１９・・・誘電体レイヤ、２１・・・誘電体レイヤ、２３・・・誘電体レイヤ、２５・・・半導体レイヤ、２７・・・金属レイヤ、２９・・・パシベイション・レイヤ。
Claims (15)
- 半導体基板（７）の同じ側に、第一の導電性タイプのドーパントでドープされた少なくとも一つの部分領域（１５）、及び第二の導電性タイプのドーパントでドープされた少なくとも一つの領域（１３）を有する、パターンが形成された表面（３）を有する半導体デバイス（１）を製造するための方法であって：
− パターンが形成される表面（３）に、第一の導電性タイプのドーパントを注入し、且つ第二の導電性タイプのドーパントを注入し；
− レーザ・ビームを使用して、パターンが形成される表面の前記少なくとも一つの部分領域（１５）を第一の温度まで局所的に加熱することにより、第一の導電性タイプのドーパントを局所的に活性化し；
− 半導体基板（７）を第一の温度より低い第二の温度まで加熱することにより、第二の導電性タイプのドーパントを活性化する；
方法において、
第一の導電性タイプのドーパントは、前記部分領域（１５）の中に第二の導電性タイプのドーパントより高いドーピング濃度まで注入されて活性化され、それにより、第二の導電性タイプのドーパントを局所的に過剰に補償すること、を特徴とする方法。 - 下記特徴を有する請求項１に記載の方法：
第一の導電性タイプのドーパントは、ｐタイプのドーピングを形成する硼素及びアルミニウムの内の少なくとも一つである。 - 下記特徴を有する請求項１または２に記載の方法：
第二の導電性タイプのドーパントは、ｎタイプのドーピングを形成する燐及び砒素の内の少なくとも一つである。 - 下記特徴を有する請求項１から３の何れか１項に記載の方法：
第一の温度は、８５０℃より高い。 - 下記特徴を有する請求項１から４の何れか１項に記載の方法：
第二の温度は、６５０℃より低い。 - 下記特徴を有する請求項１から５の何れか１項に記載の方法：
第一の導電性タイプのドーパントは、１ｅ１３／ｃｍ２から１ｅ１６／ｃｍ２までの範囲のドーズ量の少なくとも一つで、且つ、５ｋｅＶから２００ｋｅＶまでの範囲のエネルギーで注入される。 - 下記特徴を有する請求項１から６の何れか１項に記載の方法：
第二の導電性タイプのドーパントは、１ｅ１２／ｃｍ２から１ｅ１６／ｃｍ２までの範囲のドーズ量の少なくとも一つで、且つ、５０ｋｅＶから６００ｋｅＶまでの範囲のエネルギーで注入される。 - 下記特徴を有する請求項１から７の何れか１項に記載の方法：
第一の導電性タイプのドーパントは、第二の導電性タイプのドーパントと比べて、より少ない深さまで注入される。 - 下記特徴を有する請求項１から８の何れか１項に記載の方法：
第一の導電性タイプのドーパントが注入される領域と、第二の導電性タイプのドーパントが注入される領域が、少なくとも部分的に重複する。 - 下記特徴を有する請求項１から９の何れか１項に記載の方法：
第一の導電性タイプのドーパントを局所的に活性化するプロセス工程は、局所的に活性化される部分領域に沿ってレーザ・アニーリング装置のレーザ・ビームを走査することにより、実施される。 - 下記特徴を有する請求項１０に記載の方法：
レーザ・エネルギー及び走査速度は、基板の表層レイヤ（１１）が一時的に第一の温度まで加熱されるように調整され、この表層部分は、１μｍより小さい深さを有している。 - 下記特徴を有する請求項１から１１の何れか１項に記載の方法：
パターンが形成される表面（３）の部分領域（１５）を、レーザ・ビームを使用して、第一の温度まで局所的に加熱する工程に続いて、基板（７）を第二の温度まで加熱するプロセス工程が、シンタリング工程として実施される。 - 下記特徴を有する請求項１２に記載の方法：
フロント側構造を作り出すためのプロセス工程を更に有しており、このフロント側構造を作り出すためのプロセス工程の後に、注入して活性化する前記プロセス工程が実施される。 - 下記特徴を有する請求項１から１３の何れか１項に記載の方法：
前記半導体デバイス（１）は、逆導電絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）及びバイモード絶縁ゲート・バイポーラ・トランジスタ（ＢＩＧＴ）の内の一つであって、
前記パターンを有する側は、半導体デバイス（１）のリア側である。 - 下記特徴を有する請求項１から１３の何れか１項に記載の方法：
前記半導体デバイス（１）は、ダイオードである。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09178466A EP2360717B1 (en) | 2009-12-09 | 2009-12-09 | Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants |
| EP09178466.0 | 2009-12-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011124566A true JP2011124566A (ja) | 2011-06-23 |
| JP5718026B2 JP5718026B2 (ja) | 2015-05-13 |
Family
ID=42102468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010252592A Active JP5718026B2 (ja) | 2009-12-09 | 2010-11-11 | 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8501548B2 (ja) |
| EP (1) | EP2360717B1 (ja) |
| JP (1) | JP5718026B2 (ja) |
| CN (1) | CN102097306B (ja) |
| AT (1) | ATE551719T1 (ja) |
| ES (1) | ES2384428T3 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138069A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 半導体装置 |
| JP2016225469A (ja) * | 2015-05-29 | 2016-12-28 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
| JP2017055046A (ja) * | 2015-09-11 | 2017-03-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2018129513A (ja) * | 2017-02-09 | 2018-08-16 | 株式会社東芝 | 半導体装置および電気機器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420133B (zh) * | 2011-09-30 | 2013-07-24 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| FR2985605B1 (fr) * | 2012-01-05 | 2014-10-17 | Commissariat Energie Atomique | Procede de fabrication de composant microelectronique |
| GB201200890D0 (en) * | 2012-01-19 | 2012-02-29 | Univ Dundee | An ion exchange substrate and metalized product and apparatus and method for production thereof |
| JP5793456B2 (ja) * | 2012-03-23 | 2015-10-14 | 株式会社東芝 | 半導体装置およびその製造方法、基板 |
| CN104979283B (zh) * | 2014-04-03 | 2020-06-19 | 中国科学院微电子研究所 | Ti-igbt的制作方法 |
| DE102014105790B4 (de) * | 2014-04-24 | 2019-08-29 | Infineon Technologies Dresden Gmbh | Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur |
| CN104037208B (zh) * | 2014-06-24 | 2017-09-26 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| CN104576368A (zh) * | 2014-09-23 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 逆导型igbt背面工艺的形成方法 |
| CN104637803B (zh) * | 2015-01-30 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | 改善igbt背面金属化的工艺方法 |
| CN109830531A (zh) * | 2019-01-15 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | Rc-igbt器件及其制造方法 |
| CN109950395B (zh) * | 2019-04-17 | 2020-08-28 | 河南大学 | 一种均匀体限制型阻变存储器及其制备方法 |
| CN110808284A (zh) * | 2019-11-06 | 2020-02-18 | 全球能源互联网研究院有限公司 | 一种逆导型绝缘栅双极晶体管及其制备方法 |
| CN111415984B (zh) * | 2020-04-03 | 2022-11-25 | 江苏芯长征微电子集团股份有限公司 | 逆导型igbt器件的制造方法 |
| CN113224131B (zh) * | 2021-04-27 | 2024-02-06 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN113161426B (zh) * | 2021-04-27 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 二极管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050059263A1 (en) * | 2003-06-24 | 2005-03-17 | Haruo Nakazawa | Method of manufacturing semiconductor element |
| JP2005223301A (ja) * | 2003-06-24 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| JP2009158922A (ja) * | 2007-12-05 | 2009-07-16 | Denso Corp | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283827B2 (ja) * | 2006-03-30 | 2013-09-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| DE102008003953A1 (de) * | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
| EP2073271A1 (en) * | 2007-12-19 | 2009-06-24 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| US7842590B2 (en) * | 2008-04-28 | 2010-11-30 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate including laser annealing |
-
2009
- 2009-12-09 AT AT09178466T patent/ATE551719T1/de active
- 2009-12-09 ES ES09178466T patent/ES2384428T3/es active Active
- 2009-12-09 EP EP09178466A patent/EP2360717B1/en active Active
-
2010
- 2010-11-11 JP JP2010252592A patent/JP5718026B2/ja active Active
- 2010-11-22 US US12/951,334 patent/US8501548B2/en active Active
- 2010-12-09 CN CN201010592347.1A patent/CN102097306B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050059263A1 (en) * | 2003-06-24 | 2005-03-17 | Haruo Nakazawa | Method of manufacturing semiconductor element |
| JP2005223301A (ja) * | 2003-06-24 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| JP2009158922A (ja) * | 2007-12-05 | 2009-07-16 | Denso Corp | 半導体装置及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138069A (ja) * | 2011-12-28 | 2013-07-11 | Denso Corp | 半導体装置 |
| JP2016225469A (ja) * | 2015-05-29 | 2016-12-28 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
| JP2017055046A (ja) * | 2015-09-11 | 2017-03-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP2018129513A (ja) * | 2017-02-09 | 2018-08-16 | 株式会社東芝 | 半導体装置および電気機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110136300A1 (en) | 2011-06-09 |
| ATE551719T1 (de) | 2012-04-15 |
| EP2360717B1 (en) | 2012-03-28 |
| CN102097306A (zh) | 2011-06-15 |
| JP5718026B2 (ja) | 2015-05-13 |
| EP2360717A1 (en) | 2011-08-24 |
| US8501548B2 (en) | 2013-08-06 |
| ES2384428T3 (es) | 2012-07-04 |
| CN102097306B (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5718026B2 (ja) | 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 | |
| JP6037012B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| JP6078961B2 (ja) | 半導体装置の製造方法 | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN107431087B (zh) | 半导体装置及其制造方法 | |
| CN107710417B (zh) | 半导体装置的制造方法 | |
| CN109103247B (zh) | 半导体装置及其制造方法 | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| JP2018082007A (ja) | 半導体装置の製造方法 | |
| WO2013131821A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| JP5621493B2 (ja) | 半導体装置の製造方法 | |
| JP2011222660A (ja) | 半導体装置の製造方法 | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| JP2016086136A (ja) | 半導体装置の製造方法 | |
| JP2010073857A (ja) | 半導体装置の製造方法 | |
| JP2007220724A (ja) | 薄板型ｉｇｂｔの製造方法及び薄板型ｉｇｂｔ | |
| TWI553714B (zh) | 半導體裝置之製造方法 | |
| JP5751128B2 (ja) | 半導体装置の製造方法 | |
| JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
| JP5648379B2 (ja) | 半導体装置の製造方法 | |
| JP7070303B2 (ja) | 半導体装置 | |
| JP6398861B2 (ja) | 半導体装置の製造方法 | |
| CN106471605A (zh) | 宽带隙半导体上的欧姆触点的形成 | |
| JP2018056211A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5718026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |