JP2018056211A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018056211A
JP2018056211A JP2016187424A JP2016187424A JP2018056211A JP 2018056211 A JP2018056211 A JP 2018056211A JP 2016187424 A JP2016187424 A JP 2016187424A JP 2016187424 A JP2016187424 A JP 2016187424A JP 2018056211 A JP2018056211 A JP 2018056211A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
cathode
type impurity
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016187424A
Other languages
English (en)
Other versions
JP6740835B2 (ja
Inventor
雄太 古村
Yuta Komura
雄太 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016187424A priority Critical patent/JP6740835B2/ja
Publication of JP2018056211A publication Critical patent/JP2018056211A/ja
Application granted granted Critical
Publication of JP6740835B2 publication Critical patent/JP6740835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】バッファ領域の欠陥を好適に回復させる。【解決手段】本明細書が開示するダイオードとIGBTが形成された半導体基板を有する半導体装置の製造方法の一形態は、半導体基板の第1面にp型不純物を注入してIGBTのコレクタ領域を形成する工程と、第1面にn型不純物を注入してダイオードのカソード領域を形成する工程と、コレクタ領域およびカソード領域を第1面にグリーンレーザを照射してアニールする工程と、n型不純物を注入してコレクタ領域およびカソード領域における第1面の側の反対側にバッファ領域を形成する工程と、バッファ領域を第1面に赤外線レーザを照射してアニールする工程を備える。【選択図】図1

Description

本明細書が開示する技術は、ダイオードとIGBTが形成された半導体基板を有する半導体装置の製造方法に関する。
従来から、ダイオードとIGBT(Insulated gate Bipolar Transistor)が形成された半導体基板を有する半導体装置が知られている(例えば、特許文献1)。このような半導体装置は、一般に、RC−IGBT(Reverse Conducting-IGBT)と呼ばれる。このRC−IGBTでは、半導体基板の第1面に露出する範囲内に、ダイオードのカソード領域と、IGBTのコレクタ領域が形成されている。カソード領域およびコレクタ領域が露出する面には、カソード領域およびコレクタ領域に導通する共通電極が形成されている。
特許文献1に記載された半導体装置では、共通電極のカソード領域に導通する部分(第1導体層)の仕事関数を共通電極のコレクタ領域に導通する部分(第2導体層)の仕事関数より小さくすることで、カソード領域に形成される非結晶質化した欠陥の発生を抑制している。
特開2013−145851号公報
特許文献1に記載された半導体装置では、カソード領域に導通する第1導体層と、コレクタ領域に導通する第2導体層とを別々に作る必要があり、半導体装置の製造コストが高くなってしまう。
本明細書が開示するダイオードとIGBTが形成された半導体基板を有する半導体装置の製造方法は、半導体基板の第1面に、p型不純物を注入してIGBTのコレクタ領域を形成する工程と、第1面に、n型不純物を注入してダイオードのカソード領域を形成する工程と、を備える。また、この製造方法は、コレクタ領域およびカソード領域を、前記第1面にグリーンレーザを照射してアニールする工程と、n型不純物を注入して、コレクタ領域およびカソード領域における第1面の側の反対側にバッファ領域を形成する工程と、バッファ領域を、前記第1面に赤外線レーザを照射してアニールする工程と、を備える。
この形態の半導体装置の製造方法によれば、赤外線レーザよりも波長の短いグリーンレーザのアニールによってコレクタ領域とカソード領域の欠陥を回復させた後に、赤外線レーザのアニールによってバッファ領域の欠陥を回復させる。赤外線レーザは、グリーンレーザよりも波長が長いため、深い位置に存在するバッファ領域の欠陥を回復させることができる。この方法によれば、共通電極の作り分けを行うことなく、コレクタ領域、カソード領域及びバッファ領域の欠陥を回復させることができる。
本実施形態の半導体装置の厚さ方向に沿った断面図である。 本実施例の半導体装置の製造方法のフローチャートである。 カソード領域およびコレクタ領域に不純物が注入された状態の半導体基板の断面のイメージ図である。 n型不純物が注入されてバッファ領域が形成される場合の半導体基板の断面のイメージ図である。 比較例の半導体装置の製造方法のフローチャートである。 IRレーザが照射される前のバッファ領域とカソード領域とコレクタ領域とが形成された状態の半導体基板の断面のイメージ図である。 比較例においてIRレーザが照射された後の半導体基板の断面のイメージ図である。 グリーンレーザが照射された後の半導体基板の断面のイメージ図である。
図1は、本実施形態の半導体装置10の厚さ方向に沿った断面図である。半導体装置10は、半導体基板12と、半導体基板12の表面12a(図1における上側の面)および裏面12b(図1における下側の面)に形成された電極、絶縁体等によって構成されている。半導体基板12は、IGBTが形成されているIGBT領域16と、ダイオードが形成されているダイオード領域18を備えている。すなわち、半導体装置10は、いわゆるRC−IGBTである。図1では、半導体装置10の厚さ方法に平行で、裏面12b側から表面12aに向かう方向をZ軸と定義し、Z軸に直交するX軸およびY軸を定義したXYZ軸座標が示されている。Y軸は、図1の紙面手前側から紙面奥側に向かう軸であり、X軸は、紙面左側から紙面右側へと向かう軸である。図1に示すXYZ軸座標は、図3以降で示されるXYZ軸座標と相関関係にある。
半導体基板12は、シリコンにより形成されている。半導体基板12の表面12aには、複数のトレンチ40が形成されている。各トレンチ40は、半導体装置10のY方向に沿って平行に伸びている。
IGBT領域16内の各トレンチ40の内面は、ゲート絶縁膜42に覆われている。IGBT領域16内の各トレンチ40の内部には、ゲート電極44が配置されている。ゲート電極44は、ゲート絶縁膜42によって半導体基板12から絶縁されている。ゲート電極44の表面は、層間絶縁膜46に覆われている。
ダイオード領域18内の各トレンチ40の内面は、絶縁膜52に覆われている。ダイオード領域18内の各トレンチ40の内部には、制御電極54が配置されている。制御電極54は、絶縁膜52によって半導体基板12から絶縁されている。制御電極54の表面は、層間絶縁膜56に覆われている。制御電極54の電位は、ゲート電極44の電位から独立して制御される。
半導体基板12の表面12aには、上部電極60が形成されている。上部電極60は、層間絶縁膜46によってゲート電極44から絶縁されており、層間絶縁膜56によって制御電極54から絶縁されている。半導体基板12の裏面12bには、下部電極62が形成されている。
IGBT領域16の内部には、エミッタ領域20、ボディ領域22、ドリフト領域28、バッファ領域30及びコレクタ領域32が形成されている。
エミッタ領域20は、n型領域であり、半導体基板12の表面12aに露出している。エミッタ領域20は、上部電極60にオーミック接触している。エミッタ領域20は、ゲート絶縁膜42に接している。
ボディ領域22は、ボディコンタクト領域22aと低濃度ボディ領域22bを有している。ボディコンタクト領域22aは、高濃度のp型不純物を含有するp型領域である。ボディコンタクト領域22aは、半導体基板12の表面12aに露出している。ボディコンタクト領域22aは、エミッタ領域20に隣接している。ボディコンタクト領域22aは、上部電極60にオーミック接触している。低濃度ボディ領域22bは、ボディコンタクト領域22aよりもp型不純物濃度が低いp型領域である。低濃度ボディ領域22bは、エミッタ領域20とボディコンタクト領域22aの下側に形成されている。低濃度ボディ領域22bは、エミッタ領域20の下側でゲート絶縁膜42に接している。
ドリフト領域28は、エミッタ領域20及びバッファ領域30よりも低濃度のn型不純物を含有するn型領域である。ドリフト領域28は、低濃度ボディ領域22bの下側に形成されている。ドリフト領域28は、低濃度ボディ領域22bによってエミッタ領域20から分離されている。ドリフト領域28は、低濃度ボディ領域22bの下側において、トレンチ40の下端部のゲート絶縁膜42と接している。
バッファ領域30は、ドリフト領域28よりも高濃度のn型不純物を含有するn型領域である。バッファ領域30は、ドリフト領域28の下側に形成されている。
コレクタ領域32は、高濃度のp型不純物を含有するp型領域である。コレクタ領域32は、バッファ領域30の下側に形成されている。コレクタ領域32は、半導体基板12の裏面12bに露出している。コレクタ領域32は、下部電極62にオーミック接触している。
IGBT領域16内には、エミッタ領域20、ボディ領域22、ドリフト領域28、バッファ領域30、コレクタ領域32及びゲート電極44等によって、上部電極60と下部電極62の間に接続されたIGBTが形成されている。半導体装置10がIGBTとして動作する場合には、上部電極60がエミッタ電極であり、下部電極62がコレクタ電極である。
ダイオード領域18の内部には、アノード領域34、ドリフト領域28、バッファ領域30及びカソード領域36が形成されている。
アノード領域34は、アノードコンタクト領域34aと低濃度アノード領域34bを有している。アノードコンタクト領域34aは、高濃度のp型不純物を含有するp型領域である。アノードコンタクト領域34aは、半導体基板12の表面12aに露出している。アノードコンタクト領域34aは、上部電極60にオーミック接触している。低濃度アノード領域34bは、アノードコンタクト領域34aよりもp型不純物濃度が低いp型領域である。低濃度アノード領域34bは、アノードコンタクト領域34aの周囲に形成されている。低濃度アノード領域34bは、絶縁膜52に接している。
ダイオード領域18内のドリフト領域28は、IGBT領域16内のドリフト領域28と繋がっている。ダイオード領域18内のドリフト領域28は、低濃度アノード領域34bの下側に形成されており、トレンチ40の下端部近傍の絶縁膜52と接している。
ダイオード領域18内のバッファ領域30は、IGBT領域16内のバッファ領域30と繋がっている。ダイオード領域18内のバッファ領域30は、ドリフト領域28の下側に形成されている。
カソード領域36は、バッファ領域30よりも高濃度のn型不純物を含有するn型領域である。カソード領域36は、バッファ領域30の下側に形成されている。カソード領域36は、コレクタ領域32に隣接している。カソード領域36は、半導体基板12の裏面12bに露出している。カソード領域36は、下部電極62にオーミック接触している。
ダイオード領域18内には、アノード領域34、ドリフト領域28、バッファ領域30及びカソード領域36等によって、上部電極60と下部電極62の間に接続されたpnダイオードが形成されている。半導体装置10がダイオードとして動作する場合には、上部電極60がアノード電極であり、下部電極62がカソード電極である。すなわち、ダイオードは、IGBTに対して逆並列に接続されている。
次に、半導体装置10の製造方法について説明する。図2は、本実施例の半導体装置10の製造方法のフローチャートである。半導体装置10の製造方法では、半導体装置10は、加工前の半導体基板12を基として製造される。加工前の半導体基板12の全体は、ドリフト領域28と略同じn型不純物濃度を有している。
半導体装置10の製造方法では、初めに、半導体基板12に複数のトレンチ40が形成される(ステップS11)。半導体基板12の表面12aが選択的にエッチングされることによって、トレンチ40が形成される。トレンチが形成された後に、トレンチ40の内面を覆うようにゲート絶縁膜42および絶縁膜52が形成される。その後、トレンチ40内にゲート電極44および制御電極54が形成される。
トレンチ40が形成されると、表面12aから半導体基板12に不純物が注入されてボディ領域22、エミッタ領域20、およびアノード領域34が形成される(図2のステップS13)。その後、半導体基板12の表面12aに上部電極60が形成される(ステップS15)。
上部電極60が形成されると、半導体基板12の裏面12b側からダイオード領域18に対してp型不純物が注入されることによって、コレクタ領域32が形成される(ステップS17)。
次に、半導体基板12の裏面12b側からIGBT領域16に対してn型不純物が注入されることによって、カソード領域36が形成される(ステップS19)。
図3は、カソード領域36およびコレクタ領域32に不純物が注入された状態の半導体基板12の断面を示している。図3に示すように、カソード領域36には、カソード領域36に注入されたn型不純物36Iが「×」印で示されている。同じように、コレクタ領域32には、コレクタ領域32に注入されたp型不純物32Iが「×」印で示されている。カソード領域36の単位体積あたりにおけるn型不純物36Iの数がコレクタ領域32の単位体積あたりにおけるp型不純物32Iよりも多いのは、カソード領域36に注入されたn型不純物36Iの濃度がコレクタ領域32に注入されたp型不純物32Iの濃度よりも高いからである。なお、この時点でのn型不純物36Iおよびp型不純物32Iは、活性化していない。
ステップS17およびステップS19の処理が行われると、半導体基板12の裏面12bにグリーンレーザが照射されて、半導体基板12がアニールされる(ステップS21)。グリーンレーザが半導体基板12に照射されることで、コレクタ領域32におけるp型不純物32Iおよびカソード領域36におけるn型不純物36Iが活性化されるとともに、コレクタ領域32およびカソード領域36の内部の欠陥が回復する。
次に、半導体基板12の裏面12b側から半導体基板12に対してn型不純物が注入されることによってバッファ領域30が形成される(ステップS23)。バッファ領域30に注入されるn型不純物の濃度は、カソード領域36に注入されるn型不純物の濃度よりも低い。
図4は、n型不純物30Iが注入されてバッファ領域30が形成される場合の半導体基板12の断面を示している。ステップS21の処理によって、コレクタ領域32およびカソード領域36の欠陥が除去されており、また、コレクタ領域32およびカソード領域36に注入された不純物が活性化している。したがって、図4の状態では、図3で示した活性化していないn型不純物36Iおよびp型不純物32Iがほとんど存在しない。
バッファ領域30が形成されると、半導体基板12の裏面12bにIRレーザ(赤外線レーザ)が照射され、半導体基板12がアニールされる(図2のステップS25)。グリーンレーザの波長よりも長い波長を有するIRレーザは、グリーンレーザよりも深い位置まで到達する。IRレーザが照射されることで、バッファ領域30が加熱される。これによって、バッファ領域30におけるn型不純物30Iが活性化されるとともに、バッファ領域30内の欠陥が回復する。
その後、半導体基板12の裏面12bに下部電極62が形成されると(ステップS27)、図1に示す半導体装置10が完成する。
図5は、比較例の半導体装置10の製造方法のフローチャートである。比較例の半導体装置10の製造方法は、バッファ領域30、コレクタ領域32及びカソード領域36が形成された後にIRレーザによるアニールとグリーンレーザによるアニールとが行われる点で本実施例の半導体装置10の製造方法と異なり、他の処理については、本実施例と同じである。そのため、比較例の半導体装置10の製造方法では、本実施例の半導体装置10の製造方法と同じ処理については説明を簡略化し、異なる処理について詳細に説明する。
比較例の半導体装置10の製造方法では、上部電極60が形成されると(ステップS45)、裏面12b側から半導体基板12に対してn型不純物が注入されることによってバッファ領域30が形成される(ステップS47)。次に、裏面12b側から半導体基板12に対してp型不純物が注入されることによってコレクタ領域32が形成される(ステップS49)。次に、裏面12b側から半導体基板12に対してn型不純物が注入されることによってカソード領域36が形成される(ステップS51)。すなわち、比較例では、本実施例と異なり、グリーンレーザによるアニールが行われる前に、バッファ領域30が形成されている。
図6は、比較例の製造方法において、IRレーザが照射される前のバッファ領域30とカソード領域36とコレクタ領域32とが形成された状態の半導体基板12の断面のイメージ図である。図6に示すように、バッファ領域30には、活性化していないn型不純物30Iが存在し、カソード領域36には、活性化していないn型不純物36Iが存在し、コレクタ領域32には、活性化していないp型不純物32Iが存在している。
次に、半導体基板12の裏面12bに対してIRレーザが照射されてアニールが行われる(ステップS53)。裏面12bに対して照射されたIRレーザはカソード領域36及びコレクタ領域32内に存在する欠陥(活性化していない不純物36I、32Iや格子欠陥等)によって遮断されるため、カソード領域36及びコレクタ領域32内でIRレーザの強度が減衰する。このため、バッファ領域30に十分な強度のIRレーザが到達せず、バッファ領域30を十分に加熱できない。したがって、バッファ領域30内の不純物を十分に活性化することができず、また、バッファ領域30内の欠陥を十分に回復させることができない。特に、カソード領域36内に高密度に欠陥が存在しているので、ダイオード領域18内のバッファ領域30において、不純物を十分に活性化できず、欠陥を十分に回復させることができない。図7は、比較例においてIRレーザが照射された後の半導体基板12の断面を示している。図7に示すように、IRレーザが照射された後も、バッファ領域30には、活性化されていないn型不純物30Iが残る。
IRレーザによるアニールが行われると、半導体基板12の裏面12bにグリーンレーザが照射されてアニールが行われる(図5のステップS55)。グリーンレーザによるアニールによって、実施例と同じように、カソード領域36におけるn型不純物36Iおよびコレクタ領域32におけるp型不純物32Iが活性化される。
図8は、グリーンレーザが照射された後の半導体基板12の断面を示している。図8に示すように、グリーンレーザが照射されることで、カソード領域36におけるn型不純物36Iおよびコレクタ領域32におけるp型不純物32Iは活性化されるものの、バッファ領域30に活性化されなかったn型不純物30Iが残る。
グリーンレーザが照射されると、半導体基板12に対して下部電極62が形成されて(図5のステップS57)、半導体装置10が完成する。
以上説明したように、本実施例の半導体装置10の製造方法では、コレクタ領域32とカソード領域36への不純物注入、裏面12bへのグリーンレーザの照射、バッファ領域30への不純物注入、裏面12bへのIRレーザの照射の順に工程が実施される。そのため、カソード領域36及びコレクタ領域32の欠陥を回復させた後に、バッファ領域への不純物注入とIRレーザによるバッファ領域30の欠陥を回復が行われる。したがって、比較例の問題(カソード領域36及びコレクタ領域32内の欠陥によってIRレーザが遮断され、バッファ領域30の不純物の活性化と欠陥の回復を十分にできないという問題)が生じない。
また、本実施例では、コレクタ領域32とカソード領域36への不純物注入後にこれらの領域のアニール(グリーンレーザによるアニール)を実施し、その後にバッファ領域30への不純物注入とアニール(IRレーザによるアニール)を実施する。このため、グリーンレーザによるアニールがバッファ領域30の不純物の活性化に影響せず、また、IRレーザによるアニールがコレクタ領域32とカソード領域36の不純物の活性化に影響し難い。このため、半導体装置10の特性のばらつきを抑制することができる。
また、本実施例では、グリーンレーザによるアニールの後に、IRレーザによるアニールが行われる。このため、グリーンレーザによるアニール時に半導体基板12に温度ムラが発生し難く、半導体基板12の裏面12bに凹凸形状が発生することを抑制できる。つまり、IRレーザによるアニールをグリーンレーザによるアニールよりも先に行うと、IRレーザによるアニールに起因する欠陥(少量の欠陥)が半導体基板内に不均一に生成される。その後にグリーンレーザによるアニールを行うと、不均一に存在する欠陥の影響によって半導体基板内の温度分布が不均一となる。このため、グリーンレーザによるアニールで半導体基板の裏面12bが溶融して凝固するときに、裏面12bが凹凸形状となる。これに対し、本実施例では、裏面12bの凹凸形状の問題を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
12a:表面
12b:裏面
16:IGBT領域
18:ダイオード領域
20:エミッタ領域
22:ボディ領域
22a:ボディコンタクト領域
22b:低濃度ボディ領域
26:ドリフト領域
28:低濃度ドリフト領域
30:バッファ領域
32:コレクタ領域
34:アノード領域
34a:アノードコンタクト領域
34b:低濃度アノード領域
36:カソード領域
30I,36I:活性化していないn型不純物
32I:活性化していないp型不純物
40:トレンチ
42:ゲート絶縁膜
44:ゲート電極
46:層間絶縁膜
52:絶縁膜
54:制御電極
56:層間絶縁膜
60:上部電極
62:下部電極

Claims (1)

  1. ダイオードとIGBTが形成された半導体基板を有する半導体装置の製造方法であって、
    前記半導体基板の第1面に、p型不純物を注入して前記IGBTのコレクタ領域を形成する工程と、
    前記第1面に、n型不純物を注入して前記ダイオードのカソード領域を形成する工程と、
    前記コレクタ領域および前記カソード領域を、前記第1面にグリーンレーザを照射してアニールする工程と、
    n型不純物を注入して、前記コレクタ領域および前記カソード領域における前記第1面の側の反対側にバッファ領域を形成する工程と、
    前記バッファ領域を、前記第1面に赤外線レーザを照射してアニールする工程と、を備える製造方法。
JP2016187424A 2016-09-26 2016-09-26 半導体装置の製造方法 Active JP6740835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016187424A JP6740835B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016187424A JP6740835B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018056211A true JP2018056211A (ja) 2018-04-05
JP6740835B2 JP6740835B2 (ja) 2020-08-19

Family

ID=61837053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016187424A Active JP6740835B2 (ja) 2016-09-26 2016-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6740835B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295962B2 (en) * 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267095A (ja) * 2008-04-25 2009-11-12 Japan Steel Works Ltd:The 半導体製造方法
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2015153788A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016046480A (ja) * 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP2016086136A (ja) * 2014-10-29 2016-05-19 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267095A (ja) * 2008-04-25 2009-11-12 Japan Steel Works Ltd:The 半導体製造方法
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2015153788A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016046480A (ja) * 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP2016086136A (ja) * 2014-10-29 2016-05-19 トヨタ自動車株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295962B2 (en) * 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors

Also Published As

Publication number Publication date
JP6740835B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
JP6078961B2 (ja) 半導体装置の製造方法
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP2018137454A (ja) 半導体装置および半導体装置の製造方法
JP6547724B2 (ja) 半導体装置の製造方法
JP5920383B2 (ja) 半導体装置を製造する方法及び半導体装置
US20180053655A1 (en) Method for manufacturing semiconductor device
JP6784148B2 (ja) 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP5621493B2 (ja) 半導体装置の製造方法
JP5621621B2 (ja) 半導体装置と半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP2014146757A (ja) 炭化珪素半導体装置の製造方法
JP6740835B2 (ja) 半導体装置の製造方法
JP2007220724A (ja) 薄板型igbtの製造方法及び薄板型igbt
JP2017055046A (ja) 半導体装置の製造方法
JP2015154000A (ja) 半導体装置および半導体装置の製造方法
JP5751128B2 (ja) 半導体装置の製造方法
JP2016086136A (ja) 半導体装置の製造方法
JP2018107190A (ja) 半導体装置の製造方法
JP5751106B2 (ja) 半導体装置の製造方法
WO2017051464A1 (ja) 半導体装置
JP6398861B2 (ja) 半導体装置の製造方法
JP2019186434A (ja) 半導体装置の製造方法
JP6569512B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R151 Written notification of patent or utility model registration

Ref document number: 6740835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250