JP5751128B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、レーザを照射してレーザアニールすることにより、半導体基板に注入された不純物を活性化させる半導体装置の製造方法に関するものである。

従来より、絶縁ゲートバイポーラトランジスタ（以下では、単にＩＧＢＴという）素子が形成されてなる半導体装置をイオン注入工程およびレーザアニール工程を含む工程を行うことによって製造する製造方法が提案されている（例えば、特許文献１参照）。

具体的には、このような製造方法では、まず、半導体基板の表面側にベース層、エミッタ領域、ゲート電極、エミッタ電極等を形成した後、半導体基板の裏面にコレクタ層を構成する不純物をイオン注入する。その後、半導体基板の裏面からレーザを照射してレーザアニールすることにより、不純物を活性化させてコレクタ層を形成する。その後、半導体基板の裏面にコレクタ電極を形成することにより、ＩＧＢＴ素子が形成された半導体装置が製造される。なお、不純物を活性化させるレーザが照射されると、半導体基板の裏面は一瞬溶融した後に凝固することになる。

特開２００８−４８６７号公報

しかしながら、上記製造方法では、一般的に、所定波長の１つのレーザを照射してレーザアニールを行っている。この場合、不純物を活性化させるレーザが照射された照射領域とこのレーザが照射されていない非照射領域との間の温度勾配が大きくなる。このため、半導体基板の裏面のうちレーザが照射された照射領域は溶融した後に凝固することになるが、温度勾配が大きいと凝固スピードが速くなって半導体基板の裏面に凹凸ができやすくなるという問題がある。そして、このように半導体基板の裏面に凹凸が形成されると、コレクタ電極を形成した際に凹凸によってリーク不良が発生しやすくなる。

なお、ここでは、ＩＧＢＴ素子が形成されてなる半導体装置を例に挙げて説明したが、このような問題は、半導体基板の裏面に不純物をイオン注入し、この不純物を上記のようにレーザアニールした場合に同様に発生する。

本発明は上記点に鑑みて、レーザを照射して不純物を活性化させる半導体装置の製造方法において、半導体基板の裏面に凹凸が形成されることを抑制することができる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、半導体基板（３ａ）の裏面側に不純物が活性化されてなる活性化層（１２、１３）を備え、半導体基板（３ａ）の表層部に第２導電型のベース層（４）が形成され、ベース層（４）の表層部に第１導電型のエミッタ領域（６）が形成され、ベース層（４）の表面にゲート絶縁膜（８）が形成されていると共にゲート絶縁膜（８）上にゲート電極（９）が形成されていることによって半導体基板（３ａ）の厚さ方向に電流を流す半導体装置の製造方法において、半導体基板（３ａ）を用意する工程と、当該半導体基板（３ａ）の裏面から活性化層（１２、１３）を構成するための不純物をイオン注入するイオン注入工程と、半導体基板（３ａ）の裏面から、第１レーザ（１８ａ）と、第１レーザ（１８ａ）よりエネルギーが低くされていると共に波長が長くされており、第１レーザ（１８ａ）の照射スポットと少なくとも一部が重なる照射スポットとされた第２レーザ（１８ｂ）とを同時に照射しながら走査し、第１レーザ（１８ａ）によって不純物を活性化させて活性化層（１２、１３）を形成する活性化工程と、を行い、活性化工程では、第１レーザ（１８ａ）の照射スポットの中心が第２レーザ（１８ｂ）の照射スポットの中心より走査方向下流側に位置する状態で第１、第２レーザ（１８ａ、１８ｂ）を照射することを特徴としている。

このような製造方法によれば、第１レーザ（１８ａ）によって不純物が活性化され、第１レーザ（１８ａ）よりエネルギーが低い第２レーザ（１８ｂ）によって半導体基板（３ａ）が温められる。そして、第２レーザ（１８ｂ）は第１レーザ（１８ａ）より照射スポットが広くされていると共に第１レーザ（１８ａ）より波長が長くされており、第１レーザ（１８ａ）より半導体基板（３ａ）の裏面を広範囲に温めることができると共に表面側に向かって深くまで温めることができる。すなわち、第２レーザ（１８ｂ）によって不純物が活性化される領域近傍の温度を高くすることができる。このため、第１レーザ（１８ａ）によって不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにすることができる。したがって、半導体基板（３ａ）の裏面のうち第１レーザ（１８ａ）が照射されて溶融した領域の凝固スピードを遅くすることができ、半導体基板（３ａ）の裏面に凹凸が形成されることを抑制することができる。また、第１レーザ（１８ａ）を照射した後に第２レーザ（１８ｂ）を照射する領域が増えるため、さらに、温度勾配を緩やかにすることができ、半導体基板（３ａ）の裏面に凹凸が形成されることを抑制することができる。

この場合、請求項２に記載の発明のように、活性化工程の前に、半導体基板（３ａ）の裏面を洗浄して当該半導体基板（３ａ）の裏面に形成されている酸化膜を除去する工程を行うことが好ましい。

これによれば、活性化工程の際に、酸化膜によって第１、第２レーザ（１８ａ、１８ｂ）が乱反射することを抑制することができ、第１、第２レーザ（１８ａ、１８ｂ）が照射されている領域の温度が局所的に不均一になることを抑制することができる。

また、請求項３に記載の発明のように、活性化工程は、真空雰囲気または不活性ガス雰囲気で行うのがよい。これによれば、活性化工程を行う際に、第１レーザ（１８ａ）が照射されて溶融した領域に酸素が取り込まれることを抑制することができ、酸素を核（起点）とする欠陥が形成されることを抑制することができる。

また、請求項４に記載の発明のように、半導体基板（３ａ）を用意する工程では、シリコン基板を用意し、活性化工程では、第１、第２レーザ（１８ａ、１８ｂ）の照射スポットが重なる領域のエネルギーの合計が１．９Ｊ以上であって２．６Ｊ以下となるようにすることが好ましい（図５参照）。

これによれば、第１、第２レーザ（１８ａ、１８ｂ）の照射スポットが重なる領域のエネルギーが１．９Ｊ以上とされているために不純物が活性化されないことを抑制することができる。また、照射スポットが重なる領域のエネルギーが２．６Ｊ以下とされているために半導体基板（３ａ）の裏面にダメージが印加されることを抑制することができる。

そして、請求項５に記載の発明のように、半導体基板（３ａ）を用意する工程では、第１導電型の半導体基板（３ａ）を用意し、イオン注入工程の前に、半導体基板（３ａ）の表層部にベース層（４）を形成する工程と、ベース層（４）の表層部にエミッタ領域（６）を形成する工程と、ベース層（４）の表面にゲート絶縁膜（８）を形成する工程と、ゲート絶縁膜（８）上にゲート電極（９）を形成する工程と、を行い、イオン注入工程では、活性化層（１２）として第２導電型のコレクタ層を形成するための不純物をイオン注入することができる。このように、ＩＧＢＴ素子を形成してなる半導体装置の製造方法に本発明を適用することができる。

また、請求項６に記載の発明のように、イオン注入工程では、コレクタ層を形成するための不純物と共に、活性化層（１３）として第１導電型のカソード層を形成するための不純物をイオン注入することができる。このように、ダイオード素子を形成してなる半導体装置の製造方法に本発明を適用することができる。

さらに、請求項７に記載の発明のように、イオン注入工程では、活性化層（１２、１３）上に第１導電型のフィールドストップ層（１５）を形成するための不純物をイオン注入し、活性化工程では、活性化層（１２、１３）と共にフィールドストップ層（１５）を形成することができる。このように、フィールドストップ層（１５）を備えた半導体装置に本発明の製造方法を適用することもできる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における製造方法により製造された半導体装置の断面図である。 図１に示す半導体装置の製造工程を示す断面図である。 活性化工程を行う際に照射されるレーザの模式図である。 レーザが照射されている領域と半導体基板の裏面の温度との関係を示す図である。 第１、第２レーザの照射スポットが重なる領域のエネルギーと、耐圧との関係を示す図である。 他の実施形態における第１、第２レーザの照射スポットを示す模式図である。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態の製造方法により製造された半導体装置の断面図であり、ＩＧＢＴ素子とダイオード素子とが一体化されて備えられるいわゆるＲＣ−ＩＧＢＴ型の半導体装置である。

図１に示されるように、本実施形態の半導体装置は、ＩＧＢＴ素子が形成されるＩＧＢＴ領域１と、ダイオード素子が形成されるダイオード領域２とを有し、ドリフト層３として機能するＮ⁻型のシリコン基板等の半導体基板３ａを備えている。そして、Ｎ⁻型ドリフト層３の表面側には、所定深さのＰ型ベース層４が形成されている。さらに、Ｐ型ベース層４を貫通してＮ⁻型ドリフト層３まで達するように複数個のトレンチ５が形成されており、このトレンチ５によってＰ型ベース層４が複数個に分離されている。

各トレンチ５は、所定のピッチ（間隔）で形成されており、所定方向（図１では紙面奥行き方向）に延設された後その先端部において引き回された環状構造とされている。以下では、トレンチ５が環状構造とされているものを説明するが、トレンチ５は環状構造ではなく、ストライプ構造とされていてもよい。

Ｐ型ベース層４のうち隣接するトレンチ５同士の間に配置されている領域（すなわち、環状のトレンチ５に囲まれていない領域）には、表層部にＮ^＋型エミッタ領域６が形成されている。また、この領域の表層部には、Ｎ^＋型エミッタ領域６に挟まれるようにＰ^＋型ボディ領域７が形成されている。すなわち、Ｐ型ベース層４のうち隣接するトレンチ５同士の間に配置されている領域は、チャネル領域として機能する部分となる。

Ｎ^＋型エミッタ領域６は、トレンチ５の長手方向に沿ってトレンチ５の側面に接するように棒状に延設され、トレンチ５の先端よりも内側で終端する構造とされている。また、Ｐ^＋型ボディ領域７は、２つのＮ^＋型エミッタ領域６に挟まれてトレンチ５の長手方向（つまりＮ^＋型エミッタ領域６）に沿って棒状に延設され、トレンチ５の先端よりも内側で終端する構造とされている。これらＮ^＋型エミッタ領域６とＰ^＋型ボディ領域７は、十分にＰ型ベース層４よりも高濃度とされており、Ｐ型ベース層４内で終端する構造とされている。

また、Ｐ型ベース４層のうち隣接するトレンチ５同士の間に配置されていない領域（すなわち、環状のトレンチ５に囲まれている領域）には、Ｎ^＋型エミッタ領域６およびＰ^＋型ボディ領域７は形成されていない。すなわち、Ｐ型ベース層４のうち隣接するトレンチ５同士の間に配置されていない領域はフローティング領域として機能する部分となる。

このように、本実施形態では、Ｐ型ベース層４がトレンチ５によって複数に分割されており、分割されたＰ型ベース層４に交互にＮ^＋型エミッタ領域６およびＰ^＋型ボディ領域７が形成されている。つまり、本実施形態の半導体装置はいわゆる間引き型の半導体装置であり、オン電圧の低減を図ることができるようになっている。

また、各トレンチ５内は、各トレンチ５の内壁表面を覆うように形成されたゲート絶縁膜８と、このゲート絶縁膜８上に形成されたポリシリコン等により構成されるゲート電極９とにより埋め込まれており、これらによってトレンチゲート構造が構成されている。なお、本実施形態では、Ｐ型ベース層４のうちトレンチ５の側壁と接する領域が本発明のベース層の表面に相当している。

そして、Ｐ型ベース層４の上にはＢＰＳＧ等で構成される層間絶縁膜１０が形成されている。この層間絶縁膜１０にはコンタクトホール１０ａが形成されており、Ｎ^＋型エミッタ領域６の一部およびＰ^＋型ボディ領域７が層間絶縁膜１０から露出している。そして、層間絶縁膜１０の上には上部電極１１が形成されており、この上部電極１１はコンタクトホール１０ａを通じてＮ^＋型エミッタ領域６およびＰ^＋型ボディ領域７に電気的に接続されている。すなわち、この上部電極１１は、ＩＧＢＴ素子におけるエミッタ電極として機能すると共に、ダイオード素子におけるアノード電極として機能する。

また、Ｎ⁻型ドリフト層３のうち裏面側には、Ｐ型コレクタ層１２が形成されている共にＰ型コレクタ層１２の隣にＮ型カソード層１３が形成されている。すなわち、本実施形態では、半導体基板３ａの裏面側に形成される層がＰ型コレクタ層１２であるかまたはＮ型カソード層１３であるかによってＩＧＢＴ領域１とダイオード領域２とに区画されている。そして、半導体基板３ａの裏面には下部電極１４が形成されている。この下部電極１４は、ＩＧＢＴ素子におけるコレクタ電極として機能すると共にダイオード素子におけるカソード電極として機能する。なお、本実施形態では、Ｐ型コレクタ層１２およびＮ型カソード層１３が本発明の活性化層に相当している。

そして、Ｎ⁻型ドリフト層３と、Ｐ型コレクタ層１２およびＮ型カソード層１３との間には、Ｎ⁻型ドリフト層３より不純物濃度が高くされているＮ型のフィールドストップ層（以下では、単にＦＳ層という）１５が形成されている。

以上のようにして本実施形態における半導体装置が構成されている。なお、本実施形態では、Ｎ⁻型、Ｎ型、Ｎ^＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ^＋型が本発明の第２導電型に相当している。

次に、このような半導体装置の製造方法について説明する。図２は、本実施形態における半導体装置の製造工程を示す断面図である。

図２（ａ）に示されるように、まず、Ｎ⁻型ドリフト層３を構成する４００μｍ以下の半導体基板３ａを用意する。なお、この半導体基板３ａは、裏面が研削等されたものであり、裏面に微小な凹凸が形成されている。

続いて、図２（ｂ）に示されるように、半導体基板３ａに表面側の素子構造１６を形成する。表面側の素子構造１６とは、Ｐ型ベース層４、トレンチゲート構造、Ｎ^＋型エミッタ領域６、Ｐ^＋型ボディ領域７、層間絶縁膜１０、上部電極１１等であり、図２（ｂ）では素子構造１６を模式的に示してある。

例えば、この素子構造１６を以下のように形成する。すなわち、まず、半導体基板３ａの表面側からＰ型ベース層４をイオン注入および熱拡散等で形成する。その後、上記トレンチゲート構造を形成する。トレンチゲート構造の具体的な製造工程に関しては、周知なものと同様であり、Ｐ型ベース層４を貫通してＮ⁻型ドリフト層３に達するようにトレンチ５を形成し、このトレンチ５の内壁表面にゲート絶縁膜８とゲート電極９となるポリシリコンとを形成することで構成する。

続いて、Ｎ^＋型エミッタ領域６およびＰ^＋型ボディ領域７を不純物のイオン注入および熱拡散等により形成する。なお、Ｎ^＋型エミッタ領域６およびＰ^＋型ボディ領域７は、上記のように、トレンチ５によって複数に分割されたＰ型ベース層４に交互に形成する。すなわち、Ｐ型ベース層４において、チャネル領域として機能する領域とフローティング領域として機能する領域とが交互に形成されるようにする。

その後、Ｐ型ベース層４の上に層間絶縁膜１０を形成し、層間絶縁膜１０にコンタクトホール１０ａを形成する。そして、コンタクトホール１０ａを介してＮ^＋型エミッタ領域６およびＰ^＋型ボディ領域７と電気的に接続される上部電極１１を形成する。

続いて、図２（ｃ）に示されるように、半導体基板３ａの裏面側からＦＳ層１５を構成するリン等のＮ型不純物をＦＳ層形成予定領域にイオン注入する。なお、特に限定されるものではないが、例えば、このイオン注入は、加速電圧を５０００ＫｅＶ以下とし、ドーズ量を１×１０^１０ｃｍ^−２以上として行うことができる。また、図２（ｃ）では、ＦＳ層１５を構成する不純物を模式的に丸印で示してある。

次に、図２（ｄ）に示されるように、半導体基板３ａの裏面からＰ型コレクタ層１２を構成するボロン等のＰ型不純物をコレクタ層形成予定領域にイオン注入すると共にＮ型カソード層１３を形成するリン等のＮ型不純物をカソード層形成予定領域にイオン注入する。例えば、次のようにＰ型不純物およびＮ型不純物を各形成予定領域にイオン注入することができる。

すなわち、まず、半導体基板３ａの裏面にレジストを形成してコレクタ層形成予定領域を開口し、このレジストをマスクとしてＰ型不純物をイオン注入する。そして、このレジストをアッシングや溶液等によって除去した後、新たなレジスト１７を配置してカソード層形成予定領域を開口し、このレジスト１７をマスクとしてＮ型不純物をイオン注入する。その後、このレジスト１７をアッシングや溶液等によって除去する。なお、特に限定されるものではないが、これらのイオン注入は、加速電圧を２０００ＫｅＶ以下とし、ドーズ量を１×１０^１３ｃｍ^−２以上として行うことができる。また、図２（ｄ）では、Ｎ型カソード層１３を構成する不純物をイオン注入するときの工程を示しており、Ｐ型コレクタ層１２を構成する不純物を模式的に四角印で示し、Ｎ型カソード層１３を構成する不純物を模式的に三角印で示してある。

続いて、図２（ｅ）に示されるように、フッ酸洗浄やドライエッチング等によって半導体基板３ａの裏面に形成されている（自然）酸化膜を除去する工程を行う。

その後、図２（ｆ）に示されるように、真空雰囲気またはアルゴン、窒素、ヘリウム等で充填された不活性ガス雰囲気において、半導体基板３ａの裏面側からレーザ１８を照射しながら走査して不純物を活性化させ、Ｐ型コレクタ層１２、Ｎ型カソード層１３、ＦＳ層１５を形成する活性化工程を行う。なお、図２（ｆ）では、理解をし易くするためにレーザ１８が照射される前の領域も不純物が活性化されてＰ型コレクタ層１２、Ｎ型カソード層１３、ＦＳ層１５が形成された状態を示してある。また、図３は、活性化工程を行う際に照射されるレーザ１８の模式図である。

図２（ｆ）および図３に示されるように、活性化工程は、半導体基板３ａの裏面側から第１レーザ１８ａおよび第２レーザ１８ｂを同時に照射し、第１レーザ１８ａによって不純物が活性化されるようにして行う。具体的には、次のような第１、第２レーザ１８ａ、１８ｂを照射して活性化工程を行う。

すなわち、第１、第２レーザ１８ａ、１８ｂは、照射スポットがそれぞれ円形状とされ、第１レーザ１８ａの照射スポットが第２レーザ１８ｂの照射スポットより小さくされている。そして、第１レーザ１８ａの照射スポットと第２レーザ１８ｂの照射スポットの中心とが一致するようにされている。

また、第２レーザ１８ｂのエネルギーが第１レーザ１８ａのエネルギーより低くされている。詳述すると、第２レーザ１８ｂは単体で不純物が活性化されないエネルギーとされている。また、第２レーザ１８ｂの波長は第１レーザ１８ａの波長より長くされている。

すなわち、活性化工程は、第１レーザ１８ａと共に、第１レーザ１８ａより半導体基板３ａの裏面の広範囲および裏面から表面側に向かって深くまで低温に加熱することができる第２レーザ１８ｂを照射することによって行う。言い換えると、活性化工程は、第１レーザ１８ａと共に、不純物を活性化させる機能を発揮するものではなく、不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにする第２レーザ１８ｂを照射しながら行う。図４は、レーザ１８が照射されている領域と半導体基板３ａの裏面の温度との関係を示す図である。

図４に示されるように、上記のような第１、第２レーザ１８ａ、１８ｂを照射した場合には、第１レーザ１８ａのみを照射した場合と比較して、第１レーザ１８ａの照射スポットの中心から外側に向かって緩やかな温度勾配となることが確認される。

また、本実施形態では、第１レーザ１８ａの照射スポットと第２レーザ１８ｂの照射スポットとが重なる領域のエネルギーは、１．９Ｊ以上であって２．６Ｊ以下となるように各レーザ１８ａ、１８ｂのエネルギーが調整されている。図５は、第１、第２レーザ１８ａ、１８ｂの照射スポットが重なる領域のエネルギーと耐圧との関係を示す図である。

図５に示されるように、第１、第２レーザ１８ａ、１８ｂの照射スポットが重なる領域のエネルギーが１．９Ｊ未満になる、または２．６Ｊより大きくなると、耐圧が低下することが確認される。これは、エネルギーが１．９Ｊ未満になると不純物の活性化が完全に行われないためであり、エネルギーが２．６Ｊより大きくなるとレーザによって半導体基板３ａにダメージが印加されるためである。したがって、第１、第２レーザ１８ａ、１８ｂは、照射スポットが重なる領域のエネルギーが１．９Ｊ以上であって２．６Ｊ以下となるようにエネルギーが調整されている。また、第２レーザ１８ｂは、温度勾配を緩やかにする機能を発揮するものであり、不純物を活性化する機能を発揮するものではないため、エネルギーが１．９Ｊ未満とされている。

なお、特に限定されるものではないが、第１、第２レーザ１８ａ、１８ｂとしては、レーザ光源から出力されるエキシマレーザ、固体レーザ、ガスレーザ、半導体レーザ等が集光レンズによって集光されたＣＷ（Continuous Ｗave）レーザが用いられる。そして、本実施形態では、第１レーザ１８ａは波長が５３２ｎｍとされているＣＷレーザとされ、第２レーザ１８ｂは波長が８０８ｎｍとされているＣＷレーザとされている。

その後、特に図示しないが、半導体基板３ａの裏面に下部電極１４を形成することにより、上記図１に示す半導体装置が製造される。

以上説明したように、本実施形態では、第１レーザ１８ａによって不純物が活性化され、第１レーザ１８ａよりエネルギーが低い第２レーザ１８ｂのみが照射される領域で半導体基板３ａが温められる。そして、第２レーザ１８ｂは第１レーザ１８ａより照射スポットが広くされていると共に第１レーザ１８ａより波長が長くされており、第１レーザ１８ａより半導体基板３ａの裏面を広範囲に温めることができると共に表面側に向かって深くまで温めることができる。すなわち、第２レーザ１８ｂによって不純物が活性化される領域近傍の温度を高くすることができる。このため、第１レーザ１８ａが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配を緩やかにすることができる。したがって、半導体基板３ａの裏面のうち第１レーザ１８ａが照射されて溶融した領域の凝固スピードを遅くすることができ、半導体基板３ａの裏面に凹凸が形成されることを抑制することができる。

また、本実施形態では、活性化工程を行う前に、半導体基板３ａの裏面に形成された酸化膜を除去する工程を行っている。これにより、レーザ１８を照射して不純物を活性化させる活性化工程を行う際に、酸化膜によって第１、第２レーザ１８ａ、１８ｂが乱反射することを抑制することができ、第１、第２レーザ１８ａ、１８ｂが照射されている領域の温度が局所的に不均一になることを抑制することができる。特に、第１レーザ１８ａが照射される領域の温度が局所的に不均一になると、溶融した領域の凝固スピードが局所的に不均一となってランダムに凝固し、ランダムに凝固した領域が核となって他の領域との粒界（境界）に凹凸が形成されることになるが、このように酸化膜を除去することによって半導体基板３ａの裏面に凹凸が形成されることをさらに抑制することができる。

また、本実施形態では、活性化工程を真空雰囲気または不活性ガス雰囲気中で行っている。このため、活性化工程を行う際に、第１レーザ１８ａが照射されて溶融した領域に酸素が取り込まれることを抑制することができ、酸素を核（起点）とする欠陥が形成されることを抑制することができる。このため、さらに半導体基板３ａの裏面に凹凸が形成されることを抑制することができる。

さらに、本実施形態では、第１、第２レーザ１８ａ、１８ｂの照射スポットを円形状としている。このため、例えば第１、第２レーザ１８ａ、１８ｂの照射スポットを矩形状とする場合と比較して、第１レーザ１８ａが照射される照射領域と第１レーザ１８ａが照射されない非照射領域、第２レーザ１８ｂが照射される照射領域と第２レーザ１８ｂが照射されない非照射領域との温度勾配を全体的に緩やかにすることができる。すなわち、第１、第２レーザ１８ａ、１８ｂの照射スポットを矩形状とした場合には、角部近傍で照射領域と非照射領域との温度勾配が急峻に変化することになるが、照射スポットを円形状とすることにより、照射領域と非照射領域との温度勾配を全体的に緩やかにすることができる。

また、本実施形態では、第１、第２レーザ１８ａ、１８ｂとしてＣＷレーザを用いている。このため、第１、第２レーザ１８ａ、１８ｂとしてパルスレーザを用いる場合と比較して、単位時間当たりのアニール時間を長くすることができ、半導体基板３ａの裏面から深い位置までアニールすることができる。したがって、ＦＳ層１５が形成されないことを抑制することができる。

さらに、本実施形態のように、ＩＧＢＴ領域１およびダイオード領域２を備える半導体装置では、ＩＧＢＴ領域１とダイオード領域２との境界で活性化される不純物が異なるために各領域１、２の境界で凝固スピードが異なる。このため、従来の製造方法ではこの境界で凹凸が形成されやすかったが、本実施形態のように第１、第２レーザ１８ａ、１８ｂによって活性化工程を行うことにより、境界に凹凸が形成されることを抑制することができる。

（他の実施形態）
上記第１実施形態では、第１、第２レーザ１８ａ、１８ｂをＣＷレーザとした例について説明したが、第１、第２レーザ１８ａ、１８ｂをパルスレーザとしてもよい。また、第１、第２レーザ１８ａ、１８ｂの一方をＣＷレーザとし、他方をパルスレーザとすることもできる。なお、第１、第２レーザ１８ａ、１８ｂの両方、またはいずれか一方をパルスレーザとする場合であっても、第１、第２レーザ１８ａ、１８ｂの重なる領域のエネルギーは１．９Ｊ以上であって２，６Ｊ未満となるように、第１、第２レーザ１８ａ、１８ｂのエネルギーを調整することが好ましい。

また、上記第１実施形態では、活性化工程を行う際に、第１レーザ１８ａの照射スポットの中心と第２レーザ１８ｂの照射スポットの中心とが一致するように、第１、第２レーザ１８ａ、１８ｂを照射する例について説明したが、次のようにすることもできる。図６は、他の実施形態における第１、第２レーザ１８ａ、１８ｂの照射スポットを示す模式図である。

図６（ａ）および（ｂ）に示されるように、第１レーザ１８ａの照射スポットの中心と第２レーザ１８ｂの照射スポットとの中心とは異なっていてもよい。具体的には、図６（ａ）に示されるように、第１、第２レーザ１８ａ、１８ｂの走査方向に対して、第１レーザ１８ａの照射スポットの中心が第２レーザ１８ｂの照射スポットの中心より走査方向下流側（図６中紙面右側）となるように第１、第２レーザ１８ａ、１８ｂを照射するようにしてもよい。この場合、図６（ｂ）に示されるように、第１レーザ１８ａの照射スポットの一部が第２レーザ１８ｂの照射スポットの外側にはみ出していてもよい。このように第１、第２レーザ１８ａ、１８ｂを照射することにより、上記第１実施形態より、第１レーザ１８ａが照射された後に第２レーザ１８ｂが照射される領域が増えるため、第１レーザ１８ａが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配をさらに緩やかにすることができる。

そして、図６（ｃ）に示されるように、第１レーザ１８ａとエネルギー、波長、照射スポットが同じである第３レーザ１８ｃを第２レーザ１８ｂの照射スポットの中に照射し、効率的に不純物を活性化させてもよい。また、図６（ｄ）に示されるように、第３レーザ１８ｃの照射スポットは第１レーザ１８ａの照射スポットより小さくされていてもよい。さらに、第３レーザ１８ｃは第１レーザ１８ａよりエネルギーが低くされていてもよいし、波長が長くてされていてもよい。このような第３レーザ１８ｃを照射することにより、第１レーザ１８ａが照射されて不純物が活性化される領域と不純物が活性化されない領域との温度勾配をさらに緩やかにすることができる。

また、上記第１実施形態では、ＩＧＢＴ素子とダイオード素子が形成された半導体装置の製造方法を説明したが、例えば、ＩＧＢＴ素子のみが形成された半導体装置やダイオード素子のみが形成された半導体装置に本発明の製造方法を適用することもできる。また、ＦＳ層１５を備えない半導体装置に本発明の製造方法を適用することもできる。

そして、上記第１実施形態では、トレンチゲート構造を有するＩＧＢＴ素子が形成された半導体装置に本発明の製造方法を適用した例を説明したが、プレーナゲート構造を有するＩＧＢＴ素子が形成された半導体装置に本発明を適用することもできる。すなわち、Ｎ⁻型ドリフト層３の表層部に互いに離間された複数のＰ型ベース層４が形成され、Ｐ型ベース層４の表層部にＮ⁻型ドリフト層３から所定距離離間するようにＮ^＋型エミッタ領域６が形成され、Ｐ型ベース層４の表面のうちＮ⁻型ドリフト層３とＮ^＋型エミッタ領域６との間の部分およびＮ⁻型ドリフト層３のうちＰ型ベース層４が形成されていない部分の表面に、ゲート絶縁膜８を介してゲート電極９が形成されてなる半導体装置に本発明の製造方法を適用することができる。なお、このような半導体装置では、Ｐ型ベース層４の表面のうちＮ^＋型エミッタ領域６とＮ⁻型ドリフト層３との間の部分が本発明のベース層の表面に相当する。

また、上記第１実施形態では、Ｐ型コレクタ層１２およびＮ型カソード層１３を構成する不純物をイオン注入する際に、半導体基板３ａの裏面にレジストを配置し、各形成予定領域を開口してレジストをマスクとして用いる方法を説明したが、次のようにすることもできる。すなわち、半導体基板３ａの裏面からＰ型コレクタ層１２を構成するＰ型不純物をイオン注入する。その後レジスト１７を配置してこのレジスト１７のうちのカソード層形成予定領域を開口し、当該レジスト１７をマスクとしてＮ型カソード層１３を構成するＮ型不純物をイオン注入する。これにより、カソード層形成予定領域にＮ型不純物がイオン注入されるようにしてもよい。

３ Ｎ⁻型ドリフト層
３ａ 半導体基板
４ Ｐ型ベース層
５ トレンチ
６ Ｎ^＋型エミッタ領域
７ Ｐ^＋型ボディ領域
８ ゲート絶縁膜
９ ゲート電極
１１ 上部電極
１２ Ｐ型コレクタ層
１３ Ｎ型カソード層
１４ 下部電極
１５ ＦＳ層
１８ａ 第１レーザ
１８ｂ 第２レーザ

Claims (7)

1. 半導体基板（３ａ）の裏面側に不純物が活性化されてなる活性化層（１２、１３）を備え、前記半導体基板（３ａ）の表層部に第２導電型のベース層（４）が形成され、前記ベース層（４）の表層部に第１導電型のエミッタ領域（６）が形成され、前記ベース層（４）の表面にゲート絶縁膜（８）が形成されていると共に前記ゲート絶縁膜（８）上にゲート電極（９）が形成されていることによって前記半導体基板（３ａ）の厚さ方向に電流を流す半導体装置の製造方法において、
   前記半導体基板（３ａ）を用意する工程と、
   前記半導体基板（３ａ）の裏面から前記活性化層（１２、１３）を構成するための不純物をイオン注入するイオン注入工程と、
   前記半導体基板（３ａ）の裏面から、第１レーザ（１８ａ）と、前記第１レーザ（１８ａ）よりエネルギーが低くされていると共に波長が長くされており、前記第１レーザ（１８ａ）の照射スポットと少なくとも一部が重なる照射スポットとされた第２レーザ（１８ｂ）とを同時に照射しながら走査し、前記第１レーザ（１８ａ）によって不純物を活性化させて前記活性化層（１２、１３）を形成する活性化工程と、を行い、
   前記活性化工程では、前記第１レーザ（１８ａ）の照射スポットの中心が前記第２レーザ（１８ｂ）の照射スポットの中心より走査方向下流側に位置する状態で前記第１、第２レーザ（１８ａ、１８ｂ）を照射することを特徴とする半導体装置の製造方法。
2. 前記活性化工程の前に、前記半導体基板（３ａ）の裏面を洗浄して当該半導体基板（３ａ）の裏面に形成されている酸化膜を除去する工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記活性化工程は、真空雰囲気または不活性ガス雰囲気で行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記半導体基板（３ａ）を用意する工程では、シリコン基板を用意し、
   前記活性化工程では、前記第１、第２レーザ（１８ａ、１８ｂ）の照射スポットが重なる領域のエネルギーの合計が１．９Ｊ以上であって２．６Ｊ以下とされていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
5. 前記半導体基板（３ａ）を用意する工程では、第１導電型の前記半導体基板（３ａ）を用意し、
   前記イオン注入工程の前に、
   前記半導体基板（３ａ）の表層部に前記ベース層（４）を形成する工程と、
   前記ベース層（４）の表層部に前記エミッタ領域（６）を形成する工程と、
   前記ベース層（４）の表面に前記ゲート絶縁膜（８）を形成する工程と、
   前記ゲート絶縁膜（８）上に前記ゲート電極（９）を形成する工程と、を行い、
   前記イオン注入工程では、前記活性化層（１２）として第２導電型のコレクタ層を形成するための不純物をイオン注入することを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
6. 前記イオン注入工程では、前記コレクタ層を形成するための不純物と共に、前記活性化層（１３）として第１導電型のカソード層を形成するための不純物をイオン注入することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記イオン注入工程では、前記活性化層（１２、１３）上に第１導電型のフィールドストップ層（１５）を形成するための不純物をイオン注入し、
   前記活性化工程では、前記第１レーザ（１８ａ）によって前記活性化層（１２、１３）と共に前記フィールドストップ層（１５）を形成することを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置の製造方法。

Images