JP5621493B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5621493B2
JP5621493B2 JP2010230441A JP2010230441A JP5621493B2 JP 5621493 B2 JP5621493 B2 JP 5621493B2 JP 2010230441 A JP2010230441 A JP 2010230441A JP 2010230441 A JP2010230441 A JP 2010230441A JP 5621493 B2 JP5621493 B2 JP 5621493B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
region
semiconductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010230441A
Other languages
English (en)
Other versions
JP2012084722A (ja
Inventor
聡 桑野
聡 桑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010230441A priority Critical patent/JP5621493B2/ja
Publication of JP2012084722A publication Critical patent/JP2012084722A/ja
Application granted granted Critical
Publication of JP5621493B2 publication Critical patent/JP5621493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Description

本発明は、半導体装置の製造方法に関する。
IGBTとダイオードを同一の半導体基板に備えた、ダイオード内蔵IGBTでは、例えば、半導体基板の裏面にIGBTのコレクタ層であるp層とダイオードのカソード層であるn層の双方が露出して形成されている。特許文献1には、半導体基板の裏面にp層とn層を形成する方法が開示されている。この方法では、p層を形成する部分が開口するようにパターニングされたレジストを用いてp層を形成する部分にのみボロン等のイオン注入を行い、同様にn層を形成する部分が開口するようにパターニングされたレジストを用いてn層を形成する部分にのみリン等のイオン注入を行った後で、アニーリングによってイオンを活性化する工程を行っていた。
特開2005−57235号公報
上述のとおり、従来技術では、半導体基板の裏面のp層とn層をパターニングするためには、レジスト形成工程を行って、p層を形成する部分が開口するようにパターニングされたレジストと、n層を形成する部分が開口するようにパターニングされたレジストをそれぞれ形成する必要があった。
本発明者らは、イオン注入後の半導体基板にレーザ照射を行ってアニーリングを行うと、そのレーザ照射を行った領域の半導体層が溶融し、溶融した半導体層では、第1導電型の不純物濃度と第2導電型の不純物濃度がそれぞれ深さ方向に略均一化されることに着目した。この知見に基づいて、本発明者らは、レジスト形成工程を行うことなく、半導体基板の裏面を第1導電型の第1半導体層と第2導電型の第2半導体層にパターニングすることが可能な方法を見出した。
本発明は、同一半導体基板の裏面に、第1導電型の第1半導体層と、第2導電型の第2半導体層が形成されている半導体装置の製造方法を提供する。この半導体装置では、半導体基板は、第2導電型のドリフト層と、ドリフト層の表面側に設けられており、少なくともその一部が半導体基板の表面に露出している第1導電型のボディ層と、ボディ層の表面に設けられており、ボディ層によってドリフト層と隔離されている第2導電型のエミッタ層と、エミッタ層とドリフト層との間に位置するボディ層に接する絶縁ゲートと、ドリフト層を介してボディ層もしくは絶縁ゲートと対向する位置に設けられている、第2導電型のカソード/アノード層および第1導電型のコレクタ層とを備えている。コレクタ層は、第1半導体層であり、カソード/アノード層は、第2半導体層である。なお、第1導電型がp型で第2導電型がn型の場合、カソード/アノード層はカソード層であり、第1導電型がn型で第2導電型がp型の場合、カソード/アノード層はアノード層である。この製造方法は、半導体基板の裏面の第1半導体層を形成する領域と第2半導体層を形成する領域の両者の領域であって、半導体基板の裏面から第1注入深さに、第1ドーズ量で第1導電型のイオンを注入する第1イオン注入工程と、半導体基板の裏面の第1半導体層を形成する領域と第2半導体層を形成する領域の両者の領域であって、半導体基板の裏面から第1注入深さよりも深い第2注入深さに、第1ドーズ量よりも大きい第2ドーズ量で第2導電型のイオンを注入する第2イオン注入工程と、第1半導体層を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、第1半導体層を形成する第1レーザ照射工程と、第2半導体層を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さよりも深い第2溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、第2半導体層を形成する第2レーザ照射工程とを含む。
上記の製造方法では、イオン注入工程において、半導体基板の裏面の第1半導体層を形成する領域と第2半導体層を形成する領域の両者の領域に、第1導電型のイオン注入と第2導電型のイオン注入を行う。イオン注入工程では、半導体基板の裏面から浅い第1注入深さに、第1導電型のイオンが注入され、半導体基板の裏面から深い第2注入深さに、第2導電型のイオンが注入される。このため、半導体基板の裏面から浅い領域に第1導電型のイオンを第2導電型のイオンより多く注入し、半導体基板の裏面から深い領域に第2導電型のイオンを第1導電型のイオンより多く注入することができる。したがって、レーザ照射工程において、半導体基板の裏面からより浅い第1溶融深さまで溶融させると、第1半導体層を形成できる。また、半導体基板の裏面からより深い第2溶融深さまで溶融させると、第2半導体層を形成できる。半導体基板の裏面に照射するレーザのエネルギー量を調整して、溶融深さを調整することによって、第1半導体層と第2半導体層を作り分けることができる。本発明によれば、レジスト形成工程を行うことなく、半導体基板の裏面を第1半導体層と第2半導体層にパターニングすることができる。
第1イオン注入工程では、第1導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値が第2導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい第1領域を形成し、第2イオン注入工程では、第2導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値が第1導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい第2領域を、第1領域よりも半導体基板の深い位置に形成し、第1溶融深さは、第1領域内の所定の深さに設定され、第2溶融深さは、第2領域内の所定の深さに設定されてもよい。
第2半導体層を形成する領域の半導体基板の裏面に照射されるレーザのエネルギー量は、第1半導体層を形成する領域の半導体基板の裏面に照射されるレーザのエネルギー量よりも大きいことが好ましい。
レーザ照射による不純物濃度の略均一化について説明する図。 レーザ照射による不純物濃度の略均一化について説明する図。 実施例に係る製造方法によって製造される半導体装置を示す図。 実施例に係るイオン注入工程について説明する図。 実施例に係るレーザ照射工程について説明する図。 実施例に係るレーザ照射工程について説明する図。
本発明者らは、イオン注入後の半導体基板にレーザ照射を行ってアニーリングを行うと、そのレーザ照射を行った領域の半導体層が溶融し、再結晶化して、p型の不純物濃度とn型の不純物濃度がそれぞれ深さ方向に略均一化されることを見出した。
図1は、p型のイオン注入と、n型のイオン注入を行った後の半導体基板の裏面側のp型の不純物濃度分布101と、n型の不純物濃度分布201を示している。縦軸はp型、n型の不純物濃度を対数で示しており、図1の上側ほど不純物濃度が高い。横軸は半導体基板の裏面からの深さを示している。横軸の左端のゼロの目盛りは、半導体基板の裏面を示しており、図1の右側ほど半導体基板の裏面から深い位置を表している。p型の不純物はボロンであり、n型の不純物はリンである。p型の不純物濃度分布101は、半導体基板のより浅い領域(裏面に近い領域)にピークを有するガウス分布であり、n型の不純物濃度分布201は半導体基板のより深い領域にピークを有するガウス分布である。
図2は、図1の状態の半導体基板の裏面から所定の深さまでレーザ照射により溶融させた場合のp型の不純物濃度分布102とn型の不純物濃度202を示す。図2の縦軸および横軸は、図1と同様である。図2に示すように、レーザを照射した半導体基板の裏面から所定の深さの領域内の半導体層をレーザ照射によって溶融させると、その溶融した半導体層では、p型の不純物濃度とn型の不純物濃度が略均一化されることがわかった。レーザ照射によって半導体層が溶融して再結晶化すると、その半導体層中に取り込まれる不純物濃度は、その不純物の固溶度によって決定される。このため、レーザ照射によって溶融した半導体層では、不純物濃度が略均一化されるものと考えられる。
この知見をもとに、本発明者らは、同一半導体基板の裏面に、第1導電型の第1半導体層と、第2導電型の第2半導体層が形成されている半導体装置の製造方法に関して、レジスト形成工程を行うことなく、半導体基板の裏面を第1導電型の第1半導体層と第2導電型の第2半導体層にパターニングすることが可能な方法を見出した。
以下、本発明に係る半導体装置の製造方法の一例として、図3に示す半導体装置50の製造方法を説明する。
(半導体装置)
同一半導体基板の裏面に、第1導電型の第1半導体層と、第2導電型の第2半導体層が形成されている半導体装置として、図3に示すように、IGBTとダイオードを同一の半導体基板に備えた、ダイオード内蔵IGBTである半導体装置10を例示して説明する。以下、第1導電型がp型であり、第2導電型がn型である場合を例示して説明するが、これに限定されず、第1導電型がn型であり、第2導電型がp型であってもよい。半導体基板は、シリコンを主成分としており、例えば、Si基板、SiC基板等を用いることができる。
図3に示すように、半導体装置50は、半導体基板500と、半導体基板500の表面に接する表面電極552と、半導体基板500の裏面に接する裏面電極551とを備えている。半導体基板500は、n型のドリフト層504と、ドリフト層504の表面側に設けられたp型のボディ層505と、ボディ層505の表面に設けられており、ボディ層505によってドリフト層504と隔離されているn型のエミッタ層506を備えている。図示していないが、ボディ層505の一部として、半導体基板500の表面に露出するp型のボディコンタクト層が設けられていてもよい。ドリフト層504の裏面側にはn型のバッファ層503が設けられている。バッファ層503はドリフト層504に含まれている。ドリフト層504の裏面側には、n型のカソード層501と、p型のコレクタ層502が設けられている。コレクタ層502は、カソード層501と隣接している。絶縁ゲート520は、エミッタ層506とドリフト層504との間に位置するボディ層505に接するように形成されている。絶縁ゲート520は、トレンチゲートであり、半導体基板500の表面からボディ層505を貫通し、ドリフト層504に達するトレンチと、トレンチの内壁面に形成された絶縁膜と、絶縁膜に被覆されてトレンチに充填されているゲート電極とを備えている。ゲート電極と表面電極552は、絶縁膜531によって絶縁されている。図3に示すように、カソード層501およびコレクタ層502は、ドリフト層504を介してボディ層505もしくは絶縁ゲート520と対向する位置に設けられている。
半導体基板500には、IGBTが形成されている。コレクタ層502と、その表面側のバッファ層503を含むドリフト層504、ボディ層505、エミッタ層506がIGBTとして動作する。半導体装置500では、IGBTのコレクタ層502の一部がカソード層501に置き換わっているため、半導体装置50にIGBTの逆バイアス電圧が印加された場合には、カソード層501と、その表面側のバッファ層503を含むドリフト層504と、ボディ層505とを、還流ダイオードとして利用できる。ボディ層505はアノード層として機能する。
(半導体装置の製造方法)
半導体装置50の製造工程のうち、半導体基板500の裏面にカソード層501およびコレクタ層502を形成する工程を説明する。半導体装置50が備えるその他の構成については、従来公知の製造工程によって製造できるため、その説明を省略する。カソード層501およびコレクタ層502を形成する工程は、イオン注入工程と、レーザ照射工程を含んでいる。
(第1・第2イオン注入工程)
第1イオン注入工程では、半導体基板の裏面のコレクタ層502(第1半導体層)を形成する領域とカソード層501(第2半導体層)を形成する領域の両者の領域にp型のイオン(例えばボロンイオン)を注入する。第2イオン注入工程では、半導体基板の裏面のコレクタ層502を形成する領域とカソード層501を形成する領域の両者の領域にn型のイオン(例えばリンイオン)を注入する。これによって、第1領域、第2領域を形成する。第1領域は、p型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値がn型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい領域である。第2領域は、n型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値がp型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい領域である。第2領域は、第1領域よりも半導体基板の深い位置に形成される。
まず、n型のイオン注入を行い(第2イオン注入工程)、次に、p型のイオン注入を行う(第1イオン注入工程)。n型のイオンを注入する第2注入深さを、p型のイオンを注入する第1注入深さより深くし、n型のイオンのドーズ量(第2ドーズ量)を、p型のイオンのドーズ量(第1ドーズ量)よりも大きくする。これによって、図4に示すように、n型の不純物濃度分布211のピークの深さを、p型の不純物濃度分布111のピークの深さよりも深くし、かつ、n型の不純物濃度分布211のピークの高さを、p型の不純物濃度分布111のピークの高さよりも高くすることができる。第1注入深さおよび第2注入深さ、第1ドーズ量および第2ドーズ量は、半導体基板の裏面から浅い領域内においては、p型の不純物濃度分布111のピークがn型の不純物濃度分布211よりも高くなるように設計される。これによって、半導体基板の裏面に近い領域に第1領域を形成することができる。n型の不純物濃度のピークは、p型の不純物濃度のピークよりも半導体基板の深い位置に形成されているから、第2領域は、第1領域よりも半導体基板の深い位置に形成される。このようにp型、n型の不純物濃度を調整すると、第1領域を第2領域よりも半導体基板の裏面から浅い位置に形成することができる。
(第1・第2レーザ照射工程)
レーザ照射工程では、半導体基板の裏面側にレーザを走査させてアニーリングを行い、半導体基板の裏面側に注入されたイオンを活性化する。レーザのエネルギーを調整することによって、半導体基板の裏面から所望の深さまでの半導体層を溶融させることができ、レーザのエネルギーが大きいほど、半導体基板の裏面から深い位置の半導体層まで溶融させることが可能となる。第1レーザ照射工程では、コレクタ層502を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、コレクタ層502を形成する。第2レーザ照射工程では、カソード層501を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さよりも深い第2溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、カソード層501を形成する。第1レーザ照射工程と、第2レーザ照射工程で、レーザを照射する領域と照射するレーザのエネルギー量を切り替える。半導体基板の裏面にレーザを走査させながら、コレクタ層502を形成する領域とカソード層501を形成する領域で照射するレーザのエネルギー量を切り替えてもよい。レーザとしては、例えば、YAGレーザを用いることができ、レーザのエネルギーを容易に切り替えることが可能なレーザ照射装置を好適に用いることができる。
本実施例では、半導体基板の裏面に照射するレーザのエネルギー量を、半導体基板のIGBT領域(コレクタ層502を形成する領域)と、ダイオード領域(カソード層501を形成する領域)とで切り替える。IGBT領域においては、半導体基板の裏面から第1溶融深さまでの半導体層が溶融するエネルギー量のレーザでレーザ照射を行う。第1溶融深さは、第1領域内の所定の深さに設定される。ダイオード領域においては、半導体基板の裏面から第2溶融深さまでの半導体層が溶融するエネルギー量のレーザでレーザ照射を行う。第2溶融深さは、第2領域内の所定の深さに設定される。第2領域は、第1領域よりも、半導体基板の深い位置に形成されているため、第2溶融深さは、第1溶融深さよりも深い。レーザのエネルギー量が多いほど、半導体基板のより深くまでレーザによって溶融されるため、ダイオード領域の裏面側に照射されるレーザのエネルギー量は、IGBT領域の裏面側に照射されるレーザのエネルギー量よりも大きくされる。これによって、図5、図6に示すように、IGBT領域では、溶融する半導体層の深さがより浅い位置となり、ダイオード領域では、溶融する半導体層の深さがより深い位置となる。
半導体層が溶融する領域では、p型、n型の不純物濃度が半導体基板の深さ方向に略均一化される。IGBT領域においては、その裏面から第1溶融深さまでの半導体層が溶融し、再結晶化される。第1溶融深さは、第1領域内の所定の深さに設定され、第1領域内では、p型の不純物濃度の積算値がn型の不純物濃度の積算値よりも大きい。このため、不純物濃度が半導体基板の深さ方向に略均一化されると、図5に示すように、p型の不純物濃度分布112がn型の不純物濃度分布212より高くなり、p型の不純物濃度が高いp型の半導体層となる。これによって、p型のコレクタ層502(第1半導体層)を形成することができる。ダイオード領域においては、その裏面から第2溶融深さまでの領域内の半導体層が溶融し、再結晶化される。第2溶融深さは、第2領域内の所定の深さに設定され、第2領域内では、n型の不純物濃度の積算値がp型の不純物濃度の積算値よりも大きい。このため、不純物濃度が半導体基板の深さ方向に略均一化されると、図6に示すように、n型の不純物濃度分布213がp型の不純物濃度分布113より高くなり、n型の不純物濃度が高いn型の半導体層となる。これによって、n型のカソード層501(第2半導体層)を形成することができる。なお、レーザ照射を行った深さまでp型の不純物が拡散するため、図6のp型の不純物濃度分布113の略均一化された不純物濃度は、図5のp型の不純物濃度分布112の略均一化された不純物濃度よりも低くなる。
上記のとおり、本実施例によれば、レジスト形成工程を行うことなく、半導体基板の裏面を第1導電型の第1半導体層(コレクタ層502)と第2導電型の第2半導体層(カソード層501)にパターニングすることができる。レーザのエネルギーの切り替えは容易であるため、半導体基板の裏面にレーザを走査させながら容易に切り替えることができ、半導体装置の製造工程を簡略化することができる。本実施例に係る製造方法によって製造できる半導体装置については特に限定されないが、IGBTとダイオードを同一の半導体基板に備えた、ダイオード内蔵IGBTを製造する場合に好適に用いることができる。同一の半導体基板にダイオードを備えていないIGBTを製造する際は、半導体基板の裏面にコレクタ層のみを形成すればよいため、イオン注入時の前にレジスト形成工程を行う必要がなかった。しかしながら、ダイオード内蔵IGBTを製造するためには、半導体基板の裏面にコレクタ層とカソード層を形成するため、従来の技術では、イオン注入時にパターニングされたレジスト形成を行う必要があり、そのための装置を導入する必要があった。本実施例に係る製造方法によれば、IGBTをダイオード内蔵型にしても、新たな装置を導入する必要がない。なお、上記の実施例では、半導体基板の表面側の構造は同じあり、裏面側がp型とn型にパターニングされたダイオード内蔵IGBTを例示して説明したが、半導体基板の表面側の構造がダイオード領域とIGBT領域で相違するダイオード内蔵IGBTの製造方法としても、本実施例に係る方法を好適に利用できる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
50 半導体装置
500 半導体基板
501 カソード層
502 コレクタ層
503 バッファ層
504 ドリフト層
505 ボディ層
506 エミッタ層
520 絶縁ゲート
531 絶縁膜
551 裏面電極
552 表面電極

Claims (3)

  1. 同一半導体基板の裏面に、第1導電型の第1半導体層と、第2導電型の第2半導体層が形成されている半導体装置の製造方法であって、
    半導体装置は、IGBTが形成されている半導体基板を備えており、
    半導体基板は、
    第2導電型のドリフト層と、
    ドリフト層の表面側に設けられており、少なくともその一部が半導体基板の表面に露出している第1導電型のボディ層と、
    ボディ層の表面に設けられており、ボディ層によってドリフト層と隔離されている第2導電型のエミッタ層と、
    エミッタ層とドリフト層との間に位置するボディ層に接する絶縁ゲートと、
    ドリフト層を介してボディ層もしくは絶縁ゲートと対向する位置に設けられている、第2導電型のカソード/アノード層および第1導電型のコレクタ層とを備えており、
    コレクタ層は、第1半導体層であり、
    カソード/アノード層は、第2半導体層であり、
    半導体装置の製造方法は、
    半導体基板の裏面の第1半導体層を形成する領域と第2半導体層を形成する領域の両者の領域であって、半導体基板の裏面から第1注入深さに、第1ドーズ量で第1導電型のイオンを注入する第1イオン注入工程と、
    半導体基板の裏面の第1半導体層を形成する領域と第2半導体層を形成する領域の両者の領域であって、半導体基板の裏面から第1注入深さよりも深い第2注入深さに、第1ドーズ量よりも大きい第2ドーズ量で第2導電型のイオンを注入する第2イオン注入工程と、
    第1半導体層を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、第1半導体層を形成する第1レーザ照射工程と、
    第2半導体層を形成する領域の半導体基板の裏面に、半導体基板の裏面から第1溶融深さよりも深い第2溶融深さまでの領域が溶融するエネルギー量でレーザ照射を行い、第2半導体層を形成する第2レーザ照射工程とを含む、半導体装置の製造方法。
  2. 第1イオン注入工程では、第1導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値が第2導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい第1領域を形成し、
    第2イオン注入工程では、第2導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値が第1導電型の不純物濃度を半導体基板の裏面から深さ方向に積算した積算値よりも大きい第2領域を、第1領域よりも半導体基板の深い位置に形成し、
    第1溶融深さは、第1領域内の所定の深さに設定され、
    第2溶融深さは、第2領域内の所定の深さに設定される、請求項1に記載の半導体装置の製造方法。
  3. 第2半導体層を形成する領域の半導体基板の裏面に照射されるレーザのエネルギー量は、第1半導体層を形成する領域の半導体基板の裏面に照射されるレーザのエネルギー量よりも大きい、請求項1または2に記載の半導体装置の製造方法。
JP2010230441A 2010-10-13 2010-10-13 半導体装置の製造方法 Active JP5621493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010230441A JP5621493B2 (ja) 2010-10-13 2010-10-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010230441A JP5621493B2 (ja) 2010-10-13 2010-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012084722A JP2012084722A (ja) 2012-04-26
JP5621493B2 true JP5621493B2 (ja) 2014-11-12

Family

ID=46243292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010230441A Active JP5621493B2 (ja) 2010-10-13 2010-10-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5621493B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6219044B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6256075B2 (ja) * 2014-02-13 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
JP7115124B2 (ja) * 2018-08-03 2022-08-09 株式会社デンソー 半導体装置の製造方法
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7297709B2 (ja) * 2020-03-19 2023-06-26 株式会社東芝 半導体装置及び半導体回路
CN116072543B (zh) * 2023-03-23 2023-06-16 上海陆芯电子科技有限公司 一种rc-igbt器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153942A (ja) * 1993-12-01 1995-06-16 Matsushita Electron Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2008004867A (ja) * 2006-06-26 2008-01-10 Denso Corp 半導体装置の製造方法
JP2008085050A (ja) * 2006-09-27 2008-04-10 Renesas Technology Corp 半導体装置の製造方法
EP2073271A1 (en) * 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010171057A (ja) * 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012084722A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5621493B2 (ja) 半導体装置の製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102206507B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5742962B2 (ja) 半導体装置およびその製造方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP6547724B2 (ja) 半導体装置の製造方法
JP5499692B2 (ja) 半導体装置及びその製造方法
EP2195847A1 (en) Semiconductor module
JP2010171057A (ja) 半導体装置およびその製造方法
JP5030563B2 (ja) トレンチショットキバリアダイオード
JP2008098530A (ja) 半導体装置の製造方法
JP6665713B2 (ja) 半導体装置
JP2009141304A (ja) 半導体装置とその製造方法
JP2016086136A (ja) 半導体装置の製造方法
JP2017055046A (ja) 半導体装置の製造方法
JP2007173675A (ja) 半導体装置とその製造方法
JP2013093417A (ja) 半導体装置の製造方法
JP6740835B2 (ja) 半導体装置の製造方法
JP5686033B2 (ja) 半導体装置の製造方法
JP6816624B2 (ja) 半導体装置の製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP2008135439A (ja) バイポーラ半導体装置とその製造方法
JP2013065790A (ja) 半導体装置の製造方法
JP6569512B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R151 Written notification of patent or utility model registration

Ref document number: 5621493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250