JP2008135439A - バイポーラ半導体装置とその製造方法 - Google Patents
バイポーラ半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008135439A JP2008135439A JP2006318361A JP2006318361A JP2008135439A JP 2008135439 A JP2008135439 A JP 2008135439A JP 2006318361 A JP2006318361 A JP 2006318361A JP 2006318361 A JP2006318361 A JP 2006318361A JP 2008135439 A JP2008135439 A JP 2008135439A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor substrate
- semiconductor
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を提供すること。
【解決手段】 IGBT10は、p型コレクタ領域14とn+型エミッタ領域24とn−型ドリフト領域18等を有する。n−型ドリフト領域18には、IGBT10のオン時にp型コレクタ領域14から正孔が供給され、n+型エミッタ領域24から電子が供給される。これにより、n−型ドリフト領域18において伝導度変調現象が発生する。n−型ドリフト領域18は、ほぼ均一の密度で結晶欠陥が形成されている。この結果、n−型ドリフト領域18は、結晶欠陥形成前より高くてほぼ一定の比抵抗値分布を有する。
【選択図】 図1
【解決手段】 IGBT10は、p型コレクタ領域14とn+型エミッタ領域24とn−型ドリフト領域18等を有する。n−型ドリフト領域18には、IGBT10のオン時にp型コレクタ領域14から正孔が供給され、n+型エミッタ領域24から電子が供給される。これにより、n−型ドリフト領域18において伝導度変調現象が発生する。n−型ドリフト領域18は、ほぼ均一の密度で結晶欠陥が形成されている。この結果、n−型ドリフト領域18は、結晶欠陥形成前より高くてほぼ一定の比抵抗値分布を有する。
【選択図】 図1
Description
本発明は、バイポーラで動作する半導体装置に関する。
バイポーラトランジスタやダイオード等のバイポーラ半導体装置が広く知られている。
バイポーラ半導体装置の中には、p型領域と、n型領域と、それらの間に配置される低濃度領域とを有するタイプのものが存在する。低濃度領域は、p型又はn型の不純物を低濃度に含んでいる。例えば、IGBT(Insulated Gate Bipolar Transistor)の場合、上記のp型領域がp型コレクタ領域であり、上記のn型領域がn+型エミッタ領域であり、上記の低濃度領域がn−型ドリフト領域である。
低濃度領域は、低濃度の不純物を含んでいるために、電気抵抗が大きい。このために、バイポーラ半導体装置のオフ耐圧が向上する。一方において、バイポーラ半導体装置がオンされると、p型領域から低濃度領域に正孔が供給され、n型領域から低濃度領域に電子が供給される。これにより、低濃度領域において伝導度変調現象が発生する。低濃度領域の電気抵抗は大きいが、バイポーラ半導体装置のオン時には伝導度変調現象が発生するために、オン電圧は高くならない。p型領域とn型領域の間に低濃度領域が設けられているバイポーラ半導体装置は、低いオン電圧と高いオフ耐圧の両方を実現することができる。
バイポーラ半導体装置の中には、p型領域と、n型領域と、それらの間に配置される低濃度領域とを有するタイプのものが存在する。低濃度領域は、p型又はn型の不純物を低濃度に含んでいる。例えば、IGBT(Insulated Gate Bipolar Transistor)の場合、上記のp型領域がp型コレクタ領域であり、上記のn型領域がn+型エミッタ領域であり、上記の低濃度領域がn−型ドリフト領域である。
低濃度領域は、低濃度の不純物を含んでいるために、電気抵抗が大きい。このために、バイポーラ半導体装置のオフ耐圧が向上する。一方において、バイポーラ半導体装置がオンされると、p型領域から低濃度領域に正孔が供給され、n型領域から低濃度領域に電子が供給される。これにより、低濃度領域において伝導度変調現象が発生する。低濃度領域の電気抵抗は大きいが、バイポーラ半導体装置のオン時には伝導度変調現象が発生するために、オン電圧は高くならない。p型領域とn型領域の間に低濃度領域が設けられているバイポーラ半導体装置は、低いオン電圧と高いオフ耐圧の両方を実現することができる。
特許文献1には、IGBTが開示されている。特許文献2には、p型アノード領域とn+型カソード領域の間にn−型ベース領域が配置されているダイオードが開示されている。いずれの特許文献にも、低濃度領域(n−型ドリフト領域、n−型ベース領域)に結晶欠陥を形成することが開示されている。
本発明者らは、バイポーラ半導体装置のオフ耐圧をより向上させたいと考えている。上記の低濃度領域の不純物濃度を低下させれば、低濃度領域の電気抵抗を高くすることができ、オフ耐圧を向上させることができる。しかしながら、低濃度領域の不純物濃度をあまりに低くすると、低濃度領域における伝導度変調現象が阻害され、オン電圧が高くなってしまう。低濃度領域の不純物濃度を低下させずに、低濃度領域の電気抵抗を高くする必要がある。
本発明者らは、半導体領域に物質を照射して結晶欠陥を形成すると、結晶欠陥形成前と比べて比抵抗値(単位長さ当りの電気抵抗)が変化することを見出した。例えば、一様に同じ濃度の不純物を含む半導体領域に結晶欠陥を形成すると、結晶欠陥形成前より高い比抵抗値を有する領域が形成されることがある。この高い比抵抗値を有する領域をバイポーラ半導体装置の低濃度領域に利用すると、低濃度領域の電気抵抗を高くすることができる。この場合、低濃度領域の不純物濃度を低下させずに、低濃度領域の電気抵抗を高くすることができる。
本発明者らは、研究を重ねた結果、物質の照射方向(以下では「深さ方向」と呼ぶことがある)において比抵抗値が変化していくことを見出した。例えば、所定の深さでは結晶欠陥形成前より高い比抵抗値を有する領域が形成される一方において、それと異なる深さでは結晶欠陥形成前より低い比抵抗値を有する領域が形成されることがある。低い比抵抗値を有する領域がバイポーラ半導体装置の低濃度領域に形成されると、低濃度領域の電気抵抗が低くなり、オフ耐圧が低下する。また、深さ方向においてほぼ一定の比抵抗値分布を有する領域が形成されたり、深くなるにつれて変化していく比抵抗値分布を有する領域が形成されたりすることがあることがわかった。後者の領域がバイポーラ半導体装置の低濃度領域に含まれると、半導体装置の電気特性(例えば耐圧、破壊耐量等)が低下する。
本発明者らは、研究を重ねた結果、物質の照射方向(以下では「深さ方向」と呼ぶことがある)において比抵抗値が変化していくことを見出した。例えば、所定の深さでは結晶欠陥形成前より高い比抵抗値を有する領域が形成される一方において、それと異なる深さでは結晶欠陥形成前より低い比抵抗値を有する領域が形成されることがある。低い比抵抗値を有する領域がバイポーラ半導体装置の低濃度領域に形成されると、低濃度領域の電気抵抗が低くなり、オフ耐圧が低下する。また、深さ方向においてほぼ一定の比抵抗値分布を有する領域が形成されたり、深くなるにつれて変化していく比抵抗値分布を有する領域が形成されたりすることがあることがわかった。後者の領域がバイポーラ半導体装置の低濃度領域に含まれると、半導体装置の電気特性(例えば耐圧、破壊耐量等)が低下する。
上記の特許文献1及び2には、バイポーラ半導体装置の低濃度領域に結晶欠陥を形成することが開示されている。しかしながら、結晶欠陥が形成された結果の比抵抗値変化に着目していない。このために、低濃度領域に好ましい比抵抗値分布が存在することが保証されていない。
例えば、特許文献1の図3を見ると、結晶欠陥を形成するための物質の飛程がIGBTのn−型ドリフト領域内に設定されているように理解できる。物質の飛程の付近では、結晶欠陥形成前より低い比抵抗値になることがある。このために、特許文献1の技術では、結晶欠陥形成前より低い比抵抗値を有する領域がn−型ドリフト領域に含まれる可能性がある。この場合、オフ耐圧が低下してしまう。
また、特許文献2の図2から明らかなように、p型アノード領域とn+型カソード領域の間のn−型ベース領域では、深くなるにつれて結晶欠陥の密度が小さくなる。結晶欠陥の密度と比抵抗値の間には相関関係があることから、特許文献2の技術では、n−型ベース領域の深さ方向において比抵抗値が変化していくものと思われる。この場合も、優れた電気特性を発揮しない可能性(例えば耐圧が低下する可能性)がある。
例えば、特許文献1の図3を見ると、結晶欠陥を形成するための物質の飛程がIGBTのn−型ドリフト領域内に設定されているように理解できる。物質の飛程の付近では、結晶欠陥形成前より低い比抵抗値になることがある。このために、特許文献1の技術では、結晶欠陥形成前より低い比抵抗値を有する領域がn−型ドリフト領域に含まれる可能性がある。この場合、オフ耐圧が低下してしまう。
また、特許文献2の図2から明らかなように、p型アノード領域とn+型カソード領域の間のn−型ベース領域では、深くなるにつれて結晶欠陥の密度が小さくなる。結晶欠陥の密度と比抵抗値の間には相関関係があることから、特許文献2の技術では、n−型ベース領域の深さ方向において比抵抗値が変化していくものと思われる。この場合も、優れた電気特性を発揮しない可能性(例えば耐圧が低下する可能性)がある。
本発明は、上記した実情に鑑みてなされたものであり、結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を提供することを目的とする。これにより、優れた電気特性(例えば耐圧)を持つバイポーラ半導体装置を実現する。
本発明者らの研究によって、所定の半導体領域に物質を照射して結晶欠陥を形成すると、結晶欠陥形成前より高くて物質の照射方向においてほぼ一定である比抵抗値分布を有する高抵抗一定領域が形成されることがあることがわかった。本発明者らは、この高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成すると、高性能のバイポーラ半導体装置を実現することができることを見出した。この構成のバイポーラ半導体装置によると、低い比抵抗値を有する領域や、深さ方向において変化していく比抵抗値分布を有する領域が、低濃度領域に含まれない。優れた電気特性を持つバイポーラ半導体装置を実現することができる。
本発明の一つの形態は、バイポーラ半導体装置の製造方法である。この製造方法では、p型領域と、n型領域と、それらの間に配置されるとともにそれらの一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含む低濃度領域とを有するバイポーラ半導体装置を製造する。低濃度領域では、半導体装置のオン時に伝導度変調現象が発生する。例えば、IGBTの場合、上記の低濃度領域は、ドリフト領域である。また、他のタイプのバイポーラトランジスタの場合、上記の低濃度領域は、ソース領域とドレイン領域の間に配置されるベース領域である。また、ダイオードの場合、上記の低濃度領域は、アノード領域とカソード領域の間に配置されるベース領域である。
この製造方法は、半導体基板を用意する用意工程と、結晶欠陥形成工程とを備える。結晶欠陥形成工程では、半導体基板に物質を照射して半導体基板内に結晶欠陥を形成することによって、結晶欠陥形成前より高くて前記の物質の照射方向においてほぼ一定である比抵抗値分布を有する高抵抗一定領域を半導体基板内に形成する。この製造方法は、前記の高抵抗一定領域のみによって前記の低濃度領域を構成することを特徴とする。
この製造方法によると、結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を製造することができる。優れた電気特性を持つバイポーラ半導体装置を製造することができる。
なお、上記の「結晶欠陥」とは、半導体領域を構成する半導体材料結晶(例えばシリコン結晶)において、少なくとも1つの原子が欠落している状態、及び/又は、少なくとも一対の原子の間の共有結合が切断されている状態(共有結合に関わる電子が抜けている状態)を意味する。
また、上記の「物質」は、半導体基板内に結晶欠陥を形成することができる物質であれば、どのような種類の物質を利用してもよい。例えば、電子線、プロトン、デュートロン、ヘリウム、ボロン等を利用してもよい。
この製造方法は、半導体基板を用意する用意工程と、結晶欠陥形成工程とを備える。結晶欠陥形成工程では、半導体基板に物質を照射して半導体基板内に結晶欠陥を形成することによって、結晶欠陥形成前より高くて前記の物質の照射方向においてほぼ一定である比抵抗値分布を有する高抵抗一定領域を半導体基板内に形成する。この製造方法は、前記の高抵抗一定領域のみによって前記の低濃度領域を構成することを特徴とする。
この製造方法によると、結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を製造することができる。優れた電気特性を持つバイポーラ半導体装置を製造することができる。
なお、上記の「結晶欠陥」とは、半導体領域を構成する半導体材料結晶(例えばシリコン結晶)において、少なくとも1つの原子が欠落している状態、及び/又は、少なくとも一対の原子の間の共有結合が切断されている状態(共有結合に関わる電子が抜けている状態)を意味する。
また、上記の「物質」は、半導体基板内に結晶欠陥を形成することができる物質であれば、どのような種類の物質を利用してもよい。例えば、電子線、プロトン、デュートロン、ヘリウム、ボロン等を利用してもよい。
なお、上記の低濃度領域に含まれる不純物を半導体基板に注入する工程は、高抵抗一定領域を形成する前に実行されてもよいし、高抵抗一定領域を形成した後に実行されてもよい。前者の場合、用意工程では、低濃度の不純物を含む半導体領域(最終的に低濃度領域になる領域)を有する半導体基板を用意する。
この場合、結晶欠陥形成工程では、半導体基板の一方側の主面に向けて物質を照射することによって、高抵抗一定領域を前記の半導体領域内の一方側に形成するとともに、物質の照射方向において高抵抗一定領域と異なる比抵抗値分布を有する変化領域を前記の半導体領域内の他方側に形成してもよい。本発明者らの研究によって、物質の照射方向の浅い部分に高抵抗一定領域が形成され、深い部分に変化領域が形成される傾向があることがわかった。この理由としては、物質が通過した領域が高抵抗一定領域になり、物質の飛程付近であって物質が止まった領域が変化領域になることが推察される。このために、半導体基板の一方側の主面に向けて物質を照射すると、前記の半導体領域内の一方側に高抵抗一定領域が形成され、前記の半導体領域内の他方側に変化領域が形成される。
この場合、結晶欠陥形成工程の後に、半導体基板の他方側の主面から変化領域を一方側に越える深さまでを除去する工程をさらに実行してもよい。
このようにすると、前記の半導体領域内に形成された変化領域が除去されるために、前記の半導体領域内に高抵抗一定領域のみを残存させることができる。この結果、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
この場合、結晶欠陥形成工程では、半導体基板の一方側の主面に向けて物質を照射することによって、高抵抗一定領域を前記の半導体領域内の一方側に形成するとともに、物質の照射方向において高抵抗一定領域と異なる比抵抗値分布を有する変化領域を前記の半導体領域内の他方側に形成してもよい。本発明者らの研究によって、物質の照射方向の浅い部分に高抵抗一定領域が形成され、深い部分に変化領域が形成される傾向があることがわかった。この理由としては、物質が通過した領域が高抵抗一定領域になり、物質の飛程付近であって物質が止まった領域が変化領域になることが推察される。このために、半導体基板の一方側の主面に向けて物質を照射すると、前記の半導体領域内の一方側に高抵抗一定領域が形成され、前記の半導体領域内の他方側に変化領域が形成される。
この場合、結晶欠陥形成工程の後に、半導体基板の他方側の主面から変化領域を一方側に越える深さまでを除去する工程をさらに実行してもよい。
このようにすると、前記の半導体領域内に形成された変化領域が除去されるために、前記の半導体領域内に高抵抗一定領域のみを残存させることができる。この結果、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
高抵抗一定領域と変化領域が前記の半導体領域内に形成される場合に、上記の除去工程を実行しなくてもよい。この場合、半導体基板の他方側の主面から変化領域を一方側に越える深さまで不純物を注入する工程をさらに実行してもよい。
このようにすると、前記の半導体領域内に形成された変化領域の全域に不純物が注入されることになる。この不純物が注入された領域は、別の半導体領域として利用される。例えば、IGBTの場合、n型バッファ領域やp型コレクタ領域として利用されてもよい。一方において、前記の半導体領域内において上記の不純物が注入されなかった領域は、高抵抗一定領域のみによって構成される。この高抵抗一定領域がバイポーラ半導体装置の低濃度領域になる。この方法を採用しても、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
このようにすると、前記の半導体領域内に形成された変化領域の全域に不純物が注入されることになる。この不純物が注入された領域は、別の半導体領域として利用される。例えば、IGBTの場合、n型バッファ領域やp型コレクタ領域として利用されてもよい。一方において、前記の半導体領域内において上記の不純物が注入されなかった領域は、高抵抗一定領域のみによって構成される。この高抵抗一定領域がバイポーラ半導体装置の低濃度領域になる。この方法を採用しても、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
また、結晶欠陥形成工程では、半導体基板の一方側の主面に向けて物質を照射することによって、前記の半導体領域の一方側の端部から他方側の端部まで高抵抗一定領域を形成してもよい。
このようにすると、前記の半導体領域の深さ方向の全域に高抵抗一定領域が形成されることになる。この方法を採用しても、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
このようにすると、前記の半導体領域の深さ方向の全域に高抵抗一定領域が形成されることになる。この方法を採用しても、高抵抗一定領域のみによってバイポーラ半導体装置の低濃度領域を構成することができる。
結晶欠陥が形成された後に、半導体基板が加熱されることがある。本発明者らの研究によって、加熱温度が高すぎると、結晶欠陥が形成された半導体領域の比抵抗値が大幅に低下することがわかった。加熱温度は、450℃以下であることが好ましいことがわかっている。
結晶欠陥形成工程では、1×1012cm−2以上のドーズ量で物質を照射することが好ましい。
このようにすると、結晶欠陥が形成された結果として比抵抗値を効果的に向上させることができる。
このようにすると、結晶欠陥が形成された結果として比抵抗値を効果的に向上させることができる。
上記のバイポーラ半導体装置は、IGBTであってもよい。この場合、上記のp型領域がp型コレクタ領域であり、上記のn型領域がn+型エミッタ領域であり、上記の低濃度領域がn−型ドリフト領域である。
一方において、上記のバイポーラ半導体装置は、IGBT以外のバイポーラトランジスタであってもよい。この場合、上記のp型領域がソース領域又はドレイン領域であり、上記のn型領域がドレイン領域又はソース領域であり、上記の低濃度領域がソース領域とドレイン領域の間に配置されるベース領域(p型又はn型)である。
また、上記のバイポーラ半導体装置は、ダイオードであってもよい。この場合、上記のp型領域がアノード領域であり、上記のn型領域がカソード領域であり、上記の低濃度領域がカソード領域とアノード領域の間に配置されるベース領域(p型又はn型)である。
一方において、上記のバイポーラ半導体装置は、IGBT以外のバイポーラトランジスタであってもよい。この場合、上記のp型領域がソース領域又はドレイン領域であり、上記のn型領域がドレイン領域又はソース領域であり、上記の低濃度領域がソース領域とドレイン領域の間に配置されるベース領域(p型又はn型)である。
また、上記のバイポーラ半導体装置は、ダイオードであってもよい。この場合、上記のp型領域がアノード領域であり、上記のn型領域がカソード領域であり、上記の低濃度領域がカソード領域とアノード領域の間に配置されるベース領域(p型又はn型)である。
上記のIGBTは、p型コレクタ領域とn−型ドリフト領域の間に配置されるn型バッファ領域と、n−型ドリフト領域とn+型エミッタ領域の間に配置されるp型ボディ領域をさらに有するものであってもよい。
なお、上記の「n型バッファ領域」は、プラス又はマイナスの符号が記載されていない。これは、他のn型領域(n−型ドリフト領域やn+型エミッタ領域)と比較して不純物濃度の高低が決定されないことを意味している。また、上記の「p型コレクタ領域」と「p型ボディ領域」も、プラス又はマイナスの符号が記載されていない。前者が後者より大きい不純物濃度であってもよいし、後者が前者より大きい不純物濃度であってもよいし、前者と後者が同じ不純物濃度であってもよい。
なお、n型バッファ領域が配置されておらず、p型コレクタ領域とn−型ドリフト領域が接している構成のIGBTに対しても、本発明の技術を適用することができる。
なお、上記の「n型バッファ領域」は、プラス又はマイナスの符号が記載されていない。これは、他のn型領域(n−型ドリフト領域やn+型エミッタ領域)と比較して不純物濃度の高低が決定されないことを意味している。また、上記の「p型コレクタ領域」と「p型ボディ領域」も、プラス又はマイナスの符号が記載されていない。前者が後者より大きい不純物濃度であってもよいし、後者が前者より大きい不純物濃度であってもよいし、前者と後者が同じ不純物濃度であってもよい。
なお、n型バッファ領域が配置されておらず、p型コレクタ領域とn−型ドリフト領域が接している構成のIGBTに対しても、本発明の技術を適用することができる。
用意工程では、一方側の主面から他方側の主面に向かってn+型エミッタ領域とp型ボディ領域とn−型半導体領域が順に配置されているとともに、n+型エミッタ領域とp型ボディ領域とn−型半導体領域のそれぞれにゲート絶縁体領域を介して対向するゲート電極が配置されている半導体基板を用意してもよい。
この場合、結晶欠陥形成工程では、半導体基板の一方側の主面に向けて物質を照射することによって、高抵抗一定領域をn−型半導体領域内に形成してもよい。
なお、この場合、結晶欠陥形成工程の後に、半導体基板の他方側の主面からn型不純物を注入することによって、n型バッファ領域を形成する工程をさらに実行してもよい。さらに、そのn型バッファ領域形成工程の後に、半導体基板の他方側の主面からp型不純物を注入することによって、p型コレクタ領域を形成する工程をさらに実行してもよい。
この場合、結晶欠陥形成工程では、半導体基板の一方側の主面に向けて物質を照射することによって、高抵抗一定領域をn−型半導体領域内に形成してもよい。
なお、この場合、結晶欠陥形成工程の後に、半導体基板の他方側の主面からn型不純物を注入することによって、n型バッファ領域を形成する工程をさらに実行してもよい。さらに、そのn型バッファ領域形成工程の後に、半導体基板の他方側の主面からp型不純物を注入することによって、p型コレクタ領域を形成する工程をさらに実行してもよい。
用意工程では、n+型エミッタ領域の一方側にエミッタ電極が配置されている半導体基板を用意してもよい。
この場合、エミッタ電極に向けて物質が照射されることによって結晶欠陥が形成されることになる。
この場合、エミッタ電極に向けて物質が照射されることによって結晶欠陥が形成されることになる。
上記の高抵抗一定領域は、結晶欠陥が均一の密度で形成された結果として形成されるものであると考えられる。このために、本発明の技術思想は、次のように表現することもできる。
このバイポーラ半導体装置製造方法は、半導体基板を用意する用意工程と、半導体基板に物質を照射して半導体基板内に結晶欠陥を形成する結晶欠陥形成工程とを備える。その結晶欠陥形成工程では、ほぼ均一の密度で結晶欠陥が形成されている均一密度領域を形成する。そして、この均一密度領域のみによって、バイポーラ半導体装置の低濃度領域を構成する。
この方法によると、結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を製造することができる。
このバイポーラ半導体装置製造方法は、半導体基板を用意する用意工程と、半導体基板に物質を照射して半導体基板内に結晶欠陥を形成する結晶欠陥形成工程とを備える。その結晶欠陥形成工程では、ほぼ均一の密度で結晶欠陥が形成されている均一密度領域を形成する。そして、この均一密度領域のみによって、バイポーラ半導体装置の低濃度領域を構成する。
この方法によると、結晶欠陥が形成された結果として好ましい比抵抗値分布が形成されている低濃度領域を有するバイポーラ半導体装置を製造することができる。
また、本発明の別の形態は、バイポーラ半導体装置である。このバイポーラ半導体装置は、p型領域とn型領域と低濃度領域を備える。この低濃度領域は、p型領域とn型領域の間に配置され、p型領域とn型領域の一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含み、かつ、オン時に伝導度変調現象が発生する。この低濃度領域の全域の比抵抗値分布は、結晶欠陥が形成された結果として、結晶欠陥形成前より高くてほぼ一定である。
このバイポーラ半導体装置は、低濃度領域において高くて一定の比抵抗値分布が形成されている。このために、優れた電気特性を発揮することができる。
このバイポーラ半導体装置は、低濃度領域において高くて一定の比抵抗値分布が形成されている。このために、優れた電気特性を発揮することができる。
また、本発明の技術思想は、次のバイポーラ半導体装置として記載することもできる。このバイポーラ半導体装置の低濃度領域は、その全域にほぼ均一の密度で結晶欠陥が形成されている。
このバイポーラ半導体装置の低濃度領域は、ほぼ均一の密度で結晶欠陥が形成されているために、高くて一定である比抵抗値分布が形成されている。このために、優れた電気特性を発揮することができる。
このバイポーラ半導体装置の低濃度領域は、ほぼ均一の密度で結晶欠陥が形成されているために、高くて一定である比抵抗値分布が形成されている。このために、優れた電気特性を発揮することができる。
上記のバイポーラ半導体装置は、IGBTであってもよい。この場合、上記のp型領域がp型コレクタ領域であり、上記のn型領域がn+型エミッタ領域であり、上記の低濃度領域がn−型ドリフト領域である。
このIGBTは、優れた電気特性を発揮することができる。
このIGBTは、優れた電気特性を発揮することができる。
本発明の特徴の一部を列記する。
(形態1)半導体基板内に結晶欠陥を形成するために、電子線、プロトン、デュートロン、又は、ヘリウム(3He又は4He)が利用される。なお、ボロン(B)が利用されてもよい。ボロンを利用する場合、1μm以上の深さまで高抵抗一定領域を形成するためには、106eV以上にボロンが加速されればよい。
(形態2)半導体基板の加熱温度は、450℃以下であることが好ましいが、400℃以下であるとより好ましい。なお、加熱温度は、200℃以上であることが好ましい。
(形態3)半導体基板内に結晶欠陥を形成するために照射される物質のドーズ量は、1×1012cm−2以上であることが好ましいが、1×1013cm−2以上であるとより好ましい。
(形態4)半導体基板内に結晶欠陥を形成するために照射される物質は、低濃度の不純物を含む半導体領域(最終的にバイポーラ半導体装置の低濃度領域になる領域)に到達する程度(又は当該半導体領域を通過する程度)に加速される。
(形態1)半導体基板内に結晶欠陥を形成するために、電子線、プロトン、デュートロン、又は、ヘリウム(3He又は4He)が利用される。なお、ボロン(B)が利用されてもよい。ボロンを利用する場合、1μm以上の深さまで高抵抗一定領域を形成するためには、106eV以上にボロンが加速されればよい。
(形態2)半導体基板の加熱温度は、450℃以下であることが好ましいが、400℃以下であるとより好ましい。なお、加熱温度は、200℃以上であることが好ましい。
(形態3)半導体基板内に結晶欠陥を形成するために照射される物質のドーズ量は、1×1012cm−2以上であることが好ましいが、1×1013cm−2以上であるとより好ましい。
(形態4)半導体基板内に結晶欠陥を形成するために照射される物質は、低濃度の不純物を含む半導体領域(最終的にバイポーラ半導体装置の低濃度領域になる領域)に到達する程度(又は当該半導体領域を通過する程度)に加速される。
(第1実施例)
図面を参照して本発明の実施例を説明する。図1は、本実施例のバイポーラ半導体装置10の要部断面図を模式的に示す。バイポーラ半導体装置10は、バイポーラで動作する縦型のIGBT(Insulated Gate Bipolar Transistor)である。
以下の説明では、各構成要素について、図1の上側の面を表面とし、図1の下側の面を裏面とする。
図面を参照して本発明の実施例を説明する。図1は、本実施例のバイポーラ半導体装置10の要部断面図を模式的に示す。バイポーラ半導体装置10は、バイポーラで動作する縦型のIGBT(Insulated Gate Bipolar Transistor)である。
以下の説明では、各構成要素について、図1の上側の面を表面とし、図1の下側の面を裏面とする。
半導体装置10は、一対の電極12,36と、6つの半導体領域14,16,18,20,22,24と、トレンチゲート電極32等を有する。各半導体領域14〜24は、シリコン単結晶の半導体領域である。
コレクタ電極12は、半導体装置10の裏面を構成する。p型コレクタ領域14は、コレクタ電極12の表面に接している。n型バッファ領域16は、p型コレクタ領域14の表面に接している。n型バッファ領域16は、p型コレクタ領域14によってコレクタ電極12から隔てられている。n−型ドリフト領域18は、n型バッファ領域16の表面に接している。n−型ドリフト領域18は、n型バッファ領域16によってp型コレクタ領域14から隔てられている。n−型ドリフト領域18は、n型バッファ領域16より低濃度のn型不純物を含んでいる。
コレクタ電極12は、半導体装置10の裏面を構成する。p型コレクタ領域14は、コレクタ電極12の表面に接している。n型バッファ領域16は、p型コレクタ領域14の表面に接している。n型バッファ領域16は、p型コレクタ領域14によってコレクタ電極12から隔てられている。n−型ドリフト領域18は、n型バッファ領域16の表面に接している。n−型ドリフト領域18は、n型バッファ領域16によってp型コレクタ領域14から隔てられている。n−型ドリフト領域18は、n型バッファ領域16より低濃度のn型不純物を含んでいる。
p−型ボディ領域20は、n−型ドリフト領域18の表面に接している。p−型ボディ領域20は、n−型ドリフト領域18によってn型バッファ領域16から隔てられている。p+型ボディコンタクト領域22は、p−型ボディ領域20の表面に接している。p+型ボディコンタクト領域22は、p−型ボディ領域20によってn−型ドリフト領域18から隔てられている。また、p+型ボディコンタクト領域22は、後述するn+型エミッタ領域24によってトレンチゲート電極30から隔てられている。p+型ボディコンタクト領域22は、p−型ボディ領域20より高濃度のp型不純物を含んでいる。
n+型エミッタ領域24は、p−型ボディ領域20の表面に接している。また、n+型エミッタ領域24は、p+型ボディコンタクト領域22の側面に接している。n+型エミッタ領域24は、p−型ボディ領域20によってn−型ドリフト領域18から隔てられている。n+型エミッタ領域24は、n−型ドリフト領域18より高濃度のn型不純物を含んでいる。トレンチゲート電極30の左側のn+型エミッタ領域24と右側のn+型エミッタ領域24は別体である。一対のn+型エミッタ領域24のそれぞれは、トレンチゲート電極30に沿って図1の紙面垂直方向に伸びている。エミッタ電極36は、p+型ボディコンタクト領域22の表面とn+型エミッタ領域24の表面に接している。
n+型エミッタ領域24は、p−型ボディ領域20の表面に接している。また、n+型エミッタ領域24は、p+型ボディコンタクト領域22の側面に接している。n+型エミッタ領域24は、p−型ボディ領域20によってn−型ドリフト領域18から隔てられている。n+型エミッタ領域24は、n−型ドリフト領域18より高濃度のn型不純物を含んでいる。トレンチゲート電極30の左側のn+型エミッタ領域24と右側のn+型エミッタ領域24は別体である。一対のn+型エミッタ領域24のそれぞれは、トレンチゲート電極30に沿って図1の紙面垂直方向に伸びている。エミッタ電極36は、p+型ボディコンタクト領域22の表面とn+型エミッタ領域24の表面に接している。
トレンチゲート電極30は、n+型エミッタ領域24の表面から下方に伸びている。トレンチゲート電極30は、p−型ボディ領域20とn−型ドリフト領域18の間の界面を越えて下方に伸びている。トレンチゲート電極30は、n+型エミッタ領域24とp−型ボディ領域20とn−型ドリフト領域18のそれぞれにゲート絶縁体領域32を介して対向している。トレンチゲート電極30の表面は、絶縁膜34によって被覆されている。
エミッタ電極36に対して正の電圧がコレクタ電極12に印加され、トレンチゲート電極30に所定のゲートオン電圧が印加されると、IGBT10はオン状態になる。IGBT10がオン状態になると、n+型エミッタ領域24から電子が供給される。供給された電子は、p−型ボディ領域20の中でトレンチゲート電極30の側面に沿って形成される反転領域を介してn−型ドリフト領域18に到達する。一方において、p型コレクタ領域14からn−型ドリフト領域18に正孔が供給される。電子と正孔がそれぞれ逆方向に移動することによって、IGBT10はバイポーラで動作する。電子と正孔は、n−型ドリフト領域18において伝導度変調を活発化させ、低いオン電圧を実現する。
本実施例のIGBT10は、n−型ドリフト領域18に結晶欠陥が形成されている。n−型ドリフト領域18は、結晶欠陥が形成された結果として、結晶欠陥形成前より高くてほぼ一定である比抵抗値分布を有する。比抵抗値とは、単位長さ当りの電気抵抗を意味する。本実施例では、結晶欠陥形成前のn−型ドリフト領域18の比抵抗値は、約100Ωcmである。結晶欠陥形成後のn−型ドリフト領域18の比抵抗値は、約120Ωcmである。
n−型ドリフト領域18のいずれの部分でも、約120Ωcmの比抵抗値になっている。このように一定の比抵抗値分布が形成されていることは、n−型ドリフト領域18に均一の密度で結晶欠陥が形成されていることを意味する。
なお、n−型ドリフト領域18に結晶欠陥を形成する様子は、後で詳しく説明する。
n−型ドリフト領域18のいずれの部分でも、約120Ωcmの比抵抗値になっている。このように一定の比抵抗値分布が形成されていることは、n−型ドリフト領域18に均一の密度で結晶欠陥が形成されていることを意味する。
なお、n−型ドリフト領域18に結晶欠陥を形成する様子は、後で詳しく説明する。
本実施例のIGBT10は、n−型ドリフト領域18に均一の密度で結晶欠陥が形成されている。この結果、n−型ドリフト領域18は、結晶欠陥形成前より高くてほぼ一定の比抵抗値分布を有する。このために、n−型ドリフト領域18の電気抵抗が高くなり、オフ耐圧が向上する。n−型ドリフト領域18の電気抵抗は高いけれども、IGBT10のオン時にはn−型ドリフト領域18において伝導度変調現象が発生する。このために、オン電圧が高くなることはない。
また、n−型ドリフト領域18にほぼ一定の比抵抗値分布が形成されている。このことも、IGBT10の電気特性を安定化させることに寄与する。本実施例によると、優れた電気特性を有するIGBT10が実現されている。
また、n−型ドリフト領域18にほぼ一定の比抵抗値分布が形成されている。このことも、IGBT10の電気特性を安定化させることに寄与する。本実施例によると、優れた電気特性を有するIGBT10が実現されている。
続いて、上記のIGBT10の製造方法について説明する。図2から図7は、IGBT10の製造過程を順に示す。
まず、図2に示される半導体基板100を用意する。半導体基板100は、p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36を有する。さらに、半導体基板100は、p−型ボディ領域20の裏面に接しているn−型半導体領域118を有する。
n−型半導体領域118の不純物濃度は、図1のn−型ドリフト領域18の不純物濃度と同じである。n−型半導体領域118の厚みD2は、図1の厚みD1より大きい。n−型半導体領域118の比抵抗値は、100Ωcmである。n−型半導体領域118のどの部分でも、同じ比抵抗値になっている。n−型半導体領域118は、最終的にn−型ドリフト領域18になる領域を含んでいる。
まず、図2に示される半導体基板100を用意する。半導体基板100は、p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36を有する。さらに、半導体基板100は、p−型ボディ領域20の裏面に接しているn−型半導体領域118を有する。
n−型半導体領域118の不純物濃度は、図1のn−型ドリフト領域18の不純物濃度と同じである。n−型半導体領域118の厚みD2は、図1の厚みD1より大きい。n−型半導体領域118の比抵抗値は、100Ωcmである。n−型半導体領域118のどの部分でも、同じ比抵抗値になっている。n−型半導体領域118は、最終的にn−型ドリフト領域18になる領域を含んでいる。
次いで、図3に示されるように、半導体基板100の一方側の主面(表面)100aにプロトンを照射する。即ち、エミッタ電極36の表面にプロトンを照射する。本実施例において、プロトンのドーズ量は1×1012cm−2である。プロトンは、18MeVに加速される。
プロトンは、半導体基板100内に侵入する。プロトンは、n−型半導体領域118に到達する。プロトンがn−型半導体領域118に到達するとともにn−型半導体領域118を越えないように、プロトンに加えられるエネルギーが調整されている。即ち、プロトンの飛程がn−型半導体領域118内に位置するように、プロトンに加えられるエネルギーが調整されている。
プロトンがn−型半導体領域118内を通過すると、n−型半導体領域118内に結晶欠陥が形成される。なお、p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24にも結晶欠陥が形成される。
プロトンは、半導体基板100内に侵入する。プロトンは、n−型半導体領域118に到達する。プロトンがn−型半導体領域118に到達するとともにn−型半導体領域118を越えないように、プロトンに加えられるエネルギーが調整されている。即ち、プロトンの飛程がn−型半導体領域118内に位置するように、プロトンに加えられるエネルギーが調整されている。
プロトンがn−型半導体領域118内を通過すると、n−型半導体領域118内に結晶欠陥が形成される。なお、p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24にも結晶欠陥が形成される。
n−型半導体領域118内には、結晶欠陥形成前より高くて深さ方向において一定である比抵抗値分布を有する高抵抗一定領域A1が形成される。さらに、n−型半導体領域118内には、深さ方向において高抵抗一定領域A1と異なる比抵抗値分布を有する変化領域A3が形成される。
図8は、n−型半導体領域118内における深さ方向の比抵抗値分布を示す。図8に示されるように、n−型半導体領域118内の表面側に高抵抗一定領域A1が形成されている。高抵抗一定領域A1の比抵抗値は、約120Ωcmである。この比抵抗値は、n−型半導体領域118の結晶欠陥形成前の比抵抗値(約100Ωcm)より大きい。n−型半導体領域118内の裏面側に変化領域A3が形成されている。変化領域A3内にプロトンの飛程F1が存在する。高抵抗一定領域A1から飛程F1までの間の領域A2は、深くなるにつれて比抵抗値が減少している。変化領域A3の大部分では、結晶欠陥形成前の比抵抗値(約100Ωcm)より小さい比抵抗値になっている。
なお、図3の各領域A1,A2,A3の厚みの比率は、図8の各領域A1,A2,A3の長さの比率と必ずしも一致しない。図3は、図8のグラフを正確に反映して作成されているわけではない。
図8は、n−型半導体領域118内における深さ方向の比抵抗値分布を示す。図8に示されるように、n−型半導体領域118内の表面側に高抵抗一定領域A1が形成されている。高抵抗一定領域A1の比抵抗値は、約120Ωcmである。この比抵抗値は、n−型半導体領域118の結晶欠陥形成前の比抵抗値(約100Ωcm)より大きい。n−型半導体領域118内の裏面側に変化領域A3が形成されている。変化領域A3内にプロトンの飛程F1が存在する。高抵抗一定領域A1から飛程F1までの間の領域A2は、深くなるにつれて比抵抗値が減少している。変化領域A3の大部分では、結晶欠陥形成前の比抵抗値(約100Ωcm)より小さい比抵抗値になっている。
なお、図3の各領域A1,A2,A3の厚みの比率は、図8の各領域A1,A2,A3の長さの比率と必ずしも一致しない。図3は、図8のグラフを正確に反映して作成されているわけではない。
n−型半導体領域118内に結晶欠陥を形成した後に、半導体基板100を加熱する。本実施例の加熱温度は、300℃である。半導体基板100が完成した後にその使用環境の温度が上昇すると、半導体基板100の比抵抗値が変化する。使用中に半導体基板100の比抵抗値が変化していくのは好ましいことではない。このために、本実施例では、半導体基板100を予め加熱しておくことによって半導体基板100の比抵抗値を安定させ、完成した半導体基板100の温度が変化しても(温度が上昇しても)、その比抵抗値が変化しないようにする。
加熱処理を終えると、半導体基板100の他方側の主面(裏面)100bから変化領域A3を越える深さまでを除去する。即ち、半導体基板100の裏面100bから深さD3(図3参照)までを除去する。この結果、図4の状態になる。図4の状態では、n−型半導体領域118内から変化領域A3が除去されており、高抵抗一定領域A1のみが残っている。
次いで、図5に示されるように、半導体基板100の裏面100bからn型不純物を注入する。このn型不純物濃度は、n−型半導体領域118のn型不純物濃度より大きくなるように調整される。n−型半導体領域118の表面(p−型ボディ領域20の裏面)までn型不純物が到達しないように、n型不純物の注入量が調整される。これにより、n型不純物が注入されなかったn−型領域118aと、n型不純物が注入されたn型領域116が形成される。
n−型領域118aは、上記した高抵抗一定領域A1(図8等参照)のみによって構成されている。n−型領域118aは、図1のドリフト領域18である。
n−型領域118aは、上記した高抵抗一定領域A1(図8等参照)のみによって構成されている。n−型領域118aは、図1のドリフト領域18である。
続いて、図6に示されるように、半導体基板100の裏面100bからp型不純物を注入する。n型領域116aの表面(n−型領域118aの裏面)までp型不純物が到達しないように、p型不純物の注入量が調整される。これにより、p型不純物が注入されなかったn型領域116aと、p型不純物が注入されたp型領域114が形成される。
n型領域116aは、図1のn型バッファ領域16である。p型領域114は、図1のp型コレクタ領域14である。
n型領域116aは、図1のn型バッファ領域16である。p型領域114は、図1のp型コレクタ領域14である。
最後に、図7に示されるように、p型領域114(p型コレクタ領域14)の裏面にコレクタ電極112を接続する。これにより、図1に示されるIGBT10が完成する。
本実施例の製造方法によると、高抵抗一定領域A1(図8等参照)のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
本実施例の製造方法によると、高抵抗一定領域A1(図8等参照)のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
上記の実施例では、結晶欠陥を形成するためにプロトンを1×1012cm−2のドーズ量で照射する。また、結晶欠陥が形成された後の加熱処理の温度は300℃である。
図9から図12は、ヘリウム(3He)を照射して結晶欠陥を形成した場合のn−型半導体領域118内の比抵抗値分布を示す。図9から図12は、結晶欠陥が形成された後の加熱処理の温度が異なる。また、図9から図12のそれぞれには、4つのグラフが示されている。各グラフは、ヘリウムのドーズ量(1×1012,1×1013,1×1014,1×1015cm−2)が異なる。なお、ヘリウムは、23MeVに加速される。また、結晶欠陥形成前のn−型半導体領域118内の比抵抗値は、約100Ωcmである。
図9から図12は、ヘリウム(3He)を照射して結晶欠陥を形成した場合のn−型半導体領域118内の比抵抗値分布を示す。図9から図12は、結晶欠陥が形成された後の加熱処理の温度が異なる。また、図9から図12のそれぞれには、4つのグラフが示されている。各グラフは、ヘリウムのドーズ量(1×1012,1×1013,1×1014,1×1015cm−2)が異なる。なお、ヘリウムは、23MeVに加速される。また、結晶欠陥形成前のn−型半導体領域118内の比抵抗値は、約100Ωcmである。
図13から図16は、プロトンを照射して結晶欠陥を形成した場合のn−型半導体領域118内の比抵抗値分布を示す。図13から図16は、結晶欠陥が形成された後の加熱処理の温度が異なる。また、図13から図16のそれぞれには、4つのグラフが示されている。各グラフは、プロトンのドーズ量(1×1012,1×1013,1×1014,1×1015cm−2)が異なる。なお、プロトンは、18MeVに加速される。また、結晶欠陥形成前のn−型半導体領域118内の比抵抗値は、約100Ωcmである。
図9から図16に基づいて以下のことを理解することができる。
(1)ドーズ量が1×1012cm−2以上であると、ほとんどのグラフにおいて、結晶欠陥形成前の比抵抗値(100Ωcm)を超える比抵抗値になる領域が形成される。ただし、例えば図9を見るとわかるように、ヘリウムのドーズ量が1×1012cm−2の場合は、それ以上のドーズ量の場合と比べて、比抵抗値がほぼ一定になる領域が形成されにくい。このために、1×1013cm−2以上のドーズ量を採用することがより好ましいと言える。また、1×1013cm−2のドーズ量を採用すると、比抵抗値が顕著に高くなる。この点からも、1×1013cm−2以上のドーズ量を採用することが好ましいと言える。
(2)450℃で加熱する場合(図12や図16)、結晶欠陥形成前より低い比抵抗値になってしまうことがある。このために、450℃以下で加熱することが好ましい。より好ましくは、400℃以下で加熱することが好ましい。
(1)ドーズ量が1×1012cm−2以上であると、ほとんどのグラフにおいて、結晶欠陥形成前の比抵抗値(100Ωcm)を超える比抵抗値になる領域が形成される。ただし、例えば図9を見るとわかるように、ヘリウムのドーズ量が1×1012cm−2の場合は、それ以上のドーズ量の場合と比べて、比抵抗値がほぼ一定になる領域が形成されにくい。このために、1×1013cm−2以上のドーズ量を採用することがより好ましいと言える。また、1×1013cm−2のドーズ量を採用すると、比抵抗値が顕著に高くなる。この点からも、1×1013cm−2以上のドーズ量を採用することが好ましいと言える。
(2)450℃で加熱する場合(図12や図16)、結晶欠陥形成前より低い比抵抗値になってしまうことがある。このために、450℃以下で加熱することが好ましい。より好ましくは、400℃以下で加熱することが好ましい。
(第2実施例)
図17から図19を参照しながら、第2実施例のIGBT製造方法について説明する。p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36とn−型半導体領域218を有する半導体基板200を用意する点は、第1実施例と同じである。
また、半導体基板200の表面200aに向けてプロトンを照射することによって、n−型半導体領域218内に結晶欠陥を形成する点も、第1実施例と同じである。結晶欠陥が形成された結果、n−型半導体領域218内の表面側に高抵抗一定領域A1が形成され、n−型半導体領域218内の裏面側に変化領域A3が形成される。
n−型半導体領域218内に結晶欠陥を形成すると、半導体基板200を加熱する。この点も第1実施例と同じである。
図17から図19を参照しながら、第2実施例のIGBT製造方法について説明する。p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36とn−型半導体領域218を有する半導体基板200を用意する点は、第1実施例と同じである。
また、半導体基板200の表面200aに向けてプロトンを照射することによって、n−型半導体領域218内に結晶欠陥を形成する点も、第1実施例と同じである。結晶欠陥が形成された結果、n−型半導体領域218内の表面側に高抵抗一定領域A1が形成され、n−型半導体領域218内の裏面側に変化領域A3が形成される。
n−型半導体領域218内に結晶欠陥を形成すると、半導体基板200を加熱する。この点も第1実施例と同じである。
加熱処理を終えると、半導体基板200の裏面200bから変化領域A3を越える深さまでn型不純物を注入する。このn型不純物濃度は、n−型半導体領域218のn型不純物濃度より大きくなるように調整される。n−型半導体領域218の表面(p−型ボディ領域20の裏面)までn型不純物が到達しないように、n型不純物の注入量が調整される。この結果、図18に示されるように、n型領域216が形成される。図18の状態では、n−型半導体領域218が高抵抗一定領域A1のみによって構成されている。このn−型半導体領域218は、図1のドリフト領域18である。
次いで、図19に示されるように、半導体基板200の裏面200bからp型不純物を注入する。n型領域216aの表面(n−型半導体領域218aの裏面)までp型不純物が到達しないように、p型不純物の注入量が調整される。これにより、p型領域214が形成される。
図19のn型領域216は、図1のn型バッファ領域16である。p型領域214は、図1のp型コレクタ領域14である。
p型領域214(p型コレクタ領域14)の裏面にコレクタ電極を接続する点は、第1実施例と同じである。
本実施例の製造方法によっても、高抵抗一定領域A1のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
次いで、図19に示されるように、半導体基板200の裏面200bからp型不純物を注入する。n型領域216aの表面(n−型半導体領域218aの裏面)までp型不純物が到達しないように、p型不純物の注入量が調整される。これにより、p型領域214が形成される。
図19のn型領域216は、図1のn型バッファ領域16である。p型領域214は、図1のp型コレクタ領域14である。
p型領域214(p型コレクタ領域14)の裏面にコレクタ電極を接続する点は、第1実施例と同じである。
本実施例の製造方法によっても、高抵抗一定領域A1のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
(第3実施例)
図20を参照しながら、第3実施例のIGBT製造方法について説明する。p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36とn−型半導体領域318を有する半導体基板300を用意する点は、第1実施例及び第2実施例と同じである。
ただし、本実施例のn−型半導体領域318は、第1実施例や第2実施例と比べて薄く形成されている。n−型半導体領域318の厚みはD3である。このD3は、図3や図17に示されるD3と同じ大きさである。
半導体基板300の表面300aに向けてプロトンを照射する。この場合の照射条件は、第1実施例及び第2実施例と同じである。図8に示されるように、D3を越える深さまで高抵抗一定領域A1が形成される。本実施例では、n−型半導体領域318の厚みがD3であるために、n−型半導体領域318の深さ方向の全域に高抵抗一定領域A1が形成される。
図20を参照しながら、第3実施例のIGBT製造方法について説明する。p−型ボディ領域20とp+型ボディコンタクト領域22とn+型エミッタ領域24とトレンチゲート電極30とエミッタ電極36とn−型半導体領域318を有する半導体基板300を用意する点は、第1実施例及び第2実施例と同じである。
ただし、本実施例のn−型半導体領域318は、第1実施例や第2実施例と比べて薄く形成されている。n−型半導体領域318の厚みはD3である。このD3は、図3や図17に示されるD3と同じ大きさである。
半導体基板300の表面300aに向けてプロトンを照射する。この場合の照射条件は、第1実施例及び第2実施例と同じである。図8に示されるように、D3を越える深さまで高抵抗一定領域A1が形成される。本実施例では、n−型半導体領域318の厚みがD3であるために、n−型半導体領域318の深さ方向の全域に高抵抗一定領域A1が形成される。
n−型半導体領域318内に結晶欠陥を形成すると、半導体基板300を加熱する。加熱処理を終えると、半導体基板300の裏面300bからn型不純物を注入する。n−型半導体領域318の表面(p−型ボディ領域20の裏面)までn型不純物が到達しないように、n型不純物の注入量が調整される。n−型半導体領域318の中でn型不純物が到達しなかった領域が、図1のn−型ドリフト領域18になる。n−型半導体領域318の全域に高抵抗一定領域A1が形成されているために、高抵抗一定領域A1のみによってn−型ドリフト領域18が構成されることになる。
半導体基板300の裏面300bからp型不純物を注入する点と、コレクタ電極を形成する点は、第1実施例及び第2実施例と同じである。
本実施例の製造方法によっても、高抵抗一定領域A1のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
半導体基板300の裏面300bからp型不純物を注入する点と、コレクタ電極を形成する点は、第1実施例及び第2実施例と同じである。
本実施例の製造方法によっても、高抵抗一定領域A1のみによって構成されるドリフト領域18を有するIGBT10を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記の実施例では、半導体材料にシリコンを用いているが、それ以外の半導体材料を用いてもよい。例えば、窒化ガリウム、炭化シリコン、ガリウムヒ素等を半導体材料に用いてもよい。
また例えば、上記の実施例では、IGBTを例としている。しかしながら、本発明の技術思想は、他のバイポーラトランジスタにも利用することができる。また、本発明の技術思想は、ダイオードにも利用することができる。
また、結晶欠陥を形成するための物質としてプロトンやヘリウム(3He)を必ずしも利用しなくてもよい。例えば、電子線、ヘリウム(4He)、デュートロン、ボロン等を利用してもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
例えば、上記の実施例では、半導体材料にシリコンを用いているが、それ以外の半導体材料を用いてもよい。例えば、窒化ガリウム、炭化シリコン、ガリウムヒ素等を半導体材料に用いてもよい。
また例えば、上記の実施例では、IGBTを例としている。しかしながら、本発明の技術思想は、他のバイポーラトランジスタにも利用することができる。また、本発明の技術思想は、ダイオードにも利用することができる。
また、結晶欠陥を形成するための物質としてプロトンやヘリウム(3He)を必ずしも利用しなくてもよい。例えば、電子線、ヘリウム(4He)、デュートロン、ボロン等を利用してもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:IGBT
12:コレクタ電極
14:p型コレクタ領域
16:n型バッファ領域
18:n−型ドリフト領域
20:p−型ボディ領域
22:p+型ボディコンタクト領域
24:n+型エミッタ領域
30:トレンチゲート電極
32:ゲート絶縁体領域
34:絶縁膜
A1:高抵抗一定領域
A3:変化領域
12:コレクタ電極
14:p型コレクタ領域
16:n型バッファ領域
18:n−型ドリフト領域
20:p−型ボディ領域
22:p+型ボディコンタクト領域
24:n+型エミッタ領域
30:トレンチゲート電極
32:ゲート絶縁体領域
34:絶縁膜
A1:高抵抗一定領域
A3:変化領域
Claims (15)
- p型領域と、n型領域と、それらの間に配置されるとともにそれらの一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含む低濃度領域とを有し、その低濃度領域ではオン時に伝導度変調現象が発生するバイポーラ半導体装置を製造する方法であり、
半導体基板を用意する用意工程と、
半導体基板に物質を照射して半導体基板内に結晶欠陥を形成することによって、結晶欠陥形成前より高くて前記物質の照射方向においてほぼ一定である比抵抗値分布を有する高抵抗一定領域を半導体基板内に形成する結晶欠陥形成工程とを備え、
その高抵抗一定領域のみによって前記低濃度領域を構成することを特徴とする方法。 - 用意工程では、前記の「低濃度の不純物」を含む半導体領域を有する半導体基板を用意し、
結晶欠陥形成工程では、半導体基板の一方側の主面に向けて前記物質を照射することによって、前記高抵抗一定領域を前記半導体領域内の前記一方側に形成するとともに、前記物質の照射方向において前記高抵抗一定領域と異なる比抵抗値分布を有する変化領域を前記半導体領域内の他方側に形成し、
結晶欠陥形成工程の後に、半導体基板の前記他方側の主面から前記変化領域を前記一方側に越える深さまでを除去する工程をさらに実行することを特徴とする請求項1の方法。 - 用意工程では、前記の「低濃度の不純物」を含む半導体領域を有する半導体基板を用意し、
結晶欠陥形成工程では、半導体基板の一方側の主面に向けて前記物質を照射することによって、前記高抵抗一定領域を前記半導体領域内の前記一方側に形成するとともに、前記物質の照射方向において前記高抵抗一定領域と異なる比抵抗値分布を有する変化領域を前記半導体領域内の他方側に形成し、
結晶欠陥形成工程の後に、半導体基板の前記他方側の主面から前記変化領域を前記一方側に越える深さまで不純物を注入する工程をさらに実行することを特徴とする請求項1の方法。 - 用意工程では、前記の「低濃度の不純物」を含む半導体領域を有する半導体基板を用意し、
結晶欠陥形成工程では、半導体基板の一方側の主面に向けて前記物質を照射することによって、前記半導体領域の前記一方側の端部から他方側の端部まで前記高抵抗一定領域を形成することを特徴とする請求項1の方法。 - 結晶欠陥形成工程の後に、450℃以下で半導体基板を加熱する工程をさらに実行することを特徴とする請求項1から4のいずれかの方法。
- 結晶欠陥形成工程では、1×1012cm−2以上のドーズ量で前記物質を照射することを特徴とする請求項1から5のいずれかの方法。
- 前記バイポーラ半導体装置は、IGBTであり、
前記p型領域は、p型コレクタ領域であり、
前記n型領域は、n+型エミッタ領域であり、
前記低濃度領域は、n−型ドリフト領域であることを特徴とする請求項1から6のいずれかの方法。 - 前記IGBTは、p型コレクタ領域とn−型ドリフト領域の間に配置されるn型バッファ領域と、n−型ドリフト領域とn+型エミッタ領域の間に配置されるp型ボディ領域をさらに有することを特徴とする請求項7の方法。
- 用意工程では、一方側の主面から他方側の主面に向かってn+型エミッタ領域とp型ボディ領域とn−型半導体領域が順に配置されているとともに、n+型エミッタ領域とp型ボディ領域とn−型半導体領域のそれぞれにゲート絶縁体領域を介して対向するゲート電極が配置されている半導体基板を用意し、
結晶欠陥形成工程では、半導体基板の前記一方側の主面に向けて前記物質を照射することによって、前記高抵抗一定領域をn−型半導体領域内に形成することを特徴とする請求項7又は8の方法。 - 結晶欠陥形成工程の後に、半導体基板の前記他方側の主面からn型不純物を注入することによって、n型バッファ領域を形成する工程と、
そのn型バッファ領域形成工程の後に、半導体基板の前記他方側の主面からp型不純物を注入することによって、p型コレクタ領域を形成する工程とをさらに実行することを特徴とする請求項9の方法。 - 用意工程では、n+型エミッタ領域の前記一方側にエミッタ電極が配置されている半導体基板を用意することを特徴とする請求項9又は10の方法。
- p型領域と、n型領域と、それらの間に配置されるとともにそれらの一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含む低濃度領域とを有し、その低濃度領域ではオン時に伝導度変調現象が発生するバイポーラ半導体装置を製造する方法であり、
半導体基板を用意する用意工程と、
半導体基板に物質を照射して半導体基板内に結晶欠陥を形成する結晶欠陥形成工程とを備え、
その結晶欠陥形成工程では、ほぼ均一の密度で結晶欠陥が形成されている均一密度領域を形成し、
その均一密度領域のみによって前記低濃度領域を構成することを特徴とする方法。 - バイポーラ半導体装置であり、
p型領域と、
n型領域と、
それらの間に配置され、それらの一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含み、かつ、オン時に伝導度変調現象が発生する低濃度領域とを備え、
その低濃度領域の全域の比抵抗値分布は、結晶欠陥が形成された結果として、結晶欠陥形成前より高くてほぼ一定であることを特徴とするバイポーラ半導体装置。 - バイポーラ半導体装置であり、
p型領域と、
n型領域と、
それらの間に配置され、それらの一方の領域と同じ導電型であって当該一方の領域より低濃度の不純物を含み、かつ、オン時に伝導度変調現象が発生する低濃度領域とを備え、
その低濃度領域の全域にほぼ均一の密度で結晶欠陥が形成されていることを特徴とするバイポーラ半導体装置。 - 前記バイポーラ半導体装置は、IGBTであり、
前記p型領域は、p型コレクタ領域であり、
前記n型領域は、n+型エミッタ領域であり、
前記低濃度領域は、n−型ドリフト領域であることを特徴とする請求項13又は14のバイポーラ半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318361A JP2008135439A (ja) | 2006-11-27 | 2006-11-27 | バイポーラ半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318361A JP2008135439A (ja) | 2006-11-27 | 2006-11-27 | バイポーラ半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008135439A true JP2008135439A (ja) | 2008-06-12 |
Family
ID=39560108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318361A Pending JP2008135439A (ja) | 2006-11-27 | 2006-11-27 | バイポーラ半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008135439A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169022A1 (ja) * | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
CN109841616A (zh) * | 2017-11-28 | 2019-06-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
-
2006
- 2006-11-27 JP JP2006318361A patent/JP2008135439A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169022A1 (ja) * | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP5505498B2 (ja) * | 2011-06-08 | 2014-05-28 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JPWO2012169022A1 (ja) * | 2011-06-08 | 2015-02-23 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
CN109841616A (zh) * | 2017-11-28 | 2019-06-04 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
CN109841616B (zh) * | 2017-11-28 | 2023-12-29 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10847609B2 (en) | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled | |
JP6642609B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6508372B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
JP6281642B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6145066B2 (ja) | 半導体素子構造を製造する方法 | |
JP6269858B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5754545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN105280485B (zh) | 制造包括场停止区的半导体器件的方法 | |
JP6547724B2 (ja) | 半導体装置の製造方法 | |
JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2013069113A1 (ja) | 半導体装置およびその製造方法 | |
JP5621493B2 (ja) | 半導体装置の製造方法 | |
JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
JP5992216B2 (ja) | バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 | |
JP2012009629A (ja) | 半導体装置の製造方法 | |
JP2015154000A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6149942B2 (ja) | 半導体装置の製造方法 | |
JP2008135439A (ja) | バイポーラ半導体装置とその製造方法 | |
JP2017055046A (ja) | 半導体装置の製造方法 | |
JP2007173675A (ja) | 半導体装置とその製造方法 | |
JP2022097612A (ja) | 半導体装置 | |
JP7361634B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2023554043A (ja) | 半導体デバイスのための構造体および半導体デバイスのための構造体を製造するための方法 |