JP6145066B2 - 半導体素子構造を製造する方法 - Google Patents

半導体素子構造を製造する方法 Download PDF

Info

Publication number
JP6145066B2
JP6145066B2 JP2014077175A JP2014077175A JP6145066B2 JP 6145066 B2 JP6145066 B2 JP 6145066B2 JP 2014077175 A JP2014077175 A JP 2014077175A JP 2014077175 A JP2014077175 A JP 2014077175A JP 6145066 B2 JP6145066 B2 JP 6145066B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
conductivity type
edge
field stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014077175A
Other languages
English (en)
Other versions
JP2014160841A (ja
Inventor
シュルツ ハンス−ヨアヒム
シュルツ ハンス−ヨアヒム
パッフェンレーナー マンフレッド
パッフェンレーナー マンフレッド
Original Assignee
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト, インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Publication of JP2014160841A publication Critical patent/JP2014160841A/ja
Application granted granted Critical
Publication of JP6145066B2 publication Critical patent/JP6145066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Description

発明の詳細な説明
〔背景〕
例えば、パワーＩＧＢＴｓまたはパワーダイオード等の、バイポーラパワー半導体素子は、他の半導体領域とのｐｎ接合を形成する、ベース領域（通常低濃度でドープされている(lightly doped)）を有している。逆電圧の印加によって上記ｐｎ接合に逆方向バイアスがかかると、上記素子は、ターンオフされる。この場合、ベース領域において、空間電荷領域が形成され、この空間電荷領域は、上記ｐｎ接合から進行して、ベース領域内に広がるにつれて、逆電圧が高くなり、ベース領域のドーピングが低くなる。
このようなパワー半導体素子は、高い動的なロバスト性を有することを目的とし、換言すれば、高い電流であっても、迅速に、かつ確実にターンオフすることができることを第１の目的としている。また、これらのパワー半導体素子は、高い静的な絶縁耐力を有することを第２の目的とし、プロセスにおいて破壊されることなく、アバランシェ降伏後にアバランシェ電流が発生することを第３の目的としている。
〔概要〕
本発明の一態様は、第１及び第２の面を有する半導体基材に半導体素子構造を製造する方法であって、上記方法は、異なってドープされた、同一導電型の２つの半導体領域を製造するために、上記面の何れか１つの面を介して、その全面に渡って、半導体基材内に第１の導電型のドーパント原子を注入する、第１の注入を行う工程と、上記１つの面が部分的に露出するように、上記１つの面にマスクを製造する工程と、半導体基材において、上記面のうち１つの面から進んで、上記マスクにより露出された領域に侵食することにより、少なくともドーパント原子の注入部分を除去する工程と、上記マスクを除去する工程とを含み、上記マスクが除去される前または後に、上記面のうち１つの面を介して、半導体基材内に第１の導電型のドーパント原子を注入する第２の注入を行う、方法に関する。
〔図面の簡単な説明〕
図面を参照して、以下に、実施例を説明する。この場合、主な強調点は、基本原理を明らかにする点にある。したがって、図面には、この基本原理を理解するのに必要なシグナル回路素子が示されている。図面では、特に指摘しない限り、同一の参照符号は、同一の素子領域を示し、同一の意味を有するものである。
図１は、内側領域及びエッジ領域を有する半導体基材を備えたパワーＩＧＢＴの第１の実施例を示す断面図である。
図２は、トレンチトランジスタセルを有するパワーＩＧＢＴを示す図である。
図３は、エッジ領域にあるエッジ終端部の第１の実施例を示す図である。
図４は、エッジ領域にあるエッジ終端部の第２の実施例を示す図である。
図５は、パワーＩＧＢＴにおける、異なってドープされた２つのフィールド停止区域を有するフィールド停止領域の製造方法の各ステップを示す断面図である。
図６は、パワーダイオードの一例を示す断面図である。
図７は、パワーダイオードにおける、エミッタ領域及びフィールド停止領域の製造方法の各ステップを示す断面図である。
〔詳細な説明〕
図１は、パワーＩＧＢＴの一例を示す垂直断面図である。このパワーＩＧＢＴは、第１の面（以下、表面と称する）１０１、及び第２の面（以下、裏面と称する）１０２を有する半導体基材１００を備えている。表面１０１及び裏面１０２は、半導体基材１００における垂直方向の範囲を規定する。横方向においては、半導体基材１００は、エッジ１０３によって範囲が規定されている。図示した例では、エッジ１０３は、表面１０１及び裏面１０２に対し垂直に延びているが、表面１０１及び／または裏面１０２に対して傾斜して、延び得る（不図示）。
半導体基材１００は、エッジ領域１１２を有している。このエッジ領域１１２は、該半導体基材１００の横方向でエッジ１０３と隣接し、エッジ１０３と反対側では、横方向で、半導体基材１００の内側領域１１１と隣接している。図１に示された断面に垂直な上面においては、エッジ領域１１２は、内側領域１１１を完全に取り囲んでいる。半導体基材１００は、円板の形状を有し得、エッジ１０３及びエッジ領域１１２は、環状形状を有する。また、半導体基材１００は、如何なる他の板状形状、例えば、矩形板の形状を有し得る。
ＩＧＢＴは、第１の導電型のベース領域２５を有し、上記ベース領域は、内側領域１１１及びエッジ領域１１２の上で、半導体基材の横方向に延びている。上記ベース領域２５は、上記ＩＧＢＴがｎチャネルＩＧＢＴである場合、ｎドープされた半導体領域であり、上記ＩＧＢＴがｐチャネルＩＧＢＴである場合、ｐドープされた半導体領域である。ベース領域２５のドーピング濃度は、例えば、１０１２ｃｍ-３と１０１５ｃｍ-３との間の範囲内であり、特に、１０１３ｃｍ-３と１０１４ｃｍ-３との間の範囲内であり得る。ベース領域２５のドーピングの結果、ＩＧＢＴにおける、後述する他の半導体領域が製造される前に、例えば、半導体基材１００が有する基本ドーピングが形成される。
内側領域１１１において、ＩＧＢＴは、トランジスタセルアレイを有している。このトランジスタセルアレイは、複数のトランジスタセルを有し、これらトランジスタセルは、各セルで、同じ型になるように構成されている。各トランジスタセルは、エミッタ領域とも称される第１の導電型のソース領域２６、及び第１の導電型と相補する第２の導電型のボディ領域２７を有する。上記ボディ領域は、ソース領域２６とベース領域２５との間に配置されている。ゲート電極３１は、ソース領域２６とベース領域２５との間のボディ領域２７における導電チャネルを制御するためにある。上記ゲート電極は、ゲート誘電体３２によって、半導体基材１００から電気的に絶縁しており、ボディ領域２７と隣接して配置されている。上記ゲート電極３１は、全てのトランジスタセルで共通しており、図示した例では、半導体基材の表面１０１上に配置されたプレーナゲート電極として実現されている。個々のトランジスタセルにおけるソース領域２６は、第１の接続電極４１と接触している。第１の接続電極４１は、図示した例では、ソース領域２６とボディ領域２７とを短絡させ、ソース接続部、すなわち、パワーＩＧＢＴにおける第１のエミッタ接続部Ｅを形成する。
なお、プレーナゲート電極を有するトランジスタセルの提供は、単なる一例として理解されるべきであり、当然のことながら、他の形状を有する如何なるゲート電極を有するトランジスタセル（例えばトレンチトランジスタセル等）も提供され得る。図２は、このようなトレンチトランジスタセルの一例を示す半導体基材１００の断面図である。これらトランジスタセルにおいては、ゲート電極３１は、トレンチに配置されており、ゲート誘電体３２によって半導体基材１００から誘電的に絶縁している。トレンチは、表面１０１からソース領域２６及びボディ領域２７を通って、ちょうどベース領域２５内に進んで、半導体基材１００の垂直方向に延びる。
図１を参照すると、半導体基材１００の横方向において、トランジスタセルアレイは、エッジ１０３から距離をおいて、内側領域１１０とエッジ領域１１２との間の遷移領域で終わっている。図示した例では、トランジスタセルは、半導体基材１００の第１の面１０１における内側領域１１１の領域に配置されている。上記半導体素子は、エッジ領域１１２に配置されたエッジ終端部５０を有する。図１では、エッジ終端部５０について、概略的に示すのみである。上記エッジ終端部は、パワー半導体素子に適した如何なるエッジ終端部であり得る。
図３を参照すると、上記エッジ終端部５０は、例えば、半導体基材１００の横方向において、内側領域１１１及びトランジスタセルをリング状に取り囲む、いわゆるフィールドリング５１を備えている。上記フィールドリング５１は、ベース領域２５のドーピング型に対し相補する導電型でドープされた半導体領域であり、エッジ１０３の方向で互いに距離をおいて配置され、表面１０１の領域に配置されている。上記フィールドリング５１上の、酸化層等の不活性化層５３が、半導体基材の表面１０１に塗布され得る。また、エッジ終端部５０は、適宜、それぞれがフィールドリング５１の１つと接触し、かつ不活性化層５３の上または内に配置された、フィールドプレート５４を有する。図３に示されたエッジ終端部の例では、そのようなフィールドプレート５４は、各フィールドリング５１に接続している。なお、フィールドリングの中から個々のフィールドリングに関連付けてのみ、そのようなフィールドプレートを提供する可能性があることは、言及するまでもない。
エッジ終端部５０は、適宜、さらに、横方向におけるエッジ１０３とフィールドリング５１との間で、エッジ１０３に近接して配置されたチャネルストッパを備えている。上記チャネルストッパは、ベース領域２５と同じ導電型の半導体領域であるが、より高い濃度でドープされている。フィールドリング５１に応じて、チャネルストッパ５２は、半導体基材の横方向において、完全にトランジスタセルを取り囲む。
エッジ終端部５０の他の例は、図４に示されている。このエッジ終端部は、表面１０１の領域に、いわゆるＶＬＤ領域（ＶＬＤ−可変横方向ドーピング）を有している。この領域は、第２の導電型の半導体領域である。また、ドーピング濃度は、エッジ１０３の方向へ進むに従い減少する、及び／または、垂直方向における寸法は、エッジ１０３からの距離が減少するにつれて小さくなる。このＶＬＤ領域は、半導体基材１００の横方向において、トランジスタセルアレイを完全に取り囲む。適宜、上記ＶＬＤ領域上の不活性層５３が、半導体基材の表面１０１に塗布される。図４を参照して説明したように、フィールドリングを有するエッジ終端部に応じて、適宜、チャネルストッパ５２が、ＶＬＤ領域５５とエッジ１０３との間に存在する。
なお、図３及び４に基づくエッジ終端部は、より良い理解を提供するためのみに示されたものであり、当然のことながら、パワー半導体素子に適した、例えば、ＪＴＥエッジ終端部（ＪＴＥ＝接合終端構造）、または、傾斜したエッジ等の、如何なる他のエッジ終端部が、パワーＩＧＢＴに用いられ得る。
図１を参照すると、上記ＩＧＢＴは、第２のエミッタ領域２２を有する。この第２のエミッター領域２２は、少なくとも内側領域１１１に配置され、図示した例では、第２の面１０２に隣接している。この他のエミッタ領域は、ドレイン領域またはコレクタ領域とも言われ、ｎチャネルＩＧＢＴである場合には、ｐドープされ、素子のｐ型エミッタを形成する。この第２のエミッタ領域は、半導体基材１００の裏面１０２に塗布された第２の接続電極４２、すなわち第２のエミッタ電極と接触している。ｎチャネルＩＧＢＴである場合には、第２のエミッタ電極は、コレクタＫとして示されている。
第２のエミッタ領域２２と隣接するベース領域２５には、フィールド停止領域が存在する。上記フィールド停止領域は、異なってドープされる２つのフィールド停止区域を有する。第１のフィールド停止区域２３は、内側領域１１１にあり、第２のフィールド停止区域２４は、エッジ領域１１２にある。図示された例では、第１のフィールド停止区域２３は、第２のエミッタ領域２２に直接隣接しているが、第２のエミッタ領域２２と距離をおいて配置され得る。しかしながら、この場合、フィールド停止領域は、トランジスタセルアレイのボディ領域２７よりも、第２のエミッタ領域２２に有意に近接するように形成される。この場合、フィールド停止領域２３，２４とボディ領域２７との距離は、例えば、フィールド停止領域２３，２４と第２のエミッタ領域２２との距離の５〜１０倍である。
第１のフィールド停止区域２３は、第２のフィールド停止区域２４よりも低い濃度でドープされている、すなわち、垂直方向において、第２のフィールド停止区域２４よりも低いドーパント量を有している。この場合、上記ドーパント量（単位：ｃｍ−２）は、半導体基材１００の垂直方向でのドーピング濃度（単位；ｃｍ−３）の空間的積分に相当する。フィールド停止領域２３，２４は、既に基本ドーピングが成された半導体基材１００の区域にドーパント原子を注入することにより達成され得る。この場合、上記基本ドーピングは、例えば、後のベース領域２５のドーピングに相当する。フィールド停止領域のドーパント量は、既に存在するドーパント量と、付加的に導入される注入量とからなっている。
第２のフィールド停止区域２４のドーパント量Ｄ２４は、例えば、１・１０１２ｃｍ−２と５・１０１３ｃｍ−２との間、または１・１０１２ｃｍ−２と１０１３ｃｍ−２との間であり、特に２・１０１２ｃｍ−２と１０１３ｃｍ−２との間である。第２のフィールド停止区域２４３における高いドーパント量Ｄ２４と第１のフィールド停止区域２３における低いドーパント量Ｄ２３との比は、例えば１．５と５との間である（Ｄ２４／Ｄ２３＝１．５…５）。第１のフィールド停止区域２３におけるドーパント量は、例えば、シリコン等の、フィールド停止領域または半導体基材の半導体材料の降伏電荷の０．３倍〜５倍である。
内側領域１１１部分における第２のエミッタ領域２２のドーパント量は、例えば、数１０１１ｃｍ−２〜１０１５ｃｍ−２である。
第２のエミッタ領域２２並びに第１の及び第２のフィールド停止区域２３，２４のドーピング濃度は、これら半導体領域の垂直方向における寸法に依存する。第２のエミッタ２２のエッジ濃度は、例えば、１０１６ｃｍ−３と１０１８ｃｍ−３との間である。フィールド停止領域２３，２４に関する遷移領域における、交差位置の濃度は、例えば、１０１４ｃｍ−３と１０１６ｃｍ−３との間である。
図１の右側には、ベース領域２５及び第１のフィールド停止区域２３並びに第２のエミッタ領域２２のドーピングプロファイルが概略的に示されている。図１の左側には、ベース領域２５及びより高い濃度でドープされた第２のフィールド停止区域２４のドーピングプロファイルが示されている。
図１に示された例では、第２のエミッタ領域２２は、半導体基材の横方向において、内側領域１１１とエッジ領域１１２との間の遷移領域、換言すると、実際にはエッジ１０３の前で終わっている。それゆえ、第２のエミッタ領域２２は、内側領域１１１の範囲にあることが必須である。図１に示されるように、第２のエミッタ領域２２は、横方向において、内側領域１１１内、換言するとトランジスタセル内で終わり得る。この場合、内側領域は、トランジスタセルアレイの活性トランジスタセルが存在する領域により規定される。このようなトランジスタセルは、図１におけるセルアレイのエッジに配置されており、ソース領域を有さないトランジスタセルは、活性トランジスタセルではない。
図１に示されるパワーＩＧＢＴの機能について、以下に説明する。説明のため、ＩＧＢＴが、ｎチャネルＩＧＢＴであると仮定する。換言すると、ベース領域２５、ソース領域２６、フィールド停止領域２３，２４がｎドープされた半導体領域であり、ボディ領域２７及び第２の領域２２がｐドープされた半導体領域であると仮定する。以下の説明は、対応するものとして、相補してドープされた半導体領域を有するＩＧＢＴにも適用できる。この場合、後述の、符号、または、電位の方向及び電圧は、置き換えられる。
コレクタＫとエミッタＥとの間に正電圧が印加され、かつ、ソース領域２６とベース領域２５との間のボディ領域２７に導電チャネルを形成するのに適した駆動電位がゲート電極３１に印加される場合、ＩＧＢＴは、オンになる。ＩＧＢＴがオン状態で駆動しているとき、電子は、ボディ領域２７のチャネルを介して、ソース領域２６から放出され、正孔は、第２のエミッタ領域２２からベース領域２５内へ放出される。コレクタＫとエミッタＥとの間に正電圧が印加されるが、ソース領域２６とベース領域２５との間のボディ領域２７に導電チャネルを形成するのに適した駆動電位がゲート電極３１に印加されない場合、上記素子は、オフになる。この場合、空間電荷領域が、ボディ領域２７とベース領域２５との間のｐｎ接合から、ベース領域２５の垂直方向に進んで広がる。この場合、上記素子の静的な絶縁耐力が、ベース領域２５の垂直方向の寸法及びベース領域２５のドーピング濃度により、厳密に決定される。
ロッキングの開始またはターンオフ動作の時点で、先に負荷電流が流れ、ＩＧＢＴがオフになった場合、ベース領域２５には、正孔が蓄積される(flooded)。この正孔は、静的な絶縁耐力に対する素子の絶縁耐力を低減させ得る。パワーＩＧＢＴがオンになったときに、内側領域１１１と同様に、エッジ領域１１２に、遊離電荷担体（特に正孔）が少量蓄積されるように作用させるため、第２のエミッタ２２のエミッタ効率は、エッジ領域１１２の部分で低減している。図１を参照すると、これは、上記第２のエミッタ２２がエッジ領域１１２の部分に放出されることで達成され得る。別の方法として、実際にエッジ領域１１２の部分に第２のエミッタ２２を提供するが、この領域には、内側領域１１１の部分よりも低い濃度で第２のエミッタをドーピングする可能性がある。図１では、第２のエミッタ領域２２における低い濃度でドープされた部分を、２２１とし、点線で示している。素子オン時のエッジ領域１１２における電荷担体の蓄積低減により、負荷電流のターンオフがそのＩＧＢＴを流れる間に、エッジ領域１１２における素子の動的な絶縁耐力は、内側領域１１１よりも高くなる。アバランシェ降伏が起きる場合、該アバランシェ降伏は、まず、エッジ領域１１２よりも大きいエリアを有する内側領域１１１で起き、小さいエリアを有するエッジ領域１１２では起きない。
上記素子でアバランシェ降伏が起きた場合について、説明する。このとき、他の電荷担体（説明した例では、ｐ型電荷担体すなわち正孔に加え、ｎ型電荷担体すなわち電子）が、衝突電離によりベース領域２５に生じ、裏面１０２の方向に流れる。アバランシェ降伏の間、流れているアバランシェ電流に関連する空間電荷領域が半導体基材１００の裏面１０２まで突き抜けることを阻止する必要がある。内側領域１１１の部分では、第２のエミッタ領域２２により、このような空間電荷領域の突き抜けが困難になっている。空間電荷領域がエミッタ領域まで突き抜けるとすぐに、第２のエミッタ領域２２から、ベース領域２５内へ正孔が放出される。これらの正孔は、衝突電離により生じるベース領域２５での電子の流れを少なくとも部分的に補償する。これに対し、エッジ領域１１２には、第２のエミッタ領域２２が存在しない、すなわち、低くドープされた第２のエミッタ領域２２１が存在する。エッジ領域１１２では、このような電子フィールドの裏面１０２への突き抜けがより困難になっている。すなわち、より高くドープされた第２のフィールド停止区域２４により阻止される。その結果、空間電荷領域の低いアバランシェ電流が、裏面１０２、裏面金属化層まで突き抜けることが不可能になる。これは、パワーＩＧＢＴの破損または破壊を意味する。説明した素子は、高い動的なロバスト性とアバランシェ降伏時でのアバランシェ電流強度との両方を有する。
異なってドープされた２つのフィールド停止区域２３，２４を有するフィールド停止領域、及びエッジ領域１１２の部分で切り取られた第２のエミッタ領域２２の可能な製造方法について、図５Ａ〜図５Ｃを参照して、以下に説明する。これらの図は、上記製造方法の各ステップを示す半導体基材１００の断面図である。
図５Ａに示される第１のステップでは、第１の導電型のドーパント原子が、表面及び裏面のうち１つの面（実施例では、裏面１０２）を介して、半導体基材１００に注入される。これらのドーパント原子は、完全に（または少なくとも部分的に）、高い濃度でドープされた、後の、第２のフィールド停止区域２４を形成する。図５Ａにおいて、２４’は、半導体基材１００における上記ドーパント原子が注入された部分を示す。この部分２４’の垂直方向の寸法は、注入条件、特に注入エネルギーに依存する。上記注入エネルギーは、例えば、注入されるドーパント原子の浸透深さが、裏面１０２から進んで２００ｎｍ未満、特に１２０ｎｍ未満になるように選択される。用いられるドーパント原子は、特に、半導体基材の材料の伝導帯エッジから１００ＭｅＶ離れた、低いエネルギーレベルを有するドーパント原子が用いられる。半導体基材１００は、例えばシリコンから構成されている。シリコンと比較して低いエネルギーレベルを有するｎ型ドーパント原子の例としては、セレンまたは硫黄がある。高い濃度でドープされた第２のフィールド停止区域２４を実現するために、このようなドーパント原子を使用することは、素子のオフ時に、付加的なドーピングが、空間電荷領域の半導体基材の裏面１０２への突き抜けを完全に阻止することができるという効果を奏する。また一方、素子がオンになったとき、付加的なドーピングは、低いエネルギーレベルであるため、完全に活性化せず、その結果、素子がオンになったとき、高い濃度でドープされたフィールド停止区域２４は、素子の動的特性を弱める付加的なエミッタとして活性化しないか、あるいは、わずかな範囲で活性化する。
次のステップでは、図５Ｂに示されるように、先に導入されたドーパント原子が、再び、完全に、または少なくとも部分的に除去される。このために、図５Ｂを参照すると、裏面１０２にマスク６０が製造される。このマスクは、第２のエミッタ領域２２及び低い濃度でドープされた第１のフィールド停止区域２３が製造される領域が露出した(leave free)状態になっている。上記マスクを用いて、半導体基材１００は、裏面１０２から進んで、厳密には、この領域で先に注入されたドーパント原子が完全にまたは少なくとも部分的に再度除去されるまで、侵食される。図５Ｂに示された例では、先に導入されたドーパント原子は、完全に除去されている。
図５Ｃを参照して、マスク６０を保持しながら、次の２つの注入方法が順番に行われる。後の、第２のエミッタ領域２２を形成する第２の導電型のドーパント原子がマスク６０により露出された領域に導入されることによる第３の注入方法。後の、第１のフィールド停止区域２３を形成する第１の導電型のドーパント原子がマスク６０により露出された領域に導入されることによる第２の注入方法。この場合、フィールド停止区域２３用の第１の導電型のドーパント原子は、第２のエミッタ領域用の第２の導電型のドーパント原子よりも深く注入される。第２の注入方法におけるドーパント原子としては、例えば、セリン及びリン等の、通例のｎ型ドーパント原子が挙げられる。
図示していないが、次に、マスク６０が除去され、熱処理(thermal method)が行われる。これにより、注入されたドーパント原子は、まず、活性化し、次に半導体基材１００内に内部拡散(indiffused)する。そして、最終的に、図１に示された素子構造になる。図１では、図５Ｂを参照して説明したような、半導体基材の部分的な侵食の結果生じた裏面の領域の「ステップ」が示されていない。
図５Ｃを参照して、上記ステップの変形例について説明する。マスク６０が裏面１０２に塗布されるが、第２の注入方法を行う前にマスクを除去する場合、第２のエミッタ領域２２にドーパント原子を導入するために、第３の注入方法を行う可能性がある。この場合、第１の導電型のドーパント原子もまた、エッジ領域１１２に導入され、ここで、第２のフィールド停止区域２４のドーピングを強化する。この場合、第２のフィールド停止区域２４のドーパント量は、結果として、図５Ａを参照して説明した上記注入方法における注入量、及び図５Ｃを参照して説明した第２の注入方法における注入量になる（マスク除去後）。
説明した基本原理、すなわち、素子のアバランシェ強度を増加させるために、パワー半導体素子における半導体基材のエッジ領域部分について、フィールド停止ドーピングを増加させることは、パワーＩＧＢＴに限定されるものではなく、例えばパワーダイオードにも適用することができる。
図６は、このようなパワーダイオードの一例を示し、該ダイオードの半導体基材２００の断面図である。この半導体基材２００は、第１の面（以下、表面と称する）２０１、第２の面（以下、裏面と称する）２０２、及びエッジ２０３を有している。半導体基材２００は、横方向においてエッジ２０３と隣接するエッジ領域２１２、及び横方向においてエッジ領域２１２と隣接する内側領域２１１を有する。エッジ終端部２５０は、第１の面２０１の領域に存在する。上記エッジ終端部２５０は、ＩＧＢＴのために上記で説明したエッジ終端部５０に基づいて実現される。この点に関しては、上記の説明を参照することができる。パワーＩＧＢＴにおけるエッジ領域１１２及び内側領域１１１に関する上記の説明は、エッジ領域２１２及び内側領域２１１にも適用することができる。
示されたパワーダイオードは、縦型パワーダイオードであり、第１のエミッタ領域２２７を有し、該第１のエミッタ領域２２７は、ベース領域２２５に対し相補してドープされているとともに、半導体基材２００の表面２０１に隣接している。半導体基材２００の横方向においては、上記第１のエミッタ領域２２７は、エッジ２０３から距離を置いて、内側領域２１１内、または内側領域２１１とエッジ領域２１２との間の遷移領域内で終わっている。上記第１のエミッタ領域２２７は、例えばｐドープされており、この場合、ダイオードにおける、アノード電極Ａ（概略的に図示）と接触するアノード領域を形成する。ベース領域２２５は、第１のエミッタ領域２２７と第２のエミッタ領域２２２との間に配置されている。図示した例では、第２のエミッタ領域２２２は、半導体基材２００の裏面２０２と隣接しており、接続電極２４２と接触している。第２のエミッタ領域２２２は、ベース領域２２５と同一の導電型であり、第１のエミッタ領域２２７に対して相補してドープされている。ｎドープされた第２のエミッタ領域２２２である場合、第２の接続電極２４２は、パワーダイオードのカソード電極である。第２のエミッタ領域２２２は、横方向において、エッジ２０３と距離を置いて、内側領域２１１、または内側領域２１１とエッジ領域２１２との間の遷移領域で終わっている。
ベース領域２２５のドーピング濃度は、例えば、１０１２ｃｍ-３と１０１４ｃｍ-３との間の範囲内である。第２のエミッタ領域２２２のドーピング濃度は、ベース領域２２５のドーピング濃度よりも遥かに高くなっている。第２のエミッタ領域２２２のドーパント量は、垂直方向の寸法が１μｍと３０μｍとの間であるとすると、例えば、１０１５ｃｍ-２の範囲内である。この範囲は、３．３・１０１７ｃｍ-３と１・１０２０ｃｍ-３との間のドーピングエッジ濃度と等しい。この場合、「ドーピングエッジ濃度」は、ドープされた領域のエッジ（換言すると最も高い）でのドーピングである。
図７を参照すると、エッジ領域２１２において、パワーダイオードは、フィールド停止領域２２４を有し、該フィールド停止領域２２４は、ベース領域２２５よりも高い濃度でドープされるが、第２のエミッタ領域２２２よりも低い濃度でドープされている。上記フィールド停止領域２２４のドーパント量は、垂直方向の寸法がエミッタ領域２２２とほぼ同じであるとすると、例えば、２・１０１２ｃｍ-２と１０１３ｃｍ-２との間の範囲内であり、特に３・１０１２ｃｍ-２と６・１０１２ｃｍ-２との間の範囲内である。特に、ドーパント量がより高くなると、空間電荷領域の静的な突き抜けだけでなく、動的な突き抜けも阻止される。この場合、上記量は、降伏電荷よりも高く、シリコンでは、略１．５１０ｃｍ-２である。
第１のエミッタ領域２２７とベース領域２２５との間のｐｎ接合が逆方向バイアスされている場合、示されるパワーダイオードはオフになっている。パワーＩＧＢＴにおける、上述した第２のフィールド停止区域２４に従って、パワーダイオードのフィールド停止領域２２４は、アバランシェ降伏が起きたときに、空間電荷領域は、裏面２０２まで、突き抜け得ないか、あるいは、極めて小さいアバランシェ電流で少なくとも突き抜け得ないという作用を奏する。この素子の動的なロバスト性は、第２のエミッタ領域２２２が、横方向において、エッジ領域２１２内にまで到達していない、すなわち、事実上、横方向において、エッジ２０３の前で終わっているという利点により達成される。
図６を参照して説明したパワーダイオードにおける、第２のエミッタ領域２２２及びフィールド停止領域２２４の、可能な製造方法について、図７を参照して、以下に説明する。この方法は、図５Ａ〜５Ｃを参照して既に説明した、異なってドープされたフィールド停止区域を有するフィールド停止領域の製造方法に相当する。図７Ａを参照すると、この方法は、まず、全面に第１の導電型のドーパント原子の注入を行う工程を含む。このドーパント原子は、後の、フィールド停止領域２２４を形成する。図７Ａでは、半導体基材２００における、上記ドーパント原子が注入された領域を、符号２２４’として示している。
図７Ｂを参照すると、続いて、裏面２０２にマスク６０が塗布される。このマスクは、第２のエミッタ領域２２２が後に製造される、裏面２０２の領域が露出した状態になっている。先に注入されたドーパント原子は、マスクの製造後（不図示）、部分的に除去され得る。しかしながら、これらのドーパント原子は、第２のエミッタ領域２２２のドーパント原子と同じ導電型であるので、既に導入されたこれらのドーパント原子も、マスク６０の製造後に、残存し得る。
図７Ｃを参照すると、続いて、マスク６０を用いて、第１の導電型のドーパント原子が、さらに注入される。上記ドーパント原子は、後の、第２のエミッタ領域２２２を形成する。図７Ｃでは、これらの第１の導電型のドーパント原子が注入された、半導体基材２００の領域を、符号２２２’として示している。この場合、低いドーピングがフィールド停止領域２２４及びエミッタ領域を実現することを目的としているため、図７Ａを参照して説明した、フィールド停止領域を製造するための注入方法におけるドーパント量は、図７Ｃを参照して説明した方法におけるドーパント量よりも低くなっている。第１の注入方法で導入されたドーパント原子が半導体基材内に完全に残存している場合、エミッタ領域２２２のドーピングは、２つの注入方法により導入されたドーパント原子から構成される。
より詳細に示していない様式であるが、まず第２のエミッタ領域を形成するドーパント原子が注入されるように、図７Ａ〜７Ｃに基づく方法を変形する可能性がある。この場合、マスクは、裏面２０２における第１のフィールド停止領域の製造領域を覆うように、製造される。この場合、第１のフィールド停止領域を製造するためのドーパント原子は、マスク除去後に注入される。この場合、ドーパント原子は、半導体基材で、裏面２０２を介して、全面に渡って注入される。この方法では、フィールド停止領域２４は、第２の注入方法の結果として生じる。一方、この方法において、第２のエミッタ領域は、両方の注入方法の結果として生じる。
パワーＩＧＢＴに関連した説明に従って、フィールド停止領域２４のドーパント原子は、特に、セリン及びリン等の、低いエネルギーレベルを有するドーパント原子である。
最後に、上記で明示していない場合であっても、一実施例にのみ関連して説明した方法または回路の特徴は、他の実施例からの方法または回路の特徴に組み合わせ得ることが注目されるべきである。従って、１つの請求項で示した具体的な特徴は、任意の他の請求項の特徴に組み合わせられ得る。
〔参考例〕
本記述の参考に係る一態様は、半導体基材を備えたパワーＩＧＢＴであって、上記半導体基材は、第１及び第２の面、並びにエッジを有するとともに、内側領域と、記半導体基材の横方向において該内側領域及び上記エッジに隣接するエッジ領域を有し、少なくとも１つの内側領域及び少なくとも１つのエッジ領域に配置された、第１の導電型のベース領域と、半導体基材の垂直方向において上記ベース領域に隣接して配置されている、上記第１の導電型に対し相補的な第２の導電型のエミッタ領域と、上記ベース領域に隣接して配置されている、第１の導電型のフィールド停止領域と、を備え、上記フィールド停止領域は、上記エッジ領域で第１のドーパント量を含む第１のフィールド停止区域と、上記内側領域で第２のドーパント量を含む第２のフィールド停止区域とを有し、上記第１のドーパント量は、上記第２のドーパント量よりも高くなっており、上記エミッタ領域は、上記エッジ領域の部分で取り除かれており、上記フィールド停止領域は、上記ベース領域よりも高い濃度でドープされている、パワーＩＧＢＴに関する。
本記述の参考に係る第２の態様において、上記パワーＩＧＢＴは、内側領域に少なくとも１つのトランジスタを備えており、第１の導電型のソース領域と、上記ソース領域と上記ベース領域との間に配置された、第２の導電型のボディ領域と、上記ボディ領域に隣接して配置されたゲート電極と、を備えていてもよい。
本記述の参考に係る第３の態様において、上記第１のドーパント量と上記第２のドーパント量との比率は、１．５と５との間であってよい。
本記述の参考に係る第４の態様において、上記第２のドーパント量は、１・１０１２ｃｍ−２と５・１０１３ｃｍ−２との間であってよい。
本記述の参考に係る第５の態様において、上記第２のドーパント量は、上記フィールド停止領域における半導体材料の降伏電荷の０．３倍〜５倍であってよい。
本記述の参考に係る第６の態様において、上記第２のフィールド停止区域は、ドーパント原子として、硫黄原子またはセレン原子を含んでいてもよい。
本記述の参考に係る第７の態様において、上記内側領域における第１のエミッタ、及び上記エッジ領域における第２のフィールド停止区域は、上記半導体基材の上記第２の面と隣接していてもよい。
本記述の参考に係る第８の態様は、半導体基材を備えたパワーダイオードであって、上記半導体基材は、第１及び第２の面、並びにエッジを有するとともに、内側領域と、上記半導体基材の横方向において該内側領域及び上記エッジに隣接するエッジ領域を有し、少なくとも１つの内側領域及び少なくとも１つのエッジ領域に配置された、第１の導電型のベース領域と、半導体基材の垂直方向において上記ベース領域に隣接し、かつ、上記内側領域に配置され、上記ベース領域よりも高い濃度でドープされた、第１の導電型の第１のエミッタ領域と、上記垂直方向において上記ベース領域に隣接し、かつエッジ領域に配置され、上記ベース領域よりも高い濃度でドープされ、上記エミッタ領域よりも低い濃度でドープされた、第１の導電型のフィールド停止領域と、を備えた、パワーダイオードに関する。
内側領域及びエッジ領域を有する半導体基材を備えたパワーＩＧＢＴの第１の実施例を示す断面図である。 トレンチトランジスタセルを有するパワーＩＧＢＴを示す図である。 エッジ領域にあるエッジ終端部の第１の実施例を示す図である。 エッジ領域にあるエッジ終端部の第２の実施例を示す図である。 パワーＩＧＢＴにおける、異なってドープされた２つのフィールド停止区域を有するフィールド停止領域の製造方法の各ステップを示す断面図である。 パワーＩＧＢＴにおける、異なってドープされた２つのフィールド停止区域を有するフィールド停止領域の製造方法の各ステップを示す断面図である。 パワーＩＧＢＴにおける、異なってドープされた２つのフィールド停止区域を有するフィールド停止領域の製造方法の各ステップを示す断面図である。 パワーダイオードの一例を示す断面図である。 パワーダイオードにおける、エミッタ領域及びフィールド停止領域の製造方法の各ステップを示す断面図である。 パワーダイオードにおける、エミッタ領域及びフィールド停止領域の製造方法の各ステップを示す断面図である。 パワーダイオードにおける、エミッタ領域及びフィールド停止領域の製造方法の各ステップを示す断面図である。

Claims (8)

  1. 第１及び第２の面を有する半導体基材を備えたパワーＩＧＢＴを製造する方法であって、上記方法は、異なってドープされた、同一導電型の２つの半導体領域を製造するために、
    上記面の何れか１つの面を介して、その全面に渡って、半導体基材内に第１の導電型のドーパント原子を注入することによって、フィールド停止区域を形成する、第１の注入を行う第１の工程と、
    上記１つの面が部分的に露出するように、上記１つの面にマスクを製造する第２の工程と、
    上記半導体基材において、上記１つの面から進んで、上記マスクにより露出された上記１つの面の領域に侵食することにより、上記第１の工程において注入された上記第１の導電型のドーパント原子の少なくとも一部を除去する第３の工程と、
    上記マスクを除去する第４の工程とを含み、
    上記第１の工程から第４の工程までは、この順に実施され、
    上記第３の工程の後かつ上記第４の工程の前、または上記第４の工程の後に、上記１つの面を介して、上記半導体基材内に第１の導電型のドーパント原子を注入することによって、フィールド停止領域を形成する、第２の注入を行うことを特徴とする方法。
  2. 上記第３の工程の後かつ上記第４の工程の前に、上記１つの面を介して、上記半導体基材内に第２の導電型のドーパント原子を注入することによって、エミッタ領域を形成する、第３の注入を行う工程をさらに含むことを特徴とする請求項１に記載の方法。
  3. 上記第３の工程は、注入用の上記マスクを用いて行われることを特徴とする請求項１に記載の方法。
  4. 上記第２の注入により導入される上記第１の導電型のドーパント原子は、セレン原子または硫黄原子であることを特徴とする請求項１に記載の方法。
  5. パワーＩＧＢＴを製造する方法であって、
    上記方法は、第１の注入を行う第１の工程を含んでおり、
    上記第１の工程は、
    第１の面を介して、半導体基材内に第１の導電型のドーパント原子を注入することによって、フィールド停止区域を形成する工程を含んでおり、
    上記方法は、
    上記第１の面の一領域を露出したまま、上記第１の面にマスクを製造する第２の工程と、
    上記マスクにより露出された領域から進んで、上記半導体基材を浸食することにより、上記第１の工程において注入された上記第１の導電型のドーパント原子の少なくとも一部を除去する第３の工程と、
    上記マスクを除去する第４の工程と、
    をさらに含んでおり、
    上記第１の工程から第４の工程までは、この順に実施され、
    上記第３の工程の後かつ上記第４の工程の前、または上記第４の工程の後に、上記第１の面を介して、上記半導体基材内に上記第１の導電型のドーパント原子を注入することによって、フィールド停止領域を形成する、第２の注入を行うことを特徴とする方法。
  6. 上記第３の工程の後かつ上記第４の工程の前に、上記マスクを用いて、上記第１の面を介し、上記半導体基材内に第２の導電型のドーパント原子を注入することによって、エミッタ領域を形成する、第３の注入を行う工程をさらに含むことを特徴とする請求項５に記載の方法。
  7. 上記第３の工程は、注入用の上記マスクを用いて行われることを特徴とする請求項６に記載の方法。
  8. 上記第２の注入によって導入される上記第１の導電型のドーパント原子は、セレン原子または硫黄原子であることを特徴とする請求項７に記載の方法。
JP2014077175A 2008-09-30 2014-04-03 半導体素子構造を製造する方法 Active JP6145066B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,910 US8159022B2 (en) 2008-09-30 2008-09-30 Robust semiconductor device with an emitter zone and a field stop zone
US12/241,910 2008-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009220823A Division JP5519226B2 (ja) 2008-09-30 2009-09-25 ロバスト半導体デバイス

Publications (2)

Publication Number Publication Date
JP2014160841A JP2014160841A (ja) 2014-09-04
JP6145066B2 true JP6145066B2 (ja) 2017-06-07

Family

ID=41795222

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009220823A Active JP5519226B2 (ja) 2008-09-30 2009-09-25 ロバスト半導体デバイス
JP2014077175A Active JP6145066B2 (ja) 2008-09-30 2014-04-03 半導体素子構造を製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009220823A Active JP5519226B2 (ja) 2008-09-30 2009-09-25 ロバスト半導体デバイス

Country Status (3)

Country Link
US (2) US8159022B2 (ja)
JP (2) JP5519226B2 (ja)
DE (1) DE102009029692B4 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361893B2 (en) 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region
JP5621703B2 (ja) * 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
US8466491B2 (en) * 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
US10164043B2 (en) * 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
CN105493289B (zh) * 2013-03-28 2018-12-07 Abb瑞士股份有限公司 用于制造绝缘栅双极晶体管的方法
JP6268767B2 (ja) * 2013-06-25 2018-01-31 富士電機株式会社 半導体装置の製造方法
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
CN103904106A (zh) * 2014-04-11 2014-07-02 中航（重庆）微电子有限公司 一种超势垒整流器器件结构
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
CN104143568A (zh) * 2014-08-15 2014-11-12 无锡新洁能股份有限公司 具有终端结构的场截止型igbt器件及其制造方法
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
CN109065614A (zh) * 2018-08-22 2018-12-21 电子科技大学 一种碳化硅门极可关断晶闸管
CN109346517B (zh) * 2018-11-15 2021-06-08 电子科技大学 一种碳化硅mos栅控晶闸管
CN109346515B (zh) * 2018-11-15 2021-06-08 电子科技大学 一种碳化硅绝缘栅双极型晶体管
DE102019110330A1 (de) * 2019-04-18 2020-10-22 Infineon Technologies Ag Halbleiterbauelement mit einer randabschlussstruktur
JP7310588B2 (ja) * 2019-12-17 2023-07-19 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JP2950025B2 (ja) * 1992-07-02 1999-09-20 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
EP1097481B1 (de) 1998-07-17 2004-03-31 Infineon Technologies AG Leistungshalbleiterbauelement für hohe sperrspannungen
JP2001144096A (ja) * 1999-11-10 2001-05-25 Sanken Electric Co Ltd 半導体装置
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4177229B2 (ja) * 2003-10-29 2008-11-05 本田技研工業株式会社 半導体装置とその製造方法
DE102004039209B4 (de) * 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102006025958B3 (de) 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP2009194330A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102009029692A1 (de) 2010-04-08
JP5519226B2 (ja) 2014-06-11
US8828810B2 (en) 2014-09-09
JP2010087510A (ja) 2010-04-15
US20120202332A1 (en) 2012-08-09
DE102009029692B4 (de) 2014-02-13
JP2014160841A (ja) 2014-09-04
US8159022B2 (en) 2012-04-17
US20100078765A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP6145066B2 (ja) 半導体素子構造を製造する方法
KR102216528B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
CN107924951B (zh) 半导体装置
US9954078B2 (en) Method for manufacturing a semiconductor device having a super junction MOSFET
US10204979B2 (en) Semiconductor device and method of manufacturing the same
US9876004B2 (en) Semiconductor component including a short-circuit structure
US8952449B2 (en) Semiconductor device having both IGBT area and diode area
CN106463503B (zh) 半导体装置
US7968953B2 (en) Semiconductor device including schottky barrier diode and method of manufacturing the same
JP5787853B2 (ja) 電力用半導体装置
US9941395B2 (en) Insulated gate semiconductor device and method for manufacturing the same
US7629665B2 (en) Semiconductor component with a channel stop zone
US8860025B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2010219361A (ja) 半導体装置及びその製造方法
US20140302667A1 (en) Method of Manufacturing a Semiconductor Device Including an Edge Area
JP2019068096A (ja) 半導体装置
JP2008153620A (ja) 半導体装置
JP5022642B2 (ja) フィールドストップを有する半導体部品
JP7428747B2 (ja) 半導体装置
US11824092B2 (en) Insulated trench gates with dopants implanted through gate oxide
JP3120440B2 (ja) 半導体双方向スイッチ
US20240145464A1 (en) Semiconductor device and method of manufacturing same
KR20230121566A (ko) 전류 확산 영역을 갖는 반도체 장치
JP2009158643A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170302

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170512

R150 Certificate of patent or registration of utility model

Ref document number: 6145066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250