CN105493289B - 用于制造绝缘栅双极晶体管的方法 - Google Patents

用于制造绝缘栅双极晶体管的方法 Download PDF

Info

Publication number
CN105493289B
CN105493289B CN201480018670.4A CN201480018670A CN105493289B CN 105493289 B CN105493289 B CN 105493289B CN 201480018670 A CN201480018670 A CN 201480018670A CN 105493289 B CN105493289 B CN 105493289B
Authority
CN
China
Prior art keywords
layer
bipolar transistor
insulated gate
gate bipolar
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480018670.4A
Other languages
English (en)
Other versions
CN105493289A (zh
Inventor
M·拉希莫
M·安登纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of CN105493289A publication Critical patent/CN105493289A/zh
Application granted granted Critical
Publication of CN105493289B publication Critical patent/CN105493289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种用于制造绝缘栅双极晶体管(10)的方法，其包括在发射极侧(65)与集电极侧(45)之间的第一导电类型的漂移层(3)，其中栅电极(7)和发射极电极(8)布置在发射极侧(65)，而集电极侧与发射极侧(65)相对，集电极电极(9)布置在集电极侧(45)。该制造方法包括以下顺序的制造步骤：‑确定第二导电类型的衬底(1)，第二导电类型与第一导电类型相反，衬底具有第一侧和与第一侧相对的第二侧(12，14)，‑通过施加掺杂剂在第一侧(12)上创建第一导电类型的第一层(25)，‑在第一层(25)上创建第一导电类型的漂移层(3)，漂移层(3)具有低的掺杂浓度，‑扩散离子使得创建具有缓冲层厚度(22)的缓冲层(2)，其中缓冲层(2)具有比漂移层(3)更高的掺杂浓度，‑在漂移层(3)上创建第二导电类型的基极层(5)，‑在基极层(5)上创建第一导电类型的发射极层(6)，‑在第二侧(14)上减薄(48)衬底(1)使得衬底的保留部分形成集电极层(4)。

Description

用于制造绝缘栅双极晶体管的方法
技术领域
本发明涉及功率电子设备领域，更特别地，涉及用于制造绝缘栅双极晶体管的方法。
背景技术
用于执行本发明的方式
在US2012/0025261 A1中描述了一种用于制造绝缘栅双极晶体管(IGBT)的方法。该方法以低掺杂的或非掺杂的衬底开始，衬底可以是n型或p型。这个层的掺杂浓度具有小于1*1015cm-3的值，最大为漂移层的掺杂浓度的量级，使得层不会向p集电极层贡献太多电荷。在衬底上外延生长具有5至10μm厚度的n掺杂缓冲层，随后进行另一外延生长，以用于(n-)掺杂的漂移层的创建。然后p掺杂基极层连同(n+)掺杂发射极层一起在漂移层上被创建。之后在相同侧制作栅电极。现在在与第一外延层相对的侧上减薄衬底，使得保留低掺杂或非掺杂层。在层上注入并扩散p离子以形成集电极层。
该方法使用了在最终的设备中不实现任何功能的衬底，使得对于每层而需要至少一个制造步骤。由于保留了低掺杂或非掺杂的衬底部分，该设备比电性能需要的衬底更厚。集电极层在制造的后阶段被制作并具有减薄的衬底，这意味着发射极侧的层暴露于用于集电极层的扩散的高温而且减薄的衬底操作起来易碎。
JP 2006-086423 A示出了用于IGBT的制造方法，其中提供具有1*1018cm-3的掺杂浓度的高掺杂p+衬底。在衬底上，外延生长具有5μm厚度的n+掺杂缓冲层。层在厚度方向上具有恒定的高掺杂浓度，其具有与衬底相同的掺杂浓度。控制此类纯外延层的层厚度和掺杂是困难的。由于缓冲层和集电极层的高掺杂浓度，集电极注入效率非常高，这导致至漂移层中的空穴的高注入。因为在漂移层中的大量的存储电荷和至集电极层中的电子的低注入，装置的关闭是缓慢的。US 2003/42525 A1示出了纯外延生长缓冲层的类似的缺点。
US 5838027示出了一种方法，其中提供p+衬底，在其上生长n-低掺杂外延层。在层中，注入n+掺杂剂并扩散。然后在缓冲层上创建低掺杂n-漂移层。此类方法需要示出具有用于创建缓冲层的许多制造步骤的复杂方式。由于在n-层中的n+掺杂剂的扩散，在至集电极层的结处缓冲层具有低掺杂浓度，在较大深度处升至其最大掺杂浓度以及又下降至n-漂移层的掺杂浓度，由此增加了半导体的总厚度。
发明内容
本发明的目的是提供一种用于制造绝缘栅双极晶体管的方法，该方法避免现有技术方法的问题。
通过提供用于制造绝缘栅双极晶体管的方法来实现该目的，晶体管包括在发射极侧与集电极侧之间的第一导电类型的漂移层，其中栅电极和发射极电极布置在发射极侧，而集电极侧与发射极侧相对，集电极电极布置在集电极侧。该制造方法包括以下顺序的制造步骤：
-确定第二导电类型的衬底，第二导电类型与第一导电类型相反，衬底具有第一侧和与第一侧相对的第二侧，
-通过施加第一导电类型的掺杂剂在第一侧上创建第一导电类型的第一层，
-在第一层上创建第一导电类型的漂移层，漂移层具有低的掺杂浓度，
-扩散掺杂剂使得创建缓冲层，其中缓冲层具有比漂移层更高的掺杂浓度，
-在漂移层上创建第二导电类型的基极层，
-在基极层上创建第一导电类型的发射极层，以及
-在第二侧上减薄衬底使得衬底的保留部分形成集电极层。
由于扩散过程被用于缓冲层的创建，因此相比于仅将外延生长的方法用于缓冲层的创建，由于通过扩散的掺杂离子的散布而具有更好的层厚度和掺杂浓度的控制。
因为在该方法中在缓冲层的分布掺杂区域没有进行减薄，因而能够良好地控制缓冲层的厚度和掺杂浓度。
由于通过外延生长制作漂移层，或者对于缓冲层而通过掺杂剂的扩散进入外延层(即进入漂移层)，因而这些层质量较高。对于集电极层，能够使用具有更不严格规范的衬底并且因此具有低成本效果。
本发明的方法能够容易地应用于大晶片直径处理，因为对于各层、栅电极和发射极侧上的金属化的整个制造过程，能够使用厚的衬底来执行，并且仅使对于集电极电极(以及可选地对于发射极电极)的金属化过程在减薄的衬底上执行。连集电极层也不必须在减薄的衬底上创建，使得能够在厚的衬底上执行掺杂层的所有层创建(发射极和集电极侧的层)而没有由于薄衬底操作导致的风险。
由于集电极层从开始就是衬底的部分，在具有引入的发射极侧的层和栅电极之后，不需要类似扩散或激光退火的高温步骤以用于它的创建。因而，该方法结合了厚的衬底操作的优点而在后制造阶段没有对高温步骤的任何需要。
通过本发明的制造方法，能够创建软穿通(soft-punch through)装置，其中相比于现有技术装置缓冲层具有相当低的掺杂浓度和相当高的厚度，软穿通装置能够通过容易可控的过程来生产而没有具有薄晶片操作的精细步骤。当与由纯外延层或沉积层形成的缓冲相比较时，深扩散的层提供缓冲层的不具有缓冲层的恒定掺杂部分的梯度分布。梯度的缓冲层允许电场通过更低的掺杂区域而延伸至缓冲层区域中，同时确保电场达不到的中性高掺杂区域。更靠近阳极的高掺杂区域对于控制用于改善的漏电流和短路能力之间权衡的双极增益是重要的。
通过与在制造末段的高温步骤(例如激光退火)的风险无关地选择集电极层厚度和具有合适掺杂浓度的衬底从而集电极的集电极注入效率能够被控制。这能够给予装置中更低传导损耗的优点。
附图说明
参考附图在下文中将更详细地解释本发明的主题，其中：
图1至9、11示出了根据本发明的用于制造IGBT的不同的制造步骤；
图10示出了根据本发明的制造方法所制造的IGBT；以及
图12至18示出了制造方法的各步骤期间的掺杂分布。
在参考标记列表中总结了图中使用的参考标记及它们的含义。通常，相同的或相同功能的部分被给出相同的参考标记。所描述的实施例意指示例并且不应当限制本发明。
具体实施方式
对于制造发明的绝缘栅双极晶体管(IGBT)10，以下述顺序来执行制造步骤：
-确定p掺杂衬底1，其具有第一侧和与第一侧相对的第二侧12、14(图1)，
-通过施加n掺杂剂在第一侧12上创建n型第一层25(图2)，
-示例性地通过外延生长在第一层25上创建(n-)掺杂的漂移层3，漂移层3具有低的掺杂浓度(图3)，
-扩散引入到层25中的掺杂剂使得创建具有缓冲层厚度22的缓冲层2(图4)，其中缓冲层2具有比漂移层3更高的掺杂浓度，
-在漂移层3上创建p掺杂基极层5(图6)，
-在基极层5上创建n+掺杂的发射极层6(图7)，
-在第二侧14上减薄48衬底1使得衬底的保留部分形成集电极层4(图8示出了减薄而图9示出了作为结果的集电极层45)
在任何合适的制造步骤中，创建栅电极7和发射极电极8，其中栅电极7附接至基极层5和发射极层6，而发射极电极8接触基极层5和在发射极接触区接触发射极层6。
示例性地，在创建缓冲层2之后，在创建发射极层6、基极层5以及衬底的减薄48之前创建栅电极7(图5)。在与第二侧相对的侧(即在发射极侧65上)创建栅电极7。在第二侧14上创建集电极电极9。在减薄衬底1之后创建接触集电极层4的集电极电极9。在栅电极7之后创建发射极电极8，并且可以在衬底1的减薄48(图11)之前或者衬底1的减薄48之后创建发射极电极8，示例性地可以和集电极电极9一起创建(图10)。
图12至18示出了在制造过程期间层的掺杂浓度。在这些图中，示例性地示出了对于P衬底1的制造。
示例性地，衬底具有(5*1015至1*1017)cm-3的掺杂浓度(图12)。掺杂浓度如此高使得作为减薄后衬底保留部分的结果的集电极层4能够提供控制的注入。
衬底厚度被选择为如此厚使得能够在下面的制造步骤中操作衬底而没有碎裂的危险。示例性地，衬底厚度至少为300μm。
可以通过在第一侧上施加离子，例如通过掺杂剂的注入(图13)来创建第一层25。示例性的，注入剂量可以是(1*1012至5*1013)cm-2。
备选地，可以通过外延生长或沉积第一层25来创建第一层25，具有示例性地在0.5...2μm之间、示例性地在0.5...1μm之间的第一层厚度27和/或1*1016...5*1017cm-3的掺杂浓度。外延的第一层25包括n掺杂剂，其在后来的扩散步骤中扩散使得从原始的外延第一层25掺杂浓度不断地降低而没有保持恒定的掺杂浓度部分。外延层的掺杂剂扩散进入衬底1，也进入漂移层3，使得缓冲层2的掺杂浓度在朝向衬底1的缓冲层2的侧面上增加达到最大值，从最大值它不断地下降至漂移层3的恒定掺杂浓度。因而，外延第一层25如此薄并且掺杂剂被扩散使得最终扩散的缓冲层2在垂直于第二侧14的方向(深度方向)上不包括恒定的高掺杂浓度(即自原始第一层的掺杂浓度)的任何部分。这意味着缓冲层的掺杂浓度不断地变化而不在不同的深度保持相同的值。
对于外延或沉积的层，外延层的掺杂剂可以深度扩散至外延第一层厚度的至少5倍，示例性地扩散至至少10倍。在深度方向(即在垂直于第一侧12的方向)上测量层的厚度作为层在深度方向上的延伸。
在创建第一层25之后，通过外延生长创建漂移层3(图14)。之后通过扩散掺杂剂来创建缓冲层2使得扩散的离子在(5至30)μm的区域中散布(在深度方向上，即在垂直于第二侧14的方向上，第二侧14对应于集电极侧45)。掺杂剂扩散进入漂移层3(图15)。因而，缓冲层厚度22是5...30μm示例性地是10...30μm。最终的IGBT中的漂移层3应当是未通过扩散步骤修正掺杂浓度的层，即通过对于漂移层3的外延生长而实现的掺杂浓度的层。示例性地，漂移层3具有恒定的低掺杂浓度。其中，漂移层3的基本恒定的掺杂浓度意思是贯穿漂移层3的掺杂浓度基本是均匀的，然而不排除由于例如在外延生长过程中的波动，可以可能存在在漂移层之内的1至5的因子的数量级的掺杂浓度的波动。由于应用需要而选择最终的漂移层厚度32和掺杂浓度。漂移层3的示例性掺杂浓度在5*1012cm-3和5*1014cm-3之间。缓冲层2对应于漂移层3中掺杂剂扩散进入的区域。在向衬底(集电极层4)的侧上，缓冲层2延伸至此类区域，其中来自n掺杂的掺杂剂的电荷多于来自p衬底的电荷。
缓冲层2可以具有与集电极层4相同的或比其更高的最大掺杂浓度，即缓冲层的最大掺杂浓度可以至少与来自集电极层4(即p衬底1)的一样高。在另一备选中，缓冲层2的最大掺杂浓度低于集电极层4(p衬底1)的掺杂浓度。由于衬底1/p集电极层4被均匀掺杂，p集电极层4/p衬底1的最大掺杂浓度对应于(局部的)掺杂浓度，然而在缓冲层2中，掺杂浓度向更大深度而下降越过最大掺杂浓度，即向IGBT中发射极侧65而下降。
缓冲层2的最大掺杂浓度可以介于1*1015至5*1016cm-3之间。
面载流子浓度(sheet carrier concentration)，其对应于掺杂浓度(杂质离子)在深度上的积分，对于注入层是1*1012...5*1013cm-2，对于具有0.5...2μm范围内厚度的外延或沉积层是2*1012...1*1014cm-2，或者对于具有0.5...1μm范围内厚度的外延或沉积层是2*1012...5*1013cm-2。
示例性的集电极层厚度42是(3至30)μm并且掺杂浓度可以具有(5*1015至1*1017)cm-3范围内的值。
图16示出了半成品装置，其中已完成发射极侧的过程，示例性地作为p掺杂基极层5示出。图17示出了衬底1的集电极侧减薄后的半成品装置，因而创建集电极层4。图18示出了对于最终装置的电场，其终止于缓冲层2之内。
栅电极7被创建为平面或沟槽栅电极。通过本领域技术人员众所周知的方法制作栅电极7。最终的IGBT可以具有平面栅电极(如图10中所示)，其包括在发射极侧65顶部上的电绝缘层74。在绝缘层74上布置导电栅极层72，由此栅极层72与IGBT中的n或p掺杂层的任一个绝缘。因而，绝缘层74使栅极层72与IGBT中延伸至栅极层72下方区域中的发射极侧65的n或p掺杂层的任一个绝缘。示例性地栅极层72还由绝缘层74覆盖，通过绝缘层74还使栅电极72与发射极电极8绝缘。因而，示例性地，栅电极72示例性地完全嵌入到绝缘层74中。栅电极72示例性地由重掺杂多晶硅或金属(如铝)所制作。栅电极72对于发射极接触区域而横向布置在发射极侧65上。其延伸至基极层5、发射极层6还有漂移层3之上的区域。至少一个发射极层5、栅极层72和电绝缘层74以如下此类方式形成：在基极层5之上创建一开口(其是发射极接触区域)。发射极接触区域由发射极层5、栅极层72和电绝缘层74所包围。
发射极电极8布置在发射极侧65上且在发射极接触区域接触基极层5和发射极层6。示例性地发射极电极8还覆盖电绝缘层74，但是通过绝缘层74而与栅极层72隔离从而电绝缘于栅极层72。本发明的IGBT的备选具有平面栅电极，本发明的IGBT可以包括作为沟槽栅电极而形成的栅电极。沟槽栅电极在半导体材料的凹槽中被布置在与基极层5相同的平面中且邻接发射极层6，通过绝缘层74而彼此隔离，绝缘层74还使栅极层72与漂移层3隔离。绝缘层74还布置在栅极层72的顶部上，因而使沟槽栅极层72与发射极电极8绝缘。
为了在与发射极电极8的接触处具有高掺杂中间层，从本发明的方法制造的IGBT还可以包括高p+掺杂接触层，接触层布置在发射极接触区域和p掺杂基极层5之间。p接触层可以限于以下区域：在区域处p掺杂层接触发射极电极8，即在发射极接触区域。接触层可以具有在5×1018/cm3和5×1019/cm3之间的最大掺杂浓度。接触层还可以形成为扩散层，即形成为彼此重叠的p掺杂层，并且每层的掺杂浓度减小，但是接触层被安排直至第一深度，深度比基极层深度/厚度(从发射极侧65测量)更小。接触层和基极层5重叠使得在交叉点处存在掺杂浓度的不连续下降。通过施加p掺杂离子(通过注入或沉积)并且将它们扩散进入至装置直至一深度而创建接触层，深度小于从发射极侧65起的基极层深度。大约是发射极层6的厚度。
在另一实施例中，转换导电类型，即第一导电类型的所有层是p型(例如漂移层3)且第二导电类型的所有层是n型(例如集电极层4)。
应当注意到术语“包括”不排除其他元件或步骤并且不定冠词“a”或“an”不排除复数。还有关于不同实施例而描述的元件可以组合。还应当注意到权利要求中的参考标记不应当解释为对权利要求范围的限制。
本领域的技术人员将会意识到能够以其他具体形式来实现本发明而不脱离它的精神或实质特征。因此，目前所公开的实施例在所有方面都被认为是说明性的而不是限制的。本发明的范围由所附权利要求所指示而不是前述的说明书，并且进入它的含义和范围和等价物内的所有变化都打算包括在其中。
参考标记列表
1 衬底
10 IGBT
2 缓冲层
22 缓冲层厚度
25 第一层
3 漂移层
32 漂移层厚度
4 集电极层
42 集电极层厚度
45 集电极侧
5 基极层
6 发射极层
65 发射极侧
7 栅电极
72 栅极层
74 绝缘层
8 发射极电极
9 集电极电极。

Claims (14)

1.一种用于制造绝缘栅双极晶体管（10）的方法，所述晶体管包括在发射极侧（65）与集电极侧（45）之间的第一导电类型的漂移层（3），其中栅电极（7）和发射极电极（8）布置在所述发射极侧（65），而所述集电极侧与所述发射极侧（65）相对，集电极电极（9）布置在所述集电极侧（45），其中该制造方法包括以下顺序的制造步骤：
- 提供第二导电类型的衬底（1），所述第二导电类型与所述第一导电类型相反，所述衬底具有第一侧和与所述第一侧相对的第二侧（12，14）以及5*1015-1*1017 cm-3的掺杂浓度，
- 施加所述第一导电类型的掺杂剂通过外延生长或沉积来在所述第一侧（12）上创建所述第一导电类型的第一层（25），导致所述第一层（25）具有在0.5和2μm之间的第一层厚度（27），
- 在所述第一层（25）上创建所述第一导电类型的漂移层（3），所述漂移层（3）具有低掺杂浓度，
- 扩散所述掺杂剂使得创建具有缓冲层厚度（22）的缓冲层（2），其中所述缓冲层（2）具有比所述漂移层（3）更高的掺杂浓度并且使得在垂直于所述第二侧（14）的方向上所述缓冲层不包括恒定掺杂浓度的区域，
- 在所述漂移层（3）上创建所述第二导电类型的基极层（5），
- 在所述基极层（5）上创建所述第一导电类型的发射极层（6），
- 在所述第二侧（14）上减薄（48）所述衬底（1）使得所述衬底的保留部分形成集电极层（4）。
2. 根据权利要求1所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述衬底（1）具有至少300 μm的衬底厚度。
3.根据权利要求1所述的用于制造绝缘栅双极晶体管的方法，其特征在于，通过注入来施加所述掺杂剂。
4. 根据权利要求1所述的用于制造绝缘栅双极晶体管的方法，其特征在于，采用1*1012-5*1013 cm-2的剂量通过注入来施加所述掺杂剂。
5. 根据权利要求1所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述第一层（25）具有在0.5和1 μm之间的第一层厚度（27）或者1*1016-5*1017 cm-3的掺杂浓度中的至少一个。
6.根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，扩散所述第一层（25）至所述第一层厚度（27）的至少5倍。
7. 根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述缓冲层厚度（22）是5-30 μm。
8. 根据权利要求7所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述缓冲层厚度（22）是10-30 μm。
9.根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述缓冲层（2）具有与所述集电极层（4）相同或更高的最大掺杂浓度。
10.根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述缓冲层（2）具有比所述集电极层（4）更低的最大掺杂浓度。
11. 根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述缓冲层（2）具有在1*1015至5*1016 cm-3之间的最大掺杂浓度。
12. 根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，所述集电极层（4）具有3-30 μm的集电极层厚度（42）以及5*1015-1*1017 cm-3的掺杂浓度中的至少一个。
13.根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，通过外延生长创建所述漂移层（3）。
14.根据权利要求1至5的任一项所述的用于制造绝缘栅双极晶体管的方法，其特征在于，扩散所述第一层（25）至所述第一层厚度（27）的至少10倍。
CN201480018670.4A 2013-03-28 2014-03-28 用于制造绝缘栅双极晶体管的方法 Active CN105493289B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13161693 2013-03-28
EP13161693.0 2013-03-28
PCT/EP2014/056269 WO2014154858A1 (en) 2013-03-28 2014-03-28 Method for manufacturing an insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN105493289A CN105493289A (zh) 2016-04-13
CN105493289B true CN105493289B (zh) 2018-12-07

Family

ID=47997248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480018670.4A Active CN105493289B (zh) 2013-03-28 2014-03-28 用于制造绝缘栅双极晶体管的方法

Country Status (6)

Country Link
US (1) US9722040B2 (zh)
KR (1) KR102198982B1 (zh)
CN (1) CN105493289B (zh)
DE (1) DE112014001689T5 (zh)
GB (1) GB2527225B (zh)
WO (1) WO2014154858A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783568A (zh) * 2016-12-27 2017-05-31 株洲中车时代电气股份有限公司 一种功率器件栅极侧墙制备方法
CN109429531A (zh) * 2017-07-05 2019-03-05 力特有限公司 具有改进的反向阻断能力的igbt

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838027A (en) * 1994-11-30 1998-11-17 Samsung Electronics Co., Ltd. Semiconductor device and a method for manufacturing the same
CN1402356A (zh) * 2001-08-29 2003-03-12 株式会社东芝 纵向结构的半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JP4229033B2 (ja) * 2004-09-17 2009-02-25 株式会社デンソー 絶縁ゲート型バイポーラトランジスタの製造方法
JP2008021981A (ja) * 2006-06-16 2008-01-31 Toshiba Corp 絶縁ゲートバイポーラトランジスタ及びその製造方法
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
EP2711986B1 (en) * 2011-05-18 2020-08-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5754543B2 (ja) * 2012-03-16 2015-07-29 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838027A (en) * 1994-11-30 1998-11-17 Samsung Electronics Co., Ltd. Semiconductor device and a method for manufacturing the same
CN1402356A (zh) * 2001-08-29 2003-03-12 株式会社东芝 纵向结构的半导体器件

Also Published As

Publication number Publication date
KR102198982B1 (ko) 2021-01-07
CN105493289A (zh) 2016-04-13
WO2014154858A1 (en) 2014-10-02
US9722040B2 (en) 2017-08-01
DE112014001689T5 (de) 2015-12-10
GB2527225B (en) 2017-03-01
GB2527225A (en) 2015-12-16
GB201516652D0 (en) 2015-11-04
KR20150136490A (ko) 2015-12-07
US20160020298A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
US10707321B2 (en) Power device with multiple field stop layers
CN105655244B (zh) 使用轻离子注入制造半导体器件的方法和半导体器件
CN102737967B (zh) 具有硫族元素掺杂区域的衬底和半导体器件
US7629665B2 (en) Semiconductor component with a channel stop zone
CN103460392B (zh) 半导体装置及其制造方法
EP3082168A1 (en) Insulated gate bipolar transistor and production method therefor
US9006062B2 (en) Method of manufacturing a semiconductor device including an edge area
KR101767866B1 (ko) 반도체 디바이스에서의 단순화된 전하 균형
US20120086073A1 (en) Power semiconductor device and method for manufacturing same
WO2021125064A1 (ja) 半導体装置および半導体装置の製造方法
US6781156B2 (en) Recombination center diffusion controlled by carbon concentration
CN105493289B (zh) 用于制造绝缘栅双极晶体管的方法
EP3240040A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
KR101851821B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
KR102163665B1 (ko) 전력 반도체 소자 및 그 제조방법
CN109411345A (zh) 功率二极管
KR102521909B1 (ko) 전력 반도체 소자의 제조 방법
CN102412147B (zh) 场阻断型半导体器件的制作方法
US20220013625A1 (en) Vertical power semiconductor device and manufacturing method
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
US9048210B2 (en) Transistors and methods of manufacturing the same
CN115148603A (zh) 半导体结构及其制备方法
CN103050508A (zh) 超级结器件终端结构
CN106057670A (zh) 电荷存储型igbt及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180516

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Applicant before: ABB TECHNOLOGY Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210621

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240426

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Country or region after: Switzerland

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

Country or region before: Switzerland