CN102412147B - 场阻断型半导体器件的制作方法 - Google Patents

场阻断型半导体器件的制作方法 Download PDF

Info

Publication number
CN102412147B
CN102412147B CN201110178650.1A CN201110178650A CN102412147B CN 102412147 B CN102412147 B CN 102412147B CN 201110178650 A CN201110178650 A CN 201110178650A CN 102412147 B CN102412147 B CN 102412147B
Authority
CN
China
Prior art keywords
barrier layer
silicon chip
type
semiconductor device
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110178650.1A
Other languages
English (en)
Other versions
CN102412147A (zh
Inventor
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110178650.1A priority Critical patent/CN102412147B/zh
Publication of CN102412147A publication Critical patent/CN102412147A/zh
Application granted granted Critical
Publication of CN102412147B publication Critical patent/CN102412147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种场阻断型半导体器件的制作方法，本发明方法是将场阻断层的制造工艺放在器件制造的其它工艺如器件的正面工艺之前，这样在形成场阻断层时即使采用高温工艺也能避免对器件的其它工艺如金属材料的影响，从而能提高场阻断层形成工艺的灵活性和可调性，能形成深度范围大、杂质浓度和浓度分布可调、具有好的激活率的场阻断层；另外，本发明方法不再需要采用成本昂贵的激光退火工艺，从而能降低成本。

Description

场阻断型半导体器件的制作方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种场阻断型半导体器件的制作方法。
背景技术
在半导体高压器件中，不论是绝缘栅双极晶体管(IGBT)、快速恢复二极管(FRD)，还是MOSFET，在器件的栅极加正偏电压时器件导通，此时都希望导通状态下的功耗最小，也即希望器件的导通状态压降即通态压降小，利用更薄的硅片能直接降低器件的通态压降，但器件厚度的下降会降低器件在反向击穿情况下的耐压能力，两者是一对矛盾。为了解决上述矛盾，场阻断层被引用到半导体高压器件中，形成场阻断型半导体器件；以漂移区为N型掺杂的IGBT为例，如图1所示，为一种现有场阻断型IGBT的结构示意图，现有场阻断型IGBT和没有场阻断层的IGBT的区别是，在N型硅片1和P型发射极4间包括一N型的场阻断层3，所述场阻断层3的载流子浓度大于所述硅片1的载流子浓度，在P阱7和所述场阻断层3之间的所述硅片1组成器件的N型漂移区。现有场阻断型IGBT的其它结构和其它非场阻断型的IGBT的结构相同，包括：在所述硅片1中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述硅片1；P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12和背面金属14。如图1所示，其中截面A到截面B之间的区域为所述硅片，截面B到截面C之间的区域为所述场阻断层3。截面C以下为P型发射极4和背面金属14。
当现有场阻断型IGBT工作在反向阻断状态下时，所述N型漂移区完全被耗尽，电场穿透过所述N型漂移区到达N型场阻断层，从而在同样硅片厚度下使器件的耐压能力能大大增加。
如图2至图5所示，其中图2为没有场阻断层的IGBT的从所述P阱7到所述P型发射极4间的杂质浓度的分布示意图，图3对应于图2中的器件工作在反向阻断状态下时电场分布示意图；图4为现有场阻断型IGBT的从所述P阱7到所述P型发射极4间的杂质浓度的分布示意图；图5对应于图4中的器件工作在反向阻断状态下时电场分布示意图。比较图4和图2可知，现有场阻断型IGBT在截面B和截面C之间的杂质浓度大于截面A到截面B之间的N型漂移区的杂质浓度，图2和图4中的P对应的区域的杂质为P型杂质。比较图3和图5可知，图3中电场穿透过所述N型漂移区时为一个三角形结构，该三角形的面积即为所述N型漂移区的耐压能力；图5为电场穿透过所述N型漂移区时为一个梯形结构，该梯形的面积即为所述N型漂移区的耐压能力；显然有场阻断层时器件的耐压能力会得到提高。
现有场阻断型半导体器件制作方法有两种：一种是通过正面注入或者背面注入氦等质量很轻的离子之后通过退火来获得，上述注入深度可以达到数十微米，因此可以在离硅片背面较大的深度范围中形成场阻断层。另一种是在器件正面工艺完成后在背面进行N型杂质如磷或砷的离子注入，之后通过退火来激活，该退火包括普通的高温退火和激光退火；由于退火之前器件正面已形成有AL等金属材料，在采用普通的退火技术时退火温度一般不能高于500摄氏度，注入的场阻断层离子被激活的效率不高；而采用激光退火能大大提高效率但成本很高。结合上述的场阻断层的制作工艺、和IGBT或快速恢复二极管等电力电子器件的正面工艺，则可形成各种现有场阻断型半导体器件。
发明内容
本发明所要解决的技术问题是提供一种场阻断型半导体器件的制作方法，提高了场阻断层形成工艺的灵活性和可调性，能形成深度范围大、杂质浓度和浓度分布可调、具有好的激活率的场阻断层，不需采用激光退火从而能降低成本。
为解决上述技术问题，本发明提供一种场阻断型半导体器件的制作方法，包括如下步骤：
步骤一、从背面对第一导电类型硅片进行减薄，将所述硅片减薄到需要的厚度；第一导电类型为场阻断型半导体器件的漂移区的掺杂类型。当所述场阻断型半导体器件的漂移区为N型时，第一导电类型为N型；当所述场阻断型半导体器件的漂移区为P型时，第一导电类型为P型。
步骤二、在减薄的所述硅片的背面上形成一场阻断层，所述场阻断层为第一导电类型掺杂、且所述场阻断层的第一导电类型载流子浓度是所述硅片中的第一导电类型载流子浓度的2倍以上。
步骤三、在所述硅片的正面上完成场阻断型半导体器件的正面工艺。
进一步的改进为，步骤一中减薄后得到的所述硅片的厚度为400微米～700微米。
进一步的改进为，步骤二中采用外延成长的工艺来形成所述场阻断层。
进一步的改进为，步骤二中采用离子注入加推阱来形成所述场阻断层。
进一步的改进为，步骤二中采用外延成长加离子注入来形成所述场阻断层。
进一步的改进为，所述场阻断层的载流子浓度分布均匀。
进一步的改进为，在从所述硅片的正面到背面的方向上所述场阻断层的载流子浓度随厚度线性增高。
进一步的改进为，在从所述硅片的正面到背面的方向上所述场阻断层由两个以上第一导电类型区域一组成，各所述第一导电类型区域一内的载流子浓度分布均匀，各所述第一导电类型区域一间的载流子浓度不同、且各所述第一导电类型区域一间的载流子浓度形成阶梯式结构。
进一步的改进为，在从所述硅片的正面到背面的方向上所述场阻断层由一个载流子浓度随厚度线性增高的第一导电类型区域二和一个载流子浓度分布均匀的第一导电类型区域三组成。
为解决上述技术问题，本发明提供另一种场阻断型半导体器件的制作方法，包括如下步骤：
步骤一、从背面对第一导电类型硅片进行减薄，将所述硅片减薄到需要的厚度；第一导电类型为场阻断型半导体器件的漂移区的掺杂类型。当所述场阻断型半导体器件的漂移区为N型时，第一导电类型为N型；当所述场阻断型半导体器件的漂移区为P型时，第一导电类型为P型。
步骤二、在减薄的所述硅片的背面上形成一场阻断层，所述场阻断层为第一导电类型掺杂、且所述场阻断层的第一导电类型载流子浓度是所述硅片中的第一导电类型载流子浓度的2倍以上。
步骤三、在所述硅片的正面上完成场阻断型半导体器件的正面工艺。
步骤四、进行第一导电类型杂质离子注入并进行离子激活，所述第一导电类型杂质离子注入是从所述硅片的背面注入到所述场阻断层中。
进一步的改进为，在从所述硅片的正面到背面的方向上所述场阻断层由一个载流子浓度随厚度线性增高第一导电类型区域四和一个第一导电类型区域五组成；所述第一导电类型区域五中包括步骤四中的所述第一导电类型杂质离子注入的杂质，所述第一导电类型区域五的载流子浓度的峰值大于所述第一导电类型区域四的最大浓度值。
进一步的改进为，在从所述硅片的正面到背面的方向上所述场阻断层由两个以上第一导电类型区域六和一个第一导电类型区域七组成；各所述第一导电类型区域六内的载流子浓度分布均匀，各所述第一导电类型区域六间的载流子浓度不同、且各所述第一导电类型区域六间的载流子浓度形成阶梯式结构；所述第一导电类型区域七中包括步骤四中的所述第一导电类型杂质离子注入的杂质，所述第一导电类型区域七的载流子浓度的峰值大于所述第一导电类型区域六的最大浓度值。
和现有技术不同，本发明方法是将场阻断层的制造工艺放在器件制造的其它工艺如器件的正面工艺之前，这样在形成所述场阻断层时即使采用高温工艺也能避免对器件的其它工艺如金属材料的影响，从而能提高场阻断层形成工艺的灵活性和可调性，能形成深度范围大、杂质浓度和浓度分布可调、具有好的激活率的场阻断层；另外，本发明方法不再需要采用成本昂贵的激光退火工艺，从而能降低成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有场阻断型IGBT的结构示意图；
图2是没有场阻断层的IGBT的从P阱到P型发射极间的杂质浓度的分布示意图；
图3是对应于图2中的器件工作在反向阻断状态下时电场分布示意图；
图4是现有场阻断型IGBT的从P阱到P型发射极间的杂质浓度的分布示意图；
图5是对应于图4中的器件工作在反向阻断状态下时电场分布示意图；
图6是本发明实施例一场阻断型半导体器件的制作方法流程图；
图7-图9是本发明实施例一场阻断型半导体器件的制作方法的硅片的剖面图；
图10-图13是本发明各实施例方法形成的场阻断型半导体器件的场阻断层的杂质浓度分布示意图。
具体实施方式
如图6所示，是本发明实施例一场阻断型半导体器件的制作方法流程图。本发明实施一的场阻断型半导体器件是以反向击穿电压为3300V、且漂移区为N型的场阻断型IGBT器件为例进行说明，漂移区为N型的场阻断型IGBT器件的第一导电类型为N型；本发明实施例一场阻断型半导体器件的制作方法，包括如下步骤：
步骤一、如图7所示，首先提供一杂质浓度C1＝2.4E13CM-3、电阻率为180欧姆.厘米的N型硅片1，所述硅片1的厚度700微米以上；在所述硅片1的正面即截面A上成长5000埃～20000埃的氧化膜，将所述硅片1的正面保护好；从背面即图7所示的截面B1对所述N型硅片1进行减薄，将所述硅片1减薄到需要的厚度500微米～550微米，如图8所示，减薄后，所述硅片1的背面处于截面B2位置处。
步骤二、将所述硅片1的背面进行抛光处理，将背面的缺陷或划痕除去，以满足外延工艺的需求；进行所述硅片1的背面工艺的前处理，如利用DHF即稀释的HF等将所述硅片1背面的自然氧化膜除去掉；如图9所示，在所述硅片1背面上成长一外延层3作为场阻断层3，所述场阻断层3的厚度为5微米～40微米，所述场阻断层3为N型掺杂、且所述场阻断层3的N型载流子浓度比所述硅片1中的N型载流子浓度高。如图10所示，从所述硅片1的正面即截面A到背面即截面C的方向上所述场阻断层3的杂质浓度随厚度线性增高，浓度变化范围为5E13CM-3～几E15CM-3。
步骤三、将所述硅片1反转过来，在所述硅片1的正面即截面A上完成场阻断型半导体器件的正面工艺。对于场阻断型IGBT器件的正面工艺，可以利用类似于VDMOS的已熟知的工艺流程完成，如图1所示，包括：位于所述硅片1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)，P型发射极44的形成和漏电极即背面金属14的形成。在所述P阱7和所述场阻断层3之间的所述硅片1组成器件的N型漂移区。
本发明实施例二场阻断型半导体器件的制作方法和本发明实施例一场阻断型半导体器件的制作方法不同之处为，所述硅片1的背面形成的外延层即所述场阻断层3的杂质分布不同，本发明实施例三的杂质分布为：如图11所示，杂质浓度不是线性变化的，而是分阶梯的，在从所述硅片1的正面即截面A到背面截面C的方向上所述场阻断层3由两个以上N型区域一组成，各所述N型区域一内的载流子浓度分布均匀，各所述N型区域一间的载流子浓度不同、且各所述N型区域一间的载流子浓度形成阶梯式结构，图11中示意出了两个阶梯即包括两个所述N型区域一；其中，靠近背面即截面C的所述N型区域一的杂质浓度最高、且靠近背面的所述N型区域一的杂质浓度比P型发射极4即图11中P截面C右侧的P所示区域的杂质浓度至少低1个数量级、该N型区域一的杂质浓度的值为E14CM-3～E15CM-3、厚度为1微米～5微米。最接近所述硅片1的正面即截面A的所述N型区域一的杂质浓度最低，其最低值不能低于N型漂移区即所述硅片1中的杂质浓度，靠近背面的所述N型区域一的杂质浓度为几E13CM-3的水平。在包括多个阶梯时，在靠近背面和正面的所述N型区域一间的其它所述N型区域一在上述最高和最低之间变化；整个场阻断层的厚度为5微米～40微米。
本发明实施例三场阻断型半导体器件的制作方法和本发明实施例一场阻断型半导体器件的制作方法不同之处为，所述硅片1的背面形成的外延层即所述场阻断层3的杂质分布不同，本发明实施例三的杂质分布为：如图12所示，在从所述硅片1的正面到背面的方向上所述场阻断层3由一个载流子浓度随厚度线性增高N型区域二和一个载流子浓度分布均匀的N型区域三组成。所述N型区域二最接近所述硅片1的正面的部分的杂质浓度最低，该最低值不能低于N型漂移区即所述硅片1中的杂质浓度，在几E13CM-3的水平，整个线性变化区的厚度为5-35微米。所述N型区域三靠近P型发射极4，所述N型区域三的杂质浓度值比所述P型发射极4的杂质浓度至少低1个数量级，所述N型区域三的杂质浓度值为E14CM-3～E15CM-3、厚度为1微米～5微米。
本发明实施例四场阻断型半导体器件的制作方法和本发明实施例一场阻断型半导体器件的制作方法不同之处为，步骤三中形成的外延层即所述场阻断层3的杂质分布为均匀分布；在步骤三中完成了器件的正面工艺之后，还包括步骤四，步骤四为进行N型杂质离子注入并进行离子激活，所述N型杂质离子注入是从所述硅片1的背面注入到所述场阻断层3中。最后本发明实施例四的所述场阻断层3的杂质分布为：如图13所示，包括一均匀分布的掺杂区域加上一离子注入并激活后的具有峰值分布的掺杂区域；均匀分布的掺杂区域的厚度为5微米～35微米、杂质浓度在几个E13CM-3到几个E14CM-3的水平；离子注入后的掺杂区域最靠近P型发射极4，经过激活后的峰值浓度在几个E15CM-3～E16CM-3的水平。
本发明实施例五场阻断型半导体器件的制作方法和本发明实施例四场阻断型半导体器件的制作方法不同之处为：本发明实施例五的所述场阻断层3的杂质分布为：包括一线性变化的掺杂区域加上一离子注入并激活后的具有峰值分布的掺杂区域；线性变化的掺杂区域的厚度为5微米～35微米、杂质浓度在几个E13CM-3到几个E14CM-3的水平；离子注入后的掺杂区域最靠近P型发射极4，经过激活后的峰值浓度在几个E15CM-3-E16CM-3的水平。
本发明实施例六场阻断型半导体器件的制作方法和本发明实施例四场阻断型半导体器件的制作方法不同之处为：本发明实施例六的所述场阻断层3的杂质分布为：包括一呈阶梯变化的掺杂区域加上一离子注入并激活后的具有峰值分布的掺杂区域；呈阶梯变化的掺杂区域的厚度为5微米～35微米、杂质浓度在几个E13CM-3到几个E14CM-3水平；离子注入后的掺杂区域最靠近P型发射极4，经过激活后的峰值浓度在几个E15CM-3-E16CM-3的水平。
如图6所示，是本发明实施例七场阻断型半导体器件的制作方法流程图。本发明实施七的场阻断型半导体器件是以反向击穿电压为3300V、且漂移区为N型的场阻断型IGBT器件为例进行说明，漂移区为N型的场阻断型IGBT器件的第一导电类型为N型；本发明实施例七场阻断型半导体器件的制作方法，包括如下步骤：
步骤一、如图7所示，首先提供一杂质浓度C1＝2.4E13CM-3、电阻率为180欧姆.厘米的N型硅片1，所述硅片1的厚度700微米以上；在所述硅片1的正面即截面A上成长5000埃～20000埃的氧化膜，将所述硅片1的正面保护好；从背面即图7所示的截面B1对所述N型硅片1进行减薄，将所述硅片1减薄到需要的厚度500微米～550微米，如图8所示，减薄后，所述硅片1的背面处于截面B2位置处。
步骤二、在所述硅片1的背面上通过第一次离子注入工艺注入N型杂质离子；所述第一次离子注入工艺采用不同能量进行多次注入、注入能量为5KEV～5MEV、注入杂质剂量在E11CM-2～E12CM-2的水平，之后通过温度为1200摄氏度～1250摄氏度、时间为10小时～20小时的退火形成一个厚的场阻断层3。
步骤三、将所述硅片1反转过来，在所述硅片1的正面即截面A上完成场阻断型半导体器件的正面工艺。对于场阻断型IGBT器件的正面工艺，可以利用类似于VDMOS的已熟知的工艺流程完成，如图1所示，包括：位于所述硅片1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9、接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)。
步骤四、在所述硅片1的背面上通过第二次离子注入工艺注入N型杂质离子并激活；所述第二次离子注入工艺在步骤三形成的所述场阻断层3中增加一最靠近后续要形成的P型发射极4的掺杂区域，第二次离子注入工艺形成的掺杂区域激活后的杂质浓度为E15CM-3～E16CM-3。
步骤五、在所述硅片1的背面上通过P型离子注入形成P型发射极4，在所述P型发射极4形成漏电极即背面金属14。
以上各实施例只是以漂移区为N型的场阻断型IGBT器件为例进行说明，本发明方法同样适用于对应漂移区为P型的场阻断型IGBT器件，只需将各实施例中的各掺杂区域的掺杂类型进行反过来就行即N型的变为P型、P型的变为N型。通过改变正面工艺，本发明方法也同样适用于利用P/N薄层来承受反向电压的其他器件，至少包括IGBT、二极管、MOSFET等器件之中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种场阻断型半导体器件的制作方法，其特征在于，包括如下步骤：
步骤一、从背面对第一导电类型硅片进行减薄，将所述硅片减薄到需要的厚度；第一导电类型为场阻断型半导体器件的漂移区的掺杂类型；
步骤二、在减薄的所述硅片的背面上形成一场阻断层，所述场阻断层为第一导电类型掺杂、且所述场阻断层的第一导电类型载流子浓度是所述硅片中的第一导电类型载流子浓度的2倍以上；
步骤三、在所述硅片的正面上完成场阻断型半导体器件的正面工艺。
2.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：步骤一中减薄后得到的所述硅片的厚度为400微米～700微米。
3.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：步骤二中采用外延成长的工艺来形成所述场阻断层。
4.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：步骤二中采用离子注入加推阱来形成所述场阻断层。
5.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：步骤二中采用外延成长加离子注入来形成所述场阻断层。
6.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：所述场阻断层的载流子浓度分布均匀。
7.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：在从所述硅片的正面到背面的方向上所述场阻断层的载流子浓度随厚度线性增高。
8.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：在从所述硅片的正面到背面的方向上所述场阻断层由两个以上第一导电类型区域一组成，各所述第一导电类型区域一内的载流子浓度分布均匀，各所述第一导电类型区域一间的载流子浓度不同、且各所述第一导电类型区域一间的载流子浓度形成阶梯式结构。
9.如权利要求1所述场阻断型半导体器件的制作方法，其特征在于：在从所述硅片的正面到背面的方向上所述场阻断层由一个载流子浓度随厚度线性增高的第一导电类型区域二和一个载流子浓度分布均匀的第一导电类型区域三组成。
10.一种场阻断型半导体器件的制作方法，其特征在于，包括如下步骤：
步骤一、从背面对第一导电类型硅片进行减薄，将所述硅片减薄到需要的厚度；第一导电类型为场阻断型半导体器件的漂移区的掺杂类型；
步骤二、在减薄的所述硅片的背面上形成一场阻断层，所述场阻断层为第一导电类型掺杂、且所述场阻断层的第一导电类型载流子浓度是所述硅片中的第一导电类型载流子浓度的2倍以上；
步骤三、在所述硅片的正面上完成场阻断型半导体器件的正面工艺；
步骤四、进行第一导电类型杂质离子注入并进行离子激活，所述第一导电类型杂质离子注入是从所述硅片的背面注入到所述场阻断层中。
11.如权利要求10所述场阻断型半导体器件的制作方法，其特征在于：在从所述硅片的正面到背面的方向上所述场阻断层由一个载流子浓度随厚度线性增高第一导电类型区域四和一个第一导电类型区域五组成；所述第一导电类型区域五中包括步骤四中的所述第一导电类型杂质离子注入的杂质，所述第一导电类型区域五的载流子浓度的峰值大于所述第一导电类型区域四的最大浓度值。
12.如权利要求10所述场阻断型半导体器件的制作方法，其特征在于：在从所述硅片的正面到背面的方向上所述场阻断层由两个以上第一导电类型区域六和一个第一导电类型区域七组成；各所述第一导电类型区域六内的载流子浓度分布均匀，各所述第一导电类型区域六间的载流子浓度不同、且各所述第一导电类型区域六间的载流子浓度形成阶梯式结构；所述第一导电类型区域七中包括步骤四中的所述第一导电类型杂质离子注入的杂质，所述第一导电类型区域七的载流子浓度的峰值大于所述第一导电类型区域六的最大浓度值。
CN201110178650.1A 2011-06-29 2011-06-29 场阻断型半导体器件的制作方法 Active CN102412147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110178650.1A CN102412147B (zh) 2011-06-29 2011-06-29 场阻断型半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110178650.1A CN102412147B (zh) 2011-06-29 2011-06-29 场阻断型半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN102412147A CN102412147A (zh) 2012-04-11
CN102412147B true CN102412147B (zh) 2014-04-16

Family

ID=45914163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110178650.1A Active CN102412147B (zh) 2011-06-29 2011-06-29 场阻断型半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN102412147B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637994B (zh) * 2013-11-13 2018-02-06 上海华虹宏力半导体制造有限公司 半导体器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459084A (zh) * 2008-09-02 2009-06-17 北大方正集团有限公司 平面双扩散金属氧化物半导体器件及其制作方法
CN101789375A (zh) * 2010-02-09 2010-07-28 清华大学 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺
CN101930995A (zh) * 2009-06-19 2010-12-29 万国半导体股份有限公司 使用锗/铝形成的绝缘栅双极晶体管的集电极及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1014570B (zh) * 1989-06-02 1991-10-30 北京市半导体器件研究所 带低阻薄层衬底的高压硅管及制法
US7102194B2 (en) * 2004-08-16 2006-09-05 System General Corp. High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459084A (zh) * 2008-09-02 2009-06-17 北大方正集团有限公司 平面双扩散金属氧化物半导体器件及其制作方法
CN101930995A (zh) * 2009-06-19 2010-12-29 万国半导体股份有限公司 使用锗/铝形成的绝缘栅双极晶体管的集电极及其制造方法
CN101789375A (zh) * 2010-02-09 2010-07-28 清华大学 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺

Also Published As

Publication number Publication date
CN102412147A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN103035691B (zh) 逆导型igbt半导体器件及其制造方法
CN104241337B (zh) 具有复合中心的半导体器件和制造方法
CN104051540B (zh) 超级结器件及其制造方法
CN104637821B (zh) 超级结器件的制造方法
WO2012158438A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
CN103840013A (zh) 双向tvs二极管及其制造方法
CN103578992B (zh) 一种集成vdmos芯片及其制作方法
JP2021531665A (ja) 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
CN113471273A (zh) 绝缘栅双极型晶体管及制备方法、电子设备
EP2897159B1 (en) High-voltage super-junction igbt manufacturing method
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
KR101049797B1 (ko) 고성능 과도전압 방호소자 및 그 제조방법
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN103199107B (zh) 半导体器件及制造方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN102412147B (zh) 场阻断型半导体器件的制作方法
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP4096722B2 (ja) 半導体装置の製造方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
CN104576730A (zh) 超级结器件及其制造方法
CN103872098A (zh) 功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant