CN103208529B - 半导体二极管以及用于形成半导体二极管的方法 - Google Patents

半导体二极管以及用于形成半导体二极管的方法 Download PDF

Info

Publication number
CN103208529B
CN103208529B CN201310010391.0A CN201310010391A CN103208529B CN 103208529 B CN103208529 B CN 103208529B CN 201310010391 A CN201310010391 A CN 201310010391A CN 103208529 B CN103208529 B CN 103208529B
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
region
polycrystalline
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310010391.0A
Other languages
English (en)
Other versions
CN103208529A (zh
Inventor
A.毛德
H-J.舒尔策
P.森格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103208529A publication Critical patent/CN103208529A/zh
Application granted granted Critical
Publication of CN103208529B publication Critical patent/CN103208529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

本发明涉及半导体二极管以及用于形成半导体二极管的方法。提供了一种半导体二极管。所述半导体二极管包括单晶硅半导体本体，所述单晶硅半导体本体包括：第一导电类型的第一半导体区，延伸至半导体本体的第一表面并具有第一最大掺杂浓度；以及第二导电类型的第二半导体区，与所述第一半导体区形成pn结。所述半导体二极管还包括：所述第一导电类型的多晶硅半导体区，具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度并在所述第一表面上邻接所述第一半导体区；第一金属化部，布置在所述多晶硅半导体区上并与所述多晶半导体区电接触；以及边缘终止结构，被布置为紧接所述第一半导体区。此外，提供了一种用于生产半导体二极管的方法。

Description

半导体二极管以及用于形成半导体二极管的方法
技术领域
本说明书涉及半导体二极管，具体涉及高电压半导体二极管及其制造方法。
背景技术
通常期望二极管具有低损耗，并且还分别具有充足的动态健壮性和对抗宇宙辐射的高健壮性。出于动态的原因，特别地，为了确保低开关损耗和低反向电流峰值，通常需要二极管的阳极发射极的低效率（即，阳极区的低掺杂）来减小电荷载流子充满邻接弱掺杂半导体区。在对二极管进行快速换向期间（即，在快速关断二极管或将二极管从正向电流方向切换到反向电流方向期间）和/或由于宇宙辐射，空穴的高密度电流可以流向阳极区。空穴的正电荷可以至少部分地补偿阳极区的掺杂电荷。相应地，空间电荷区可以延伸至阳极区的深处。在空间电荷区达到与阳极区电接触的阳极金属化部的情况下，可能发生击穿，这从而可以导致二极管的毁坏。通常期望高度和/或深度掺杂的阳极区以避免二极管的击穿。然而，高度和/或深度掺杂的阳极区倾向于增大开关损耗和反向电流峰值。此外，用于减小二极管的开关损耗和反向电流峰值的其他已知手段通常伴随有不期望的副作用。例如，可以通过使用例如质子、氦或氩的辐照或离子注入来减小阳极区中和/或阳极区之下的半导体材料中的电荷载流子寿命。然而，在这种情况下，观察到增大的反向电流，这对高电压二极管来说特别不利。
相应地，需要提供一种二极管，其具有分别在快速换向期间的动态属性与在对抗宇宙辐射期间的健壮性之间的改进的折衷。
发明内容
根据半导体二极管的实施例，所述半导体二极管包括单晶硅半导体本体，所述单晶硅半导体本体包括：第一导电类型的第一半导体区，延伸至半导体本体的第一表面并具有第一最大掺杂浓度；以及第二导电类型的第二半导体区，与所述第一半导体区形成pn结。所述半导体二极管还包括：所述第一导电类型的多晶硅半导体区，具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度并在所述第一表面上邻接所述第一半导体区；第一金属化部，布置在所述多晶硅半导体区上并与所述多晶半导体区电接触；以及边缘终止结构，被布置为紧接所述第一半导体区。
根据半导体二极管的实施例，所述半导体二极管包括：单晶硅半导体本体，具有第一表面、pn结和第一导电类型的第一半导体区，所述第一半导体区具有第一最大掺杂浓度并从所述pn结延伸至所述第一表面；所述第一导电类型的第一多晶半导体层，具有第三最大掺杂浓度并在所述第一表面上邻接所述第一半导体区；所述第一导电类型的第二多晶半导体层，邻接所述第一多晶半导体层并具有比所述第一最大掺杂浓度和所述第三最大掺杂浓度更高的第二最大掺杂浓度；以及第一金属化部，布置在所述第二多晶半导体层上并与所述第二多晶半导体层电接触。
根据半导体二极管的实施例，所述半导体二极管包括：单晶硅半导体本体，具有第一表面、pn结和第一导电类型的第一半导体区，所述第一半导体区具有第一最大掺杂浓度并从所述pn结延伸至所述第一表面；所述第一导电类型的多晶硅半导体区，具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度和从约10 nm至约1000 nm的范围内的粒度；以及第一金属化部，布置在所述多晶硅半导体区上并通过所述第二多晶半导体区与所述第一半导体区电接触。
根据半导体二极管的实施例，所述半导体二极管包括：单晶硅半导体本体，包括第一表面、第一导电类型的第一半导体区，所述第一半导体区从pn结延伸至所述第一表面并在所述第一表面处具有小于约5*1017 cm-3的第一最大掺杂浓度；所述第一导电类型的多晶硅半导体区，在所述第一表面上邻接所述第一半导体区并具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度；以及第一金属化部，布置在所述多晶硅半导体区上并与所述多晶半导体区电接触。
根据用于生产半导体二极管的方法的实施例，所述方法包括：提供单晶硅半导体本体，其包括第一表面和第二导电类型的第二半导体区；在硅半导体本体中形成第一导电类型的第一半导体区，使得所述第一半导体区具有第一最大掺杂浓度，延伸至所述第一表面，并与所述第二半导体区形成pn结；形成所述第一导电类型的多晶硅半导体区，所述多晶硅半导体区具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度，使得所述多晶硅半导体区在所述第一表面上邻接所述第一半导体区；紧接所述第一半导体区形成边缘终止结构；以及在多晶半导体区上且与多晶半导体区电接触地形成第一金属化部。
本领域技术人员在阅读以下具体实施方式时以及在查看附图时将认识到附加特征和优势。
附图说明
附图中的组件不必按比例绘制，而是重点在于示意本发明的原理。此外，在附图中，相似的参考标记表示对应的部分。在附图中：
图1示意了穿过根据实施例的半导体二极管的垂直横截面；
图2示意了穿过根据实施例的半导体二极管的垂直横截面；
图3示意了穿过根据实施例的半导体二极管的垂直横截面；
图4示意了穿过根据实施例的半导体二极管的垂直横截面；
图5至9示意了在根据实施例的方法的方法步骤期间穿过半导体器件的垂直横截面；
图10至11示意了在根据实施例的方法的方法步骤期间穿过半导体器件的垂直横截面；
图12至14示意了在根据实施例的方法的方法步骤期间穿过半导体器件的垂直横截面；以及
图15至17示意了在根据其他实施例的方法的方法步骤期间穿过半导体器件的垂直横截面。
具体实施方式
在以下具体实施方式中，参照了附图，这些附图形成以下具体实施方式的一部分，并且其中以示意的方式示出了可实施本发明的具体实施例。在这一点上，参照所描述的（多个）附图的定向，使用了方向性术语，如“顶”、“底”、“前”、“后”、“首”、“尾”等等。由于实施例的组件可以以多个不同定向而定位，因此方向性术语用于示意的目的而决不进行限制。应当理解，在不脱离本发明的范围的前提下，可以利用其他实施例并且可以进行结构上或逻辑上的改变。因此，以下具体实施方式不应视为具有限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参照各个实施例，这些实施例的一个或多个示例是在附图中示意的。每个示例是作为说明而提供的，而不意在限制本发明。例如，作为一个实施例的一部分而示意或描述的特征可以用在其他实施例上或与其他实施例结合使用，以产生另一实施例。本发明意在包括这样的修改和变型。使用不应解释为限制所附权利要求的范围的具体语言来描述示例。附图不是按比例绘制的，并仅为了示意目的。为了清楚，已通过不同附图中的相同引用来表示相同元件或制造步骤，除非另有声明。
本说明书中使用的术语“水平的”意在描述与半导体衬底或本体的第一或主要水平表面大体上平行的定向。这可以是例如晶片或管芯的表面。
本说明书中使用的术语“垂直的”意在描述与第一表面大体上垂直地（即，与半导体衬底或本体的第一表面的法线方向平行地）布置的定向。
在本说明书中，p掺杂被称作第一导电类型，而n掺杂被称作第二导电类型。可替换地，可以利用相反掺杂关系来形成半导体器件，使得第一导电类型可以是n掺杂并且第二导电类型可以是p掺杂。此外，一些附图通过紧接掺杂类型指示“-”或“+”来示意相对掺杂浓度。例如，“n-”意味着比“n”掺杂区的掺杂浓度小的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，指示相对掺杂浓度并不意味着相同相对掺杂浓度的掺杂区必须具有相同绝对掺杂浓度，除非另有声明。例如，两个不同n+掺杂区可以具有不同的绝对掺杂浓度。例如，同样适用于n+掺杂和p+掺杂区。
本说明书中描述的具体实施例涉及而不限于半导体二极管（特别地，双极半导体二极管）和用于形成半导体二极管的方法。典型地，半导体二极管是高电压二极管，具有用于承载和/或整流负载电流的有源区和带有边缘终止结构的外围区。
本说明书中使用的术语“高电压二极管”意在描述具有高电压和/或高电流切换能力的单个芯片上的半导体二极管。典型地，高电压二极管具有特别地，高于约400 V，并且优选地，高于约1000 V或者甚至高于1.5 kV的反向电压的额定值。
为了减小整流结（例如，pn结）的边缘附近的电场的强度，高电压半导体器件可以在有源区周围布置的外围区中包括边缘终止结构。本说明书中使用的术语“边缘终止结构”意在描述提供过渡区的结构，在过渡区中，半导体器件的有源区周围的高电场逐渐改变为该器件的边缘处的电势。例如，边缘终止结构可以通过将电场线分布在终止区上来降低整流结的终止区周围的场强。
在本说明书的上下文中，术语“场板”和“场电极”意在描述以下电极：该电极被布置为紧接pn结，并被配置为通过施加适当电压来扩大形成pn结的半导体区中的至少一个的耗尽部分。场板可以与半导体区绝缘或与半导体区中的至少一个电接触。为了将场板操作为边缘终止结构，还对场板施加对与n型半导体区形成pn结的p型半导体区施加的电压。p型半导体区可以形成半导体二极管的阳极区，或者可以形成嵌入到n型半导体区中的另一p型半导体区。例如，可以形成该另一p型半导体区，作为从顶部看时的岛、条带和封闭的大体上环形的区域。单个半导体二极管可以具有可处于不同电压的一个或多个场板。
在本说明书的上下文中，术语“耗尽”和“完全耗尽”意在描述半导体区包括大体上无自由的电荷载流子。
在本说明书的上下文中，术语“金属化部”意在描述在导电性方面具有金属或近似金属属性的区或层。金属化部可以与半导体区接触，以形成半导体器件的电极、焊盘和/或端子。金属化部可以由诸如Al、Ti、W、Cu和Co之类的金属制成或包括该金属，但也可以由在导电性方面具有金属或近似金属属性的材料（例如，高度掺杂n型或p型多晶Si、TiN或者诸如TaSi2、TiSi2、PtSi、CoSi2、WSi2等导电硅化物）制成。金属化部还可以包括不同的导电材料，例如，这些材料的堆叠。
图1示意了穿过半导体二极管100的垂直横截面。半导体二极管100包括单晶硅半导体本体40，单晶硅半导体本体40具有限定垂直方向en的第一表面101和与第一表面101相对布置的第二表面102。
半导体本体40可以是单块单晶材料。还可能的是，半导体本体40包括块单晶衬底20和在其上形成的至少一个外延层30。使用（多个）外延层30提供了修整材料的背景掺杂的更多自由度，这是由于可以在一个或多个外延层的沉积期间调整掺杂浓度。
p型第一半导体区1延伸至第一表面101，并与n型第二半导体区2形成pn结14。典型地，第一半导体区1是弱掺杂的，并具有第一最大掺杂浓度。典型地，第二半导体区2形成半导体二极管100的弱掺杂漂移区。例如，第二半导体区2可以是p型第一半导体区1与更高度掺杂的n型半导体区3、4之间的轻掺杂的近似本征半导体区。
在图1所示的示例实施例中，第二半导体区2邻接具有比第二半导体区2更高的最大掺杂浓度的可选n型第三半导体区3或场截止区3，场截止区3邻接具有甚至更高最大掺杂浓度的n型第四半导体区4或阴极区4，并且阴极区4邻接延伸至第二表面102的可选高度掺杂n型衬底5。典型地，可选衬底5和阴极区4的掺杂浓度分别在第二表面102处超过约1019个原子每cm3。相应地，提供了去往布置在第二表面102上且典型地形成阴极金属化部的背侧金属化部7的低电阻电流路径。
根据实施例，具有比第一最大掺杂浓度更高的第二最大掺杂浓度的p型多晶硅半导体区10a在第一表面101上邻接第一半导体区1。第一金属化部6布置在多晶半导体区10a上并与多晶半导体区10a电接触。典型地，第一金属化部6形成阳极金属化部。可以针对金属化部6、7选择已知的接触材料（例如诸如，Al、AlSi、AlCu、AlSiCu、Cu等）。第二最大掺杂浓度可以大于约1019个原子每cm3。典型地，多晶硅半导体区10a的掺杂浓度在与第一金属化部6的界面处或附近最高，并在与第一半导体区1的界面处最低，例如约1016至1018个原子每cm3。
典型地，多晶硅半导体区10a和第一半导体区1形成阳极发射极结构。由于形成有源区（以垂直二极管15限定正向电流方向）的半导体二极管100的中心部分110中的多晶硅半导体区10a的相对较高掺杂，在垂直二极管15反向偏置时在第二半导体区2和第一半导体区1中形成的空间电荷区保持与第一金属化部6分隔开。此外，可以对半导体二极管100进行快速换向。二极管100可以甚至承受比传统二极管更高的反向电压，在传统二极管中，当面对局部载流子生成（例如，由宇宙辐射与二极管100的半导体材料的交互导致）时，金属化部直接接触单晶阳极区。另一方面，半导体区10a由具有晶格缺陷的多晶硅制成。因此，与单晶硅相比，电荷载流子寿命缩短。相应地，半导体二极管100的开关损耗和反向电流峰值较低。
典型地，多晶硅半导体区10a的粒度处于从约10 nm至约1000 nm的范围内，更典型地，处于从约50 nm至约300 nm的范围内，以确保晶界的足够高的密度。这意味着：多晶硅半导体区10a具有大体上由大小处于从约10 nm至约1000 nm的范围内、更典型地处于从约50nm至约300 nm的范围内的硅微晶体构成的粒状结构。此外，典型地，多晶硅半导体区10a的结构是柱状的，即，硅微晶体的大多数晶界大体上与第一表面101正交。
根据实施例，多晶硅半导体区10包括作为主要掺杂物的硼。可以在足够低以确保低粒度的温度处使用LPCVD（低压化学气相沉积）来沉积硼掺杂的多晶硅。
典型地，半导体二极管100是具有足够高阻断能力的高电压二极管。相应地，期望整流pn结14承受足够高的反向电压。不利的尺寸设计可以在整流pn结达到表面处或附近的点附近或这些点处导致雪崩生成。相应地，可以将阻断能力减小至远低于半导体材料的块击穿场强值的值。
根据实施例，分别紧接第一半导体区1和pn结14提供边缘终止结构，以确保半导体二极管100的外围区120中的高阻断能力。
在示例实施例中，边缘终止结构由布置在第一表面101上和从第一表面110至少部分地延伸至半导体本体40中（例如，至阴极区4中）的垂直沟槽50中的介电区9形成。
典型地，每个垂直沟槽50环绕地包围有源区110。相应地，图1所示的两个沟槽50可以与单个环绕的垂直沟槽50的部分相对应。在该实施例中，大体上环形的n型半导体区2p、3p、4p、大体上环形的p型半导体区1p和大体上环形的p型多晶半导体区10p布置在外围区120中。然而，还可以在外围区120中省略半导体区2p、3p、4p和/或多晶半导体区10p中的一个或多个。
图2示意了穿过半导体二极管200的垂直横截面。图2所示的半导体二极管200与以上参照图1说明的半导体二极管100类似。然而，图2所示的半导体二极管200具有不同的边缘终止结构。为了清楚，在图2中未示出可选的场截止区。
在示例实施例中，提供了两个边缘终止结构。多晶硅场板10b布置在第一表面101上并通过布置在第一表面101上的绝缘区9与半导体本体40分隔开。例如，绝缘区9可以由二氧化硅、氮化硅、氮氧化硅或其堆叠制成。多晶硅半导体区10a邻接场板10b。相应地，场板10b还与第一半导体区1电接触。
此外，提供了由在与浮置场板10c接触的第二半导体区2中形成的p型半导体区1b形成的浮置护环。相应地，浮置场板10c还与半导体本体40电接触。浮置场板10c布置在第一表面101上，并通过绝缘区9与半导体本体40分隔开。绝缘区9可以具有变化的厚度，例如，绝缘区9可以在第一半导体区1和/或浮置p型半导体区1b附近更厚。场板10b、10c和p型多晶硅半导体区10a可以由一个层10形成。
在其他实施例中，提供了布置在第一表面101上的场板10b和与浮置护环1b接触的浮置场板10c中的仅一个。
根据实施例，布置在第一表面101上的场板10c的数目大于1。场板10b和/或场板10c中的一个或多个还可以连接至由结构化金属化部提供的附加场板。
根据实施例，由p型半导体区1b和p型多晶硅半导体区10a形成的浮置护环在指定的接触区中仅分别与对应的场板10c和10b电接触。例如，可以在场板10c与p型半导体区1b之间提供延伸通过绝缘区9的单接触孔。这些接触孔可以非均匀地分布在边缘终止系统上。例如，接触孔可以仅位于边缘终止系统的弯曲部分中，或者可以仅位于边缘终止系统的笔直部分中。
根据实施例，浮置p型半导体区1b未被成形为环绕包围第一半导体区1的环，但是例如被形成为圆环或椭圆环的分段或者仅位于边缘终止系统的角落中的岛。可替换地，浮置p型半导体区1b可以仅位于边缘终止系统的笔直部分中。
图3示意了穿过半导体二极管300的垂直横截面。图3所示的半导体二极管300与以上参照图1说明的半导体二极管100类似。然而，多晶半导体区由图3中的两个或更多个多晶半导体层10a、11形成。此外，针对图3所示的半导体二极管300提供不同边缘终止结构。为了清楚，在图3中未示出可选的场截止区。
在图3所示的示例实施例中，具有第三最大掺杂浓度的p型第一多晶半导体层10a、10b在第一表面101上邻接第一半导体区1。p型第二多晶半导体层11邻接第一多晶半导体层10a、10b。第二多晶半导体层11具有比第一半导体区1的第一最大掺杂浓度以及第三最大掺杂浓度更高的第二最大掺杂浓度。第一金属化部6布置在第二多晶半导体层11上并与第二多晶半导体层11电接触。
换言之，多晶硅半导体区10a、10b、11具有第一部分10a、10b和布置在第一部分10a、10b与第一金属化部6之间的第二部分11。第一部分10a、10b邻接第一半导体区1，并具有比第二部分11和多晶硅半导体区10a、11分别的第二最大掺杂浓度低的最大掺杂浓度。
在示例实施例中，第一多晶半导体层10a、10b的外部分10b形成场板。场板10b布置在第一表面101上，并通过绝缘区9与半导体本体40分隔开，典型地，绝缘区9由二氧化硅、氮氧化硅或氮化硅制成。此外，典型地，钝化层8布置在第一多晶半导体层10a、10b的外部分10b上。例如，钝化层8还可以由二氧化硅、氮化硅或氮氧化硅制成。
第一多晶半导体层10a、10b的垂直厚度典型地小于约800 nm，更典型地小于约600nm，并且甚至更典型地低于400 nm，以便于制造二极管300。例如，第一多晶半导体层10a、10b的垂直厚度可以仅为约50 nm。第一多晶半导体层10a、10b的相对较低的垂直厚度减少了场板10b的处理变化。第二多晶半导体层11的垂直厚度可以更大，例如大于1 μm或者甚至2 μm。
图4示意了穿过半导体二极管400的垂直横截面。图4所示的半导体二极管400与以上参照图1说明的半导体二极管100类似。然而，图4所示的半导体二极管400具有不同的边缘终止结构。为了清楚，在图4中未示出可选的场截止区。
在图4所示的示例实施例中，边缘终止结构包括绝缘沟槽场板10d。沟槽场板10d布置在垂直沟槽50中并与多晶半导体区10a电接触。
还可以将以上参照图1至4说明的特征进行组合。例如，还可以分别针对参照图1、2和4说明的二极管100、200和400提供如参照图3说明的多晶硅半导体区的双层或甚至多层结构。
可替换地或附加地，可以提供其他边缘终止结构。例如，可以在外围区120中形成VLD结构（横向掺杂的变化）或JTE结构（结终止延伸），以在pn结14反向偏置时提高半导体二极管的击穿电压。
此外，可以给边缘终止结构提供诸如绝缘体或钝化层之类的覆盖结构，以防止漏电电流和闪络（flashover）或者甚至在湿度和持久阻断操作中维持阻断能力。
由第一半导体区1和邻接阳极金属化部6的多晶硅半导体区10a、11形成的阳极结构在多晶硅半导体区10a、11中具有非常低的电荷载流子寿命。此外，第一半导体区1至少在与漂移区2形成的pn结处和/或附近具有低掺杂浓度。在操作期间，第一半导体区1可以在正向电流方向上部分或完全充满有电荷载流子，而电荷载流子至漂移区2中的注入保持较低。这允许利用低浓度的杂质和/或晶格缺陷来调整漂移区2的电荷载流子寿命。典型地，选择集成在沿第一表面101的法线方向en的路径上的第一半导体区1的积分掺杂浓度Q1，使得静电场在反向偏置期间大体上降至0，低于多晶硅半导体区10a、11。相应地，在反向偏置期间在漂移区2中的电流生成和反向电流二者均较低。此外，在快速换向期间电场对阳极金属化部6的动态渗透被邻接阳极金属化部6且具有非常低电荷载流子寿命的多晶硅半导体区10a、11的高度掺杂部分禁止。由于非常低的电荷载流子寿命，被注入到多晶硅半导体区10a、11中的少数电荷载流子快速复合。
根据实施例，二极管100至400的第一半导体区1典型地在第一表面101处具有小于适于高电压应用的约5*1017 cm-3的第一最大掺杂浓度。
根据实施例，第一半导体区1的积分掺杂浓度Q1低于1013个掺杂原子/cm2或者甚至低于2*1012个掺杂原子/cm2或者甚至低于1.2*1012个掺杂原子/cm2。
以下说明涉及用于形成半导体二极管的制造方法的实施例。
图5至9示意了用于生产图1所示的半导体二极管100的方法。这些图示出了在特定方法步骤期间或之后穿过半导体二极管100的垂直横截面。在第一工艺中，提供了具有第一表面101和与第一表面101相对的第二表面102的半导体本体40，例如晶片或衬底40。第一表面101的法线方向en大体上平行于垂直方向。
半导体本体40可以是单块单晶材料。还可能的是，半导体本体40包括块单晶材料20和在其上形成的至少一个外延层30。
在图5所示的示例实施例中，半导体本体40包括延伸至第二表面102的可选n+型半导体衬底5、布置在半导体衬底5上的n+型第四半导体区4或阴极区4、布置在阴极区4上的可选n型第三半导体区3或场截止区3以及布置在场截止区3上的n-型第二半导体2或漂移区2。
参照图6，在第二半导体区2中形成具有第一最大掺杂浓度且延伸至第一表面101的p-型第一半导体区1。相应地，在半导体本体40中形成大体上水平的pn结14。
在要生产的半导体二极管100中，典型地，第一半导体区1分别形成阳极区以及阳极发射极结构的一部分。典型地，形成第一半导体区1包括：通过第一表面101来注入掺杂物，以精确地调整掺杂物（例如，硼）的浓度。
参照图7，在第一半导体区1上形成具有比第一最大掺杂浓度更高的第二最大掺杂浓度的p+型多晶硅半导体区10，并且，该p+型多晶硅半导体区10与第一半导体区1相接触。典型地，多晶硅半导体区10在上表面处或至少附近具有第二最大掺杂浓度，以提供对要在多晶硅半导体区10上形成的阳极金属化部的低电阻接触。典型地，多晶硅半导体区10的掺杂浓度朝向第一半导体区1降低。
根据实施例，多晶硅半导体区10作为硼掺杂多晶硅层而沉积。典型地，在从约600℃至约800℃的温度范围内使用LPCVD工艺来无掩模地沉积硼掺杂多晶硅。例如，可以在约680℃的温度处沉积乙硼烷掺杂（B2H6掺杂）多晶硅。相应地，所形成的硅半导体区10具有低粒度，并因而具有低电荷载流子寿命。
还可以通过使用例如LPCVD工艺和后续注入和驱入工艺大体上沉积无掺杂多晶硅来形成多晶硅半导体区10。此外，可以通过沉积和注入的多个循环后跟公共热驱入工艺来形成多晶硅半导体区10。甚至进一步，可以在公共热驱入工艺中活化第一半导体区1和多晶硅半导体区10的注入的离子。
可替换地，可以通过从多晶硅半导体区10向外扩散掺杂物以及热活化来形成第一半导体区1。
此后，典型地，可以限定有源区110和外围区120。
参照图8，在外围区120中紧接有源区110处从第一表面101向半导体本体40中蚀刻垂直沟槽50。相应地，将多晶硅半导体区10划分为两个部分：中心部分10a和一个或多个外围部分10p。同样地并且根据沟槽50向半导体本体40中的渗透深度，可以将第一半导体区1、第二半导体区2、第三半导体区3和第四半导体区4分别划分为中心部分1至4和外围部分1p至4p。
参照图9，在垂直沟槽50中形成以及在多晶硅半导体区10、10a、10p上部分地形成绝缘区9。在所示意的垂直横截面中，绝缘区9具有典型地与大体上环形的结构相对应的两个T形部分。相应地，形成邻接多晶硅半导体区10、10a、10p的边缘终止结构9。可以通过热氧化和/或通过沉积例如二氧化硅、氮化硅和/或氮氧化硅后跟有掩模的回蚀来形成绝缘区9。
此后，在多晶半导体区10a上形成第一金属化部6并与多晶半导体区10a电接触，并在半导体衬底5上形成第二金属化部7并与半导体衬底5电接触。在图1中示意了所产生的二极管100。
图10和11示意了用于生产图2所示的半导体二极管200的方法。这些图示出了在特定方法步骤期间或之后穿过半导体二极管200的垂直横截面。与以上参照图5说明类似，提供了具有可选n+型半导体衬底5、n+型阴极区4、可选n型场截止区3（未示出）和n-型漂移区2的半导体本体40。
此后，典型地，例如通过热氧化和/或沉积例如二氧化硅、氮化硅和/或氮氧化硅以及通过后续有掩模的蚀刻，在第一表面101上形成绝缘区9，以在第一表面101上暴露半导体本体40的部分。此后，例如通过使用绝缘区9作为掩模的离子注入以及热退火步骤，可以形成p-型第一半导体区1和一个或多个p-型半导体区1b。相应地，在第一半导体区1与漂移区2之间形成pn结14。仅在有源区110中形成半导体二极管200的第一半导体区1。此外，在与第一半导体区1的公共工艺中，在外围区120中形成一个或多个p-型半导体区1b。在图10中示意了所产生的半导体结构200。
此后，与以上参照图7说明类似地沉积多晶半导体层10，并使用掩模来回蚀多晶半导体层10。在图11中示意了所产生的半导体结构200。相应地，在公共工艺中形成与典型地形成浮置护环的相应半导体区1b相接触的多晶硅半导体区10a、邻接多晶硅场板10b和多晶硅场板10c。所示意的成对结构1b、9、10b、10c可以与相应的单个且大体上环形的结构1b、9、10b、10c相对应。
此后，在多晶半导体区10a上形成第一金属化部6并与多晶半导体区10a电接触，并在半导体衬底5上形成第二金属化部7并与半导体衬底5电接触。在图2中示意了所产生的二极管200。
图12至14示意了用于生产图3所示的半导体二极管300的方法。这些图示出了在特定方法步骤期间或之后穿过半导体二极管300的垂直横截面。与以上参照图5说明类似，提供了具有可选n+型半导体衬底5、n+型阴极区4、可选n型场截止区3（未示出）和n-型漂移区2的半导体本体40。
此后，典型地，例如通过热氧化和/或沉积例如二氧化硅、氮化硅和/或氮氧化硅以及通过后续有掩模的蚀刻，在第一表面101上形成绝缘区9，以在第一表面101上暴露半导体本体40的中心部分。此后，例如通过使用绝缘区9作为掩模的离子注入以及热退火步骤，可以在漂移区2中形成p-型第一半导体区1。相应地，仅在有源区110中形成第一半导体区1。在图12中示意了所产生的半导体结构300。
此后，典型地以小于约800 nm的厚度，更典型地以小于600 nm的厚度，例如以约50nm至约400 nm的厚度，沉积第一多晶硅层10。
根据实施例，将第一多晶硅层10形成为弱掺杂或大体上无掺杂的多晶硅层，例如，在低于约650℃的温度处（例如，在约620℃处）使用LPCVD工艺而沉积。
此后，在外围区120中部分地蚀刻第一多晶硅层10。沉积相对较薄的第一多晶硅层10便于在外围区120中构造薄第一多晶硅层10。相应地，可以精确地限定由第一多晶硅层10的其余部分形成的场板10b在绝缘区9上的水平延伸，和/或可以减少处理变化。
此后，典型地，场板10b覆盖有例如二氧化硅、氮化硅或氮氧化硅的另一绝缘层8。可以构造该绝缘层8，例如通过蚀刻穿过掩模。在图13中示意了所产生的半导体结构300。
此后，如图14所示，在第一多晶硅层10上形成具有比第一多晶硅层10的掺杂浓度更高的掺杂浓度的第二多晶硅层11。典型地，形成第二多晶硅层11包括如以上参照图7说明的沉积硼掺杂多晶硅以及有掩模的回蚀。
此后，在多晶半导体区10a上形成第一金属化部6并与多晶半导体区10a电接触，并在半导体衬底5上形成第二金属化部7并与半导体衬底5电接触。可替换地，对于蚀刻第一金属化部6和第二多晶硅层11，可以使用相同掩模和/或利用不同蚀刻步骤的蚀刻工艺。在图3中示意了所产生的二极管300。
图15和17示意了用于生产图4所示的半导体二极管400的方法。这些图示出了在特定方法步骤期间或之后穿过半导体二极管400的垂直横截面。与以上参照图5和6说明类似，提供了具有可选n+型半导体衬底5、n+型阴极区4、可选n型场截止区3（未示出）和n-型漂移区2的半导体本体40。此外，在漂移区2中形成第一半导体区1，例如通过注入。此后，在第一表面101上形成掩模17，例如，氮化硅掩模或者包含氮化硅和二氧化硅的一个或多个层的堆叠的掩模。掩模17限定有源区110和外围区120。在外围区120中，穿过掩模17从第一表面101向半导体本体40中蚀刻垂直沟槽50。此后，在垂直沟槽50的侧壁和底壁上形成绝缘区9，例如通过热氧化。在图15中示意了所产生的半导体结构300。
此后，移除或打开掩模17，并且与以上参照图7说明类似，从第一表面101沉积多晶半导体层10并使用掩模来回蚀多晶半导体层10。在图16中示意了所产生的半导体结构400。相应地，在公共工艺中形成与第一半导体区1相接触的多晶硅半导体区10a以及邻接的多晶硅沟槽场板10d。所示意的成对结构1p、9、10d可以与相应的单个且大体上环形的结构1p、9、10d相对应。
参照图17，典型地，例如通过沉积和有掩模的蚀刻，延伸绝缘区9，使得在外围区120中覆盖半导体本体40。
此后，在多晶半导体区10a上形成第一金属化部6并与多晶半导体区10a电接触，并在半导体衬底5上形成第二金属化部7与半导体衬底5电接触。在图4中示意了所产生的二极管400。
以上参照图5至17说明的方法可以利用以下事实：与单晶硅相比，掺杂物的扩散在多晶硅中显著更快，并且，可以通过具有中间注入的多个沉积来形成多晶半导体区10a、11。相应地，可以容易地优化多晶半导体区10a、11的垂直掺杂分布图。
典型地，垂直掺杂分布图在多晶半导体区10a、11与阳极金属化部6之间的界面处或紧接该界面处具有最大值，并在多晶半导体区10a、11与单晶第一半导体区1之间的界面处或紧接该界面处具有最小值。相应地，所形成的阳极发射极结构具有低发射极效率，导致上部分中的低开关损耗和高掺杂浓度，造成与阳极金属化部6的良好电接触以及分别对抗在快速换向和宇宙辐射期间的击穿的高健壮性。
此外，可以在公共热工艺中实现对单晶第一半导体区1和多晶半导体区10a、11的注入掺杂物的电活化。相应地，该制造可以更有成本效益。例如，甚至对于更厚的多晶半导体区10a、11，也可以将小于约1000℃或者甚至小于约800℃的温度处几秒上至几十秒的快速热工艺（RTP退火）用作公共热工艺。
尽管公开了本发明的各个示例实施例，但是对本领域技术人员来说将显而易见，在不脱离本发明的精神和范围的前提下，可以进行将实现本发明的一些优势的各种改变和修改。对本领域合理技术人员来说将显而易见，可以合适地替代为执行相同功能的其他组件。应当指出，可以将参照具体附图而说明的特征与其他附图的特征进行组合，即使在并未显式提及这一点的那些情况下亦如此。所附权利要求意在覆盖对本发明概念的这种修改。
为了容易描述，使用诸如“之下”、“以下”、“下部”、“之上”、“以上”等空间相对术语，来说明一个元件相对于第二元件的定位。除了与图中所示的定向不同的定向以外，这些术语还意在涵盖器件的不同定向。此外，还使用诸如“第一”、“第二”等术语来描述各个元件、区、部分等，并且这些术语也不意在限制。在整个描述中，类似的术语指代类似的元件。
这里使用的术语“具有”、“包含”、“包括”、“具备”等是指示所声明的元件或特征的存在的开放式术语，但不排除附加的元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另有明确指示。
在想到上述多种变形和应用的情况下，应当理解，本发明不受以上描述限制，也不受附图限制。取而代之，本发明仅由随后的权利要求及其合法等同物限定。

Claims (25)

1.一种半导体二极管，包括：
- 单晶硅半导体本体，所述单晶硅半导体本体包括：第一表面；第一导电类型的第一单晶半导体区，延伸至所述第一表面并具有第一最大掺杂浓度；以及第二导电类型的第二半导体区，与所述第一单晶半导体区形成pn结；
- 第一导电类型的多晶硅半导体区，具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度并在所述第一表面上邻接所述第一单晶半导体区，其中第二最大掺杂浓度大于1019个原子每cm3；
- 第一金属化部，布置在多晶硅半导体区上并与多晶硅半导体区电接触；以及
- 边缘终止结构，紧接所述第一单晶半导体区，
其中，在所述第二半导体区中形成所述第一单晶半导体区。
2.根据权利要求1所述的半导体二极管，其中，所述边缘终止结构包括以下至少一项：由多晶硅组成且布置在所述第一表面上的场板；布置在所述半导体本体中且包括绝缘壁的垂直沟槽；由多晶硅组成且布置在所述半导体本体中的沟槽场板；以及由与所述半导体本体直接接触的多晶硅组成的场板。
3.根据权利要求2所述的半导体二极管，其中，所述多晶硅半导体区邻接所述场板和所述沟槽场板之一。
4.根据权利要求1所述的半导体二极管，其中，所述多晶硅半导体区包括第一部分和布置在所述第一部分与所述第一金属化部之间的第二部分，所述第一部分邻接所述第一单晶半导体区并具有比所述第二最大掺杂浓度低的最大掺杂浓度。
5.根据权利要求1所述的半导体二极管，其中，所述多晶硅半导体区包括硼作为掺杂物。
6.根据权利要求1所述的半导体二极管，其中，所述多晶硅半导体区和所述第一单晶半导体区形成阳极发射极结构。
7.一种半导体二极管，包括：
- 单晶半导体本体，包括第一表面、pn结和第一导电类型的第一单晶半导体区，所述第一单晶半导体区具有第一最大掺杂浓度并从所述pn结延伸至所述第一表面；
- 第一导电类型的第一多晶半导体层，具有第三最大掺杂浓度并在所述第一表面上邻接所述第一单晶半导体区；
- 第一导电类型的第二多晶半导体层，具有比所述第一最大掺杂浓度和所述第三最大掺杂浓度更高的第二最大掺杂浓度，其中第二最大掺杂浓度大于1019个原子每cm3；以及
- 第一金属化部，布置在所述第二多晶半导体层上并与所述第二多晶半导体层电接触，
其中，在第二导电类型的与所述第一单晶半导体区形成pn结的第二半导体区中形成所述第一单晶半导体区。
8.根据权利要求7所述的半导体二极管，其中，所述第一多晶半导体层具有小于800 nm的垂直厚度。
9.根据权利要求7所述的半导体二极管，其中，所述第一多晶半导体层的外部分形成场板。
10.一种半导体二极管，包括：
- 单晶硅半导体本体，包括第一表面、pn结和第一导电类型的第一单晶半导体区，所述第一单晶半导体区具有第一最大掺杂浓度并从所述pn结延伸至所述第一表面；
- 第一导电类型的多晶硅半导体区，具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度和从10 nm至1000 nm的范围内的粒度，其中第二最大掺杂浓度大于1019个原子每cm3；以及
- 第一金属化部，布置在所述多晶硅半导体区上并通过第二多晶硅半导体区与所述第一单晶半导体区电接触，
其中，在第二导电类型的与所述第一单晶半导体区形成pn结的第二半导体区中形成所述第一单晶半导体区。
11.根据权利要求10所述的半导体二极管，其中，所述第一单晶半导体区和所述多晶硅半导体区中的至少一个包括硼作为掺杂物。
12.根据权利要求10所述的半导体二极管，其中，所述多晶硅半导体区包括大体上柱状的粒状结构。
13.根据权利要求10所述的半导体二极管，还包括紧接所述pn结的边缘终止结构。
14.一种半导体二极管，包括：
- 单晶硅半导体本体，包括第一表面、第一导电类型的第一单晶半导体区，所述第一单晶半导体区从pn结延伸至所述第一表面并在所述第一表面处具有小于5*1017 cm-3的第一最大掺杂浓度；
- 所述第一导电类型的多晶硅半导体区，在所述第一表面上邻接所述第一单晶半导体区并具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度，其中第二最大掺杂浓度大于1019个原子每cm3；以及
- 第一金属化部，布置在所述多晶硅半导体区上并与所述多晶硅半导体区电接触，
其中，在第二导电类型的与所述第一单晶半导体区形成pn结的第二半导体区中形成所述第一单晶半导体区。
15.根据权利要求14所述的半导体二极管，还包括紧接所述pn结的边缘终止结构。
16.一种用于生产半导体二极管的方法，包括：
- 提供单晶硅半导体本体，其包括第一表面和第二导电类型的第二半导体区；
- 在所述单晶硅半导体本体中形成第一导电类型的第一单晶半导体区，使得所述第一单晶半导体区具有第一最大掺杂浓度，延伸至所述第一表面，并与所述第二半导体区形成pn结；
- 形成第一导电类型的多晶硅半导体区，所述多晶硅半导体区具有比所述第一最大掺杂浓度更高的第二最大掺杂浓度，使得所述多晶硅半导体区在所述第一表面上邻接所述第一单晶半导体区，其中第二最大掺杂浓度大于1019个原子每cm3；
- 紧接所述第一单晶半导体区形成边缘终止结构；以及
- 在多晶硅半导体区上且与多晶硅半导体区电接触地形成第一金属化部，
其中，在所述第二半导体区中形成所述第一单晶半导体区。
17.根据权利要求16所述的方法，其中，形成多晶硅半导体区包括以下至少一项：
- 在所述第一表面上沉积第一多晶硅层，所述第一多晶硅层具有掺杂浓度并与所述第一单晶半导体区相接触；以及
- 在所述第一多晶硅层上沉积第二多晶硅层，所述第二多晶硅层具有比所述第一多晶硅层的掺杂浓度更高的掺杂浓度。
18.根据权利要求17所述的方法，其中，所述第一多晶硅层是以小于800 nm的厚度沉积的。
19.根据权利要求17所述的方法，其中，沉积第一多晶硅层和沉积第二多晶硅层中的至少一项包括沉积硼掺杂多晶硅。
20.根据权利要求19所述的方法，其中，所述硼掺杂多晶硅是在低于800℃的温度处使用LPCVD工艺来沉积的。
21.根据权利要求17所述的方法，其中，沉积第一多晶硅层和沉积第二多晶硅层中的至少一项包括沉积大体上无掺杂的多晶硅以及注入工艺。
22.根据权利要求21所述的方法，其中，所述大体上无掺杂的多晶硅是在低于650℃的温度处使用LPCVD工艺来沉积的。
23.根据权利要求16所述的方法，其中，形成边缘终止结构包括以下至少一项：
- 限定外围区；
- 在所述外围区中从所述第一表面向所述半导体本体中蚀刻垂直沟槽；
- 至少在所述垂直沟槽的侧壁和底壁处形成绝缘区；
- 在所述垂直沟槽中形成沟槽场板；
- 在所述第一表面上形成场板；以及
- 与硅半导体本体电接触地形成场板。
24.根据权利要求23所述的方法，其中，形成多晶硅半导体区以及形成沟槽场板和形成场板中的至少一项包括沉积多晶硅层的公共工艺。
25.根据权利要求16所述的方法，其中，形成第一单晶半导体区包括以下至少一项：
- 通过所述第一表面来注入掺杂物；
- 从所述多晶硅半导体区向外扩散掺杂物；以及
- 在公共热工艺中活化所述多晶硅半导体区的掺杂物和所述第一单晶半导体区的掺杂物。
CN201310010391.0A 2012-01-11 2013-01-11 半导体二极管以及用于形成半导体二极管的方法 Active CN103208529B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/347749 2012-01-11
US13/347,749 2012-01-11
US13/347,749 US10164043B2 (en) 2012-01-11 2012-01-11 Semiconductor diode and method for forming a semiconductor diode

Publications (2)

Publication Number Publication Date
CN103208529A CN103208529A (zh) 2013-07-17
CN103208529B true CN103208529B (zh) 2017-06-20

Family

ID=48652736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310010391.0A Active CN103208529B (zh) 2012-01-11 2013-01-11 半导体二极管以及用于形成半导体二极管的方法

Country Status (3)

Country Link
US (1) US10164043B2 (zh)
CN (1) CN103208529B (zh)
DE (1) DE102013100219A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
US9355958B2 (en) 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
CN108701692B (zh) * 2016-04-01 2024-04-02 英特尔公司 采用背侧半导体或金属的半导体二极管
CN108336016B (zh) * 2018-02-12 2020-12-15 吉林华微电子股份有限公司 半导体器件沟槽内场板埋层终端结构及制造方法
US11295962B2 (en) * 2018-07-10 2022-04-05 The Board Of Trustees Of The Leland Stanford Junior University Low temperature process for diode termination of fully depleted high resistivity silicon radiation detectors that can be used for shallow entrance windows and thinned sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875085A (en) * 1983-08-30 1989-10-17 Fujitsu Limited Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290273A (en) * 1976-01-23 1977-07-29 Hitachi Ltd Semiconductor device
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JP2984478B2 (ja) 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
US5453636A (en) * 1994-08-16 1995-09-26 Waferscale Integration, Inc. MOS SRAM cell with open base bipolar loads
FR2725307B1 (fr) * 1994-09-30 1996-12-20 Sgs Thomson Microelectronics Composant semiconducteur d'alimentation, de recirculation et de demagnetisation d'une charge selfique
GB9700923D0 (en) * 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6486524B1 (en) * 2000-02-22 2002-11-26 International Rectifier Corporation Ultra low Irr fast recovery diode
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
GB2421354A (en) * 2004-12-15 2006-06-21 X Fab Uk Ltd Bipolar Transistor and Method of making such a transistor
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
EP1936390A1 (en) * 2006-12-20 2008-06-25 Ecole Polytechnique Federale De Lausanne Epfl - Sti - Imm - Lmis3 Semiconductor device for measuring ultra small electrical currents and small voltages
DE102007001108B4 (de) * 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
DE102007020659B4 (de) * 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007030755B3 (de) * 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
US20090189240A1 (en) * 2008-01-25 2009-07-30 Infineon Technologies Austria Ag Semiconductor device with at least one field plate
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875085A (en) * 1983-08-30 1989-10-17 Fujitsu Limited Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
CN101288179A (zh) * 2005-07-27 2008-10-15 英飞凌科技奥地利股份公司 具有漂移区和漂移控制区的半导体器件

Also Published As

Publication number Publication date
CN103208529A (zh) 2013-07-17
US20130175529A1 (en) 2013-07-11
DE102013100219A1 (de) 2013-07-11
US10164043B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
JP6471126B2 (ja) 改良されたショットキー整流器
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
CN103986447B (zh) 双极半导体开关及其制造方法
CN103035691B (zh) 逆导型igbt半导体器件及其制造方法
CN103000665B (zh) 超级结器件及制造方法
CN104051540B (zh) 超级结器件及其制造方法
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
JP2003101022A (ja) 電力用半導体素子
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
JP2016502270A (ja) 改善されたトレンチ保護を有するトレンチベースデバイス
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
KR20010006559A (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
CN114927562B (zh) 碳化硅jfet器件结构及其制备方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN115832057A (zh) 一种碳化硅mosfet器件以及制备方法
US20180358451A1 (en) Method of manufacturing power semiconductor device
JPWO2019220940A1 (ja) 半導体装置
US20090250750A1 (en) Trench gate power mosfet
CN104576730A (zh) 超级结器件及其制造方法
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
CN104269443B (zh) 一种恒流二极管
CN103367396A (zh) 一种超级结肖特基半导体装置及其制备方法
CN102931228B (zh) 逆导igbt器件及制造方法
TW201232781A (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant