DE102013100219A1

DE102013100219A1 - Halbleiterdiode und Verfahren zum Ausbilden einer Halbleiterdiode

Info

Publication number: DE102013100219A1
Application number: DE102013100219A
Authority: DE
Inventors: Philipp Seng; Anton Mauder; Hans-Joachim Schulze
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-01-11
Filing date: 2013-01-10
Publication date: 2013-07-11
Also published as: CN103208529B; CN103208529A; US20130175529A1; US10164043B2

Abstract

Es wird eine Halbleiterdiode bereitgestellt. Die Halbleiterdiode enthält einen monokristallinen Siliziumhalbleiterkörper (40), der ein erstes Halbleitergebiet (1) von einem ersten Leitfähigkeitstyp, das sich zu einer ersten Oberfläche (101) des Halbleiterkörper (40) erstreckt und eine erste maximale Dotierkonzentration aufweist, und ein zweites Halbleitergebiet (2) von einem zweiten Leitfähigkeitstyp, das mit dem ersten Halbleitergebiet (1) einen pn-Übergang (14) ausbildet, enthält. Die Halbleiterdiode enthält weiterhin ein polykristallines Siliziumhalbleitergebiet (10A, 11) vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, und an das erste Halbleitergebiet (1) auf der ersten Oberfläche (101) angrenzend, eine auf dem polykristallinen Siliziumhalbleitergebiet (10A, 11) angeordnete und mit dem polykristallinen Halbleitergebiet in elektrischem Kontakt stehende erste Metallisierung (6) und eine Randabschlussstruktur (1b, 9, 10b–d), die bei dem ersten Halbleitergebiet (1) angeordnet ist. Weiterhin wird ein Verfahren zum Herstellen einer Halbleiterdiode bereitgestellt.

Description

ERFINDUNGSGEBIET
Die vorliegende Patentschrift betrifft Halbleiterdioden, insbesondere Hochspannungshalbleiterdioden und ein Herstellungsverfahren dafür.
ALLGEMEINER STAND DER TECHNIK
Es wird oftmals gewünscht, dass Dioden geringe Verluste und auch eine ausreichende dynamische Robustheit bzw. eine hohe Robustheit gegenüber kosmischer Strahlung haben. Aus dynamischen Gründen, insbesondere zum Sicherstellen von geringen Schaltverlusten und niedrigen Sperrstromspitzen, ist oftmals eine niedrige Effizienz eines Anodenemitters der Diode, d. h. eine geringe Dotierung des Anodengebiets, erforderlich, um das Fluten eines angrenzenden, schwach dotierten Halbleitergebiets mit Ladungsträgern zu reduzieren. Während des schnellen Kommutierens der Diode, d. h. während eines schnellen Abschaltens oder Schaltens der Diode von Durchlass- zu Sperrstromrichtung, und/oder aufgrund von kosmischer Strahlung, kann ein Strom von Löchern mit hoher Stromdichte zu dem Anodengebiet fließen. Die positive Ladung der Löcher kann die Dotierungsladung des Anodengebiets mindestens teilweise kompensieren. Dementsprechend kann sich das Raumladungsgebiet tief in das Anodengebiet erstrecken. Falls das Raumladungsgebiet eine Anodenmetallisierung in elektrischem Kontakt mit dem Anodengebiet erreicht, kann ein Durchschlag auftreten, der folglich zu der Zerstörung der Diode führen kann. Hoch- und/oder tiefdotierte Anodengebiete sind oftmals erwünscht, um einen Durchschlag von Dioden zu vermeiden. Hoch- und/oder tiefdotierte Anodengebiete vergrößern jedoch im Allgemeinen die Schaltverluste und Sperrstromspitzen. Weiterhin werden andere bekannte Maßnahmen zum Reduzieren von Schaltverlusten und Sperrstromspitzen von Dioden oftmals von unerwünschten Nebeneffekten begleitet. Beispielsweise kann die Ladungsträgerlebensdauer in dem Anodengebiet und/oder in dem Halbleitermaterial unter dem Anodengebiet durch Bestrahlung oder Ionenimplantierung unter Verwendung beispielsweise von Protonen, Helium oder Argon reduziert werden. In diesem Fall wird jedoch ein vergrößerter Sperrstrom beobachtet, der für Hochspannungsdioden besonders ungünstig ist.
Dementsprechend besteht ein Bedarf an der Bereitstellung einer Diode mit einem verbesserten Kompromiss zwischen dynamischen Eigenschaften und Robustheit während schneller Kommutierung bzw. gegenüber kosmischer Strahlung.
KURZE DARSTELLUNG DER ERFINDUNG
Gemäß einer Ausführungsform einer Halbleiterdiode enthält die Halbleiterdiode einen monokristallinen Siliziumhalbleiterkörper mit einem ersten Halbleitergebiet von einem ersten Leitfähigkeitstyp, das sich zu einer ersten Oberfläche des Halbleiterbody erstreckt und mit einer ersten maximalen Dotierkonzentration, und einem zweiten Halbleitergebiet von einem zweiten Leitfähigkeitstyp, das mit dem ersten Halbleitergebiet einen pn-Übergang bildet. Die Halbleiterdiode enthält weiterhin: ein polykristallines Siliziumhalbleitergebiet vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, und an das erste Halbleitergebiet auf der ersten Oberfläche angrenzend; eine erste Metallisierung, die auf dem polykristallinen Siliziumhalbleitergebiet angeordnet ist und mit dem polykristallinen Halbleitergebiet in elektrischem Kontakt steht; und eine bei dem ersten Halbleitergebiet angeordnete Randabschlussstruktur.
Gemäß einer Ausführungsform einer Halbleiterdiode enthält die Halbleiterdiode: einen monokristallinen Halbleiterkörper, der eine erste Oberfläche, einen pn-Übergang und ein erstes Halbleitergebiet von einem ersten Leitfähigkeitstyp mit einer ersten maximalen Dotierkonzentration umfasst, das sich von dem pn-Übergang zu der ersten Oberfläche erstreckt; eine erste polykristalline Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer dritten maximalen Dotierkonzentration und die an das erste Halbleitergebiet auf der ersten Oberfläche angrenzt; eine zweite polykristalline Halbleiterschicht vom ersten Leitfähigkeitstyp, die an die erste polykristalline Halbleiterschicht angrenzt und eine zweite maximale Dotierkonzentration aufweist, die höher ist als die erste maximale Dotierkonzentration und die dritte maximale Dotierkonzentration; und eine erste Metallisierung, die auf der zweiten polykristallinen Halbleiterschicht angeordnet ist und diese elektrisch kontaktiert.
Gemäß einer Ausführungsform einer Halbleiterdiode enthält die Halbleiterdiode: einen monokristallinen Siliziumhalbleiterkörper mit einer ersten Oberfläche, einem pn-Übergang und einem ersten Halbleitergebiet von einem ersten Leitfähigkeitstyp mit einer ersten maximalen Dotierkonzentration, das sich von dem pn-Übergang zu der ersten Oberfläche erstreckt; ein polykristallines Siliziumhalbleitergebiet vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, und einer Granularität in einem Bereich von etwa 10 nm bis etwa 1000 nm; und eine erste Metallisierung, die auf dem polykristallinen Siliziumhalbleitergebiet angeordnet ist und das erste Halbleitergebiet durch das zweite polykristalline Halbleitergebiet elektrisch kontaktiert.
Gemäß einer Ausführungsform einer Halbleiterdiode enthält die Halbleiterdiode: einen monokristallinen Siliziumhalbleiterkörper mit einer ersten Oberfläche, einem ersten Halbleitergebiet von einem ersten Leitfähigkeitstyp, das sich von dem pn-Übergang zu der ersten Oberfläche erstreckt und eine erste maximale Dotierkonzentration an der ersten Oberfläche von weniger als etwa 5·10¹⁷ cm^–3 aufweist; ein polykristallines Siliziumhalbleitergebiet vom ersten Leitfähigkeitstyp, das an das erste Halbleitergebiet auf der ersten Oberfläche angrenzt und eine zweite maximale Dotierkonzentration aufweist, die höher ist als die erste maximale Dotierkonzentration; und eine erste Metallisierung, die auf dem polykristallinen Siliziumhalbleitergebiet angeordnet ist und mit dem polykristallinen Halbleitergebiet in elektrischem Kontakt steht.
Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleiterdiode beinhaltet das Verfahren: Bereitstellen eines monokristallinen Siliziumhalbleiterkörper mit einer ersten Oberfläche und einem zweiten Halbleitergebiet von einem zweiten Leitfähigkeitstyp; Ausbilden eines ersten Halbleitergebiets von einem ersten Leitfähigkeitstyp in dem Siliziumhalbleiterkörper, so dass das erste Halbleitergebiet eine erste maximale Dotierkonzentration aufweist, sich zu der ersten Oberfläche erstreckt und mit dem zweiten Halbleitergebiet einen pn-Übergang bildet; Ausbilden eines polykristallinen Siliziumhalbleitergebiets vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, so dass das polykristalline Siliziumhalbleitergebiet an das erste Halbleitergebiet auf der ersten Oberfläche angrenzt; Ausbilden einer Randabschlussstruktur bei dem ersten Halbleitergebiet und Ausbilden einer ersten Metallisierung auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet.
Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen der Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
1 einen vertikalen Querschnitt durch eine Halbleiterdiode gemäß einer Ausführungsform;
2 einen vertikalen Querschnitt durch eine Halbleiterdiode gemäß einer Ausführungsform;
3 einen vertikalen Querschnitt durch eine Halbleiterdiode gemäß einer Ausführungsform;
4 einen vertikalen Querschnitt durch eine Halbleiterdiode gemäß einer Ausführungsform;
5 bis 9 vertikale Querschnitte durch ein Halbleiterbauelement während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen;
10 bis 11 vertikale Querschnitte durch ein Halbleiterbauelement während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen;
12 bis 14 vertikale Querschnitte durch ein Halbleiterbauelement während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen und
15 bis 17 vertikale Querschnitte durch ein Halbleiterbauelement während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung bereitgestellt und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen beinhaltet. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht skaliert und dienen nur zu veranschaulichenden Zwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Referenzen bezeichnet, falls nicht etwas anderes angegeben ist.
Der Ausdruck „horizontal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptoberfläche eines Halbleitersubstrats oder -body beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die sein.
Der Ausdruck „vertikal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, das heißt parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder -body.
In dieser Patentschrift wird p-dotiert als erster Leitfähigkeitstyp bezeichnet, während n-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierbeziehungen ausgebildet werden, so dass der erste Leitfähigkeitstyp n-dotiert und der zweite Leitfähigkeitstyp p-dotiert sein kann. Weiterhin veranschaulichen einige Figuren relative Dotierkonzentrationen durch die Angabe von „–” oder „+” bei dem Dotiertyp. Beispielsweise bedeutet „n^–” eine Dotierkonzentration, die kleiner ist als die Dotierkonzentration eines „n”-Dotiergebiets, während ein „n⁺”-Dotiergebiet eine größere Dotierkonzentration als das „n”-Dotiergebiet aufweist. Das Angeben der relativen Dotierkonzentration bedeutet jedoch nicht, dass Datiergebiete mit der gleichen relativen Dotierkonzentration die gleiche absolute Dotierkonzentration aufweisen müssen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n⁺-Dotiergebiete unterschiedlich absolute Dotierkonzentrationen aufweisen. Das Gleiche gilt beispielsweise für ein n⁺-Dotiergebiet und ein p⁺-Dotiergebiet.
In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen unter anderem Halbleiterdioden, insbesondere Bipolarhalbleiterdioden, und Verfahren zum Ausbilden von Halbleiterdioden. Die Halbleiterdiode ist typischerweise eine Hochspannungsdiode mit einem aktiven Bereich zum Führen und/oder Gleichrichten eines Laststroms und einem peripheren Bereich mit einer Randabschlussstruktur.
Der Ausdruck „Hochspannungsdiode”, wie er in dieser Patentschrift verwendet wird, soll eine Halbleiterdiode auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstromschaltfähigkeiten beschreiben. Die Hochspannungsdiode weist typischerweise einen Nennwert für Sperrspannungen von insbesondere über etwa 400 V und bevorzugt über etwa 1000 V oder sogar über 1,5 kV auf.
Um die Intensität der elektrischen Felder nahe der Kante eines gleichrichtenden Übergangs (z. B. pn-Übergangs) zu reduzieren, können Hochspannungshalbleiterbauelemente in einem um einen aktiven Bereich herum angeordneten peripheren Bereich eine Randabschlussstruktur (engl. „edge-termination structure”) enthalten. Der Ausdruck „Randabschlussstruktur”, wie er in dieser Patentschrift verwendet wird, soll eine Struktur beschreiben, die ein Übergangsgebiet liefert, in dem sich die starken elektrischen Felder um den aktiven Bereich des Halbleiterbauelements herum allmählich zu dem Potential an der Kante des Bauelements ändern. Die Randabschlussstrukur kann beispielsweise die Feldintensität um das Abschlussgebiet des gleichrichtenden Übergangs herum durch Aufweien der elektrischen Feldlinien über das Abschlussgebiet hinweg senken.
Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke „Feldplatte” und „Feldelektrode” eine Elektrode beschreiben, die bei einem pn-Übergang angeordnet und konfiguriert ist, einen verarmten Abschnitt mindestens eines der den pn-Übergang bildenden Halbleitergebiete durch Anlegen einer entsprechenden Spannung auszuweiten. Die Feldplatte kann von dem Halbleitergebiet isoliert sein oder mit mindestens einem der Halbleitergebiete in elektrischem Kontakt stehen. Um die Feldplatte als eine Randabschlussstruktur zu betreiben, wird eine an ein einen pn-Übergang mit einem Halbleitergebiet vom n-Typ bildendes Halbleitergebiet vom p-Typ angelegte Spannung auch an die Feldplatte angelegt. Das Halbleitergebiet vom p-Typ kann ein Anodengebiet einer Halbleiterdiode bilden oder kann ein in das Halbleitergebiet vom n-Typ eingebettetes weiteres Halbleitergebiet vom p-Typ bilden. Das weitere Halbleitergebiet vom p-Typ kann beispielsweise als ein Insel, ein Streifen oder als ein geschlossener, im Wesentlichen ringförmiger Bereich, bei Betrachtung von oben, ausgebildet sein. Eine einzelne Halbleiterdiode kann eine oder mehrere Feldplatten aufweisen, die an verschiedenen Spannungen liegen können.
Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke „verarmt” und „vollständig verarmt” beschreiben, dass ein Halbleitergebiet im Wesentlichen keine freien Ladungsträger umfasst.
Im Kontext der vorliegenden Patentschrift soll der Ausdruck „Metallisierung” ein Gebiet oder eine Schicht mit metallischen oder fast metallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann mit einem Halbleitergebiet in Kontakt stehen, um eine Elektrode, ein Pad und/oder einen Anschluss des Halbleiterbauelements auszubilden. Die Metallisierung kann aus einem Metall wie etwa Al, Ti, W, Cu und Co bestehen oder dies umfassen, kann aber auch aus einem Material mit metallischen oder fastmetallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit hergestellt sein, wie etwa stark dotiertem poly-Si vom n-Typ oder p-Typ, TiN oder einem elektrisch leitenden Silizid wie etwa TaSi₂, TiSi₂, PtSi, CoSi₂, WSi₂ oder dergleichen. Die Metallisierung kann auch verschiedene elektrisch leitende Materialien enthalten, beispielsweise einen Stapel jener Materialien.
1 zeigt einen vertikalen Querschnitt durch eine Halbleiterdiode 100. Die Halbleiterdiode 100 enthält einen monokristallinen Siliziumhalbleiterkörper 40 mit einer eine vertikale Richtung e_n definierenden ersten Oberfläche 101 und einer gegenüber der ersten Oberfläche 101 angeordneten zweiten Oberfläche 102.
Der Halbleiterkörper 40 kann ein einzelnes monokristallines Volumenmaterial sein. Es ist auch möglich, dass der Halbleiterkörper 40 ein monokristallines Volumensubstrat 20 und mindestens eine darauf ausgebildete Epitaxialschicht 30 enthält. Das Verwenden der Epitaxialschicht(en) 30 gibt mehr Freiheit beim Zuschneiden der Hintergrunddotierung des Materials, da die Dotierkonzentration während der Abscheidung der Epitaxialschicht oder -schichten eingestellt werden kann.
Ein erstes Halbleitergebiet 1 vom p-Typ erstreckt sich zu der ersten Oberfläche 101 und bildet mit einem zweiten Halbleitergebiet 2 vom n-Typ einen pn-Übergang 14. Das erste Halbleitergebiet 1 ist typischerweise schwach dotiert und weist eine erste maximale Dotierkonzentration auf. Das zweite Halbleitergebiet 2 bildet typischerweise ein schwach dotiertes Driftgebiet der Halbleiterdiode 100. Das zweite Halbleitergebiet 2 kann beispielsweise ein schwach dotiertes fast eigenleitendes Halbleitergebiet zwischen dem ersten Halbleitergebiet 1 vom p-Typ und einem höher dotierten Halbleitergebiet 3, 4 vom n-Typ sein.
Bei dem in 1 dargestellten Ausführungsbeispiel grenzt das zweite Halbleitergebiet 2 an ein optionales drittes Halbleitergebiet 3 vom n-Typ oder ein Feldstoppgebiet 3 mit einer höheren maximalen Dotierkonzentration als das zweite Halbleitergebiet 2 an, das Feldstoppgebiet 3 grenzt an ein viertes Halbleitergebiet 4 vom n-Typ oder ein Kathodengebiet 4 mit noch höherer maximaler Dotierkonzentration an und das Kathodengebiet 4 grenzt an ein optionales, höher dotiertes Substrat 5 vom n-Typ, das sich zu der zweiten Oberfläche 102 erstreckt, an. Die Dotierkonzentration des optionalen Substrats 5 bzw. des Kathodengebiets 4 übersteigt typischerweise etwa 10¹⁹ Atome pro Kubikzentimeter bei der zweiten Oberfläche 102. Dementsprechend wird ein niederohmiger Stromweg zu einer rückseitigen Metallisierung 7, die auf der zweiten Oberfläche 102 angeordnet ist und typischerweise eine Kathodenmetallisierung bildet, bereitgestellt.
Gemäß einer Ausführungsform grenzt ein polykristallines Siliziumhalbleitergebiet 10a vom p-Typ mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, an das erste Halbleitergebiet 1 auf der ersten Oberfläche 101 an. Eine erste Metallisierung 6 ist auf dem polykristallinen Halbleitergebiet 10a angeordnet und steht mit ihm in elektrischem Kontakt. Typischerweise bildet die erste Metallisierung 6 eine Anodenmetallisierung. Bekannte Kontaktmaterialien wie etwa beispielsweise Al, AlSi, AlCu, AliSiCu, Cu usw. können für die Metallisierung 6, 7 gewählt werden. Die zweite maximale Dotierkonzentration kann größer als etwa 10¹⁹ Atome pro Kubikzentimeter sein. Typischerweise ist die Dotierkonzentration des polykristallinen Siliziumhalbleitergebiets 10a am höchsten an oder nahe der Grenzfläche mit der ersten Metallisierung 6 und am niedrigsten, beispielsweise etwa 10¹⁶ bis 10¹⁸ Atome pro Kubikzentimeter, an der Grenzfläche mit dem ersten Halbleitergebiet 1.
Das polykristalline Siliziumhalbleitergebiet 10a und das erste Halbleitergebiet 1 bilden typischerweise eine Anodenemitterstruktur. Wegen der vergleichsweise hohen Dotierung des polykristallinen Siliziumhalbleitergebiets 10a in einem zentralen Teil 110 der Halbleiterdiode 100, die einen aktiven Bereich mit einer die Durchlassstromrichtung definierenden vertikalen Diode 15 bildet, bleibt ein Raumladungsgebiet, das in dem zweiten Halbleitergebiet 2 und dem ersten Halbleitergebiet 1 ausgebildet wird, wenn die vertikale Diode 15 in Sperrrichtung vorgespannt wird, von der ersten Metallisierung 6 beabstandet. Weiterhin kann die Halbleiterdiode 100 schnell kommutiert werden. Die Diode 100 kann sogar höheren Sperrspannungen als herkömmliche Dioden mit einer einen monokristallinen Anodenbereich direkt kontaktierenden Metallisierung standhalten, wenn sie mit einer lokalen Trägergenerierung konfrontiert wird, die zum Beispiel durch die Wechselwirkung von kosmischer Strahlung mit dem Halbleitermaterial der Diode 100 verursacht wird. Andererseits besteht das Halbleitergebiet 10a aus polykristallinem Silizium mit Gitterdefekten. Somit ist die Ladungsträgerlebensdauer im Vergleich zu monokristallinem Silizium reduziert. Dementsprechend sind Schaltverluste und Sperrstromspitzen der Halbleiterdiode 100 niedrig.
Typischerweise liegt die Granularität des polykristallinen Siliziumhalbleitergebiets 10a in einem Bereich von etwa 10 nm bis etwa 1000 nm, typischer in einem Bereich von etwa 50 nm bis etwa 300 nm, um eine ausreichend große Dichte von Korngrenzen sicherzustellen. Dies bedeutet, dass das polykristalline Siliziumhalbleitergebiet 10a eine Kornstruktur aufweist, die im Wesentlichen aus Siliziummikrokristallen in einem Größenbereich von etwa 10 nm bis etwa 1000 nm besteht, typischer von etwa 50 nm bis etwa 300 nm. Weiterhin ist die Struktur des polykristallinen Siliziumhalbleitergebiets 10a typischerweise säulenförmig, das heißt, der größte Teil der Korngrenzen der Siliziummikrokristalle ist im Wesentlichen orthogonal zu der ersten Oberfäche 101.
Gemäß einer Ausführungsform enthält das polykristalline Silizumhalbleitergebiet 10 Bor als Hauptdotierstoffe. Bordotiertes polykristallines Silizium kann unter Verwendung von LPCVD (Low Pressure Chemical Vapor Deposition – chemische Niederdruck-Gasphasenabscheidung) bei ausreichend niedrigen Temperaturen abgeschieden werden, um eine niedrige Granularität sicherzustellen.
Die Halbleiterdiode 100 ist typischerweise eine Hochspannungsdiode mit einer ausreichend hohen Blockierfähigkeit. Dementsprechend ist gewünscht, dass der gleichrichtende pn-Übergang 14 ausreichend hohen Sperrspannungen standhält. Eine ungünstige Dimensionierung kann zu einer Lawinengenerierung nahe an oder an Punkten führen, an denen die gleichrichtenden pn-Übergänge an einer Oberfläche kommen oder sich nahe dieser befinden. Dementsprechend kann die Blockierfähigkeit auf Werte weit unter dem Wert der Volumendurchschlagfeldstärke des Halbleitermaterials reduziert werden.
Gemäß einer Ausführungsform wird eine Randabschlussstruktur bei dem ersten Halbleitergebiet 1 bzw. dem pn-Übergang 14 bereitgestellt, um eine hohe Blockierfähigkeit in einem peripheren Bereich 120 der Halbleiterdiode 100 sicherzustellen.
Bei dem Ausführungsbeispiel wird die Randabschlussstruktur durch ein dielektrisches Gebiet 9 ausgebildet, das auf der ersten Oberfläche 101 und in vertikalen Gräben 50 angeordnet ist, sich von der ersten Oberfläche 110 mindestens teilweise in den Halbleiterkörper 40 erstreckend, beispielsweise in das Kathodengebiet 4.
Typischerweise umgibt jeder vertikale Graben 50 umfangsmäßig einen aktiven Bereich 110. Dementsprechend können die beiden in 1 gezeigten Gräben 50 Abschnitten eines einzelnen vertikalen Umfangsgrabens 50 entsprechen. Bei dieser Ausführungsform sind im Wesentlichen ringförmige Halbleitergebiete 2p, 3p, 4p vom n-Typ, ein im Wesentlichen ringförmiges Halbleitergebiet 1p vom p-Typ und ein im Wesentlichen ringförmiges polykristallines Halbleitergebiet 10p vom p-Typ in dem peripheren Bereich 120 angeordnet. Eines oder mehrere der Halbleitergebiete 2p, 3p, 4p und/oder das polykristalline Halbleitergebiet 10p können jedoch auch in dem peripheren Bereich 120 entfallen.
2 zeigt einen vertikalen Querschnitt durch eine Halbleiterdiode 200. Die in 2 gezeigte Halbleiterdiode 200 ist ähnlich der oben bezüglich 1 erläuterten Halbleiterdiode 100. Die in 2 gezeigte Halbleiterdiode 200 ist jedoch mit verschiedenen Randabschlussstrukturen versehen. Der Klarheit halber ist in 2 kein optionales Feldstoppgebiet gezeigt.
Bei dem Ausführungsbeispiel sind zwei Randabschlussstrukturen vorgesehen. Eine polykristalline Siliziumfeldplatte 10b ist auf der ersten Oberfläche 101 angeordnet und durch ein auf der ersten Oberfläche 101 angeordnetes isolierendes Gebiet 9 von dem Halbleiterkörper 40 beabstandet. Das isolierende Gebiet 9 kann beispielsweise aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder Stapeln davon bestehen. Das polykristalline Siliziumhalbleitergebiet 10a grenzt an die Feldplatte 10b an. Dementsprechend steht auch die Feldplatte 10b in elektrischem Kontakt mit dem ersten Halbleitergebiet 1.
Außerdem ist ein potentialfreier Schutzring, der durch ein in dem zweiten Halbleitergebiet 2 in Kontakt mit einer potentialfreien Feldplatte 10c ausgebildetes Halbleitergebiet 1b vom p-Typ ausgebildet ist, vorgesehen. Dementsprechend steht auch die potentialfreie Feldplatte 10c in elektrischem Kontakt mit dem Halbleiterkörper 40. Die potentialfreie Feldplatte 10c ist auf der ersten Oberfläche 101 angeordnet und durch das isolierende Gebiet 9 von dem Halbleiterkörper 40 beabstandet. Das isolierende Gebiet 9 kann eine variierende Dicke aufweisen, zum Beispiel kann das isolierende Gebiet 9 nahe dem ersten Halbleitergebiet 1 und/oder dem potentialfreien Halbleitergebiet 1b vom p-Typ dünner sein. Die Feldplatten 10b, 10c und das polykristalline Siliziumhalbleitergebiet 10a vom p-Typ können aus einer Schicht 10 ausgebildet sein.
Bei anderen Ausführungsformen ist nur eine der auf der ersten Oberfläche 101 und der potentialfreien Feldplatte 10c in Kontakt mit einem potentialfreien Schutzring 1b angeordneten Feldplatten 10b vorgesehen.
Gemäß Ausführungsformen beträgt die Anzahl von auf der ersten Oberfläche 101 angeordneten Feldplatten 10c mehr als 1. Eine oder mehrere der Feldplatten 10b und/oder der Feldplatten 10c können ebenfalls mit einer durch eine strukturierte Metallisierung vorgesehenen zusätzlichen Feldplatte verbunden sein.
Gemäß Ausführungsformen steht der durch das Halbleitergebiet 1b vom p-Typ und das polykristalline Siliziumhalbleitergebiet 10a vom p-Typ ausgebildete potentialfreie Schutzring nur in elektrischem Kontakt mit der entsprechenden Feldplatte 10c bzw. 10b in bezeichneten Kontaktbereichen. Beispielsweise können einzelne Kontaktlöcher, die sich durch das isolierende Gebiet 9 erstrecken, zwischen der Feldplatte 10c und dem Halbleitergebiet 1b vom p-Typ vorgesehen sein. Diese Kontaktlöcher können ungleichmäßig über das Randabschlusssystem verteilt sein. Die Kontaktlöcher können sich beispielsweise nur in einem gekrümmten Teil des Randabschlusssystems befinden oder können sich nur in einem geraden Teil des Randabschlusssystems befinden.
Gemäß Ausführungsformen ist das potentialfreie Halbleitergebiet 1b vom p-Typ nicht als ein das erste Halbleitergebiet 1 umfangsmäßig umgebender Ring geformt, sondern beispielsweise als Segmente eines kreisförmigen oder eines ellipsenförmigen Rings oder als Inseln, die sich nur in den Ecken des Randabschlusssystems befinden, ausgebildet. Alternativ befindet sich das potentialfreie Halbleitergebiet 1b vom p-Typ möglicherweise nur in geraden Teilen des Randabschlusssystems.
3 zeigt einen vertikalen Querschnitt durch eine Halbleiterdiode 300. Die in 3 gezeigte Halbleiterdiode 300 ist ähnlich der oben bezüglich 1 erläuterten Halbleiterdiode 100. Das polykristalline Halbleitergebiet wird jedoch durch zwei oder mehr polykristalline Halbleiterschichten 10a, 11 in 3 gebildet. Weiterhin ist eine andere Randabschlussstruktur für die in 3 gezeigte Halbleiterdiode 300 vorgesehen. Der Klarheit halber ist in 3 kein optionales Feldstoppgebiet gezeigt.
Bei dem in 3 gezeigten Ausführungsbeispiel grenzt eine erste polykristalline Halbleiterschicht 10a, 10b vom p-Typ mit einer dritten maximalen Dotierkonzentration an das erste Halbleitergebiet 1 auf der ersten Oberfläche 101 an. Eine zweite polykristalline Halbleiterschicht 11 vom p-Typ grenzt an die erste polykristalline Halbleiterschicht 10a, 10b an. Die zweite polykristalline Halbleiterschicht 11 weist eine zweite maximale Dotierkonzentration auf, die höher ist als die erste maximale Dotierkonzentration des ersten Halbleitergebiets 1 und die dritte maximale Dotierkonzentration. Die erste Metallisierung 6 ist auf der zweiten polykristallinen Halbleiterschicht 11 angeordnet und kontaktiert diese elektrisch.
Mit anderen Worten weist das polykristalline Siliziumhalbleitergebiet 10a, 10b, 11 einen ersten Abschnitt 10a, 10b und einen zwischen dem ersten Abschnitt 10a, 10b und der ersten Metallisierung 6 angeordneten zweiten Abschnitt 11 auf. Der erste Abschnitt 10a, 10b grenzt an das erste Halbleitergebiet 1 an und weist eine maximale Dotierkonzentration auf, die niedriger ist als eine zweite maximale Dotierkonzentration des zweiten Abschnitts 11 bzw. des polykristallinen Siliziumhalbleitergebiets 10a, 11.
Bei dem Ausführungsbeispiel bildet ein äußerer Abschnitt 10b der ersten polykristallinen Halbleiterschicht 10a, 10b eine Feldplatte. Die Feldplatte 10b ist auf der ersten Oberfläche 101 angeordnet und durch ein isolierendes Gebiet 9, das typischerweise aus Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid besteht, von dem Halbleiterkörper 40 beabstandet. Weiterhin ist typischerweise eine Passivierungsschicht 8 auf dem äußeren Abschnitt 10b der ersten polykristallinen Halbleiterschicht 10a, 10b angeordnet. Die Passivierungsschicht 8 kann beispielsweise ebenfalls aus Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid bestehen.
Eine vertikale Dicke der ersten polykristallinen Halbleiterschicht 10a, 10b ist typischerweise kleiner als etwa 800 nm, typischer kleiner als etwa 600 nm und noch typischer unter 400 nm, um das Herstellen der Diode 300 zu erleichtern. Die vertikale Dicke der ersten polykristallinen Halbleiterschicht 10a, 10b beträgt beispielsweise möglicherweise nur etwa 50 nm. Eine vergleichsweise geringe vertikale Dicke der ersten polykristallinen Halbleiterschicht 10a, 10b reduziert Verarbeitungsvariationen der Feldplatten 10b. Eine vertikale Dicke der zweiten polykristallinen Halbleiterschicht 11 kann größer sein, beispielsweise größer als 1 μm oder sogar 2 μm.
4 zeigt einen vertikalen Querschnitt durch eine Halbleiterdiode 400. Die in 4 gezeigte Halbleiterdiode 400 ist ähnlich der oben bezüglich 1 erläuterten Halbleiterdiode 100. Die in 4 gezeigte Halbleiterdiode 400 ist jedoch mit einer anderen Randabschlussstruktur versehen. Der Klarheit halber ist in 4 kein optionales Feldstoppgebiet gezeigt.
Bei dem in 4 gezeigten Ausführungsbeispiel enthält die Randabschlussstruktur eine isolierte Grabenfeldplatte 10d. Die Grabenfeldplatte 10d ist in den vertikalen Gräben 50 und in Kontakt mit dem polykristallinen Halbleitergebiet 10a angeordnet.
Die oben bezüglich 1 bis 4 erläuterten Merkmale können auch kombiniert werden. Beispielsweise kann für die bezüglich der 1, 2 bzw. 4 erläuterten Dioden 100, 200 und 400 auch eine doppelschichtige oder sogar mehrschichtige Struktur des polykristallinen Siliziumhalbleitergebiets, wie bezüglich 3 erläutert, vorgesehen werden.
Alternativ oder zusätzlich können andere Randabschlussstrukturen vorgesehen werden. Beispielsweise kann eine VLD-Struktur (Variation of Lateral Doping – Variation der lateralen Dotierung) oder eine JTE-Struktur (Junction Termination Extension – Übergangsabschlusserweiterung) in dem peripheren Bereich 120 ausgebildet werden, um die Durchschlagsspannung der Halbleiterdioden zu erhöhen, wenn der pn-Übergang 14 in Sperrrichtung vorgespannt wird.
Weiterhin können die Randabschlussstrukturen mit abdeckenden Strukturen wie Isolatoren oder Passivierungsschichten versehen werden, um Kriechströme und einen Lichtbogenüberschlag zu verhindern oder um die Blockierfähigkeit selbst bei Feuchtigkeit und einem lang andauernden Blockierbetrieb aufrechtzuerhalten.
Die durch das erste Halbleitergebiet 1 und an die Anodenmetallisierung 6 angrenzende polykristalline Siliziumhalbleitergebiet 10a, 11 ausgebildete Anodenstruktur weist in dem polykristallinen Siliziumhalbleitergebiet 10a, 11 eine sehr niedrige Ladungsträgerlebensdauer auf. Weiterhin weist das erste Halbleitergebiet 1 mindestens an und/oder nahe dem mit dem Driftgebiet 2 ausgebildeten pn-Übergang 14 eine niedrige Dotierkonzentration auf. Während des Betriebs kann das erste Halbleitergebiet 1 in einer Durchlassstromrichtung ganz oder teilweise mit Ladungsträgern geflutet werden, während die Injektion von Ladungsträgern in das Driftgebiet 2 niedrig bleibt. Dies gestattet das Einstellen der Ladungsträgerlebensdauer des Driftgebiets 2 mit einer niedrigen Konzentration von Verunreinigungen und/oder Gitterdefekten. Die integrale Dotierkonzentration Q1 des ersten Halbleitergebiets 1, auf einem Weg entlang der normalen Richtung e_n der ersten Oberfläche 101 integriert, wird typischerweise so gewählt, dass das statische elektrische Feld während einer Vorspannung in Sperrrichtung unter dem polykristallinen Siliziumhalbleitergebiet 10a, 11 im Wesentlichen auf null abfällt. Dementsprechend sind sowohl der Sperrstrom als auch die Stromerzeugung in der Driftzone 2 während der Vorspannung in Sperrrichtung niedrig. Weiterhin wird das dynamische Eindringen des elektrischen Feldes zu der Anodenmetallisierung 6 während einer schnellen Kommutierung durch den hoch dotierten Abschnitt des polykristallinen Silziumhalbleitergebiets 10a, 11, das an die Anodenmetallisierung 6 angrenzt und eine sehr niedrige Ladungsträgerlebensdauer aufweist, verboten. Aufgrund der sehr niedrigen Ladungsträgerlebensdauer rekombinieren in das polykristalline Siliziumhalbleitergebiet 10a, 11 injizierte Minoritätsladungsträger schnell.
Gemäß einer Ausführungsform weist das erste Halbleitergebiet 1 der Dioden 100 bis 400 eine erste maximale Dotierkonzentration, typischerweise an der ersten Oberfläche 101, von weniger als etwa 5·10¹⁷ pro cm³ auf, was sich für Hochspannungsanwendungen eignet.
Gemäß einer Ausführungsform liegt die integrale Dotierkonzentration Q1 des ersten Halbleitergebiets 1 unter 10¹³ Dotieratome/cm² oder sogar unter 2·10¹² Dotieratome/cm² oder sogar unter 1,2·10¹² Dotieratome/cm².
Nachfolgend werden Ausführungsformen bezüglich Herstellungsverfahren zum Ausbilden von Halbleiterdioden erläutert.
Die 5 bis 9 zeigen ein Verfahren zum Herstellen der in 1 gezeigten Halbleiterdiode 100. Diese Figuren zeigen vertikale Querschnitte durch die Halbleiterdiode 100 während oder nach bestimmten Verfahrensschritten. In einem ersten Prozess wird ein Halbleiterkörper 40, beispielsweise ein Wafer oder Substrat 40, mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102 gegenüber der ersten Oberfläche 101 bereitgestellt. Die normale Richtung e_n der ersten Oberfläche 101 verläuft im Wesentlichen parallel zu der vertikalen Richtung.
Der Halbleiterkörper 40 kann ein einzelnes monokristallines Volumenmaterial sein. Es ist auch möglich, dass der Halbleiterkörper 40 ein monokristallines Volumenmaterial 20 und mindestens eine darauf ausgebildete Epitaxialschicht 30 enthält.
Bei dem in 5 gezeigten Ausführungsbeispiel enthält der Halbleiterkörper 40 ein optionales Halbleitersubstrat 5 vom n⁺-Typ, das sich zu der zweiten Oberfläche 102 erstreckt, ein viertes Halbleitergebiet 4 vom n⁺-Typ oder Kathodengebiet 4, auf dem Halbleitersubstrat 5 angeordnet, ein optionales drittes Halbleitergebiet 3 vom n-Typ oder Feldstoppgebiet 3, auf dem Kathodengebiet 4 angeordnet, und einen zweiten Halbleiter 2 vom n^–-Typ oder Driftgebiet 2, auf dem Feldstoppgebiet 3 angeordnet.
Unter Bezugnahme auf 6 wird ein erstes Halbleitergebiet 1 vom p^–-Typ mit einer ersten maximalen Dotierkonzentration, das sich zu der ersten Oberfläche 101 erstreckt, in dem zweiten Halbleitergebiet 2 ausgebildet. Dementsprechend wird ein im Wesentlichen horizontaler pn-Übergang 14 in dem Halbleiterkörper 40 ausgebildet.
Bei der herzustellenden Halbleiterdiode 100 bildet das erste Halbleitergebiet 1 typischerweise ein Anodengebiet bzw. einen Teil der Anodenemitterstruktur. Typischerweise beinhaltet das Ausbilden des ersten Halbleitergebiets 1 das Implantieren von Dotierstoffen durch die erste Oberfläche 101, um die Konzentration von Dotierstoffen, beispielsweise Bor, präzise einzustellen.
Unter Bezugnahme auf 7 wird ein polykristallines Siliziumhalbleitergebiet 10 vom p⁺-Typ mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, auf und in Kontakt mit dem ersten Halbleitergebiet 1 ausgebildet. Typischerweise weist das polykristalline Siliziumhalbleitergebiet 10 die zweite maximale Dotierkonzentration an oder mindestens nahe der oberen Oberfläche auf, um einen niederohmigen Kontakt zu einer auf dem polykristallinen Siliziumhalbleitergebiet 10 auszubildenden Anodenmetallisierung bereitzustellen. Typischerweise nimmt die Dotierkonzentration des polykristallinen Siliziumhalbleitergebiets 10 zu dem ersten Halbleitergebiet 1 hin ab.
Gemäß einer Ausführungsform wird das polykristalline Siliziumhalbleitergebiet 10 als eine bordotierte polykristalline Siliziumschicht abgeschieden. Typischerweise wird bordotiertes polykristallines Silizium unter Verwendung eines LPCVD-Prozesses maskenlos in einem Temperaturbereich von etwa 600°C bis etwa 800°C abgeschieden. Beispielsweise kann mit Diboran dotiertes (B₂H₆-dotiertes) polykristallines Silizium bei einer Temperatur von etwa 680°C abgeschieden werden. Dementsprechend weist das ausgebildete Siliziumhalbleitergebiet 10 eine niedrige Granularität und somit eine geringe Ladungsträgerlebensdauer auf.
Das polykristalline Siliziumhalbleitergebiet 10 kann auch durch Abscheiden von im Wesentlichen undotiertem polykristallinem Silizium beispielsweise unter Verwendung eines LPCVD-Prozesses und nachfolgender Implantierungs- und Eindiffundierungsprozesse abgeschieden werden. Weiterhin kann das polykristalline Siliziumhalbleitergebiet 10 durch mehrere Zyklen aus Abscheidung und Implantierung gefolgt von einem gemeinsamen thermischen Eindiffundierungsprozess ausgebildet werden. Noch weiter können implantierte Ionen des ersten Halbleitergebiets 1 und des polykristallinen Siliziumhalbleitergebiets 10 in dem gemeinsamen thermischen Eindiffundierungsprozess aktiviert werden.
Das erste Halbleitergebiet 1 kann alternativ durch Ausdiffusion von Dotierstoffen aus dem polykristallinen Siliziumhalbleitergebiet 10 und thermische Aktivierung ausgebildet werden.
Danach werden typischerweise ein aktiver Bereich 110 und ein peripherer Bereich 120 definiert.
Unter Bezugnahme auf 8 wird ein vertikaler Graben 50 in dem peripheren Bereich 120 bei dem aktiven Bereich 110 von der ersten Oberfläche 101 in dem Halbleiterkörper 40 geätzt. Dementsprechend wird das polykristalline Siliziumhalbleitergebiet 10 in zwei Abschnitte unterteilt, einen zentralen Abschnitt 10a und einen oder mehrere periphere Abschnitte 10p. Gleichermaßen und je nach der Eindringtiefe des Grabens 50 in den Halbleiterkörper 40 können das erste Halbleitergebiet 1, das zweite Halbleitergebiet 2, das dritte Halbleitergebiet 3 und das vierte Halbleitergebiet 4 in einen zentralen Abschnitt 1 bis 4 bzw. periphere Abschnitte 1p bis 4p unterteilt werden.
Unter Bezugnahme auf 9 wird ein isolierendes Gebiet 9 in den vertikalen Graben 50 und teilweise auf dem polykristallinen Siliziumhalbleitergebiet 10, 10a, 10p ausgebildet. In dem gezeigten vertikalen Querschnitt weist das isolierende Gebiet 9 zwei T-förmige Abschnitte auf, die typischerweise einer im Wesentlichen ringförmigen Struktur entsprechen. Dementsprechend wird eine an das polykristalline Siliziumhalbleitergebiet 10, 10a, 10p angrenzende Randabschlussstruktur 9 ausgebildet. Das isolierende Gebiet 9 kann durch thermische Oxidation und/oder durch Abscheidung beispielsweise von Siliziumoxid, Siliziumnitrid und/oder Siliziumoxynitrid gefolgt durch maskiertes Rückätzen ausgebildet werden.
Danach wird eine erste Metallisierung 6 auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet 10a ausgebildet, und eine zweite Metallisierung 7 wird auf und in elektrischem Kontakt mit dem Halbleitersubstrat 5 ausgebildet. Die resultierende Diode 100 ist in 1 gezeigt.
Die 10 und 11 zeigen ein Verfahren zum Herstellen der in 2 gezeigten Halbleiterdiode 200. Diese Figuren zeigen vertikale Querschnitte durch die Halbleiterdiode 200 während oder nach bestimmten Verfahrensschritten. Ähnlich wie oben bezüglich 5a erläutert, wird ein Halbleiterkörper 40 mit einem optionalen Halbleitersubstrat 5 vom n⁺-Typ, ein Kathodengebiet 4 vom n⁺-Typ, ein nichtgezeigtes optionales Feldstoppgebiet 3 vom n-Typ und ein Driftgebiet 2 vom n^–-Typ bereitgestellt.
Danach werden typischerweise isolierende Gebiete 9 auf der ersten Oberfläche 101 ausgebildet, beispielsweise durch thermische Oxidation und/oder Abscheidung von beispielsweise Siliziumoxid, Siliziumnitrid und/oder Siliziumoxynitrid und durch nachfolgendes maskiertes Ätzen, um Abschnitte des Halbleiterkörpers 40 auf der ersten Oberfläche 101 zu exponieren. Danach können ein erstes Halbleitergebiet 1 vom p^–-Typ und ein oder mehrere Halbleitergebiete 1b vom p^–-Typ zum Beispiel durch Ionenimplantierung unter Verwendung der isolierenden Gebiete 9 als Maske und einen thermischen Ausheilschritt ausgebildet werden. Dementsprechend wird ein pn-Übergang 14 zwischen dem ersten Halbleitergebiet 1 und dem Driftgebiet 2 ausgebildet. Das erste Halbleitergebiet 1 der Halbleiterdiode 200 wird nur in einem aktiven Bereich 110 ausgebildet. Dementsprechend werden ein oder mehrere Halbleitergebiete 1b vom p^–-Typ in dem peripheren Bereich 120 in gemeinsamen Prozessen mit dem ersten Halbleitergebiet 1 ausgebildet. Die resultierende Halbleiterstruktur 200 ist in 10 dargestellt.
Danach wird eine polykristalline Halbleiterschicht 10 ähnlich wie oben bezüglich 7 erläutert abgeschieden und unter Verwendung einer Maske zurückgeätzt. Die resultierende Halbleiterstruktur 200 ist in 11 dargestellt. Dementsprechend werden ein polykristallines Siliziumhalbleitergebiet 10a, angrenzende polykristalline Siliziumfeldplatten 10b und polykristalline Siliziumfeldplatten 10c in Kontakt mit jeweiligen Halbleitergebieten 1b, die typischerweise potentialfreie Schutzringe bilden, in gemeinsamen Prozessen ausgebildet. Die dargestellten paarweisen Strukturen 1b, 9, 10b, 10c können jeweiligen einzelnen und im Wesentlichen ringförmigen Strukturen 1b, 9, 10b, 10c entsprechen.
Danach wird eine erste Metallisierung 6 auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet 10a ausgebildet, und eine zweite Metallisierung 7 wird auf und in elektrischem Kontakt mit dem Halbleitersubstrat 5 ausgebildet. Die resultierende Diode 200 ist in 2 gezeigt.
Die 12 bis 14 zeigen ein Verfahren zum Herstellen der in 3 gezeigten Halbleiterdiode 300. Diese Figuren zeigen vertikale Querschnitte durch die Halbleiterdiode 300 während oder nach bestimmten Verfahrensschritten. Ähnlich wie oben bezüglich 5a erläutert, wird ein Halbleiterkörper 40 mit einem optionalen Halbleitersubstrat 5 vom n⁺-Typ, ein Kathodengebiet 4 vom n⁺-Typ, ein nichtgezeigtes optionales Feldstoppgebiet 3 vom n-Typ und ein Driftgebiet 2 vom n^–-Typ bereitgestellt.
Danach werden typischerweise isolierende Gebiete 9 auf der ersten Oberfläche 101 ausgebildet, beispielsweise durch thermische Oxidation und/oder Abscheidung von beispielsweise Siliziumoxid, Siliziumnitrid und/oder Siliziumoxynitrid und durch nachfolgendes maskiertes Ätzen, um einen zentralen Abschnitt des Halbleiterkörpers 40 auf der ersten Oberfläche 101 zu exponieren. Danach kann ein erstes Halbleitergebiet 1 vom p^–-Typ zum Beispiel durch Ionenimplantierung unter Verwendung der isolierenden Gebiete 9 als Maske und einen thermischen Ausheilschritt ausgebildet werden. Dementsprechend wird das erste Halbleitergebiet 1 nur im aktiven Bereich 110 ausgebildet. Die resultierende Halbleiterstruktur 300 ist in 12 dargestellt.
Danach wird eine erste polykristalline Siliziumschicht 10 typischerweise mit einer Dicke von weniger als etwa 800 nm, typischer mit einer Dicke von weniger als 600 nm, beispielsweise mit einer Dicke von etwa 50 nm bis etwa 400 nm, abgeschieden.
Gemäß einer Ausführungsform wird die erste polykristalline Siliziumschicht 10 als eine schwach oder im Wesentlichen undotierte polykristalline Siliziumschicht ausgebildet, beispielsweise unter Verwendung eines LPCVD-Prozesses bei einer Temperatur unter etwa 650°C, beispielsweise bei etwa 620°C, abgeschieden.
Danach wird die erste polykristalline Siliziumschicht 10 in den peripheren Bereich 120 teilweise geätzt. Das Abscheiden einer vergleichsweise dünnen ersten polykristallinen Siliziumschicht 10 erleichtert das Strukturieren der dünnen ersten polykristallinen Siliziumschicht 10 im peripheren Bereich 120. Dementsprechend kann die horizontale Erstreckung einer durch einen verbleibenden Abschnitt der ersten polykristallinen Siliziumschicht 10 auf dem isolierenden Gebiet 9 ausgebildeten Feldplatte 10b präzise definiert und/oder Verarbeitungsvariationen reduziert werden.
Danach wird die Feldplatte 10b typischerweise mit einer weiteren isolierenden Schicht 8 aus beispielsweise Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid bedeckt. Die isolierende Schicht 8 kann zum Beispiel durch Ätzen durch eine Maske strukturiert werden. Die resultierende Halbleiterstruktur 300 ist in 13 dargestellt.
Danach wird eine zweite polykristalline Siliziumschicht 11 mit einer Dotierkonzentration, die höher ist als die Dotierkonzentration der ersten polykristallinen Siliziumschicht 10, auf der ersten polykristallinen Siliziumschicht 10 ausgebildet, wie in 14 dargestellt. Das Ausbilden der zweiten polykristallinen Siliziumschicht 11 beinhaltet typischerweise das Abscheiden von bordotiertem polykristallinem Silizium, wie oben bezüglich 7 erläutert, und maskiertes Rückätzen.
Danach wird eine erste Metallisierung 6 auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet 10a ausgebildet, und eine zweite Metallisierung 7 wird auf und in elektrischem Kontakt mit dem Halbleitersubstrat 5 ausgebildet. Alternativ können für das Ätzen der ersten Metallisierung 6 und der zweiten polykristallinen Siliziumschicht 11 die gleiche Maske und/oder der gleiche Ätzprozess unter Verwendung verschiedener Ätzschritte verwendet werden. Die resultierende Diode 300 ist in 3 dargestellt.
Die 15 und 17 zeigen ein Verfahren zum Herstellen der in 4 gezeigten Halbleiterdiode 400. Diese Figuren zeigen vertikale Querschnitte durch die Halbleiterdiode 400 während oder nach bestimmten Verfahrensschritten. Ähnlich wie oben bezüglich 5 und 6 erläutert, wird ein Halbleiterkörper 40 mit einem optionalen Halbleitersubstrat 5 vom n⁺-Typ, einem Kathodengebiet 4 vom n⁺-Typ, einem nichtgezeigten optionalen Feldstoppgebiet 3 vom n-Typ und einem Driftgebiet 2 vom n^–-Typ bereitgestellt. Weiterhin wird ein erstes Halbleitergebiet 1 in dem Driftgebiet 2 beispielsweise durch Implantierung ausgebildet. Danach wird eine Maske 17, beispielsweise eine Siliziumnitridmaske oder eine einen Stapel aus einer oder mehreren Schichten aus Siliziumnitrid und Siliziumdioxid enthaltende Maske, auf der ersten Oberfläche 101 ausgebildet. Die Maske 17 definiert einen aktiven Bereich 110 und einen peripheren Bereich 120. In dem peripheren Bereich 120 wird ein vertikaler Graben 50 von der ersten Oberfläche 101 durch die Maske 17 in den Halbleiterkörper 40 geätzt. Danach werden isolierende Gebiete 9 an Seitenwänden und Bodenwänden des vertikalen Grabens 50 beispielsweise durch thermische Oxidation ausgebildet. Die resultierende Halbleiterstruktur 300 ist in 15 dargestellt.
Danach wird die Maske 17 entfernt oder geöffnet, und eine polykristalline Halbleiterschicht 10 wird ähnlich wie oben bezüglich 7 erläutert von der ersten Oberfläche 101 aus abgeschieden und unter Verwendung einer Maske zurückgeätzt. Die resultierende Halbleiterstruktur 400 ist in 16 dargestellt. Dementsprechend werden ein polykristallines Siliziumhalbleitergebiet 10a in Kontakt mit dem ersten Halbleitergebiet 1 und angrenzende polykristalline Siliziumgrabenfeldplatten 10d in gemeinsamen Prozessen ausgebildet. Die dargestellten paarweisen Strukturen 1p, 9, 10d können jeweiligen einzelnen und im Wesentlichen ringförmigen Strukturen 1p, 9, 10d entsprechen.
Unter Bezugnahme auf 17 werden die isolierenden Gebiete 9 typischerweise beispielsweise durch Abscheidung und maskiertes Ätzen erweitert, so dass der Halbleiterkörper 40 in dem peripheren Bereich 120 bedeckt ist.
Danach wird eine erste Metallisierung 6 auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet 10a ausgebildet, und eine zweite Metallisierung 7 wird auf und in elektrischem Kontakt mit dem Halbleitersubstrat 5 ausgebildet. Die resultierende Diode 400 ist in 4 gezeigt.
Die oben bezüglich der 5 bis 17 erläuterten Verfahren können die Tatsachen ausnutzen, dass die Diffusion von Dotierstoffen in polykristallinem Silizium im Vergleich zu monokristallinem Silizium signifikant schneller ist und dass das polykristalline Halbleitergebiet 10a, 11 durch mehrere Abscheidungen mit dazwischenliegenden Implantierungen ausgebildet werden kann. Dementsprechend kann ein vertikales Dotierprofil des polykristallinen Halbleitergebiets 10a, 11 leicht optimiert werden.
Typischerweise weist das vertikale Dotierprofil einen größten Wert bei oder nahe einer Grenzfläche zwischen dem polykristallinen Halbleitergebiet 10a, 11 und der Anodenmetallisierung 6 und einen kleinsten Wert bei oder nahe einer Grenzfläche zwischen dem polykristallinen Halbleitergebiet 10a, 11 und dem monokristallinen ersten Halbleitergebiet 1 auf. Dementsprechend besitzt die ausgebildete Anodenemitterstruktur eine geringe Emittereffizienz, was zu geringen Schaltverlusten und einer hohen Dotierkonzentration in einem oberen Abschnitt führt, was sowohl zu einem guten elektrischen Kontakt zu der Anodenmetallisierung 6 und zu großer Robustheit gegenüber einem Durschlag während schneller Kommutierung bzw. kosmischer Strahlung führt.
Zudem kann die elektrische Aktivierung implantierter Dotierstoffe des monokristallinen ersten Halbleitergebiets 1 und des polykristallinen Halbleitergebiets 10a, 11 in einem gemeinsamen thermischen Prozess erreicht werden. Dementsprechend kann die Herstellung kosteneffektiver sein. Beispielsweise kann RTP-Ausheilung (Rapid Thermal Processing) von einigen wenigen bis zu einigen wenigen zig Sekunden bei einer Temperatur von unter etwa 1000°C oder sogar unter etwa 800°C als gemeinsamer thermischer Prozess sogar für dickere polykristalline Halbleitergebiete 10a, 11 verwendet werden.
Wenngleich verschiedene Ausführungsbeispiele der Erfindung offengelegt worden sind, versteht der Fachmann, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erreichen, ohne von dem Gedanken und Schutzbereich der Erfindung abzuweichen. Es ist für den Durchschnittsfachmann offensichtlich, dass andere Komponenten, die die gleichen Funktionen erfüllen, geeigneterweise substituiert werden können. Es sollte erwähnt werden, dass die unter Bezugnahme auf eine spezifische Figur erläuterten Merkmale mit Merkmalen von anderen Figuren selbst in jenen Fällen kombiniert werden können, in denen dies nicht ausführlich erwähnt worden ist. Solche Modifikationen an dem erfindungsgemäßen Konzept sollen durch die beigefügten Ansprüche abgedeckt sein.
Räumlich relative Ausdrücke wie etwa „unter”, „darunter”, „unterer”, „über”, „oberer” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen andere Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren gezeigten umfassen. Weiterhin werden auch Ausdrücke wie etwa „erster”, „zweiter” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Sektionen und so weiter zu beschreiben, und sollen ebenfalls nicht beschränkend sein. Gleiche Ausdrücke beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.
Wie hierin verwendet, sind die Ausdrücke „mit”, „enthaltend”, „aufweisend”, „umfassend” und dergleichen offene Ausdrücke, die die Anwesenheit von erwähnten Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine/eines” und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes anzeigt.
Unter Betrachtung des obigen Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird noch durch die beiliegenden Zeichnungen beschränkt wird. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Äquivalente beschränkt.

Claims

Halbleiterdiode, die Folgendes umfasst: – einen monokristallinen Siliziumhalbleiterkörper (40), der eine erste Oberfläche (101), ein erstes Halbleitergebiet (1) von einem ersten Leitfähigkeitstyp, das sich zu der ersten Oberfläche erstreckt und eine erste maximale Dotierkonzentration aufweist, und ein zweites Halbleitergebiet (2) von einem zweiten Leitfähigkeitstyp, das mit dem ersten Halbleitergebiet (1) einen pn-Übergang (14) bildet, umfasst; – ein polykristallines Siliziumhalbleitergebiet (10A, 11) vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, und das an das erste Halbleitergebiet (1) auf der ersten Oberfläche (101) angrenzt; – eine erste Metallisierung (6), die auf und in elektrischem Kontakt mit dem polykristallinen Siliziumhalbleitergebiet (10A, 11) angeordnet ist; und – eine Randabschlussstruktur (1b, 9, 10b–d), die benachbart zu dem ersten Halbleitergebiet (1) ist.
Halbleiterdiode nach Anspruch 1, wobei die Randabschlussstruktur (1b, 9, 10b–d) mindestens eines der folgenden umfasst: eine Feldplatte (10b, 10c), die aus polykristallinem Silizium besteht und auf der ersten Oberfläche (101) angeordnet ist, einen vertikalen Graben (50), der in dem Halbleiterkörper (40) angeordnet ist und isolierte Wände umfasst, eine Grabenfeldplatte (10d), die aus polykristallinem Silizium besteht und in dem Halbleiterkörper (40) angeordnet ist, und eine Feldplatte (10b, 10c), die aus polykristallinem Silizium in direktem Kontakt mit dem Halbleiterkörper (40) besteht.
Halbleiterdiode nach Anspruch 2, wobei das polykristalline Siliziumhalbleitergebiet (10A, 11) an die Feldplatte (10b, 10c) oder die Grabenfeldplatte (10d) angrenzt.
Halbleiterdiode nach einem der Ansprüche 1 bis 3, wobei das polykristalline Siliziumhalbleitergebiet (10A, 11) einen ersten Abschnitt (10, 10A, 10b) und einen zwischen dem ersten Abschnitt (10) und der ersten Metallisierung (6) angeordneten zweiten Abschnitt (11) umfasst, wobei der erste Abschnitt (10) an das erste Halbleitergebiet (1) angrenzt und eine maximale Dotierkonzentration aufweist, die niedriger ist als die zweite maximale Dotierkonzentration.
Halbleiterdiode nach einem der Ansprüche 1 bis 4, wobei das polykristalline Siliziumhalbleitergebiet (10A, 11) Bor als Dotierstoffe umfasst.
Halbleiterdiode nach einem der Ansprüche 1 bis 5, wobei das polykristalline Siliziumhalbleitergebiet (10A, 11) und das erste Halbleitergebiet (1) eine Anodenemitterstruktur bilden.
Halbleiterdiode (*300*), die Folgendes umfasst: – einen monokristallinen Halbleiterkörper (40), der eine erste Oberfläche (101), einen pn-Übergang (14) und ein erstes Halbleitergebiet (1) von einem ersten Leitfähigkeitstyp mit einer ersten maximalen Dotierkonzentration umfasst, wobei sich das erste Halbleitergebiet (1) von dem pn-Übergang (14) zu der ersten Oberfläche (101) erstreckt; – eine erste polykristalline Halbleiterschicht (10a, 10b) vom ersten Leitfähigkeitstyp mit einer dritten maximalen Dotierkonzentration und an das erste Halbleitergebiet (1) auf der ersten Oberfläche (101) angrenzend; – eine zweite polykristalline Halbleiterschicht (11) vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration und die dritte maximale Dotierkonzentration; und – eine erste Metallisierung (6), die auf der zweiten polykristallinen Halbleiterschicht (11) angeordnet ist und diese elektrisch kontaktiert.
Halbleiterdiode nach Anspruch 7, wobei die erste polykristalline Halbleiterschicht (10a, 10b) eine vertikale Dicke von weniger als etwa 800 nm aufweist.
Halbleiterdiode nach Anspruch 7 oder 8, wobei ein äußerer Abschnitt (10b) der ersten polykristallinen Halbleiterschicht (10a, 10b) eine Feldplatte (10b, 10c) bildet.
Halbleiterdiode, die Folgendes umfasst: – einen monokristallinen Siliziumhalbleiterkörper (40) mit einer ersten Oberfläche (101), einem pn-Übergang (14) und einem ersten Halbleitergebiet (1) von einem ersten Leitfähigkeitstyp mit einer ersten maximalen Dotierkonzentration und sich von dem pn-Übergang (14) zu der ersten Oberfläche (101) erstreckend; – ein polykristallines Siliziumhalbleitergebiet (10A, 11) vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, und mit einer Granularität in einem Bereich von etwa 10 nm bis etwa 1000 nm; und – eine erste Metallisierung (6), die auf dem polykristallinen Siliziumhalbleitergebiet (10A, 11) angeordnet ist und das erste Halbleitergebiet (1) durch das zweite polykristalline Halbleitergebiet elektrisch kontaktiert.
Halbleiterdiode nach Anspruch 10, wobei das erste Halbleitergebiet (1) und/oder das polykristalline Siliziumhalbleitergebiet (10A, 11) Bor als Dotierstoffe umfassen.
Halbleiterdiode nach Anspruch 10 oder 11, wobei das polykristalline Siliziumhalbleitergebiet (10A, 11) eine im Wesentlichen säulenförmige Kornstruktur umfasst.
Halbleiterdiode nach einem der Ansprüche 10 bis 12, weiterhin umfassend eine Randabschlussstruktur (1b, 9, 10b–d), die benachbart zu dem pn-Übergang (14) ist.
Halbleiterdiode, die Folgendes umfasst: – einen monokristallinen Siliziumhalbleiterkörper (40) mit einer ersten Oberfläche (101), einem ersten Halbleitergebiet (1) von einem ersten Leitfähigkeitstyp, das sich von dem pn-Übergang (14) zu der ersten Oberfläche (101) erstreckt und eine erste maximale Dotierkonzentration an der ersten Oberfläche (101) von weniger als etwa 5·10¹⁷ cm^–3 aufweist; – ein polykristallines Siliziumhalbleitergebiet (10A, 11) vom ersten Leitfähigkeitstyp, das an das erste Halbleitergebiet (1) auf der ersten Oberfläche (101) angrenzt und eine zweite maximale Dotierkonzentration aufweist, die höher ist als die erste maximale Dotierkonzentration; und – eine erste Metallisierung (6), die auf dem polykristallinen Siliziumhalbleitergebiet (10A, 11) angeordnet ist und mit dem polykristallinen Halbleitergebiet in elektrischem Kontakt steht.
Halbleiterdiode nach Anspruch 14, weiterhin umfassend eine Randabschlussstruktur (1b, 9, 10b–d) bei dem pn-Übergang (14).
Verfahren zum Herstellen einer Halbleiterdiode, das Folgendes umfasst: – Bereitstellen eines monokristallinen Siliziumhalbleiterkörper (40) umfassend eine erste Oberfläche (101) und ein zweites Halbleitergebiet (2) von einem zweiten Leitfähigkeitstyp; – Ausbilden eines ersten Halbleitergebiets (1) von einem ersten Leitfähigkeitstyp in dem Siliziumhalbleiterkörper (40), so dass das erste Halbleitergebiet (1) eine erste maximale Dotierkonzentration aufweist, sich zu der ersten Oberfläche (101) erstreckt und mit dem zweiten Halbleitergebiet (2) einen pn-Übergang (14) bildet; – Ausbilden eines polykristallinen Siliziumhalbleitergebiets (10A, 11) vom ersten Leitfähigkeitstyp mit einer zweiten maximalen Dotierkonzentration, die höher ist als die erste maximale Dotierkonzentration, so dass das polykristalline Siliziumhalbleitergebiet (10A, 11) an das erste Halbleitergebiet (1) auf der ersten Oberfläche (101) angrenzt; – Ausbilden einer Randabschlussstruktur (1b, 9, 10b–d), so dass die Randabschlussstruktur (1b, 9, 10b–d) benachbart zu dem ersten Halbleitergebiet (1) ist; und – Ausbilden einer ersten Metallisierung (6) auf und in elektrischem Kontakt mit dem polykristallinen Halbleitergebiet.
Verfahren nach Anspruch 16, wobei das Ausbilden des polykristallinen Siliziumhalbleitergebiets (10A, 11) mindestens einen der folgenden Schritte umfasst: – Abscheiden einer ersten polykristallinen Siliziumschicht mit einer Dotierkonzentration und in Kontakt mit dem ersten Halbleitergebiet (1) auf der ersten Oberfläche (101); und – Abscheiden einer zweiten polykristallinen Siliziumschicht mit einer Dotierkonzentration, die höher ist als die Dotierkonzentration der ersten polykristallinen Siliziumschicht, auf der ersten polykristallinen Siliziumschicht.
Verfahren nach Anspruch 17, wobei die erste polykristalline Siliziumschicht mit einer Dicke von weniger als etwa 800 nm abgeschieden wird.
Verfahren nach Anspruch 17 oder 18, wobei das Abscheiden der ersten polykristallinen Siliziumschicht und/oder das Abscheiden der zweiten polykristallinen Siliziumschicht das Abscheiden von bordotiertem polykristallinem Silizium umfasst.
Verfahren nach Anspruch 19, wobei das bordotierte polykristalline Silizium unter Verwendung eines LPCVD-Prozesses bei einer Temperatur unter etwa 800°C abgeschieden wird.
Verfahren nach einem der Ansprüche 17 bis 20, wobei das Abscheiden der ersten polykristallinen Siliziumschicht und/oder das Abscheiden der zweiten polykristallinen Siliziumschicht das Abscheiden von im Wesentlichen undotiertem polykristallinem Silizium und einen Implantierungsprozess umfasst.
Verfahren nach Anspruch 21, wobei das im Wesentlichen undotierte polykristalline Silizium unter Verwendung eines LPCVD-Prozesses bei einer Temperatur unter etwa 650°C abgeschieden wird.
Verfahren nach einem der Ansprüche 16 bis 22, wobei das Ausbilden der Randabschlussstruktur (1b, 9, 10b–d) mindestens einen der folgenden Schritte umfasst: – Definieren eines peripheren Bereichs; – Ätzen eines vertikalen Grabens (50) in dem peripheren Bereich von der ersten Oberfläche (101) in den Halbleiterkörper (40); – Ausbilden eines isolierenden Gebiets (9) mindestens an einer Seitenwand und an einer Bodenwand des vertikalen Grabens (50); – Ausbilden einer Grabenfeldplatte (10b, 10c) in dem vertikalen Graben (50); – Ausbilden einer Feldplatte (10b, 10c) auf der ersten Oberfläche (101); und – Ausbilden einer Feldplatte (10b, 10c) in elektrischem Kontakt mit dem Siliziumhalbleiterkörper (40).
Verfahren nach Anspruch 23, wobei das Ausbilden des polykristallinen Siliziumhalbleitergebiets (10A, 11) und das Ausbilden der Grabenfeldplatte (10b, 10c) und/oder das Ausbilden der Feldplatte (10b, 10c) einen gemeinsamen Prozess des Abscheidens einer polykristallinen Siliziumschicht umfassen.
Verfahren nach einem der Ansprüche 16 bis 23, wobei das Ausbilden des ersten Halbleitergebiets (1) mindestens einen der folgenden Schritte umfasst: – Implantieren von Dotierstoffen durch die erste Oberfläche (101); – Ausdiffundieren von Dotierstoffen aus dem polykristallinen Siliziumhalbleitergebiet (10A, 11); und – Aktivieren der Dotierstoffe des polykristallinen Siliziumhalbleitergebiets (10A, 11) und Dotierstoffe des ersten Halbleitergebiets (1) in einem gemeinsamen thermischen Prozess.