DE19811297A1 - MOS-Halbleitervorrichtung mit hoher Durchbruchspannung - Google Patents

MOS-Halbleitervorrichtung mit hoher Durchbruchspannung

Info

Publication number
DE19811297A1
DE19811297A1 DE19811297A DE19811297A DE19811297A1 DE 19811297 A1 DE19811297 A1 DE 19811297A1 DE 19811297 A DE19811297 A DE 19811297A DE 19811297 A DE19811297 A DE 19811297A DE 19811297 A1 DE19811297 A1 DE 19811297A1
Authority
DE
Germany
Prior art keywords
layer
drift layer
semiconductor device
conductivity type
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19811297A
Other languages
English (en)
Other versions
DE19811297B4 (de
Inventor
Tatsuhiko Fujihara
Takeyoshi Nishimura
Takashi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19811297A1 publication Critical patent/DE19811297A1/de
Application granted granted Critical
Publication of DE19811297B4 publication Critical patent/DE19811297B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung des MOS-Typs, beispiels­ weise einen MOS-Feldeffekttransistor (im folgenden auch kurz als "MOSFET" bezeichnet) oder einen bipolaren Thyristor mit isoliertem Gate (häufig auch als "IGBT" = "Insulated Gate Bipolar Transistor (oder Thyristor)" bezeichnet), bei der eine Mehrzahl von Sourcezonen, die Gates mit einem Metall-Oxid-Halbleiter-Aufbau (MOS-Aufbau) aufweisen, separat in einer Oberflächen­ schicht eines Halbleitersubstrats ausgebildet sind.
Wenn z. B. eine MOS-Halbleitervorrichtung in Form eines MOSFET hergestellt werden soll, werden beispielsweise Basiszonen des Leitungstyps p dadurch ausgebildet, daß Dotiermaterial in ausgewählte Flächen einer Oberflächenschicht eines Halbleitersubstrats des Leitungstyps n derart eindiffundiert wird, daß die gebildeten pn-Übergänge an der Oberfläche des Substrats freiliegen, und es werden in gleichartiger Weise Sourcezonen des Leitungstyps n in Oberflächen­ schichten der Basiszonen des Leitungstyps p ausgebildet. Anschließend wird eine Gateelektro­ denschicht auf einem isolierenden Film oberhalb der Oberflächen von Kanalzonen erzeugt, die durch diejenigen Oberflächenschichten der Basiszonen des Leitungstyps p gebildet sind, die jeweils zwischen der benachbarten Sourcezone des Leitungstyps n und dem Halbleiterbausub­ strat des Leitungstyps n eingefügt sind. Ferner wird eine Sourceelektrode so ausgebildet, daß sie sowohl mit den Basiszonen des Leitungstyps p als auch mit den Sourcezonen des Leitungstyps n in Kontakt steht. Eine Drainelektrode wird auf der anderen Oberfläche des Halbleiterbauelements des Leitungstyps n ausgebildet. Wenn eine geeignete Spannung an die Gateelektrode angelegt wird, tritt eine Inversionsschicht in jeder Kanalzone auf, wodurch der Widerstandswert zwischen der Drainelektrode und der Sourceelektrode verringert wird, so daß ein Strom zwischen der Drainelektrode und der Sourceelektrode durch die Inversionsschicht hindurch fließen kann.
Zur Herstellung eines IGBT, der eine weitere Ausführungsform einer MOS-Halbleitervorrichtung darstellt, wird eine zusätzliche Zone des Leitungstyps p auf derjenigen Seite des MOSFETs gebildet, auf der die Drainelektrode ausgebildet ist. Aufgrund dieser hinzugefügten Zone des Leitungstyps p ist der bipolare IGBT imstande, die Leitfähigkeit durch Ausnutzung der Injektion von Minoritätsladungsträgern von der Zone des Leitungstyps p zu modulieren.
Die vorstehend erläuterte MOS-Halbleitervorrichtung wird in großem Umfang als eine Schalt­ schaltung bzw. als ein als Schalter dienender Schaltkreis eingesetzt, da die Einrichtung einen geringen Widerstandswert im Einschaltzustand und hohe Schaltgeschwindigkeit aufweist und leicht durch Spannung gesteuert werden kann.
In den letzten Jahren hat sich jedoch die Gefahr erhöht, daß bei einer MOS-Halbleitervorrichtung, die als ein Schaltelement in einer Schaltschaltung eingesetzt wird, Stoßspannungen auftreten können, die z. B. aufgrund einer vereinfachten Ausgestaltung der Schaltschaltung, bei der beispielsweise keine Snubber-Schaltung vorgesehen ist, oder aufgrund einer Verringerung der Größe der Halbleitervorrichtung hervorgerufen werden können. Bei einer Schaltung, bei der beispielsweise ein induktiver Laststrom abzuschalten ist, erhöht sich die Spannung, die an der MOS-Halbleitervorrichtung auftritt, aufgrund der in einer Induktivität gespeicherten Energie. Die auftretende Spannung kann dabei in manchen Fällen sogar höher sein als die Versorgungsspan­ nung. Diese übermäßige Spannungsbeaufschlagung kann einen Durchbruch der MOS-Halbleiter­ vorrichtung hervorrufen. Aus diesem Grund ist es erwünscht, die Durchbruchspannung (Lawinenstrom) der Halbleitervorrichtung erhöhen zu können.
Eine Methode zur Verbesserung der Fähigkeit der MOS-Halbleitervorrichtung, einem Lawinen­ durchbruch widerstehen zu können, besteht darin, einen Teil der Basiszone des Leitungstyps p mit einer größeren Diffusionstiefe auszubilden. Diese Erhöhung der Diffusionstiefe wirkt sich jedoch auf den Widerstandswert im Einschaltzustand und auch auf andere Eigenschaften der Halbleitervorrichtung nachteilig aus. Falls z. B. die Tiefe eines Teils der Basiszone des Leitungs­ typs p bei einem bestimmten MOSFET von fünf Mikrometer auf sieben Mikrometer erhöht wird, vergrößert sich der Lawinenstrom um 25%, gleichzeitig erhöht sich aber auch der Widerstand im eingeschalteten Zustand um 15%. Insgesamt gesehen, ist diese Methode daher nicht bevorzugt.
In Fig. 11 ist ein Querschnitt durch einen MOSFET gezeigt, wie er in der US-PS 5 365 099 offenbart ist. Bei diesem MOSFET wird ein anderes Verfahren zur Erhöhung der Durchbruch­ spannung eingesetzt.
In dem links dargestellten Teil der Fig. 11 ist ein herkömmlicher MOSFET dargestellt. Bei diesem MOSFET ist eine Driftschicht 13 des Leitungstyps n auf einer Drainschicht 11 des Leitungstyps n⁺ angeordnet. Eine Mehrzahl von Basiszonen 14 des Leitungstyps p und von Kontaktzonen 15 des Leitungstyps p⁺, die innerhalb der Basiszonen 14 angeordnet sind, sind in einer Oberflächen­ schicht bzw. an der Oberseite der Driftschicht 13 des Leitungstyps n ausgebildet. Weiterhin sind Sourcezonen 16 des Leitungstyps n in Oberflächenschichten, d. h. im oberen Bereich, der Basiszone 14 des Leitungstyps p ausgebildet. Eine Gateelektrodenschicht 18, die z. B. aus polykristallinem Silizium hergestellt ist, ist auf einem Gateoxidfilm 17 oberhalb von solchen Abschnitten der Basiszonen 14 des Leitungstyps p ausgebildet, die zwischen den Sourcezonen 16 des Leitungstyps n und einer freiliegenden bzw. bis zur Substratoberfläche reichenden Fläche der Driftschicht 13 des Leitungstyps n vorhanden sind. Eine Sourceelektrode 19, die aus einer Aluminiumlegierung besteht, ist derart ausgebildet, daß sie sowohl mit den Basiszonen 14 des Leitungstyps p (den Kontaktzonen 15 des Leitungstyps p⁺) als auch mit den Sourcezonen 16 des Leitungstyps n in Kontakt steht. Die Sourceelektrode 19 erstreckt sich über die Gateelektro­ denschicht 18 hinweg, wobei diese Elektroden 18 und 19 gegenseitig mit Hilfe einer isolierenden Zwischenschicht bzw. eines isolierenden, zwischenliegenden Films 21 isoliert sind, der aus Bor- Phosphor-Quarzglas (BPSG = Boron Phosphorous Silica Glass") hergestellt ist. Eine Drainelek­ trode 20, die aus einer Legierung aus Al-Si hergestellt ist, ist auf der rückseitigen Oberfläche (Unterseite) der Drainschicht 11 des Leitungstyps n⁺ ausgebildet. Eine Struktureinheit bzw. Baueinheit, die eine Sourcezone 16 des Leitungstyps n, eine Sourceelektrode 19 und weitere Elemente oberhalb und unterhalb der Basiszone 14 des Leitungstyps p enthält, wird als eine Zellstruktur bzw. Elementzelle bezeichnet. Diese Elementzelle wird häufig mit einer polygonalen oder rechteckförmigen Form ausgebildet. In einem in der Praxis benutzten MOSFET ist eine Vielzahl von solchen Elementzellen jeweils in parallel zueinander liegender Form angeordnet.
Eine Einrichtung zum Erhöhen des Lawinenstroms ist in Fig. 11 in deren rechter Hälfte darge­ stellt. Eine Kontaktzone 7 des Leitungstyps n⁺ ist in einer Oberflächenschicht, d. h. in der Ober­ fläche, der Driftschicht 13 des Leitungstyps n ausgebildet, und es ist eine Hilfselektrode 8 vorgesehen, die so ausgebildet ist, daß sie mit der Kontaktzone 7 des Leitungstyps n⁺ in Kontakt steht. Eine Anordnung aus einer Vielzahl von als Paare vorliegenden Zenerdioden 10, die gegenseitig in Reihe geschaltet sind, ist auf einem relativ dicken Oxidfilm 9 vorhanden, der auf der Oberfläche der Driftschicht 13 des Leitungstyps n ausgebildet ist. Jedes der durch die Zenerdioden gebildeten Paare ist jeweils umgekehrt mit dem benachbarten Paar verbunden. Die vorstehend erläuterte Hilfselektrode 8 ist mit einem Ende der Serienschaltung der Zenerdioden 10 verbunden. Eine Elektrode, die von dem anderen Ende der durch die Zenerdioden gebildeten Anordnung 10 herausgeführt ist, ist mit den Gateelektrodenschichten 18 des MOSFETs verbun­ den.
Bei diesem Aufbau werden die Hilfselektrode 8 und die Drainelektrode 20 auf dem gleichen Potential gehalten. Wenn sich eine an die Drainelektrode 20 angelegte Spannung so weit erhöht, daß sie höher wird als die Klemmspannung bzw. Durchschaltspannung der durch die in Reihe geschalteten Zenerdioden gebildeten Anordnung 10, wird die Differenz zwischen dieser hohen Spannung und der Klemmspannung an die Gateelektrodenschichten 18 des MOSFETs angelegt, wodurch der MOSFET eingeschaltet wird, so daß das Halbleiterbauelement geschützt wird.
Zur Schaffung des in Fig. 11 gezeigten Aufbaus ist es jedoch erforderlich, ein Fenster durch den dicken Oxidfilm 9 hindurch auszubilden, damit die Kontaktzone 7 des Leitungstyps n⁺ in der Oberseite der Driftschicht 13 des Leitungstyps n ausgebildet werden kann. Weiterhin ist es notwendig, daß die Kontaktzone 7 des Leitungstyps n⁺ mit einer ausreichend großen Fläche bereitgestellt wird, damit ein zuverlässiger Betrieb sichergestellt wird.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung des MOS-Typs bereitzustellen, die eine verbesserte Fähigkeit besitzt, einem Lawinendurchbruch widerstehen zu können, und die leicht hergestellt und mit hoher Zuverlässigkeit betrieben werden kann.
Diese Aufgabe wird jeweils mit den in den unabhängigen Ansprüchen genannten Merkmalen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einer Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung des MOS-Typs (MOS-Halbleitervorrichtung bzw. MOS-Halbleiterelement) bereitgestellt, die folgende Merkmale umfaßt: eine erste Halbleiteranordnung des MOS-Typs, durch die ein erster Strom fließt und die eine Sourceelektrode und eine Gateelektrode enthält; eine zweite Halbleiteranord­ nung des MOS-Typs, durch die ein zweiter Strom fließt, der kleiner ist als der erste Strom, wobei die zweite Halbleiteranordnung im wesentlichen den gleichen Aufbau wie die erste Halbleiteran­ ordnung besitzt und eine Sourceelektrode und eine Gateelektrode enthält und weiterhin die erste Halbleiteranordnung und die zweite Halbleiteranordnung auf dem gleichen Halbleitersubstrat vorgesehen sind sowie eine gemeinsame Drainelektrode aufweisen, wobei die Gateelektrode der zweiten Halbleiteranordnung mit der gemeinsamen Drainelektrode verbunden ist; und eine Mehrzahl von aus Zenerdioden bestehenden Paaren, die miteinander in Reihe geschaltet sind und zwischen der Sourceelektrode der zweiten Halbleiteranordnung und der Gateelektrode der ersten Halbleiteranordnung vorgesehen sind, wobei die jeweiligen, durch die Zenerdioden gebildeten Paare umgekehrt miteinander verbunden sind bzw. die Zenerdioden jedes Paars mit umgekehrter Polarität miteinander verbunden sind.
Bei der vorstehend erläuterten Halbleitervorrichtung wird die zweite Halbleiteranordnung eingeschaltet, wenn eine übermäßig hohe Spannung zwischen die Drainelektrode und die Gateelektrode der ersten Halbleiteranordnung angelegt wird. Als Ergebnis dessen fließt ein Strom von der zweiten Halbleiteranordnung in die Gateelektrode der ersten Halbleiteranordnung über die Vielzahl von Zenerdiodenpaaren hinweg, so daß die erste Halbleiteranordnung hierdurch eingeschaltet wird. Dadurch wird die Halbleitervorrichtung gegenüber der übermäßig hohen Spannung geschützt und es läßt sich folglich die Durchbruchspannung dieser Halbleitervorrich­ tung (Halbleiterelement) erhöhen.
Vorzugsweise ist ein durch Zenerdioden gebildetes Paar zwischen der Gateelektrode und der Sourceelektrode der ersten Halbleiteranordnung angeordnet. Bei dieser Ausgestaltung kann dann, wenn eine übermäßig hohe Spannung zwischen der Gateelektrode und der Sourceelektrode angelegt ist, ein durch die Spannung hervorgerufener Strom durch das Zenerdiodenpaar, die einen Bypass bzw. eine Umgehungsstrecke bilden, fließen. Damit lassen sich ein dünner Gateisolierfilm und weitere Elemente der Halbleitervorrichtung gegenüber solchen übermäßig hohen Spannungen schützen.
Ferner ist vorzugsweise zwischen der Gateelektrode und der Sourceelektrode der ersten Halbleiteranordnung ein Widerstand vorgesehen. In diesem Fall kann die Gateelektrode der ersten Halbleiteranordnung dann, wenn ihr Potential aufgrund einer Abschaltung oder aus sonstigen Gründen schwankt, gegenüber Störspannungen geschützt werden.
Wenn sowohl die erste als auch die zweite, als MOS-Typ ausgebildete Halbleiteranordnung als bipolare Transistoren mit isoliertem Gate aufgebaut sind, die mit Modulation der Leitfähigkeit arbeitende Bauelemente darstellen, ist lediglich eine kleine Fläche der ersten Halbleiteranordnung erforderlich, damit ein großer Strom durch das Bauelement fließen kann.
Bei einer Ausgestaltung der in Übereinstimmung mit der vorliegenden Erfindung stehenden, in MOS-Technologie ausgebildeten Halbleitervorrichtung enthält sowohl die erste als auch die zweite Halbleiteranordnung jeweils folgende Komponenten: eine erste Hauptoberfläche und eine zweite Hauptoberfläche, die in entgegengesetzte Richtungen gewandt sind; eine Driftschicht eines ersten Leitungstyps; eine Basiszone des zweiten Leitungstyps, die in einer Oberflächen­ schicht bzw. an der Oberseite der den ersten Leitungstyp aufweisenden Driftschicht auf der Seite bzw. an der ersten Hauptoberfläche ausgebildet ist; eine Sourcezone des ersten Leitungs­ typs, die von der den ersten Leitungstyp aufweisenden Driftschicht durch die den zweiten Leitungstyp aufweisende, dazwischen liegende Basiszone beabstandet angeordnet ist; eine Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb einer Oberfläche der den zweiten Leitungstyp aufweisenden Basiszone ausgebildet ist, die zwischen der den ersten Leitungstyp aufweisenden Sourcezone und der den ersten Leitungstyp aufweisenden Driftschicht eingefügt ist; eine Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der den ersten Leitungstyp aufweisenden Sourcezone als auch mit der den zweiten Leitungstyp aufweisenden Basiszone in Kontakt steht; eine Drainschicht, die an einer Oberfläche der den ersten Leitungstyp aufweisen­ den Driftschicht auf der zur zweiten Hauptoberfläche weisenden Seite ausgebildet ist; eine Drainelektrode, die auf der zweiten Hauptoberfläche ausgebildet ist und mit einer Oberfläche der Driftschicht in Kontakt steht; und eine Gateelektrode, die so ausgebildet ist, daß sie mit der Gateelektrodenschicht in Kontakt steht. Die erste und zweite, in dieser Weise aufgebaute Halbleiteranordnung stellen eine vertikale MOS-Halbleitervorrichtung (MOS-Halbleiterbauelement) des planaren Typs bereit, die ausreichend hohe Effizienz hinsichtlich der Ausnutzung des Halbleitersubstrats sicherstellt und in vielen Anwendungen als ein Leistungshalbleiterelement eingesetzt werden kann.
Bei einer anderen Ausführungsform der vorliegenden Erfindung weisen die erste und die zweite Halbleiteranordnung jeweils folgende Komponenten auf: eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtungen weisen; eine Driftschicht eines ersten Leitungs­ typs, die einen hohen spezifischen Widerstand aufweist; eine Basiszone des zweiten Leitungs­ typs, die in einer Oberflächenschicht bzw. einem Oberflächenbereich der Driftschicht des ersten Leitungstyps auf der Seite, d. h. im Bereich, der ersten Hauptfläche ausgebildet ist; eine Source­ zone des ersten Leitungstyps, die von der den ersten Leitungstyps aufweisenden Driftschicht beabstandet und von dieser durch eine Basiszone des zweiten Leitungstyps getrennt ist; einen Graben, der in der den ersten Leitungstyp aufweisenden Driftschicht so ausgebildet ist, daß die den ersten Leitungstyp aufweisende Sourcezone an einer Innenwand des Grabens frei liegt, wobei der Graben eine Tiefe aufweist, die größer ist als diejenige der den zweiten Leitungstyp besitzenden Basiszonen; eine Gateelektrodenschicht, die in dem Graben ausgebildet ist, wobei ein Gateisolierfilm einen Raum zwischen der Gateelektrodenschicht und der Innenwand des Grabens ausfüllt; eine Drainschicht, die an einer Oberfläche bzw. einem oberen Bereich der den ersten Leitungstyp aufweisenden Driftschicht auf der der zweiten Hauptfläche zugewandten Seite ausgebildet ist; eine Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht; und eine Gateelektrode, die so ausgebildet ist, daß sie mit der Gateelektrodenschicht in Kontakt steht. Die in dieser Weise aufgebaute erste und zweite Halbleiteranordnung führen damit zur Schaffung einer MOS-Halbleitervorrichtung (MOS-Halbleiterbauelement) des vertikalen Typs mit Graben-Gate ("Trench- Gate"), bei der eine noch weiter verbesserte Effizienz hinsichtlich der Ausnutzung des Halbleiter­ substrats erzielt wird und die in vielen Anwendungsbereichen als ein Leistungshalbleiterelement eingesetzt werden kann.
Bei einer weiteren Ausgestaltung der vorliegenden Erfindung ist ein dicker feldisolierender Film (Feldisolierfilm) an der ersten Hauptfläche zwischen der ersten Halbleiteranordnung und der zweiten Halbleiteranordnung angeordnet. Ein Teil der Gateelektrodenschicht der zweiten Halbleiteranordnung erstreckt sich auf bzw. über dem feldisolierendem Film. Der feldisolierende Film weist einen Abschnitt mit einer kleinen Dicke auf, dessen Dicke geringer ist als diejenige des feldisolierenden Films, und der zwischen der den ersten Leitungstyp aufweisenden Driftschicht und der Gateelektrodenschicht der zweiten Halbleiteranordnung, die um die den zweiten Leitungstyp aufweisende Basiszone der zweiten Halbleiteranordnung herum angeordnet sind, ausgebildet ist. Bei dieser Ausgestaltung wird verhindert, daß sich unter dem dicken, feldisolie­ renden Film eine Inversionsschicht ausbildet. Weiterhin wird hierdurch verhindert, daß Strom zwischen den den zweiten Leitungstyp aufweisenden Basiszonen der ersten und der zweiten Halbleiteranordnung fließen kann.
Wenn der die kleine Dicke aufweisende Abschnitt des feldisolierenden Films im wesentlichen die gleiche Dicke wie der Gateisolierfilm aufweist, kann dieser Abschnitt gleichzeitig mit der Herstellung des Gateisolierfilms ausgebildet werden, so daß der Herstellungsprozeß nicht kompliziert und nicht erschwert ist.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird eine MOS-Halbleitervor­ richtung geschaffen, die folgende Merkmale aufweist: eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtungen weisen; eine Driftschicht eines ersten Leitungs­ typs, die einen hohen spezifischen Widerstand besitzt; eine Basiszone eines zweiten Leitungs­ typs, die in einer Oberflächenschicht, bzw. einem Oberflächenbereich der den ersten Leitungstyp aufweisenden Driftschicht auf der Seite der ersten Hauptfläche, d. h. an der der ersten Hauptflä­ che zugewandten Seite ausgebildet ist; eine den ersten Leitungstyp aufweisende Sourcezone, die von der den ersten Leitungstyp aufweisenden Driftschicht beabstandet ausgebildet und von dieser durch die den zweiten Leitungstyp aufweisende Basiszone getrennt ist; eine Gateelektro­ denschicht, die auf einem Gateisolierfilm oberhalb einer Oberfläche bzw. Fläche der den zweiten Leitungstyp aufweisenden Basiszone, die zwischen der den ersten Leitungstyp besitzenden Sourcezone und der den ersten Leitungstyp aufweisenden Driftschicht eingefügt ist, ausgebildet ist; eine Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der den ersten Leitungstyp aufweisenden Sourcezone als auch mit der den zweiten Leitungstyp besitzenden Basiszone in Kontakt steht; eine den zweiten Leitungstyp aufweisende Drainschicht, die an einer Oberfläche der den ersten Leitungstyp aufweisenden Driftschicht an der Seite der zweiten Hauptfläche bzw. an der der zweiten Hauptfläche zugewandten Seite ausgebildet ist; eine Drainelektrode, die auf der zweiten Hauptfläche derart ausgebildet ist, daß sie mit der den zweiten Leitungstyp aufwei­ senden Drainschicht in Kontakt steht; eine Gateelektrode, die so ausgebildet ist, daß sie mit der Gateelektrodenschicht in Kontakt steht; und eine Ballastwiderstandsschicht, die zwischen der den ersten Leitungstyp aufweisenden Driftschicht und der den zweiten Leitungstyp aufweisen­ den Drainschicht vorgesehen ist, wobei die Ballastwiderstandsschicht einen Abschnitt enthält, der einen spezifischen Widerstand in dem Bereich von 0,05 bis 1 Ω.cm und eine Dicke in einem Bereich von ungefähr 30 µm bis 80 µm aufweist.
Bei einem in Form eines Typs mit Trench-Gate ausgebildeten bipolaren Transistors (oder Thyristors) mit isoliertem Gate, bei dem der Graben mit einer Tiefe ausgebildet ist, die größer ist als die Tiefe der den zweiten Leitungstyp aufweisenden Basiszone, so daß auch die den ersten Leitungstyp aufweisende Sourcezone an einer Innenwand des Grabens freigelegt ist, kann eine Ballastwiderstandsschicht zwischen der den ersten Leitungstyp aufweisenden Driftschicht und der den zweiten Leitungstyp aufweisenden Drainschicht vorgesehen sein, wobei die Ballastwi­ derstandsschicht einen Abschnitt enthalten kann, der einen spezifischen Widerstand in einem Bereich von 0,05 bis 1 Ω.cm und eine Dicke in einem Bereich von ungefähr 30 µm bis 80 µm aufweist.
Bei der vorstehend erläuterten Ausgestaltung wird davon ausgegangen, daß die Ballastwider­ standsschicht einen Widerstand bildet und dazu dient, einen Strom zu verteilen, der andernfalls einen Lawinendurchbruch hervorrufen könnte. Falls der spezifische Widerstand der Ballastschicht niedriger ist als der vorstehend angegebene Bereich, oder wenn ihre Dicke kleiner ist als der vorstehend angegebene Bereich, kann die Schicht zwar in ausreichender Weise als Widerstand fungieren, kann aber andere Eigenschaften des Bauelements nachteilig beeinflussen und z. B. dessen Spannung bzw. Spannungsabfall im eingeschalteten Zustand erhöhen.
Vorzugsweise liegt der spezifische Widerstand der Ballastwiderstandsschicht in dem Bereich von 0,1 bis 0,4 Ω.cm. Wenn der spezifische Widerstand in dieser Weise festgelegt wird, arbeitet das resultierende Bauelement in gewünschter Weise und zeigt verbesserte Fähigkeiten, einem Lawinendurchbruch widerstehen zu können. Dies liegt an der Wirkungsweise der Ballastschicht, einen großen Strom zu verteilen.
Die Ballastwiderstandsschicht kann den ersten Leitungstyp aufweisen oder kann auch aus einem den ersten Leitungstyp aufweisenden Abschnitt, der mit der Driftschicht in Kontakt steht, und einem den zweiten Leitungstyp aufweisenden Abschnitt bestehen, der mit der Drainschicht in Kontakt steht. In jedem dieser Fälle bildet die Ballastwiderstandsschicht einen Widerstand und bewirkt die Verteilung eines großen Stroms.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird eine MOS-Halbleitervor­ richtung (MOS-Halbleiterbauelement) geschaffen, die folgende Komponenten enthält: eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtungen weisen; eine Driftschicht eines ersten Leitungstyps, die einen hohen spezifischen Widerstandswert aufweist; eine Basiszone eines zweiten Leitungstyps, die in einer Oberflächenschicht bzw. in einem Oberflächenbereich der den ersten Leitungstyp aufweisenden Driftschicht auf der Seite der ersten Hauptfläche ausgebildet ist; eine den ersten Leitungstyp aufweisende Sourcezone, die von der den ersten Leitungstyp aufweisenden Driftschicht beabstandet ausgebildet und von dieser durch die den zweiten Leitungstyp aufweisende Basiszone getrennt ist; eine Gateelektro­ denschicht, die auf einem Gateisolierfilm oberhalb einer Oberfläche bzw. Fläche der den zweiten Leitungstyp aufweisenden Basiszone, die zwischen der den ersten Leitungstyp aufweisenden Sourcezone und der den ersten Leitungstyp aufweisenden Driftschicht eingefügt ist, ausgebildet ist; eine Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der den ersten Leitungstyp aufweisenden Source als auch mit der den zweiten Leitungstyp aufweisenden Basiszone in Kontakt steht; eine den ersten Leitungstyp besitzende Drainschicht, die auf einer Oberfläche bzw. Fläche der den ersten Leitungstyp aufweisenden Driftschicht auf der der zweiten Hauptflä­ che zugewandten Seite ausgebildet ist, wobei die den ersten Leitungstyp aufweisende Drain­ schicht einen kleineren Widerstandswert als die den ersten Leitungstyp aufweisende Schicht besitzt; eine Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der den ersten Leitungstyp aufweisenden Drainschicht in Kontakt steht; eine Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht; und eine Ballastwiderstands­ schicht, die zwischen der den ersten Leitungstyp aufweisenden Driftschicht und der den ersten Leitungstyp aufweisenden Drainschicht vorgesehen ist. Die Ballastwiderstandsschicht bildet eine Zone, die nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anlegen einer hohen Spannung an die MOS-Halbleitervorrichtung, die sich in dem ausgeschalteten Zustand befindet, auftritt. Diese Ballastwiderstandsschicht weist einen Widerstand oder spezifischen Widerstand auf, der im wesentlichen gleich groß wie oder kleiner als derjenige der den ersten Leitungstyp besitzenden Driftschicht ist, jedoch größer ist als ein Zehntel des Widerstandswerts der den ersten Leitungstyp aufweisenden Driftschicht. Die Dicke der Ballastwiderstandsschicht beträgt mindestens ungefähr 1 µm.
Bei einem mit Grabengate bzw. Trench-Gate versehenen bipolaren Transistor (oder Thyristor) mit isoliertem Gate, bei dem ein Graben mit einer Tiefe ausgebildet ist, die größer ist als diejenige der den zweiten Leitungstyp aufweisenden Basiszone, so daß auch die den ersten Leitungstyp aufweisende Sourcezone an einer Innenwand des Grabens freiliegt, kann die den ersten Lei­ tungstyp aufweisende Ballastwiderstandsschicht zwischen der den ersten Leitungstyp aufwei­ senden Driftschicht und der den ersten Leitungstyp besitzenden Drainschicht vorgesehen sein. Die Ballastwiderstandsschicht stellt eine Zone bereit, die auch dann nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anlegen einer hohen Spannung an die MOS-Halbleitervorrichtung, die sich in dem ausgeschalteten Zustand befindet, auftritt. Die Ballastwiderstandsschicht weist einen spezifischen Widerstand auf, der im wesentlichen gleich groß wie oder kleiner als derjenige der den ersten Leitungstyp aufweisenden Driftschicht ist, jedoch größer ist als ein Zehntel des Widerstandswerts der den ersten Leitungstyp aufweisenden Driftschicht. Die Ballastwiderstands­ schicht weist eine Dicke von mindestens ungefähr 1 µm auf.
Vorzugsweise ist die Dicke des Abschnitts der Ballastwiderstandsschicht nicht größer als die Hälfte (1/2) der Dicke der den ersten Leitungstyp aufweisenden Driftschicht.
Bei der vorstehend angegebenen Ausgestaltung wird davon ausgegangen, daß die Ballastwider­ standsschicht einen Widerstand bildet und dazu dient, einen großen Strom aufzuteilen. Falls der spezifische Widerstand dieser Ballastwiderstandsschicht geringer ist als der vorstehend angege­ bene Bereich, oder wenn ihre Dicke kleiner ist als der vorstehend definierte Bereich, kann die Ballastwiderstandsschicht zwar in ausreichender Weise als Widerstand fungieren, kann aber andere Eigenschaften des Bauelements nachteilig beeinflussen, nämlich z. B. die Spannung bzw. den Spannungsabfall im eingeschalteten Zustand vergrößern.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.
Fig. 1 zeigt in Form eines Querschnitts einen Teil eines ersten Ausführungsbeispiels der Erfindung in Form eines bipolaren Transistors (oder Thyristors) mit isoliertem Gate dar­ gestellt,
Fig. 2(a) zeigt eine Draufsicht auf einen Chip, der einen gemäß dem ersten Ausführungsbeispiel ausgestalteten bipolaren Transistor (oder Thyristor) mit isoliertem Gate enthält,
Fig. 2(b), 2(c), 2(d) zeigen Draufsichten auf abgeänderte Ausführungsformen des in Fig. 2(a) gezeigten Ausführungsbeispiels,
Fig. 3 zeigt eine schematische Darstellung eines Äquivalenzschaltbilds des bipolaren Transistors (oder Thyristors) gemäß dem ersten Ausführungsbeispiel,
Fig. 4 zeigt eine vergrößerte Darstellung einer Hilfseinrichtung (Hilfselement) des Chips des bipolaren Transistors (oder Thyristors) gemäß dem ersten Ausführungsbeispiel,
Fig. 5 zeigt eine graphische Darstellung, in der die Beziehung zwischen dem Lawinenstrom und der Dicke einer Pufferschicht des Leitungstyps n⁺ dargestellt ist,
Fig. 6 zeigt eine graphische Darstellung, in der die Beziehung zwischen dem Lawinenstrom und dem spezifischen Widerstand der den Leitungstyp n⁺ aufweisenden Pufferschicht dargestellt ist,
Fig. 7 zeigt eine Querschnittsansicht eines Teils eines zweiten Ausführungsbeispiels der vorliegenden Erfindung in Form eines bipolaren Transistors (oder Thyristors) mit isolier­ tem Gate,
Fig. 8 zeigt eine Querschnittsdarstellung eines Teils eines dritten Ausführungsbeispiels der vorliegenden Erfindung in Form eines bipolaren Transistors (oder Thyristors) mit isolier­ tem Gate,
Fig. 9 zeigt eine Querschnittsansicht eines Teils eines vierten Ausführungsbeispiels der vorliegenden Erfindung in Form eines bipolaren Transistors (oder Thyristors) mit isolier­ tem Gate,
Fig. 10 zeigt eine graphische Darstellung der Beziehung zwischen dem Lawinenstrom und der Dicke einer den Leitungstyp n aufweisenden Driftschicht, und
Fig. 11 zeigt eine Querschnittsansicht eines Teils eines bekannten MOSFET.
Bei der nachfolgenden Beschreibung der Ausführungsbeispiele sowie in den Zeichnungen bedeuten die Angaben "n" oder "p", die bei Zonen, Schichten usw. angegeben sind, daß diese Zonen, Schichten usw., jeweils als Majoritätsladungsträger-Elektronen bzw. Löcher aufweisen.
Der Leitungstyp n wird hierbei als der erste Leitungstyp bezeichnet, wohingegen der Leitungstyp als der zweite Leitungstyp eingestuft ist. Selbstverständlich können die Leitungstypen auch umgekehrt eingestuft sein.
In Fig. 2(a) ist eine Draufsicht auf ein erstes Ausführungsbeispiel der vorliegenden Erfindung in Form eines bipolaren Transistors mit isoliertem Gate (IGBT) dargestellt. Der im folgenden verwendete Ausdruck "bipolarer Transistor mit isoliertem Gate" ist so zu verstehen, daß er nicht nur einen bipolaren Transistor, sondern auch einen bipolaren Thyristor mit isoliertem Gate umfaßt. Dieser als Chip vorliegende bipolare Transistor mit isoliertem Gate enthält eine erste Halbleiteranordnung 1 in MOS-Ausführungsform, die einen Hauptabschnitt des bipolaren Transistors mit isoliertem Gate bildet und das Schalten eines Laststroms bewirkt. Der bipolare Transistor enthält weiterhin eine zweite Halbleiteranordnung 2 in MOS-Ausführungsform, die einen Hilfsabschnitt des bipolaren Transistors mit isoliertem Gate darstellt, der zum Erhöhen der Durchbruchspannung dient. Ferner enthält der bipolare Transistor mit isoliertem Gate eine Anordnung 3 aus umgekehrt bzw. entgegengesetzt miteinander verbundenen, durch Zenerdioden gebildeten Paaren, die miteinander in Reihe geschaltet sind, und einen Gateanschluß bzw. eine Gateanschlußfläche 4.
In den Fig. 2(b) bis 2(d) sind abgeänderte Ausführungsformen dargestellt, bei denen diese Komponenten 1 bis 4 in einer Anordnung vorgesehen sind, die sich von der in Fig. 2(a) gezeigten Anordnung unterscheidet. Die in den Fig. 2(a) bis 2(d) verwendeten Bezugszeichen bezeich­ nen jeweils in allen Figuren die einander entsprechenden Komponenten. Aus den Fig. 2(a) bis 2(b) ist ersichtlich, daß es bevorzugt ist, die zweite Halbleiteranordnung 2 in MOS-Ausführungs­ form in der Nähe der Peripherie bzw. des Außenbereichs des Chips anzuordnen, und die durch die Zenerdioden gebildete Anordnung 10 zwischen der zweiten, in MOS-Ausführungsform vorliegenden Halbleiteranordnung 2 und der Gateanschlußfläche 4 anzuordnen.
In Fig. 3 ist in schematischer Darstellung ein Ersatzschaltbild des bipolaren Transistors mit isoliertem Gate gemäß dem ersten Ausführungsbeispiel dargestellt. Im folgenden werden die Elemente des bipolaren Transistors mit isoliertem Gate jeweils mit Ausdrücken bezeichnet, die normalerweise dazu benutzt werden, entsprechende Elemente eines MOSFETs zu bezeichnen. Somit werden der Kollektor und der Emitter des bipolaren Transistors mit isoliertem Gate als Drain bzw. als Source bezeichnet. Der Hilfsabschnitt des bipolaren Transistors mit isoliertem Gate, der durch die zweite, in MOS-Ausführungsform vorliegende Halbleiteranordnung 2 gebildet ist, und die durch die entgegengesetzt verschalteten Zenerdiodenpaare gebildete Anordnung 3 sind in Reihe zwischen das Drain D und das Gate G des Hauptabschnitts des bipolaren Transi­ stors mit isoliertem Gate, der durch die erste, in MOS-Ausführungsform vorliegende Halbleiteran­ ordnung 1 gebildet ist, geschaltet. Das Drain D und das Gate G des durch die Halbleiteranord­ nung 2 gebildeten Hilfsabschnitts des bipolaren Transistors sind kurzgeschlossen. Die durch die Zenerdioden gebildete Anordnung 3 ist so aufgebaut, daß eine Vielzahl von Zenerdioden in Reihe geschaltet ist, wobei jedes Zenerdiodenpaar jeweils in entgegengesetztem Sinn mit dem benachbarten Zenerdiodenpaar verbunden ist. Zwischen die Source S und das Gate G des durch die Halbleiteranordnung 1 gebildeten Hauptabschnitts des bipolaren Transistors mit isoliertem Gate ist ein durch entgegengesetzt bzw. mit umgekehrter Polung miteinander verbundene Zenerdioden gebildetes Paar 5 und ein Widerstand 6 geschaltet, wobei das Zenerdiodenpaar 5 und der Widerstand 6 parallel zueinander geschaltet sind. Das Zenerdiodenpaar 5 stellt einen Bypass bzw. eine Umgehungsstrecke bereit, durch die Strom fließen kann, wenn eine übermäßig große Spannung zwischen das Gate G und die Source S angelegt ist. Hierdurch wird der durch die Halbleiteranordnung 1 gebildete Hauptabschnitt des bipolaren Transistors mit isoliertem Gate geschützt. Der Widerstand 6 dient dazu, zu verhindern, daß hohe Spannung aufweisende Störungen bzw. Störsignale oder dergleichen an das Gate G angelegt werden. Diese Störungen könnten andernfalls z. B. aufgrund einer fehlenden Verbindung bzw. einer Durchtrennung einer Gateleitung auftreten.
In Fig. 4 ist eine Draufsicht gezeigt, in der der Umgehungsbereich des Hilfsabschnitts des den bipolaren Transistor mit isoliertem Gate enthaltenden Chips in der dem ersten Ausführungsbei­ spiel gemäß Fig. 2(a) entsprechenden Ausführungsform in vergrößerter Darstellung gezeigt ist. In Fig. 4 ist jede Elektrode durch punktierte Linien wiedergegeben, während eine aus polykristalli­ nem Silizium bestehende Schicht mit dicken Linien dargestellt ist. Die aus polykristallinem Silizium bestehende Schicht bildet eine Gateelektrodenschicht 38 für den als bipolarer Hilfstran­ sistor mit isoliertem Gate dienenden Hilfsabschnitt und ist mit einem solchen Muster versehen, daß sich ein Teil der Elektrodenschicht 38 mit einer peripheren Elektrode 32 des den bipolaren Transistor mit isoliertem Gate enthaltenden Chips überlappt. Eine Hilfs-Sourceelektrode 39 des als bipolarer Hilfstransistor mit isoliertem Gate dienenden Hilfsabschnitts ist in Kontakt mit schraffiert dargestellten Abschnitten der Oberfläche des Siliziumsubstrats gehalten. Weiterhin ist die Sourceelektrode 39 des bipolaren Hilfstransistors des Hilfsabschnitts mit einem Ende bzw. Anschluß der durch die mit umgekehrter Polung miteinander verbundenen Zenerdiodenpaare gebildeten Anordnung 3 verbunden. Das andere Ende bzw. der andere Anschluß der durch die Zenerdioden gebildeten Anordnung 3 ist mit der Gateanschlußfläche 4 des Hauptabschnitts des bipolaren Transistors mit isoliertem Gate verbunden.
In Fig. 1 ist eine Querschnittsansicht gezeigt die entlang einer in Fig. 4 dargestellten Linie A-A geschnitten ist. Ein am linken Rand der Fig. 1 dargestellter Abschnitt zeigt die den Hauptab­ schnitt des bipolaren Transistors mit isoliertem Gate bzw. den bipolaren Haupttransistor bildende Halbleiteranordnung 1, die die Schaltung des Stroms bewirkt.
Der Aufbau der den Hauptabschnitt des bipolaren Transistors mit isoliertem Gate bildenden Halbleiteranordnung 1 ist im wesentlichen identisch wie der Aufbau eines bekannten bipolaren Transistors mit isoliertem Gate. Hierbei sind voneinander getrennte Basiszonen 24 des Leitungs­ typs p in einer Oberflächenschicht bzw. an der Oberseite einer Driftschicht 23 des Leitungstyps n, die hohen Widerstand bzw. spezifischen Widerstand aufweist, an einer der beiden sich gegenüberliegenden Hauptflächen bzw. Hauptoberflächen des Siliziumsubstrats ausgebildet. Weiterhin sind Senkenzonen 25 des Leitungstyps p⁺ mit einer größeren Diffusionstiefe als die Basiszonen 24 des Leitungstyps p ausgebildet und bilden einen Teil der Basiszonen 24 des Leitungstyps p. Die Senkenzonen 25 dienen zum Zweck der Verhinderung eines Verriegelns bzw. Sperrens ("Latch-Up") des parasitären Thyristors bzw. Transistors. Eine Pufferschicht 23 des Leitungstyps n⁺, die einen niedrigeren Widerstand bzw. Widerstandswert als die den Leitungstyp n aufweisende Driftschicht 23 besitzt, ist an der anderen Oberfläche der den Leitungstyp n aufweisenden Driftschicht 23 ausgebildet. Eine Drainschicht 21 des Leitungstyps p ist an einer Oberfläche der den Leitungstyp n⁺ aufweisenden Pufferschicht 22 entfernt von der Driftschicht 23 des Leitungstyps n ausgebildet. Ferner sind Sourcezonen 26 des Leitungstyps n in ausge­ wählten Bereichen der Oberflächenschichten bzw. Oberflächenbereiche der den Leistungstyp p aufweisenden Basiszonen 24 ausgebildet. Eine Gateelektrodenschicht 28, die aus polykristalli­ nem Silizium hergestellt ist, ist auf einem Gateoxidfilm 27 oberhalb der Flächen der den Lei­ tungstyp p aufweisenden Basiszonen 24, die zwischen den Sourcezonen 26 des Leitungstyps n und der den Leitungstyp n aufweisenden Driftschicht 23 vorhanden sind, ausgebildet. Es liegt somit ein bipolarer Transistor mit isoliertem Gate und dem Leitungstyp n vor. Die Oberfläche der Gateelektrodenschicht 28 ist mit einem isolierenden Film 31 bedeckt, der z. B. aus Bor-Phosphor- Quarzglas (BPSG) hergestellt ist. Auf dem isolierenden Film 31 ist eine Sourceelektrode 29 vorhanden. Kontaktlöcher sind derart ausgebildet, daß die Sourceelektrode 29 mit den Oberflä­ chen sowohl der Basiszonen 24 des Leitungstyps p als auch der Sourcezone 26 des Leitungstyps n in Kontakt steht, und daß eine Gateelektrode, die aus einem Metall hergestellt ist, mit der Gateelektrodenschicht 28 in Kontakt steht. Eine Drainelektrode 30 ist auf einer Oberfläche der den Leitungstyp p aufweisenden Drainschicht 21 entfernt von der den Leitungstyp n⁺ besitzen­ den Pufferschicht 22 ausgebildet. In vielen Fällen erstreckt sich die Sourceelektrode 29 oberhalb der Gateelektrodenschicht 28, wobei der isolierende Film 31 zwischen diesen Komponenten eingefügt ist, wie dies aus Fig. 1 ersichtlich ist.
In der rechten Hälfte der Fig. 1 ist ein Querschnitt durch die Halbleiteranordnung 2 gezeigt, die einen als bipolaren Hilfstransistor mit isoliertem Gate dienenden Abschnitt darstellt.
Der Aufbau der den bipolaren Hilfstransistor darstellenden Halbleiteranordnung 2 ist im wesentli­ chen identisch wie der Aufbau der Halbleiteranordnung 1, die den Hauptabschnitt des bipolaren Transistors mit isoliertem Gate bildet. Hilfsbasiszonen 34 des Leitungstyps p sind in einer Oberflächenschicht bzw. an der Oberseite der den Leitungstyp n aufweisenden Driftschicht 23 ausgebildet, und es sind Hilfssenkenzonen 35 des Leitungstyps p⁺, die eine größere Diffusions­ tiefe als die Hilfsbasiszonen 34 des Leitungstyps p besitzen, als ein Teil der Basiszonen 34 des Leitungstyps p vorgesehen. Die Senkenzonen 35 dienen zum Zwecke der Verhinderung einer Verriegelung bzw. Sperrung ("Latch-Up") des parasitären Thyristors. Ferner sind Hilfssourcezo­ nen 36 des Leitungstyps n in ausgewählten Bereichen der Oberflächenschichten bzw. Oberflä­ chenbereiche der Hilfsbasiszonen 34 des Leitungstyps p ausgebildet. Eine Hilfsgateelektroden­ schicht 38, die aus polykristallinem Silizium hergestellt ist, ist auf einem Hilfsgateoxidfilm 37 oberhalb derjenigen Oberflächen bzw. Flächen der den Leitungstyp p aufweisenden Hilfsbasiszo­ nen 34 ausgebildet, die zwischen den Hilfssourcezonen 36 des Leitungstyps n und der den Leitungstyp n aufweisenden Driftschicht 23 vorhanden sind. Die Halbleiteranordnung 2 bildet somit einen bipolaren Transistor mit isoliertem Gate mit einem Kanal des Leitungstyps n. Die Oberfläche der Hilfsgateelektrodenschicht 38 ist durch einen isolierenden Film 31 bedeckt, der z. B. aus Bor-Phosphor-Quarzglas (BPSG) hergestellt ist und auf dem eine Hilfssourceelektrode 39 vorgesehen ist. Kontaktlöcher sind derart ausgebildet, daß die Hilfssourceelektrode 39 mit Oberflächen sowohl der Hilfsbasiszonen 34 des Leitungstyps p als auch der den Leitungstyp n aufweisenden Hilfssourcezonen 36 in Kontakt steht. Der an der anderen Seite der den Leitungs­ typ n aufweisenden Driftschicht 23 vorhandene Aufbau ist identisch wie der Aufbau der den Hauptabschnitt des bipolaren Transistors mit isoliertem Gate bildenden Halbleiteranordnung 1.
Zwischen der den bipolaren Haupttransistor mit isoliertem Gate bildenden Halbleiteranordnung 1 und der den bipolaren Hilfstransistor mit isoliertem Gate bildenden Halbleiteranordnung 2 ist die durch die seriell geschalteten Zenerdioden gebildete Anordnung 3 auf einem dicken Oxidfilm 33 ausgebildet, der seinerseits auf der Driftschicht 23 des Leitungstyps n gebildet ist.
Aus dem in Fig. 1 gezeigten Querschnitt ist ersichtlich, daß die periphere Elektrode 32 mit der Hilfsgateelektrodenschicht 38 verbunden ist, und daß die Hilfssourceelektrode 39 mit einem Ende bzw. Anschluß der durch die seriell geschalteten Zenerdioden gebildeten Anordnung 3 verbunden ist. Eine Elektrode, die von dem anderen Ende bzw. Anschluß der durch die seriell geschalteten Zenerdioden gebildeten Anordnung 3 herausgeführt ist, ist mit der Gateanschluß­ fläche 4 der den bipolaren Haupttransistor mit isoliertem Gate bildenden Halbleiteranordnung 1 verbunden.
Der dem ersten Ausführungsbeispiel entsprechende bipolare Transistor mit isoliertem Gate stellt ein Bauelement für die Klasse 600 V dar. Zur Herstellung dieses bipolaren Transistors wird ein Wafer vorbereitet, wozu die den Leitungstyp n⁺ aufweisende Pufferschicht 22 dadurch gebildet wird, daß man eine Schicht des Leitungstyps n mit einem spezifischen Widerstand von 0,2 Ω.cm und einer Dicke von 30 µm auf einem Substrat des Leitungstyps p mit einem spezifischen Widerstand von 0,01 Ω.cm und einer Dicke von 500 µm epitaktisch aufwachsen läßt und dann die Driftschicht 23 des Leitungstyps n ausbildet, indem man auf der Pufferschicht 22 eine Schicht des Leitungstyps n mit einem spezifischen Widerstand von 40 Ω.cm und einer Dicke von ungefähr 50 µm epitaktisch aufwachsen läßt. Der restliche Teil des Aufbaus kann im wesentli­ chen mit demselben Herstellungsprozeß, wie er zur Herstellung eines bekannten bipolaren Transistors mit isoliertem Gate eingesetzt wird, gefertigt werden, mit Ausnahme lediglich einiger kleiner Änderungen wie etwa z. B. unterschiedlichen Mustern der Masken. Der Hauptabschnitt und der Hilfsabschnitt des bipolaren Transistors mit isoliertem Gate können gleichzeitig herge­ stellt werden, da diese Abschnitte die gleichen Abmessungen aufweisen können. Genauer gesagt, werden die Haupt- und Hilfsbasiszonen 24 und 34 des Leitungstyps p, die Haupt- und Hilfssenkenzonen 25 und 35 des Leitungstyps p⁺ und die den Leitungstyp p aufweisenden Zonen der durch die seriell geschalteten Zenerdioden gebildeten Anordnung 3 durch Implantieren von Borionen und durch thermische Diffusion gebildet, und es werden die Haupt- und Hilfs­ sourcezonen 26 und 36 des Leitungstyps n und die den Leitungstyp n aufweisenden Zonen der durch die seriell geschalteten Zenerdioden gebildeten Anordnung 3 durch Implantieren von Arsenionen oder Phosphorionen und durch thermische Diffusion erzeugt. Die die seriell geschal­ teten Zenerdioden enthaltende Anordnung 3 ist durch eine Schicht aus polykristallinem Silizium gebildet, die mit Hilfe desselben, druckreduzierten CVD-Verfahrens (chemische Dampfabschei­ dung) aufgebracht wird, das auch zur Herstellung der Haupt- und Hilfsgateelektrodenschichten 28 und 38 eingesetzt wird. Die Haupt- und Hilfsbasiszonen 24 und 34 des Leitungstyps p und die Haupt- und Hilfssourcezonen 26 und 36 des Leitungstyps n werden dadurch ausgebildet, daß die Haupt- und Hilfsgateelektrodenschichten 28 und 38 als ein Teil der Masken herangezogen werden, so daß die Ränder dieser Zonen 24, 34, 26 und 36 geeignet positioniert werden. Hierbei werden die Breiten dieser Zonen durch die laterale bzw. seitliche Diffusion der jeweiligen Ionen bestimmt. Die Haupt- und Hilfssourceelektroden 29 und 39 und die Gateelektrode werden durch Sputtern einer Aluminiumlegierung und durch nachfolgende photolithographische Bearbeitung ausgebildet, und es wird die Drainelektrode 30 dadurch erzeugt, daß drei Schichten aus Ti, Ni und Au durch Sputtern (Spratzen) hergestellt, so daß sie an ein metallisches Substrat angelötet werden kann.
Die Abmessungen der jeweiligen Zonen und Schichten der den Hauptabschnitt des bipolaren Transistors bildenden Halbleiteranordnung 1 und der den Hilfsabschnitt bildenden Halbleiteran­ ordnung 2 können z. B. in der folgenden Weise festgelegt werden. Die Diffusionstiefe der Haupt- und Hilfssenkenzonen 25 und 35 des Leitungstyps p beträgt 6 µm, wohingegen die Diffusions­ tiefe der Haupt- und Hilfsbasiszonen 24 und 34 des Leitungstyps p gleich 2 µm ist. Die Diffu­ sionstiefe der Haupt- und Hilfssourcezonen 26 und 36 des Leitungstyps n liegt bei 0,4 µm. Die Haupt- und Hilfsgate isolierenden Filme 27 und 37 weisen eine Dicke von 25 nm auf, und es besitzen die Gateelektrodenschichten 28 und 38, die aus polykristallinem Silizium hergestellt sind, und der isolierende Film 31 eine Dicke von 1 µm, wohingegen die Haupt- und Hilfssource­ elektroden 29 und 39 eine Dicke von ungefähr 5 µm aufweisen. Die Breite der durch die seriell geschalteten Zenerdioden gebildeten Anordnung 3 liegt bei 100 µm.
Im folgenden wird die Arbeitsweise des in der vorstehend beschriebenen Weise aufgebauten, ersten Ausführungsbeispiels des bipolaren Transistors mit isoliertem Gate erläutert. Die Hauptsourceelektrode 29 ist geerdet bzw. auf Massepotential gelegt, und es ist die Drainelektro­ de 30 an eine Spannungsversorgung über eine induktive Last angeschlossen. Wenn der bipolare Transistor mit isoliertem Gate von dem eingeschalteten Zustand in den ausgeschalteten Zustand umgeschaltet wird, d. h. wenn der bipolare Transistor mit isoliertem Gate abgeschaltet wird, erhöht sich die Spannung, die an die Drainelektrode 30 angelegt ist, aufgrund der Energie, die in der Induktivität gespeichert ist, wie es bereits vorstehend erläutert ist. Die an die Drainelektrode 30 angelegte Spannung wird zugleich auch an die Hilfsgateelektrodenschicht 38 über die periphere Elektrode 32 angelegt. Andererseits wird aber die Hilfssourceelektrode 39 der den bipolaren Hilfstransistor bildenden Halbleiteranordnung 2 bei einer Spannung gehalten, die so hoch ist wie die Spannung, die durch die Klemmspannung der durch die seriellen Zenerdioden gebildeten Anordnung 3 definiert ist. Wenn die Spannung der Drainelektrode 30 die Klemmspan­ nung überschreitet, wird der bipolare Hilfstransistor der Halbleiteranordnung 2 eingeschaltet. Die durch die seriell geschalteten Zenerdioden gebildete Anordnung 3 ist aus ungefähr 50 Zener­ diodenpaaren aufgebaut, wobei die Zenerdioden oder Zenerdiodenpaare jeweils eine Zenerspan­ nung von ungefähr 7V besitzen und die Paare jeweils in Reihe geschaltet sind.
Wenn der bipolare Hilfstransistor der Halbleiteranordnung 2 eingeschaltet wird, fließt dessen Strom durch die seriell geschaltete Zenerdioden-Anordnung 3 und wird an die Gateelektroden­ schicht 28 des bipolaren Hauptabschnitts der Halbleiteranordnung 1 angelegt, so daß der bipolare Haupttransistor der Halbleiteranordnung 1 eingeschaltet wird. Die Energie, die in der Induktivität (Spule) gespeichert ist, wird folglich durch den gesamten Hauptabschnitt (Halbleiteranordnung) 1 des bipolaren Transistors mit isoliertem Gate freigegeben bzw. abge­ führt.
Bei dem vorstehend beschriebenen ersten Ausführungsbeispiel des bipolaren Transistors mit isoliertem Gate wird der Strom, der durch den Hilfstransistorabschnitt bzw. die Halbleiteranord­ nung 2 fließt, zu der Gateelektrodenschicht 28 der den bipolaren Haupttransistor mit isoliertem Gate bildenden Halbleiteranordnung 1 gespeist, wodurch bewirkt wird, daß das Bauelement geschützt ist, wenn eine übermäßige Spannung angelegt wird. Da der Strom durch den bipolaren Transistor mit isoliertem Gate unter Ausnutzung der Leitfähigkeitsmodulation fließt, ist lediglich eine kleine Fläche zur Führung eines großen Stroms erforderlich, was bewirkt, daß die Halbleiter­ anordnung 1, d. h. der Hauptabschnitt des bipolaren Transistors mit isoliertem Gate, rasch eingeschaltet werden kann, wodurch das Ergebnis einer Erhöhung des Lawinenstrom erzielt wird.
Auch wenn dies in dem in Fig. 1 dargestellten Querschnitt nicht veranschaulicht ist, können die beiden Zenerdioden 5 und der Widerstand 6, die zwischen dem Gate G und der Source S vorhanden sind und in dem in Fig. 3 dargestellten Äquivalenzschaltbild gezeigt sind, in dem Halbleitersubstrat in ähnlicher Weise leicht integriert werden.
Gemäß Fig. 1 enthält der dicke Oxidfilm 33 einen Abschnitt 33a, bei dem die Dicke des Oxidfilms reduziert ist, so daß ein zugehöriger Abschnitt der Hilfgateelektrodenschicht 38 näher an eine Oberflächenschicht bzw. an die Oberseite des Siliziumsubstrats herangeführt ist. Dieser Abschnitt 33a dient dazu, zu verhindern, daß in der Nähe der Oberfläche der den Leitungstyp n aufweisenden Driftschicht 23 eine Inversionsschicht unter dem dicken Oxidfilm 33 auftritt, wodurch verhindert wird, daß ein Strom von den Hilfsbasiszonen 34 des Leitungstyps p und der peripheren Zone 32a des Leitungstyps p zu den den Leitungstyp p aufweisenden Basiszonen 24 des Hauptabschnitts des bipolaren Transistors mit isoliertem Gate fließt. Falls der dünne Abschnitt 33a des Oxidfilms im wesentlichen die gleiche Dicke wie der Gateoxidfilm 27 aufweist, besteht keine Notwendigkeit, die Anzahl der Prozeßschritte für die Ausbildung des dünnen Abschnitts 33a zu erhöhen. Bei dem in Fig. 4 gezeigten Ausführungsbeispiel ist der dünne Abschnitt 33a des Oxidfilms 33 mit einer ringförmigen Gestalt ausgebildet. Die Breite des Abschnitts des Oxidfilms 33, der außerhalb dieses ringförmigen Abschnitts 33a und unterhalb der Hilfsgateelektrodenschicht 38 angeordnet ist, wird vorzugsweise so gesteuert, daß sie so klein wie möglich ist.
Ein weiteres wichtiges Merkmal des ersten Ausführungsbeispiels des bipolaren Transistors mit isoliertem Gate besteht darin, daß die den Leitungstyp n⁺ aufweisende Pufferschicht 22 einen spezifischen Widerstand von 0,2 Ω.cm und eine Dicke von 30 µm aufweist.
In Fig. 5 ist eine graphische Darstellung gezeigt, in der die Beziehung zwischen dem Lawinen­ strom und der Dicke der den Leitungstyp n⁺ aufweisenden Pufferschicht veranschaulicht ist. Auf der horizontalen Achse ist die Dicke der den Leitungstyp n⁺ aufweisenden Pufferschicht dargestellt, wohingegen auf der vertikalen Achse der Lawinenstrom je Flächeneinheit aufgetra­ gen ist. Der Lawinenstrom vergrößert sich mit zunehmender Vergrößerung der Dicke der den Leitungstyp n⁺ aufweisenden Pufferschicht, tendiert aber dazu, in die Sättigung zu gelangen, nachdem die Dicke einen Wert von ungefähr 30 µm erreicht hat. Damit ein Lawinenstrom mit einer Größe bzw. Energie von 200 mJ oder 200 mA erzielt werden kann, kann die Chipfläche (genauer gesagt, die Fläche einer aktiven Zone) eine Kleinheit von nur 10 mm2 aufweisen, wenn die den Leitungstyp n⁺ aufweisende Pufferschicht eine Dicke von 30 µm besitzt. Wenn die Pufferschicht demgegenüber eine Dicke vom 10 µm aufweist, muß die Chipfläche verdoppelt werden, so daß sie 20 mm2 beträgt.
In Fig. 6 ist eine graphische Darstellung gezeigt, in der die Beziehung zwischen dem Lawinen­ strom und dem spezifischen Widerstand der den Leitungstyp n⁺ aufweisenden Pufferschicht dargestellt ist, wobei die Dicke der Pufferschicht des Leitungstyps n⁺ auf 30 µm festgelegt ist. Auf der horizontalen Achse ist der spezifische Widerstand der Pufferschicht des Leitungstyps n⁺ dargestellt, wohingegen auf der vertikalen Achse der Lawinenstrom aufgetragen ist.
Aus den Ergebnissen, die bei der Durchführung dieser Experimente erhalten worden sind, ist ersichtlich, daß der Lawinenstrom die Tendenz besitzt, sich langsam zu vergrößern, wenn sich der spezifische Widerstand der Pufferschicht des Leitungstyps n⁺ vergrößert. Weiterhin ist ersichtlich, daß der spezifische Widerstand vorzugsweise in einem Bereich von 0,1 bis 0,4 Ω.cm gehalten wird.
Falls bei dem Auftreten einer hohen Spannung an dem bipolarem Transistor mit isoliertem Gate ein Lawinendurchbruch auftritt, breitet sich eine Verarmungsschicht durch die Driftschicht des Leitungstyps n⁺ hindurch aus und erreicht annahmegemäß die Pufferschicht des Leitungstyps n⁺. Der Lawinenstrom vergrößert sich mit einer Zunahme der Dicke der Pufferschicht des Leitungs­ typs n⁺ oder mit einer Zunahme des spezifischen Widerstands dieser Pufferschicht, wie dies in den Fig. 5 und 6 gezeigt ist. Dies liegt wahrscheinlich daran, daß derjenige Anteil der Pufferschicht des Leitungstyps n⁺, der nicht verarmt ist, d. h. nicht in der Verarmungsschicht liegt, einen Ballastwiderstand bildet und die Wirkung besitzt, daß der Strom, der durch das gesamte Bauelement fließt, gemittelt wird.
Auf der Grundlage späterer Experimente wurde bestätigt, daß der vorstehend genannte Effekt erzielt werden kann, wenn der spezifische Widerstand der Pufferschicht des Leitungstyps n⁺ so gesteuert wird, daß er in dem Bereich von 0,05 bis 1 (Ω.m bzw.) Ω.cm liegt, und wenn die Dicke dieser Pufferschicht so gesteuert wird, daß sie in dem Bereich von 30 bis 80 µm liegt. Dieser Effekt wird nicht nur bei der in MOS-Ausführungsform vorliegenden Halbleiteranordnung erzielt, die mit einer durch seriell geschaltete Zenerdioden gebildeten Anordnung versehen ist, wie dies bei dem ersten Ausführungsbeispiel der Fall ist, sondern auch bei anderen, in MOS-Ausführungs­ form vorliegenden Halbleiterbauelementen erreicht, die nicht mit einer Zenerdiodenanordnung versehen sind.
In Fig. 7 ist eine Querschnittsansicht eines Teils eines bipolaren Transistors mit isoliertem Gate dargestellt, der ein zweites Ausführungsbeispiel der vorliegenden Erfindung repräsentiert. Dieses Ausführungsbeispiel ist grundlegend gleichartig wie das in Fig. 1 gezeigte erste Ausführungsbei­ spiel, unterscheidet sich jedoch von diesem ersten Ausführungsbeispiel dahingehend, daß zwischen der den Leitungstyp n aufweisenden Driftschicht 23a und der den Leitungstyp p besitzenden Drainschicht 21a eine Pufferschicht 22a des Leitungstyps p/n⁺ anstelle der nur aus einem einzigen Leitungstyp bestehenden Pufferschicht 22 ausgebildet ist. Die Pufferschicht 22a des Leitungstyps p/n⁺ weist nahezu den gleichen spezifischen Widerstand wie die den Leitungs­ typ n⁺ besitzende Pufferschicht 22 des ersten Ausführungsbeispiels auf. Die Schicht p der den Leitungstyp p/n⁺ aufweisenden Pufferschicht 22a weist eine geringere Verunreinigungs- bzw. Dotierungskonzentration als die Drainschicht 21a des Leitungstyps p auf.
Die Beziehung zwischen dem Lawinenstrom und der Dicke der Pufferschicht wurde mit Bezug zu dem bipolaren Transistor mit isoliertem Gate untersucht, der diese Pufferschicht 22a des Leitungstyps p/n⁺ aufweist. Es wurde gefunden, daß diese Beziehung gleichartig ist wie bei dem ersten Ausführungsbeispiel.
In Fig. 8 ist eine Querschnittsansicht eines Teils eines dritten Ausführungsbeispiels der vorlie­ genden Erfindung in Form eines bipolaren Transistors mit isoliertem Gate dargestellt. In Überein­ stimmung mit dem in Fig. 1 gezeigten, ersten Ausführungsbeispiel ist auch bei dem dritten Ausführungsbeispiel eine Zenerdiodenanordnung 60, die durch mit umgekehrter Polarität in Serie geschaltete Paare von Zenerdioden gebildet ist, zwischen dem Haupttransistorabschnitt und dem Hilfstransistorabschnitt des bipolaren Transistors mit isoliertem Gate vorgesehen. Jedoch unterscheiden sich die Ausgestaltungen des Haupttransistors und des Hilfstransistors des bipolaren Transistors mit isoliertem Gate geringfügig von denjenigen bei dem ersten Ausfüh­ rungsbeispiel.
Bei diesem Ausführungsbeispiel ist ein Graben 40 in einer Oberflächenschicht bzw. einem Oberflächenbereich einer Driftschicht 43 des Leitungstyps n, die einen hohen spezifischen Widerstand aufweist, derart ausgebildet, daß er sich ausgehend von einer der beiden sich gegenüberliegenden Hauptflächen bzw. Grenzflächen der den Leitungstyp n aufweisenden Driftschicht 43 in diese erstreckt. Basiszonen 44 des Leitungstyps p sind an den sich gegenüber­ liegenden Seiten des Grabens 40 ausgebildet, und es sind in den Oberflächenschichten bzw. in den oberen Bereichen der Basiszonen 44 des Leitungstyps p Sourcezonen 46 des Leitungstyps n derart ausgebildet, daß die den Leitungstyp p aufweisenden Basiszonen 44 und die den Leitungs­ typ n aufweisenden Sourcezonen 46 an der inneren Wand (Innenwand) des Grabens 40 freigelegt sind bzw. bis zu dessen Innenwand reichen. Das Innere des Grabens 40 ist mit einer Gateelektrodenschicht 48 aufgefüllt, die aus polykristallinem Silizium besteht, wobei ein Gateoxidfilm 47 einen Freiraum bzw. Zwischenraum zwischen der inneren Wand des Grabens 40 und der Gateelektrodenschicht 48 füllt. Somit liegt ein bipolarer Transistor mit isoliertem Gate und einem Kanal des Leitungstyps n vor. Das offene Ende des Grabens 40 ist mit einem isolierenden Film 51 bedeckt, der aus Bor-Phosphor-Quarzglas (BPSG) hergestellt ist. Kontaktlö­ cher sind derart ausgebildet, daß eine Sourceelektrode 49 sowohl mit Oberflächen der Basiszo­ nen 44 des Leitungstyps p als auch mit Oberflächen der Sourcezonen 46 des Leitungstyps n in Kontakt stehen, und daß eine nicht dargestellte Gateelektrode, die aus einem Metall besteht, mit der Gateelektrodenschicht 48 in Kontakt steht. Eine Drainelektrode 50 ist auf der Oberfläche einer den Leitungstyp p aufweisenden Drainschicht 41 ausgebildet. In vielen Fällen erstreckt sich die Sourceelektrode 49 über bzw. oberhalb der Gateelektrodenschicht 48, wobei der isolierende Film 51 zwischen der Sourceelektrode 49 und der Gateelektrodenschicht 48 angeordnet ist, wie dies aus Fig. 8 ersichtlich ist.
In gleichartiger Weise ist der Hilfstransistorabschnitt des bipolaren Transistors mit isoliertem Gate mit einem Graben versehen, der mit einer Hilfsgateelektrodenschicht 58 (48) gefüllt ist. Hierbei ist ein Zwischenraum zwischen der inneren Wand des Grabens und der Gateelektrodenschicht 58 durch einen Hilfsgateoxidfilm 57 gefüllt. Der bipolare Transistor mit isoliertem Gate und dieser Ausgestaltung mit Grabengate läßt sich mit hoher Zellendichte herstellen und findet somit in verstärktem Maße als Leistungshalbleiterbauelement Verwendung. Auch bei diesem Ausfüh­ rungsbeispiel ist eine periphere Elektrode 52, die auf dem gleichen Potential wie die Drainelek­ trode 50 gehalten ist, mit der Hilfsgateelektrodenschicht 58 verbunden, wie dies auch bei dem ersten Ausführungsbeispiel des bipolaren Transistors mit isoliertem Gate der Fall ist. Ferner ist eine Hilfssourceelektrode 59 mit einem Ende bzw. Anschluß der durch die seriell geschalteten Zenerdioden gebildeten Zenerdiodenanordnung 60 verbunden, und es ist eine Elektrode, die von dem anderen Ende bzw. Anschluß der Zenerdiodenanordnung 60 herausgeführt ist, an die Gateelektrodenschicht 48 des Haupttransistorabschnitts bzw. der Halbleiteranordnung 1 des bipolaren Transistors mit isoliertem Gate angeschlossen.
Das vorliegende Ausführungsbeispiel des bipolaren Transistors mit isoliertem Gate arbeitet in der gleichen Weise wie der bipolare Transistor gemäß dem ersten Ausführungsbeispiel. Wenn der Hilfstransistor des bipolaren Transistors mit isoliertem Gate eingeschaltet wird, fließt dessen Strom durch die seriell geschaltete Zenerdiodenanordnung 60 und wird damit zu der Gateelek­ trodenschicht 48 der Halbleiteranordnung 1, d. h. des bipolaren Haupttransistorabschnitts gespeist, so daß der Haupttransistorabschnitt eingeschaltet wird. Da die Leitfähigkeit moduliert werden kann, wenn der Strom fließt, ist lediglich eine kleine Fläche erforderlich, damit eine große Strommenge bzw. Stromstärke fließen kann. Der Haupttransistorabschnitt des bipolaren Transistors kann daher rasch eingeschaltet werden, so daß sich als Ergebnis eine Erhöhung des Lawinenstroms einstellt.
Fig. 9 zeigt eine Querschnittsansicht, in der ein Teil eines MOSFETs dargestellt ist, der eine als viertes Ausführungsbeispiel der vorliegenden Erfindung dienende Halbleitervorrichtung (Halbleiterbauelement) darstellt.
Der in Fig. 9 links dargestellte Bereich zeigt eine aktive Zone eines Hauptabschnitts 1 des MOSFETs, der die Schaltung des Stroms bewirkt. Der Aufbau dieser aktiven Zone ist im wesentlichen identisch wie der Aufbau eines bekannten MOSFETs. Hierbei sind voneinander getrennte Basiszonen 64 des Leitungstyps p in einem Oberflächenbereich einer Driftschicht 63 des Leitungstyps n, die hohen spezifischen Widerstand aufweist, an einer der beiden sich gegenüberliegenden Hauptflächen bzw. Grenzflächen der Driftschicht 63 ausgebildet. Sourcezo­ nen 66 des Leitungstyps n sind in ausgewählten Bereichen der Oberflächenschichten der Basiszonen 64 des Leitungstyps p gebildet. Eine Pufferschicht 61 des Leitungstyps n⁺ ist an der anderen Hauptfläche bzw. Grenzfläche der Driftschicht 63 des Leitungstyps n ausgebildet. Eine Gateelektrodenschicht 68, die aus polykristallinem Silizium hergestellt ist, ist auf einem Gate­ oxidfilm 67 oberhalb von solchen Oberflächen bzw. Flächen der Basiszonen 64 des Leitungstyps p gebildet, die zwischen den Sourcezonen 66 des Leitungstyps n und der den Leitungstyp n aufweisenden Driftschicht 63 angeordnet sind. Die Oberfläche der Gateelektrodenschicht 68 ist mit einem isolierenden Film 71 bedeckt, der z. B. aus Bor-Phosphor-Quarzglas (BPSG) hergestellt ist. Weiterhin ist eine Hauptsourceelektrode 69 auf dem isolierenden Film 71 derart ausgebildet, daß die Elektrode 69 sowohl mit den Oberflächen der Basiszone 64 des Leitungstyps p als auch mit den Oberflächen der Sourcezone 64 des Leitungstyps n in Kontakt steht. Ein Kontaktloch ist durch die Sourceelektrode 69 hindurchgehend derart ausgebildet, daß eine nicht gezeigte Gateelektrode mit der Gateelektrodenschicht 68 in Kontakt steht. In vielen Fällen erstreckt sich die Sourceelektrode 69 oberhalb der Gateelektrodenschicht 68, wobei der isolierende Film 71 zwischen der Elektrode 69 und der Gateelektrodenschicht 68 eingefügt ist, wie dies in Fig. 9 dargestellt ist.
Der in Fig. 9 auf der rechten Seite dargestellte Abschnitt zeigt einen Querschnitt durch einen Hilfsabschnitt 2 des MOSFETs. Der Aufbau des Hilfsabschnitts 2 des MOSFETs ist nahezu identisch wie der Aufbau des Hauptabschnitts 1. Hilfsbasiszonen 74 des Leitungstyps p sind in einer Oberflächenschicht bzw. in der Oberseite der Driftschicht 63 des Leitungstyps n ausgebil­ det, wohingegen Hilfssourcezonen 76 des Leitungstyps n in ausgewählten Bereichen der Ober­ flächenschichten bzw. Oberflächenabschnitten der Hilfsbasiszonen 74 des Leitungstyps p ausgebildet sind. Eine Hilfsgateelektrodenschicht 78, die aus polykristallinem Silizium hergestellt ist, ist auf einem Hilfsgateoxidfilm 77 oberhalb solcher Flächen der Hilfsbasiszonen 74 des Leitungstyps p ausgebildet, die zwischen den Hilfssourcezonen 76 des Leitungstyps n und der den Leitungstyp n aufweisenden Driftschicht 63 angeordnet sind. Es liegt somit ein MOSFET mit Kanal n vor. Die Oberfläche der Hilfsgateelektrodenschicht 78 ist mit einem isolierenden Fil 17977 00070 552 001000280000000200012000285911786600040 0002019811297 00004 17858m 71 bedeckt, der z. B. aus Bor-Phosphor-Quarzglas (BPSG) hergestellt ist. Auf dem isolierenden Film 71 ist eine Hilfssourceelektrode 79 angeordnet. Kontaktlöcher sind derart ausgebildet, daß die Hilfssourceelektrode 79 sowohl mit den Oberflächen der Hilfsbasiszone 74 des Leitungstyps p als auch mit den Oberflächen der Hilfssourcezonen 76 des Leitungstyps n in Kontakt stehen. Der an der anderen Seite der Driftschicht des Leitungstyps n vorhandene Aufbau ist identisch wie der Aufbau des Hauptabschnitts 1 des MOSFETs.
Zwischen dem Hauptabschnitt 1 und dem Hilfsabschnitt 2 des MOSFETs ist eine Zenerdioden­ anordnung 80 vorhanden, die aus umgekehrt geschalteten Paaren von Zenerdioden bzw. mit umgekehrter Polarität miteinander verbundenen Zenerdioden besteht und die auf einem dicken Oxidfilm 73 ausgebildet ist, der auf der Driftschicht 63 des Leitungstyps n vorhanden ist.
Aus der in Fig. 9 gezeigten Querschnittsansicht ist ersichtlich, daß eine periphere Elektrode 72 mit der Hilfsgateelektrodenschicht 78 verbunden ist, und daß die Hilfssourceelektrode 79 an ein Ende bzw. einen Anschluß der durch die seriell geschalteten Zenerdioden gebildeten Zener­ diodenanordnung 80 angeschlossen ist. Eine Elektrode, die von dem anderen Ende der durch die seriell geschalteten Zenerdioden gebildeten Zenerdiodenanordnung 80 herausgeführt ist, ist mit der Gateelektrodenschicht 68 des Hauptabschnitts 1 des MOSFETs verbunden.
Im folgenden wird die Herstellung des MOSFETs (IGBT) des vierten Ausführungsbeispiels, das ein Bauelement der Klasse 60 V darstellt, näher beschrieben. Ein Wafer wird vorbereitet, indem die Driftschicht 23 des Leitungstyps n dadurch hergestellt wird, daß man auf einem aus Silizium des Leitungstyps n bestehenden Substrat mit einem spezifischen Widerstand von 0,004 Ω.cm und einer Dicke von 350 µm eine Schicht des Leitungstyps n epitaktisch aufwachsen läßt, die einen spezifischen Widerstand von 0,5 Ω.cm und eine Dicke von ungefähr 7,5 µm aufweist. Der restliche Teil des Aufbaus kann durch nahezu die gleichen Verfahrensschritte wie diejenigen Prozeßschritte hergestellt werden, die zur Fabrikation eines bekannten MOSFETs benutzt werden, wobei lediglich einige kleinere Änderungen wie etwa die Verwendung von unterschiedli­ chen Mustern der Masken erforderlich sind. Die Haupt- und Hilfsbasiszonen 64 und 74 des Leitungstyps p und die den Leitungstyp p aufweisenden Zonen der durch die seriell geschalteten Zenerdioden gebildeten Zenerdiodenanordnung 80 werden durch Implantieren von Borionen und durch thermische Diffusion hergestellt. Die Haupt- und Hilfssourcezonen 66 und 76 des Lei­ tungstyps n und die den Leitungstyp n aufweisenden Zonen der in Serienschaltung vorliegenden Zenerdiodenanordnung 80 werden durch Implantieren von Arsenionen oder Phosphorionen und durch thermische Diffusion ausgebildet. Die in Serienschaltung vorliegende Zenerdiodenanord­ nung 80 ist aus einer Schicht aus polykristallinem Silizium hergestellt, die mit Hilfe des gleichen, druckverringerten CVD-Verfahrens (chemische Dampfphasenabscheidung), das auch zur Ausbildung der Haupt- und Hilfsgateelektrodenschicht 68 und 78 eingesetzt wird, aufgebracht wird. Die Haupt- und Hilfsbasiszonen 64 und 74 des Leitungstyps p und die Haupt- und Hilfssourcezonen 66 und 76 des Leitungstyps n werden dadurch ausgebildet, daß die Haupt- und Hilfsgateelektrodenschichten 68 und 78 als Teil der Masken verwendet werden, so daß die Ränder dieser Zonen 64, 74, 66 und 76 in geeigneter Weise positioniert werden. Die Breiten dieser Zonen werden durch die laterale (seitliche) Diffusion der jeweiligen Ionen bestimmt. Die Haupt- und Hilfssourceelektroden 69 und 79 und die Gateelektrode werden durch Sputtern einer Aluminiumlegierung und durch nachfolgende photolithographische Bearbeitung ausgebildet. Die Drainelektrode 70 wird durch Abscheiden von drei Schichten aus Ti, Ni und Au durch Aufsput­ tern ausgebildet, so daß die Drainelektrode 70 an ein metallisches Substrat angelötet werden kann.
Die Abmessungen der jeweiligen Elemente des Hauptabschnitts und des Hilfsabschnitts des MOSFETs können z. B. in der folgenden Weise festgelegt werden. Die Diffusionstiefe der Haupt- und Hilfsbasiszone 64 des Leitungstyps p beträgt 3 µm, während die Diffusionstiefe der Haupt- und Hilfskontaktzonen 65 und 75 des Leitungstyps p⁺ bei 0,6 µm liegt. Die Diffusionstiefe der Haupt- und Hilfssourcezonen 66 und 76 des Leitungstyps n beträgt 0,3 µm. Die Haupt- und Hilfsgateisolierfilme 67 und 77 weisen eine Dicke von 25 nm auf, wohingegen die Gateelektro­ denschichten 68 und 78, die aus polykristallinem Silizium hergestellt sind, und der isolierende Film 71 eine Dicke von 1 µm aufweisen. Die Haupt- und Hilfssourceelektroden 69 und 79 weisen eine Dicke von ungefähr 5 µm auf.
Im folgenden wird die Arbeitsweise des vorstehend beschriebenen, als MOSFET ausgelegten, vierten Ausführungsbeispiels näher erläutert. Die Hauptsourceelektrode 69 ist geerdet bzw. auf Massepotential gelegt, und es ist die Drainelektrode 70 über eine induktive Last an eine Spannungsversorgung angeschlossen. Wenn der MOSFET von dem eingeschalteten Zustand in den ausgeschalteten Zustand umgeschaltet wird, d. h. wenn der MOSFET abgeschaltet wird, erhöht sich die Spannung, die an der Drainelektrode 70 auftritt, aufgrund der in einer Induktivität (Spule) gespeicherten Energie, wie dies bereits vorstehend erläutert ist. Hierbei wird die Span­ nung, die an die Drainelektrode 70 angelegt ist, auch an die Hilfsgateelektrodenschicht 78 des Hilfsabschnitts des MOSFETs über die periphere Elektrode 72 angelegt. Auf der anderen Seite wird die Hilfssourceelektrode 79 des Hilfsabschnitts des MOSFETs auf einer Spannung gehalten, die so hoch bzw. maximal so hoch ist wie diejenige Spannung, die durch die Klemmspannung der durch die seriell geschalteten Zenerdioden gebildeten Zenerdiodenanordnung 80 definiert ist. Falls der Unterschied zwischen dieser Spannung und der am Kollektor vorhandenen Spannung einen bestimmten Wert überschreitet, wird der Hilfsabschnitt des MOSFET (Hilfs-MOSFET) eingeschaltet. Wenn dieser Hilfsabschnitt des MOSFETs eingeschaltet wird, fließt sein Strom durch die Serienschaltung der Zenerdiodenanordnung 80 und wird zu der Gateelektrodenschicht 68 des Hauptabschnitts des MOSFETs gespeist, wodurch der MOSFET-Hauptabschnitt einge­ schaltet wird. Die in der Induktivität gespeicherte Energie kann somit auf diese Weise abgebaut werden.
Bei dem vorstehend erläuterten vierten Ausführungsbeispiel des MOSFETs wird der Strom, der durch den Hilfsabschnitt des MOSFETs (IGBT) fließt, zu der Gateelektrodenschicht 68 des Hauptabschnitts des MOSFETs gespeist, so daß das Bauelement geschützt wird, wenn eine übermäßige Spannung angelegt wird. Der MOSFET kann daher zuverlässig gegenüber übermäßig hohen, an ihn angelegten Spannungen geschützt werden, wodurch ein vergrößerter Lawinen­ strom und/oder eine verbesserte Fähigkeit, einem Lawinendurchbruch widerstehen zu können, gewährleistet werden.
Wie in Fig. 9 gezeigt ist, enthält der dicke Oxidfilm 73 einen dünnen Abschnitt 73a, bei dem die Dicke des Oxidfilms 73 verringert ist, derart, daß ein entsprechender Abschnitt der Hilfsgateelek­ trodenschicht 78 näher bei der Oberfläche des aus Silizium bestehenden Substrats liegt. Der dünne Abschnitt 73a dient dazu, das Auftreten einer Inversionsschicht in der Nähe der Oberflä­ che des Siliziumsubstrats unterhalb des dicken Oxidfilms 73 zu verhindern, und einen Stromfluß von den Hilfsbasiszonen 74 des Leitungstyps p und der den Leitungstyp p aufweisenden peripheren Zone 72a zu den Basiszonen 64 des Hauptabschnitts des MOSFETs oder bipolaren Transistors zu verhindern.
Ein weiteres wichtiges Merkmal des MOSFETs gemäß dem vorliegenden, vierten Ausführungs­ beispiels besteht darin, daß die den Leitungstyp n aufweisende Driftschicht 63 mit einer Dicke von 7,5 µm ausgebildet ist.
In Fig. 10 ist eine graphische Darstellung gezeigt, die die Beziehung zwischen dem Lawinenstrom und der Dicke der den Leitungstyp n aufweisenden Driftschicht veranschaulicht. Auf der horizontalen Achse ist die Dicke der Driftschicht des Leitungstyps n aufgetragen, während die vertikale Achse den Lawinenstrom je Flächeneinheit repräsentiert. Der Lawinenstrom vergrößert sich, wenn sich die Dicke der Driftschicht bzw. Pufferschicht des Leitungstyps n vergrößert, besitzt aber die Tendenz, in die Sättigung zu gelangen, nachdem die Dicke ungefähr 7 µm erreicht. Die horizontale Achse kann auch so betrachtet werden, als würde sie die Änderungen derjenigen Dicke bzw. desjenigen Bereichs der Driftschicht des Leitungstyps n angeben, die bzw. der noch nicht verarmt ist, d. h. als würde sie die Dicke einer Lastschicht bzw. Ballastwider­ standsschicht repräsentieren, wie dies oberhalb des Schaubilds angegeben ist.
Bei dem MOSFET gemäß dem vierten Ausführungsbeispiel, der zur Klasse 60 V (für Spannungen bis 60 V ausgelegter Typ) zählt, erstreckt sich die Verarmungsschicht bei einer Spannung von 60 V nach unten bis zu einer Tiefe von ungefähr 3 µm, wenn der spezifische Widerstand der den Leitungstyp n aufweisenden Driftschicht gleich 0,5 Ω.cm ist. Da die Diffusionstiefe der Basis­ zone des Leitungstyps p gleich 3 µm ist, ist nahezu der gesamte Abschnitt der Driftschicht des Leitungstyps n verarmt, falls die den Leitungstyp n aufweisende Driftschicht, die einen recht kleinen Lawinenstrom aufweist, bzw. führt, eine Dicke von 6 µm besitzt. Falls ein Abschnitt der den Leitungstyp n aufweisenden Driftschicht, der noch nicht verarmt ist, eine Dicke von 1 µm oder mehr aufweist, ist demgegenüber sichergestellt, daß der MOSFET einen ausreichend hohen Lawinenstrom zeigt bzw. aufweist und mit hoher Stabilität arbeitet.
Der Lawinenstrom erhöht sich bei einer Zunahme der Dicke der Driftschicht des Leitungstyps n, da derjenige Abschnitt der den Leitungstyp n aufweisenden Driftschicht, der noch nicht verarmt ist, d. h. anders ausgedrückt die Ballastschicht oder Ballastwiderstandsschicht einen hohen Widerstandswert bereitstellt und die Funktion der Mittelung des Stroms ausübt, der durch das gesamte Bauelement fließt.
Der Widerstand (spezifische Widerstand) der Ballastschicht, d. h. der hohen Widerstand aufwei­ senden Schicht, wird so festgelegt, daß er im wesentlichen gleich groß wie oder kleiner als der spezifische Widerstand der Driftschicht des Leitungstyps n ist, jedoch größer ist als beispiels­ weise ein Zehntel des Widerstands der Driftschicht des Leitungstyps n. Damit ein ausreichend hoher Lawinenstrom erzielt wird, wird die Dicke der hohen Widerstand zeigenden Ballastschicht, die bei Auftreten eines Lawinendurchbruchs noch nicht verarmt ist, so festgelegt, daß sie gleich 0,5 µm oder größer ist.
Anhand von jüngeren Experimenten konnte bestätigt werden, daß der vorstehend genannte Effekt dadurch erzielt werden kann, daß die Dicke der hohen Widerstand zeigenden Ballast­ schicht auf 0,5 µm oder mehr festgelegt wird, wobei dieser Effekt nicht nur bei einem MOS-Halbleiterbauelement auftritt, das wie bei den dargestellten Ausführungsbeispielen eine in Serienschaltung vorliegende Zenerdiodenanordnung aufweist, sondern sich auch bei anderen MOS-Halbleiterbauelementen zeigt, die nicht mit einer Zenerdiodenanordnung versehen sind.
Bei den dargestellten Ausführungsbeispielen kommt die vorliegende Erfindung bei einem vertikalen bipolaren Transistor mit isoliertem Gate und einem vertikalen MOSFET zum Einsatz. Die Erfindung ist jedoch in gleicher Weise auch bei anderen Arten von mit isoliertem Gate versehenen Thyristoren oder Transistoren usw. einsetzbar. Weiterhin kann eine Mehrzahl der Merkmale der vorliegenden Erfindung auch bei einem einzelnen, in MOS-Ausführungsform vorliegenden Halbleiterbauelement, d. h. einem Bauelement ohne Hilfsabschnitt, eingesetzt werden, wobei auch ein solches Bauelement sehr gute bzw. verbesserte Eigenschaften aufgrund der kombinierten Wirkungen dieser Merkmale zeigt.
Wie vorstehend erläutert, sind bei der in Übereinstimmung mit der vorliegenden Erfindung stehenden, eine hohe Durchbruchspannung aufweisenden Halbleitervorrichtung in MOS-Ausfüh­ rungsform eine erste MOS-Halbleiteranordnung, durch die ein erster Strom fließt, und eine zweite MOS-Halbleiteranordnung, durch die ein zweiter Strom, der kleiner ist als der erste Strom, fließt und die im wesentlichen den gleichen Aufbau wie die erste MOS-Halbleiteranordnung aufweist, in dem gleichen Halbleitersubstrat ausgebildet. Die erste und die zweite MOS-Halbleiteranord­ nung verfügen über eine gemeinsame Drainelektrode, und es ist die Gateelektrode der zweiten MOS-Halbleiteranordnung mit der Drainelektrode verbunden. Diese Halbleitervorrichtung enthält ferner eine Mehrzahl von umgekehrt bzw. mit gleicher Polarität miteinander verbundenen Paaren von Zenerdioden, die in Reihe geschaltet sind. Diese Zenerdiodenanordnung ist zwischen der Sourceelektrode der zweiten MOS-Halbleiteranordnung und der Gateelektrode der ersten MOS-Halbleiteranordnung vorgesehen. Wenn eine übermäßige Spannung zwischen der Drainelektrode und der Gateelektrode der ersten MOS-Halbleiteranordnung angelegt ist, wird die zweite MOS-Halbleiteranordnung eingeschaltet und es wird der Strom zu der Gateelektrode der ersten MOS-Halbleiteranordnung über die Zenerdiodenanordnung gespeist, so daß die erste MOS-Halbleiter­ anordnung eingeschaltet wird. Hierdurch kann der Lawinenstrom der MOS-Halbleitervorrichtung bzw. des MOS-Halbleiterbauelements (MOS-Halbleiteranordnung) beträchtlich vergrößert werden.
Falls zwei mit umgekehrter Polarität miteinander verbundene Zenerdioden oder ein Widerstand zwischen der Gateelektrode und der Sourceelektrode der ersten MOS-Halbleiteranordnung vorgesehen sind, kann das Bauelement auch dann geschützt sein, wenn eine übermäßige Spannung angelegt wird, oder wenn die Gateelektrode nicht angeschlossen bzw. unterbrochen ist.
Die in MOS-Ausführungsform vorliegende Halbleitervorrichtung kann in der Form eines planaren bzw. ebenen Typs oder eines mit Grabengate (Trench-Gate) versehenen Typs eines vertikalen MOSFETs oder bipolaren Transistors mit isoliertem Gate ausgebildet sein.
Speziell bei einem vertikalen bipolaren Transistor mit isoliertem Gate ist vorzugsweise eine Ballastwiderstandsschicht, die einen Abschnitt mit einem spezifischen Widerstand von 0,05 bis 1 Ω.cm und einer Dicke von ungefähr 30 µm bis 80 µm enthält, zwischen der den ersten Leitungs­ typ aufweisenden Driftschicht und der den zweiten Leitungstyp aufweisenden Drainschicht vorgesehen, wodurch sich der Lawinenstrom erheblich vergrößern kann, wie dies bei dem dargestellten Ausführungsbeispiel erläutert ist.
Bei einem vertikalen MOSFET ist vorzugsweise eine Ballastwiderstandsschicht zwischen der den ersten Leitungstyp aufweisenden Driftschicht und der den zweiten Leitungstyp aufweisenden Drainschicht vorgesehen. Die Ballastwiderstandsschicht stellt eine Zone bereit, die selbst dann nicht verarmt ist, wenn ein Lawinendurchbruch bei dem Anlegen einer hohen Spannung an der in MOS-Ausführungsform vorliegenden Halbleitervorrichtung auftritt, wenn sich dieses in dem ausgeschalteten Zustand befindet oder in diesen versetzt wird, und weist weiterhin einen (spezifischen) Widerstandswert auf, der im wesentlichen gleich groß wie oder kleiner als der Widerstandswert der den ersten Leitungstyp aufweisenden Driftschicht ist, jedoch größer ist als ein Zehntel des Widerstandswerts der den ersten Leitungstyp aufweisenden Driftschicht. Die Dicke der Ballastwiderstandsschicht beträgt mindestens ungefähr 1 µm. Wenn die Ballastwider­ standsschicht in dieser Weise vorgesehen ist, läßt sich der Lawinenstrom beträchtlich erhöhen.
In der letzten Zeit sind in MOS-Ausführungsform vorliegende Halbleiterbauelemente, die als Schaltelemente in einer Schaltschaltung eingesetzt werden, einer erhöhten Gefahr ausgesetzt, daß auf sie starke Belastungen einwirken, die durch Stoßspannungen oder dergleichen hervorge­ rufen werden. Dies liegt an der vereinfachten Konfiguration der Schaltschaltung, die z. B. keine Snubberschaltung enthält, und an der Verringerung der Größe des Halbleiterbauelements. Die vorliegende Erfindung bietet für diese Situation einen erheblichen Beitrag zur Verbesserung der Fähigkeit des Bauelements, einem Lawinendurchbruch widerstehen zu können.
Die MOS-Halbleitervorrichtung mit hoher Durchbruchsspannung gemäß der vorliegenden Erfindung eignet sich insbesondere zum Betrieb elektromagnetischer Ventile und Motoren, aber auch für Schaltnetzteile mit Gleichstrom-Gleichstrom-Wandler. Ein IGBT gemäß der Erfindung eignet sich speziell auch als Hauptschaltvorrichtung für Zündspulen in Automobilen unter schwierigen Umgebungsbedingungen.

Claims (34)

1. MOS-Halbleitervorrichtung mit
einer ersten MOS-Halbleiteranordnung (1), durch die ein erster Strom fließt und die eine Sourceelektrode (S) und eine Gateelektrode (G) enthält,
einer zweiten MOS-Halbleiteranordnung (2), durch die ein zweiter Strom fließt, der klei­ ner ist als der erste Strom, wobei die zweite MOS-Halbleiteranordnung (2) im wesentlichen den gleichen Aufbau wie die erste MOS-Halbleiteranordnung (1) besitzt und eine Sourceelektrode (S) und eine Gateelektrode (G) enthält, wobei die erste MOS-Halbleiteranordnung (1) und die zweite MOS-Halbleiteranordnung (2) auf dem gleichen Halbleitersubstrat ausgebildet sind und eine gemeinsame Drainelektrode (D) aufweisen, und wobei die Gateelektrode (G) der zweiten MOS-Halbleiteranordnung (2) mit der gemeinsamen Drainelektrode (D) verbunden ist, und
einer Mehrzahl von Zenerdioden (3), die in Reihe geschaltet sind und die zwischen der Sourceelektrode (S) der zweiten MOS-Halbleiteranordnung (2) und der Gateelektrode (G) der ersten MOS-Halbleiteranordnung (1) angeordnet sind, wobei wenigstens zwei Zenerdioden der Mehrzahl von Zenerdioden (3) entgegengesetzt zu anderen geschaltet sind.
2. MOS-Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch mehrere Zener­ dioden (5), die zwischen der Gateelektrode (G) und der Sourceelektrode (S) der ersten MOS-Halbleiteranordnung (1) angeordnet sind.
3. MOS-Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Widerstand (6) zwischen der Gateelektrode (G) und der Sourceelektrode (S) der ersten MOS-Halbleiteranordnung (1) vorgesehen ist.
4. MOS-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sowohl die erste MOS-Halbleiteranordnung (1) als auch die zweite MOS-Halbleiteranordnung (2) jeweils einen bipolaren Transistor mit isoliertem Gate enthalten.
5. MOS-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste MOS-Halbleiteranordnung (1) und die zweite MOS-Halbleiteran­ ordnung (2) jeweils aufweisen:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen gewandt sind,
eine einen ersten Leitungstyp aufweisende Driftschicht (23),
eine einen zweiten Leitungstyp aufweisende Basiszone (24), die in einem Oberflächen­ bereich der den ersten Leitungstyp aufweisenden Driftschicht (23) auf der der ersten Hauptflä­ che entsprechenden Seite ausgebildet ist,
eine den ersten Leitungstyp aufweisende Sourcezone (26), die von der den ersten Leitungstyp aufweisenden Driftschicht (23) beabstandet ausgebildet ist, wobei die Basiszone (24) zwischen der Sourcezone (26) und der Driftschicht (23) angeordnet ist,
eine Gateelektrodenschicht (28), die auf einem Gateisolierfilm (27) oberhalb einer Fläche der den zweiten Leitungstyp aufweisenden Basiszone (24), die zwischen der den ersten Leitungstyp aufweisenden Sourcezone (26) und der den ersten Leitungstyp aufweisenden Driftschicht (23) eingefügt ist, ausgebildet ist,
eine Sourceelektrode (29), die so ausgebildet ist, daß sie sowohl mit der Sourcezone (26) als auch mit der Basiszone (24) in Kontakt steht, eine Drainschicht (21), die an einer auf der Seite der zweiten Hauptfläche liegenden Oberfläche der Driftschicht (23) ausgebildet ist,
eine Drainelektrode (30), die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit der Drainschicht (21) in Kontakt steht, und
eine Gateelektrode (4), die so ausgebildet ist, daß sie mit der Gateelektrodenschicht (28) in Kontakt steht.
6. MOS-Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß ein dicker Feldisolierfilm (33) vorhanden ist, der auf der ersten Hauptfläche zwischen der ersten MOS-Halbleiteranordnung (1) und der zweiten MOS-Halbleiteranordnung (2) angeordnet ist, daß ein Teil der Gateelektrodenschicht (28) der zweiten MOS-Halbleiteranordnung (2) sich über den Feldisolierfilm (33) hinweg erstreckt, daß der Feldisolierfilm (33) einen eine kleine Dicke aufwei­ senden Abschnitt (33a) enthält, dessen Dicke kleiner ist als diejenige des Feldisolierfilms (33), der zwischen der den ersten Leitungstyp aufweisenden Driftschicht (23) und der Gateelektroden­ schicht (28) der zweiten MOS-Halbleiteranordnung (2) ausgebildet ist, die um die den zweiten Leitungstyp aufweisende Basiszone der zweiten MOS-Halbleiteranordnung (2) herum angeordnet sind.
7. MOS-Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der die kleine Dicke aufweisende Abschnitt (33a) des Feldisolierfilms (33) im wesentlichen die gleiche Dicke wie der Gateisolierfilm aufweist.
8. MOS-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, daß sowohl die erste als auch die zweite MOS-Halbleiteranordnung (1, 2) jeweils aufweisen:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen gewandt sind,
eine Driftschicht (43), die einen ersten Leitungstyp aufweist und einen hohen spezifi­ schen Widerstand besitzt,
eine Basiszone (44, 54) die einen zweiten Leitungstyp aufweist und in einem Oberflä­ chenbereich der den ersten Leitungstyp aufweisenden Driftschicht (43) auf der bei der ersten Hauptfläche liegenden Seite ausgebildet ist,
eine Sourcezone (46, 56), die den ersten Leitungstyp aufweist und von der den ersten Leitungstyp aufweisender Driftschicht (43) beabstandet ausgebildet ist, wobei die Basiszone (44, 54) zwischen der Sourcezone (46, 56) und der Driftschicht (43) angeordnet ist,
einen Graben (40), der in der den ersten Leitungstyp aufweisenden Driftschicht (43) derart ausgebildet ist, daß die Sourcezone (46, 56) an einer Innenwand des Grabens (40) freiliegt oder endet, wobei der Graben (40) eine Tiefe aufweist, die größer ist als diejenige der Basiszone (44, 54),
eine Gateelektrodenschicht (48, 58), die in dem Graben angeordnet ist, wobei ein Gate­ isolierfilm (47, 57) einen zwischen der Gateelektrodenschicht (48, 58) und der Innenwand des Grabens (40) liegenden Raum ausfüllt,
eine Drainschicht (41), die auf einer Oberfläche der Driftschicht (43) auf der Seite der zweiten Hauptfläche ausgebildet ist,
eine Drainelektrode (50), die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht (41) in Kontakt steht, und
eine Gateelektrode, die in Kontakt mit der Gateelektrodenschicht (48, 58) steht.
9. MOS-Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß ein dicker Feldisolierfilm (53) an der ersten Hauptfläche zwischen der ersten MOS-Halbleiteranordnung und der zweiten MOS-Halbleiteranordnung angeordnet ist, daß ein Teil der Gateelektrodenschicht (58) der zweiten MOS-Halbleiteranordnung sich über den Feldisolierfilm (53) hinweg erstreckt, daß der Feldisolierfilm (53) einen mit kleiner Dicke versehenen Abschnitt (53a) aufweist, dessen Dicke kleiner ist als die Dicke des Feldisolierfilms (53), der zwischen der Driftschicht (43) und der Gateelektrodenschicht (58) der zweiten MOS-Halbleiteranordnung ausgebildet ist, die ihrerseits so angeordnet sind, daß sie die Basiszone (54) der zweiten MOS-Halbleiteranordnung umgeben.
10. MOS-Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der mit kleiner Dicke versehene Abschnitt (53a) des Feldisolierfilms (53) im wesentlichen die gleiche Dicke wie der Gateisolierfilm (57) besitzt.
11. MOS-Halbleitervorrichtung mit
einer ersten Hauptfläche und einer zweiten Hauptfläche, die in entgegengesetzte Rich­ tungen weisen,
einer Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
einer Basiszone, die einen zweiten Leitungstyp aufweist und in einem Oberflächenbe­ reich der Driftschicht auf der der ersten Hauptfläche entsprechenden Seite ausgebildet ist,
einer Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet ausgebildet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht angeordnet ist,
einer Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb einer Fläche der Basiszone, die zwischen der Sourcezone und der Driftschicht angeordnet ist, ausgebildet ist,
einer Sourceelektrode, die so angeordnet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
einer Drainschicht, die den zweiten Leitungstyp aufweist und an einer Oberfläche der Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite angeordnet ist,
einer Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit der Oberfläche der Drainschicht in Kontakt steht,
einer Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht, und
einer Ballastwiderstandsschicht, die zwischen der Driftschicht und der Drainschicht angeordnet ist und die einen Abschnitt enthält, der einen spezifischen Widerstand im Bereich von 0,05 bis 1 Ω.cm und eine Dicke im Bereich von ungefähr 30 µm bis 80 µm aufweist.
12. MOS-Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der spezifische Widerstand der Ballastwiderstandsschicht im Bereich von 0,1 bis 0,4 Ω.cm liegt.
13. MOS-Halbleitervorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht den ersten Leitungstyp aufweist.
14. MOS-Halbleitervorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht einen ersten Abschnitt, der den ersten Leitungstyp aufweist und mit der den ersten Leitungstyp aufweisenden Driftschicht in Kontakt steht, und einen zweiten Abschnitt enthält, der den zweiten Leitungstyp aufweist und mit der den zweiten Leitungstyp besitzenden Drainschicht in Kontakt steht.
15. MOS-Halbleitervorrichtung, die eine erste, in MOS-Ausführungsform vorliegende Halbleiteranordnung (1), durch die ein erster Strom fließt, und eine zweite, in MOS-Ausführungs­ form vorliegende Halbleiteranordnung (2) auf weist, durch die ein zweiter Strom fließt, der kleiner ist als der erste Strom, wobei die erste Halbleiteranordnung (1) und die zweite Halbleiteranord­ nung (2) im wesentlichen den gleichen Aufbau besitzen und an dem gleichen Halbleitersubstrat vorgesehen sind, wobei die erste und die zweite Halbleiteranordnung (1, 2) jeweils enthalten:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen weisen,
eine Driftschicht, die einen ersten Leitungstyp besitzt und einen hohen spezifischen Widerstand aufweist,
eine Basiszone, die den zweiten Leitungstyp aufweist und in einem Oberflächenbereich der Driftschicht an der der ersten Hauptfläche entsprechenden Seite ausgebildet ist,
eine Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet ausgebildet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht angeordnet ist,
eine Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb einer Fläche der Basiszone, die zwischen der Sourcezone und der Driftschicht eingefügt ist, angeordnet ist,
eine Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
eine Drainschicht, die den zweiten Leitungstyp aufweist und an einer Oberfläche der Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite ausgebildet ist,
eine Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht,
eine Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht, und
eine Ballastwiderstandsschicht, die zwischen der Driftschicht und der Drainschicht vorgesehen ist und die einen Abschnitt enthält, der einen spezifischen Widerstand im Bereich von 0,05 bis 1 Ω.cm und eine Dicke im Bereich von ungefähr 30 µm bis 80 µm aufweist.
16. MOS-Halbleitervorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß der spezifische Widerstand der Ballastwiderstandsschicht im Bereich von 0,1 bis 0,4 Ω.cm liegt.
17. MOS-Halbleitervorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht den ersten Leitungstyp aufweist.
18. MOS-Halbleitervorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht einen ersten Abschnitt, der den ersten Leitungstyp aufweist und mit der den ersten Leitungstyp besitzenden Driftschicht in Kontakt steht, und einen zweiten Abschnitt enthält, der den zweiten Leitungstyp aufweist und mit der den zweiten Leitungstyp besitzenden Drainschicht in Kontakt steht.
19. MOS-Halbleitervorrichtung, mit
einer ersten Hauptfläche und einer zweiten Hauptfläche, die in entgegengesetzte Rich­ tungen weisen,
einer Driftschicht, die den ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
einer Basiszone, die den zweiten Leitungstyp aufweist und in einem Oberflächenbereich der Driftschicht auf der der ersten Hauptfläche entsprechenden Seite angeordnet ist,
einer Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet angeordnet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht angeordnet ist,
einem Graben, der in der Driftschicht derart angeordnet ist, daß die Sourcezone an einer Innenwand des Grabens freigelegt ist, wobei der Graben eine Tiefe aufweist, die größer ist als diejenige der Basiszone,
einer Gateelektrodenschicht, die in dem Graben ausgebildet ist, wobei ein Gateisolier­ film einen Zwischenraum zwischen der Gateelektrodenschicht und der Innenwand des Grabens ausfüllt,
einer Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
einer Drainschicht, die den zweiten Leitungstyp aufweist und an einer Oberfläche der Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite ausgebildet ist,
einer Drainelektrode, die an der zweiten Hauptfläche angeordnet ist und mit einer Ober­ fläche der Drainschicht in Kontakt steht,
einer Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht, und
einer Ballastwiderstandsschicht, die zwischen der Driftschicht und der Drainschicht angeordnet ist und einen Abschnitt aufweist, der einen spezifischen Widerstand in einem Bereich von 0,05 bis 1 Ω.cm und eine Dicke in einem Bereich von ungefähr 30 µm bis 80 µm aufweist.
20. MOS-Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der spezifische Widerstand der Ballastwiderstandsschicht in einem Bereich von 0,1 bis 0,4 Ω.cm liegt.
21. MOS-Halbleitervorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht den ersten Leitungstyp aufweist.
22. MOS-Halbleitervorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht einen ersten Abschnitt, der den ersten Leitungstyp aufweist und mit der den ersten Leitungstyp besitzenden Driftschicht in Kontakt steht, und einen zweiten Abschnitt enthält, der den zweiten Leitungstyp aufweist und mit der den zweiten Leitungstyp besitzenden Drainschicht in Kontakt steht.
23. MOS-Halbleitervorrichtung, die eine erste, in MOS-Ausführungsform vorliegende Halbleiteranordnung, durch die ein erster Strom fließt, und eine zweite, in MOS-Ausführungsform vorliegende Halbleiteranordnung enthält, durch die ein zweiter Strom fließt, der kleiner ist als der erste Strom, wobei die erste Halbleiteranordnung und die zweite Halbleiteranordnung im wesentlichen den gleichen Aufbau aufweisen und an dem gleichen Halbleitersubstrat vorgesehen sind, und wobei die erste und die zweite Halbleiteranordnung jeweils enthalten:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen weisen,
eine Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
eine Basiszone, die einen zweiten Leitungstyp aufweist und in einem Oberflächenbe­ reich der Driftschicht auf der der ersten Hauptfläche entsprechenden Seite angeordnet ist,
eine Sourcezone, die den ersten Leitungstyp besitzt und von der Driftschicht beabstan­ det angeordnet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht angeord­ net ist,
einen Graben, der in der Driftschicht derart angeordnet ist, daß die Sourcezone an einer Innenwand des Grabens freigelegt ist, wobei der Graben eine Tiefe aufweist, die größer ist als die Tiefe der Basiszone,
eine Gateelektrodenschicht, die in dem Graben angeordnet ist, wobei ein Gateisolierfilm einen Raum zwischen der Gateelektrodenschicht und der Innenwand des Grabens ausfüllt, eine Sourceelektrode, die so angeordnet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
eine Drainschicht, die den zweiten Leitungstyp aufweist und an einer Oberfläche der Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite angeordnet ist,
eine Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht,
eine Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht, und
eine Ballastwiderstandsschicht, die zwischen der Driftschicht und der Drainschicht angeordnet ist und einen Abschnitt enthält, der einen spezifischen Widerstand in dem Bereich von 0,05 bis 1 Ω.cm und eine Dicke im Bereich von ungefähr 30 µm bis 80 µm aufweist.
24. MOS-Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß der spezifische Widerstand der Ballastwiderstandsschicht im Bereich von 0,1 bis 0,4 Ω.cm liegt.
25. MOS-Halbleitervorrichtung nach Anspruch 23 oder 24, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht den ersten Leitungstyp aufweist.
26. MOS-Halbleitervorrichtung nach Anspruch 23 oder 24, dadurch gekennzeichnet, daß die Ballastwiderstandsschicht einen ersten Abschnitt, der den ersten Leitungstyp aufweist und mit der den ersten Leitungstyp besitzenden Driftschicht in Kontakt steht, und einen zweiten Abschnitt enthält, der den zweiten Leitungstyp aufweist und mit der den zweiten Leitungstyp besitzenden Drainschicht in Kontakt steht.
27. MOS-Halbleitervorrichtung, mit
einer ersten Hauptfläche und einer zweiten Hauptfläche, die in entgegengesetzte Rich­ tungen gewandt sind,
einer Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
einer Basiszone, die den zweiten Leitungstyp aufweist und in einem Oberflächenbereich der Driftschicht auf der der ersten Hauptfläche entsprechenden Seite angeordnet ist,
einer Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht unter Zwischenlage der Basiszone beabstandet ist,
einer Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb einer Fläche der Basiszone, die zwischen der Sourcezone und der Driftschicht angeordnet ist, ausgebildet ist,
einer Sourceelektrode, die so angeordnet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
einer Drainschicht, die den ersten Leitungstyp aufweist und auf einer Oberfläche der Driftschicht an der der zweiten Hauptfläche entsprechenden Seite ausgebildet ist, wobei die Drainschicht einen kleineren spezifischen Widerstand als die erste Driftschicht aufweist,
einer Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht,
einer Gateelektrode, die mit der Gateelektrodenschicht in Kontakt steht, und
einer Ballastwiderstandsschicht, die den ersten Leitungstyp aufweist und zwischen der Driftschicht und der Drainschicht angeordnet ist, wobei die Ballastwiderstandsschicht eine Zone bereitstellt, die nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anlegen einer hohen Spannung an die MOS-Halbleitervorrichtung, die in den ausgeschalteten Zustand versetzt ist oder wird, auftritt, wobei die Ballastwiderstandsschicht einen spezifischen Widerstand besitzt, der im wesentlichen gleich groß wie oder kleiner als der spezifische Widerstand der Driftschicht ist und der größer ist als ein Zehntel des spezifischen Widerstands der ersten Driftschicht, und wobei die Dicke der Ballastwiderstandsschicht mindestens ungefähr 1 µm beträgt.
28. MOS-Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß die Dicke der Ballastwiderstandsschicht nicht größer ist als die Hälfte der Dicke der Driftschicht.
29. MOS-Halbleitervorrichtung, die eine erste, in MOS-Ausführungsform vorliegende Halbleiteranordnung, durch die ein erster Strom fließt, und eine zweite in MOS-Ausführungsform vorliegende Halbleiteranordnung enthält, durch die ein zweiter Strom fließt der kleiner ist als der erste Strom, wobei die erste Halbleiteranordnung und die zweite Halbleiteranordnung im wesentlichen den gleichen Aufbau aufweisen und an dem gleichen Halbleitersubstrat vorgesehen sind und wobei die erste und die zweite Halbleiteranordnung jeweils enthalten:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen weisen,
eine Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
eine Basiszone, die einen zweiten Leitungstyp aufweist und in einem Oberflächenbe­ reich der Driftschicht an der der ersten Hauptfläche entsprechenden Seite ausgebildet ist,
eine Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet ausgebildet ist, wobei die Basiszone zwischen der Driftschicht und der Sourcezone liegt,
eine Gateelektrodenschicht, die auf einem Gateisolierfilm oberhalb einer Fläche der Basiszone, die zwischen der Sourcezone und der Driftschicht angeordnet ist, ausgebildet ist,
eine Sourceelektrode, die so angeordnet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
eine Drainschicht, die an einer Oberfläche der Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite angeordnet ist und die einen kleineren spezifischen Wider­ stand als die Driftschicht aufweist,
eine Drainelektrode, die an der zweiten Hauptfläche so ausgebildet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht,
eine Gateelektrode, die sich in Kontakt mit der Gateelektrodenschicht befindet, und
eine Ballastwiderstandsschicht, die zwischen der Driftschicht und der Drainschicht angeordnet ist, wobei die Ballastwiderstandsschicht eine Zone bereitstellt, die nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anliegen einer hohen Spannung an der MOS-Halbleitervorrichtung, die in den ausgeschalteten Zustand gebracht ist, auftritt, wobei die Ballastwiderstandsschicht einen spezifischen Widerstand aufweist, der im wesentlichen gleich groß wie oder kleiner ist als der spezifische Widerstand der Driftschicht und größer ist als ein Zehntel dieses spezifischen Widerstands der Driftschicht, und wobei die Ballastwiderstands­ schicht eine Dicke von mindestens ungefähr 1 µm aufweist.
30. MOS-Halbleitervorrichtung nach Anspruch 29, dadurch gekennzeichnet, daß die Dicke der Ballastwiderstandsschicht nicht größer ist als die Hälfte der Dicke der Driftschicht.
31. MOS-Halbleitervorrichtung mit
einer ersten Hauptfläche und einer zweiten Hauptfläche, die in entgegengesetzte Rich­ tungen weisen,
einer Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
einer Basiszone, die einen zweiten Leitungstyp aufweist und in einem Oberflächenbe­ reich der Driftschicht an der der ersten Hauptfläche entsprechenden Seite ausgebildet ist,
einer Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht liegt,
einem Graben, der in der Driftschicht derart ausgebildet ist, daß die Sourcezone an einer Innenwand des Grabens freigelegt ist, wobei der Graben eine Tiefe besitzt, die größer ist als die Tiefe der zweiten Basiszone,
einer Gateelektrodenschicht, die in dem Graben angeordnet ist, wobei ein Gateisolier­ film einen Zwischenraum zwischen der Gateelektrodenschicht und der Innenwand des Grabens ausfüllt,
einer Sourceelektrode, die so ausgebildet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
einer Drainschicht, die den ersten Leitungstyp aufweist und an einer Oberfläche der den ersten Leitungstyp besitzenden Driftschicht auf der der zweiten Hauptfläche entsprechenden Seite ausgebildet ist, wobei die Drainschicht einen kleineren spezifischen Widerstand als die Driftschicht besitzt,
einer Drainelektrode, die an der zweiten Hauptfläche angeordnet ist und sich mit einer Oberfläche der Drainschicht in Kontakt befindet, einer Gateelektrode, die sich mit der Gateelektrodenschicht in Kontakt befindet, und
einer Ballastwiderstandsschicht, die den ersten Leitungstyp aufweist und zwischen der Driftschicht und der Drainschicht angeordnet ist, wobei die Ballastwiderstandsschicht eine Zone bereitstellt, die nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anliegen einer hohen Spannung an der MOS-Halbleitervorrichtung, die in einen ausgeschalteten Zustand versetzt ist, auftritt, wobei die Ballastwiderstandsschicht einen spezifischen Widerstand aufweist, der im wesentlichen gleich groß wie oder kleiner als der spezifische Widerstand der Driftschicht und größer als ein Zehntel dieses spezifischen Widerstands der Driftschicht ist, und wobei die Dicke der Ballastwiderstandsschicht mindestens ungefähr 1 µm beträgt.
32. MOS-Halbleitervorrichtung nach Anspruch 31, dadurch gekennzeichnet, daß die Dicke der Ballastwiderstandsschicht nicht größer ist als die Hälfte der Dicke der Driftschicht.
33. MOS-Halbleitervorrichtung, die eine erste, in MOS-Ausführungsform vorliegende Halbleiteranordnung, durch die ein erster Strom fließt, und eine zweite, in MOS-Ausführungsform vorliegende Halbleiteranordnung enthält, durch die ein zweiter Strom fließt, der kleiner ist als der erste Strom, wobei die erste Halbleiteranordnung und die zweite Halbleiteranordnung im wesentlichen den gleichen Aufbau aufweisen und an dem gleichen Halbleitersubstrat vorgesehen sind und wobei die erste und die zweite Halbleiteranordnung jeweils aufweisen:
eine erste Hauptfläche und eine zweite Hauptfläche, die in entgegengesetzte Richtun­ gen weisen,
eine Driftschicht, die einen ersten Leitungstyp aufweist und einen hohen spezifischen Widerstand besitzt,
eine Basiszone, die den zweiten Leitungstyp aufweist und in einem Oberflächenbereich der Driftschicht an der der ersten Hauptfläche entsprechenden Seite ausgebildet ist,
eine Sourcezone, die den ersten Leitungstyp aufweist und von der Driftschicht beab­ standet angeordnet ist, wobei die Basiszone zwischen der Sourcezone und der Driftschicht angeordnet ist,
einen Graben, der in der Driftschicht derart ausgebildet ist, daß die Sourcezone an einer Innenwand des Grabens freigelegt ist, wobei der Graben eine Tiefe aufweist, die größer ist als die Tiefe der Basiszone,
eine Gateelektrodenschicht, die in dem Graben angeordnet ist, wobei ein Gateisolierfilm einen Zwischenraum zwischen der Gateelektrodenschicht und der Innenwand des Grabens ausfüllt,
eine Sourceelektrode, die so angeordnet ist, daß sie sowohl mit der Sourcezone als auch mit der Basiszone in Kontakt steht,
eine Drainschicht, die den ersten Leitungstyp aufweist und an einer Oberfläche der Driftschicht an der der zweiten Hauptfläche entsprechenden Seite angeordnet ist und die einen kleineren spezifischen Widerstand als die erste Driftschicht aufweist,
eine Drainelektrode, die an der zweiten Hauptfläche so angeordnet ist, daß sie mit einer Oberfläche der Drainschicht in Kontakt steht,
eine Gateelektrode, die sich mit der Gateelektrodenschicht in Kontakt befindet, und
eine Ballastwiderstandsschicht, die den ersten Leitungstyp aufweist und zwischen der Driftschicht und der Drainschicht vorgesehen ist, wobei die Ballastwiderstandsschicht eine Zone bereitstellt, die nicht verarmt wird, wenn ein Lawinendurchbruch bei dem Anliegen einer hohen Spannung an der MOS-Halbleitervorrichtung, die in einen ausgeschalteten Zustand versetzt ist oder wird, auftritt, wobei die Ballastwiderstandsschicht einen spezifischen Widerstand aufweist, der im wesentlichen gleich groß wie oder kleiner als der spezifische Widerstand der Driftschicht ist, jedoch größer ist als ein Zehntel des spezifischen Widerstands der Driftschicht, und wobei die Ballastwiderstandsschicht eine Dicke aufweist, die mindestens ungefähr 1 um beträgt.
34. MOS-Halbleitervorrichtung nach Anspruch 33, dadurch gekennzeichnet, daß die Dicke der Ballastwiderstandsschicht nicht größer ist als die Hälfte der Dicke der Driftschicht.
DE19811297A 1997-03-17 1998-03-16 MOS-Halbleitervorrichtung mit hoher Durchbruchspannung Expired - Lifetime DE19811297B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6353597 1997-03-17
JP9-063535 1997-03-17

Publications (2)

Publication Number Publication Date
DE19811297A1 true DE19811297A1 (de) 1998-09-24
DE19811297B4 DE19811297B4 (de) 2009-03-19

Family

ID=13232015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19811297A Expired - Lifetime DE19811297B4 (de) 1997-03-17 1998-03-16 MOS-Halbleitervorrichtung mit hoher Durchbruchspannung

Country Status (2)

Country Link
US (2) US6246092B1 (de)
DE (1) DE19811297B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033380A1 (de) * 1998-12-03 2000-06-08 Infineon Technologies Ag Steuerbares halbleiterbauelement mit einem gatevorwiderstand
WO2000079596A1 (en) * 1999-06-23 2000-12-28 Lockheed Martin Corporation Cmos device with diodes connected between input node and gate electrodes
DE10004548B4 (de) * 1999-02-05 2010-12-30 Fuji Electric Systems Co., Ltd. Trench-IGBT
WO2020260301A1 (fr) * 2019-06-24 2020-12-30 Valeo Systemes De Controle Moteur Dispositif de sécurité pour interrupteur électronique et système électrique comportant un tel dispositif

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
US6885275B1 (en) * 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US6538279B1 (en) * 1999-03-10 2003-03-25 Richard A. Blanchard High-side switch with depletion-mode device
JP4169879B2 (ja) * 1999-08-20 2008-10-22 新電元工業株式会社 高耐圧トランジスタ
DE10001865B4 (de) * 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
WO2002013235A2 (en) 2000-08-08 2002-02-14 Advanced Power Technology, Inc. Power mos device with asymmetrical channel structure
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP3506676B2 (ja) * 2001-01-25 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
DE10111462A1 (de) * 2001-03-09 2002-09-19 Infineon Technologies Ag Thyristorstruktur und Überspannungsschutzanordnung mit einer solchen Thyristorstruktur
US6633063B2 (en) * 2001-05-04 2003-10-14 Semiconductor Components Industries Llc Low voltage transient voltage suppressor and method of making
JP3906052B2 (ja) * 2001-10-15 2007-04-18 株式会社東芝 絶縁ゲート型半導体装置
JP3703435B2 (ja) * 2002-02-05 2005-10-05 三菱電機株式会社 半導体装置
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
US20070295723A1 (en) * 2005-03-16 2007-12-27 Helen Of Troy Limited, A Barbados Company Vessel with indicia and caddy
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
JP5138274B2 (ja) * 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
US7897997B2 (en) * 2008-02-23 2011-03-01 Force Mos Technology Co., Ltd. Trench IGBT with trench gates underneath contact areas of protection diodes
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US20110079848A1 (en) * 2008-05-28 2011-04-07 Nxp B.V. Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
US20110006409A1 (en) * 2009-07-13 2011-01-13 Gruenhagen Michael D Nickel-titanum contact layers in semiconductor devices
TWI387094B (zh) * 2009-10-08 2013-02-21 Anpec Electronics Corp 具備汲極電壓保護之功率半導體元件及其製作方法
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
JP5777319B2 (ja) * 2010-10-27 2015-09-09 三菱電機株式会社 半導体装置
JP5655931B2 (ja) * 2011-03-14 2015-01-21 富士電機株式会社 半導体装置の製造方法
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20140264434A1 (en) * 2013-03-15 2014-09-18 Fairchild Semiconductor Corporation Monolithic ignition insulated-gate bipolar transistor
US10177228B2 (en) 2015-01-14 2019-01-08 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP2018067570A (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
US10366976B2 (en) 2016-12-22 2019-07-30 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN106847750B (zh) * 2017-01-19 2020-04-03 上海宝芯源功率半导体有限公司 一种用于锂电保护的开关器件及其制作方法
CN110061055A (zh) * 2018-01-19 2019-07-26 无锡华润微电子有限公司 碳化硅复合mos器件及碳化硅复合mos器件的制作方法
CN110875303B (zh) * 2018-08-31 2022-05-06 无锡华润上华科技有限公司 一种瞬态电压抑制器件及其制造方法
JP7293592B2 (ja) * 2018-09-14 2023-06-20 富士電機株式会社 半導体素子及び半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212396A (en) 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
JPS6273766A (ja) 1985-09-27 1987-04-04 Toshiba Corp 半導体装置
IT1218200B (it) 1988-03-29 1990-04-12 Sgs Thomson Microelectronics Procedimento di fabbricazione di un dispositivo semiconduttore mos di poterza a modulazione di conducibilita' (himos) e dispositivi con esso ottenuti
JPH0292111A (ja) 1988-09-29 1990-03-30 Hitachi Ltd アナログスイッチ回路およびこれを用いた表示装置
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
JPH02266712A (ja) * 1989-04-07 1990-10-31 Fuji Electric Co Ltd 半導体装置
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
JPH04364784A (ja) 1991-06-12 1992-12-17 Fuji Electric Co Ltd Ｍｏｓ型半導体素子駆動回路
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
DE69428894T2 (de) * 1994-08-02 2002-04-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Bipolartransistor mit isolierter Steuerelektrode
JPH08255902A (ja) 1995-03-17 1996-10-01 Toshiba Corp 絶縁ゲート型半導体装置とその製造方法
US5605865A (en) * 1995-04-03 1997-02-25 Motorola Inc. Method for forming self-aligned silicide in a semiconductor device using vapor phase reaction
JP3331846B2 (ja) 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000033380A1 (de) * 1998-12-03 2000-06-08 Infineon Technologies Ag Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE10004548B4 (de) * 1999-02-05 2010-12-30 Fuji Electric Systems Co., Ltd. Trench-IGBT
WO2000079596A1 (en) * 1999-06-23 2000-12-28 Lockheed Martin Corporation Cmos device with diodes connected between input node and gate electrodes
US6429492B1 (en) 1999-06-23 2002-08-06 Bae Systems Information And Electronic Systems Integration, Inc. Low-power CMOS device and logic gates/circuits therewith
WO2020260301A1 (fr) * 2019-06-24 2020-12-30 Valeo Systemes De Controle Moteur Dispositif de sécurité pour interrupteur électronique et système électrique comportant un tel dispositif

Also Published As

Publication number Publication date
DE19811297B4 (de) 2009-03-19
US6246092B1 (en) 2001-06-12
US6548865B2 (en) 2003-04-15
US20010009287A1 (en) 2001-07-26

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE112015004515B4 (de) Halbleitervorrichtungen
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE19824514B4 (de) Diode
DE19701189B4 (de) Halbleiterbauteil
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10203479A1 (de) Halbleitereinrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE112018000517T5 (de) Halbleitervorrichtung
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112016006380T5 (de) Halbleiterbauelement
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112021002169T5 (de) Halbleitervorrichtung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE60030059T2 (de) Durchbruchsdiode und verfahren zur herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 2706

8172 Supplementary division/partition in:

Ref document number: 19861463

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19861463

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8328 Change in the person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110826

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110826

R071 Expiry of right