JP5777319B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5777319B2
JP5777319B2 JP2010240369A JP2010240369A JP5777319B2 JP 5777319 B2 JP5777319 B2 JP 5777319B2 JP 2010240369 A JP2010240369 A JP 2010240369A JP 2010240369 A JP2010240369 A JP 2010240369A JP 5777319 B2 JP5777319 B2 JP 5777319B2
Authority
JP
Japan
Prior art keywords
gate
electrode
pad
semiconductor device
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010240369A
Other languages
English (en)
Other versions
JP2012094669A (ja
Inventor
直斗 鹿口
直斗 鹿口
浅野　徳久
徳久 浅野
佐藤　克己
克己 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010240369A priority Critical patent/JP5777319B2/ja
Priority to US13/173,324 priority patent/US8692244B2/en
Priority to CN201110198350XA priority patent/CN102456632A/zh
Priority to DE102011083243.2A priority patent/DE102011083243B4/de
Priority to KR1020110101019A priority patent/KR20120047763A/ko
Publication of JP2012094669A publication Critical patent/JP2012094669A/ja
Application granted granted Critical
Publication of JP5777319B2 publication Critical patent/JP5777319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、ＪＦＥＴ，ＳＩＴ，ＭＯＳＦＥＴ又はＩＧＢＴ等のスイッチング半導体装置における電極形成に関するものである。
電源や他の電気機器に用いられるスイッチング動作を行うスイッチング半導体装置には、ＪＦＥＴ，ＳＩＴ，ＭＯＳＦＥＴ又はＩＧＢＴ等が用いられる。こうしたスイッチング半導体装置において、セルを配置する有効面積は特性やコストを決める重要なパラメータであり、有効面積を大きくすることが求められる。
特開２００７−４２８１７号公報 特開２００７−１４２１３８号公報
ところが、電極パッドの直下の領域は無効領域となっており（特許文献１参照）、特性向上やコスト低減を実施するためには、この電極パッド直下の無効領域を有効領域として活用する必要がある。
また、パワーサイクル性や放熱性の向上を目的としたアセンブリ技術として、エミッタ電極のダイレクトリードボンディング（ＤＬＢ、特許文献２参照）や圧接接合などが考えられるが、ゲート遅延低減を目的として、ゲート配線の引き回しによりエミッタ電極を分割する構造は、上記アセンブリ技術を適用する上で障害となっている。
そこで、本発明は上述の問題点に鑑み、電極パッド直下の領域を有効領域とする半導体装置の提供を目的とする。
本発明の半導体装置は、半導体層に設けられた複数のゲート電極と、複数のゲート電極の直上の半導体層上に設けられた、シリサイド膜からなるエミッタ電極と、前記エミッタ電極上に形成された絶縁膜と、前記絶縁膜上に形成されたＡｌからなる電極パッドとを備える。
本発明の半導体装置は、半導体層に設けられた複数のゲート電極と、複数のゲート電極の直上の半導体層上に設けられた、シリサイド膜からなるエミッタ電極と、前記エミッタ電極上に形成された絶縁膜と、前記絶縁膜上に形成されたＡｌからなる電極パッドとを備えるので、電極パッド直下の領域を有効領域とすることが出来る。
本発明の前提技術となる半導体装置の構造図である。 実施の形態１の半導体装置を構成する各レイヤーを示す図である。 実施の形態１の半導体装置の断面図である。 実施の形態２の半導体装置の断面図である。
（前提技術）
図１は、本発明の前提技術に係る半導体装置であるＩＧＢＴチップの構成を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ´断面図である。
図１（ａ）において、ＩＧＢＴチップの表面にはゲートパッド８とエミッタ電極４が形成されており、その周囲にはガードリング５ａが形成されている。また、ゲート配線引き回し部１２にはエミッタ電極４は形成されず、その結果エミッタ電極４はＩＧＢＴチップ上で６分割されている。
図１（ｂ）に示すＩＧＢＴチップでは、半導体層として、ｐコレクタ層１上にｎ＋バッファ層２が形成され、ｎ＋バッファ層２上にはｎ−ドリフト層３が形成される。半導体層上には、絶縁膜１０を挟んでゲートパッド８が形成される。ゲートパッド８の周囲はガードリング５ａに囲まれており、ガードリング５ａに沿ってゲート配線（図示せず）が引き回されている。
ガードリング５ａでゲートパッド８と隔てられた他方の側には、半導体層上にエミッタ電極４が形成され、その下方、半導体層の表面には、絶縁膜１０を介してゲート電極１１が形成されている。
ＩＧＢＴチップの外周にはガードリングが設けられている。ガードリングは、半導体層に設けられたｐ＋型のガードリング５ｃと、ＩＧＢＴチップの表面に設けられた半導体層又は絶縁膜からなるガードリング５ａと、ガードリング５ａ中に設けられたＡｌからなるガードリング５ｂとで構成されている。
図１（ｂ）に示したように、前提技術に係るＩＧＢＴチップではゲートパッド８の直下にセルを配置することが出来ず、セルの有効面積がゲートパッド８の面積だけ小さくなってしまう。そこで、本発明のＩＧＢＴチップではゲートパッド８の直下にもセルを配置するための工夫を施した。
（実施の形態１）
本実施の形態の半導体装置であるＩＧＢＴチップでは、低抵抗かつ強度のあるシリサイド膜（ＷＳｉ２，ＴｉＳｉ２，ＣｏＳｉ２，ＮｉＳｉ２等）を用いてエミッタ電極を作成し、その上に絶縁膜を介して電極パッドの一例としてゲートパッドを形成する。そして、スルーホールにてゲートパッドとゲート配線とをコンタクトし、パッド直下の無効領域に有効セルを配置する。
図２は、本実施の形態のＩＧＢＴチップを構成する各レイヤーを示す平面図である。図２（ａ）は下層レイヤー、図２（ｂ）は下層レイヤーの上に形成する上層レイヤーの平面図であり、図２（ｃ）は、下層レイヤーの上に上層レイヤーを形成した状態を示す平面図である。
図２（ａ）では、ＩＧＢＴチップの外周をガードリング５ａが覆い、ガードリング５ａ内部の絶縁膜１０上に、エミッタ電極を構成するシリサイド膜（サリサイド膜）７がライン上に複数形成されている。ゲートパッド８が設けられる領域では、シリサイド膜７を絶縁膜１０で覆っている。図２（ｂ）は、複数のシリサイド膜７上に共通に接続して形成されたエミッタパッドであるエミッタ共通電極４とゲートパッド８を示している。
図３は、本実施の形態のＩＧＢＴチップの断面図である。図３（ａ）は図２（ｃ）のＢ−Ｂ´断面図であってエミッタパッド４の直下領域の構成を示し、図３（ｂ）は図２（ｃ）のＣ−Ｃ´断面図であってゲートパッド８の直下領域の構成を示す。
図３（ａ）に示すＩＧＢＴチップでは、半導体層として、ｐコレクタ層１上にｎ＋バッファ層２が形成され、ｎ＋バッファ層２上にはｎ−ドリフト層３が形成される。これらの半導体層には、Ｓｉの他、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体も用いられる。ｎ−ドリフト層３の表面にはポリシリコンからなるゲート電極１１が形成され、ｐ＋分離層６によってゲート電極１１が分割され、セルが分割されている。ゲート電極１１上には、絶縁膜１０を介してシリサイド膜でエミッタ電極７が形成され、複数のライン状に分割されたシリサイド膜よりなるエミッタ電極７の上にはＡｌからなるエミッタパッド（エミッタ共通電極）４が形成される。ガードリングの構成は図１で示した前提技術のＩＧＢＴチップと同様である。
図３（ｂ）は図２（ｃ）のＣ−Ｃ´断面図であり、ゲートパッド８とその直下領域の断面図を示している。図３（ｂ）において、半導体層の表面に、ポリシリコンからなるゲート電極１１が複数形成され、ゲート電極１１上には絶縁膜１０を介して、シリサイドからなるエミッタ電極７が形成される。図示を省略しているが、ゲート電極１１の側面にはエミッタ電極７に接するｎエミッタ領域とｐベース領域が設けられ、ｐベース領域がチャネル領域となってエミッタ電極７からｐコレクタ層１までが導通する。そして、エミッタ電極７上には絶縁膜１０を介してゲートパッド８が形成される。
９はゲート配線上に形成されたシリサイド膜、あるいはゲート配線を示す。ゲート配線９はチップ外周のガードリング５ａ内側と、エミッタ電極７のラインの間（ｐ＋分離層６の上）に、エミッタ電極７と平行に形成され、これらのゲート配線９によってゲートパッド８とゲート電極１１がコンタクトする。ゲート配線９を低抵抗なシリサイド膜を備えて形成することにより、ゲート遅延を抑制することが出来る。
ガードリングの構成は図１で示した前提技術のＩＧＢＴチップと同様である。
このように、電極パッド８の下にシリサイド膜を備えたエミッタ電極７を形成することによって、従来は無効領域であったパッド直下の領域にもセルを配置でき、有効面積が増加する。よって、特性向上やコスト低減が期待できる。
また、エミッタ電極をエミッタパッド（エミッタ共通電極）４と分割されたシリサイド膜７の２層構造にすることによって、ゲート配線９をエミッタパッド４の下層に配置することが出来るので、エミッタパッド４をゲート配線９によって分割されることなく一体化することができる。そのため、ダイレクトリードボンディングや圧接接合が容易になり、アセンブリ不良を抑制できる。
＜変形例＞
図４は、本実施の形態の変形例に係るＩＧＢＴチップの平面図である。本実施の形態のＩＧＢＴチップではゲートパッド８直下の領域を有効領域とするため、ゲートパッド８をチップ内に複数配置しても無効領域が増えない。そのため、図４に示すように、ゲートパッド８をチップ内に複数個配置することが可能になる。これにより、ゲート抵抗の調整が容易になり、ゲート発振対策が容易になる。また、ゲートパッドを複数個配置することによってゲート遅延が解消され、セルのＯＮ／ＯＦＦのバランスが良くなり、短絡耐量及びＲＢＳＯＡ耐量が向上する。
なお、本実施の形態では、ゲートパッド８を用いて説明したが、ゲートパッド８の代わりにカレントセンスパッドや温度センスパッドであっても良い。このようなセンスパッドの下にシリサイドからなるエミッタ電極７を形成する場合は、センスパッドを任意の位置に配置することが出来るため、センスパッドによる測定精度が向上する。
また、エミッタ電極７に用いるシリサイド膜には、Ａｌより強度のあるものを用いる。これにより、ウェハテスト、チップテスト及びアセンブリ時にセルへのダメージを抑制することが出来る。
＜効果＞
本発明の半導体装置は、半導体層上に設けられた、シリサイド膜を備えて構成されるエミッタ電極７と、エミッタ電極７のシリサイド膜上に形成された絶縁膜１０と、絶縁膜１０上に形成されたＡｌからなる電極パッド８と、を備えるので、電極パッド８の直下領域を有効領域とすることが出来る。
また、電極パッド８は、ゲート電極、カレントセンス電極、温度センス電極のいずれかとして用いられるので、センス電極として用いる場合は、センス電極の直下領域は無効領域とならないために、チップ内の所望の位置に取り付けることができ、そのためセンス電極の測定精度を向上することが出来る。
あるいは、電極パッド８はゲートパッドとして用いられ、かつ複数備えられるので、ゲート抵抗の調整が容易になり、ゲート発振対策が容易になる。また、ゲートパッド８を複数個配置することによってゲート遅延が解消され、セルのＯＮ／ＯＦＦのバランスが良くなり、短絡耐量及びＲＢＳＯＡ耐量が向上する。
また、シリサイド膜は、Ａｌよりも強度の高いシリサイド膜からなるので、ウェハテスト、チップテスト及びアセンブリ時にセルへのダメージを抑制することが出来る。
さらに、シリサイド膜はサリサイド膜で形成されるので、このような構成によっても、電極パッド８の直下領域を有効領域とすることが出来る。
また、エミッタ電極は、分割された複数のシリサイド膜７と、複数のシリサイド膜７上に共通に接続して形成されたエミッタ共通電極４とを備える。このように、エミッタ電極を２層構造にすることによって、ゲート配線９をエミッタパッド４の下層に配置することが出来るので、エミッタパッド４をゲート配線９によって分割されることなく一体化することができる。そのため、ダイレクトリードボンディングや圧接接合が容易になり、アセンブリ不良を抑制できる。
また、ゲートパッド８とゲート電極１１を電気的に接続するゲート配線９をシリサイド膜で覆うことにより、ゲート遅延を抑制することが出来る。
また、半導体層は、Ｓｉ，ＳｉＣ，ＧａＮのいずれかであるので、このような構成によっても、電極パッド８の直下領域を有効領域とすることが出来る。
１ ｐコレクタ層、２ ｎ＋バッファ層、３ ｎ−ドリフト層、４ エミッタパッド、５ａ、５ｂ、５ｃ ガードリング、６ ｐ＋分離層、７ サリサイド膜（エミッタ電極）、８ ゲートパッド、９ サリサイド膜（ゲート電極）、１０ 絶縁膜、１１ ゲート電極、１２ ゲート配線引き回し部。

Claims (8)

  1. 半導体層に設けられた複数のゲート電極と、
    前記複数のゲート電極の直上の前記半導体層上に設けられた、シリサイド膜を備えて構成されるエミッタ電極と、
    前記エミッタ電極の前記シリサイド膜上に形成された絶縁膜と、
    前記絶縁膜上に形成されたＡｌからなる電極パッドと、を備えた半導体装置。
  2. 前記電極パッドは、ゲートパッド、カレントセンス電極パッド、温度センス電極パッドのいずれかとして用いられる、請求項１に記載の半導体装置。
  3. 前記電極パッドは、ゲートパッドとして用いられ、かつ複数備えられる、請求項２に記載の半導体装置。
  4. 前記シリサイド膜は、Ａｌよりも強度の高いシリサイド膜からなる、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記シリサイド膜はサリサイド膜で形成される、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記エミッタ電極は、
    分割された複数の前記シリサイド膜と、
    前記複数のシリサイド膜上に共通に接続して形成されたエミッタ共通電極とを備える、請求項１〜５のいずれかに記載の半導体装置。
  7. 前記半導体層に形成された複数のゲート電極をさらに備え、
    前記電極パッドは、ゲートパッドとして用いられ、
    前記ゲートパッドと前記複数のゲート電極を電気的に接続するゲート配線をさらに備え、
    前記ゲート配線はシリサイド膜を備えて形成されている、請求項２〜６のいずれかに記載の半導体装置。
  8. 前記半導体層は、Ｓｉ，ＳｉＣ，ＧａＮのいずれかである、請求項１〜７のいずれかに記載の半導体装置。
JP2010240369A 2010-10-27 2010-10-27 半導体装置 Active JP5777319B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010240369A JP5777319B2 (ja) 2010-10-27 2010-10-27 半導体装置
US13/173,324 US8692244B2 (en) 2010-10-27 2011-06-30 Semiconductor device
CN201110198350XA CN102456632A (zh) 2010-10-27 2011-07-15 半导体装置
DE102011083243.2A DE102011083243B4 (de) 2010-10-27 2011-09-22 Halbleitervorrichtung
KR1020110101019A KR20120047763A (ko) 2010-10-27 2011-10-05 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010240369A JP5777319B2 (ja) 2010-10-27 2010-10-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2012094669A JP2012094669A (ja) 2012-05-17
JP5777319B2 true JP5777319B2 (ja) 2015-09-09

Family

ID=45935816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240369A Active JP5777319B2 (ja) 2010-10-27 2010-10-27 半導体装置

Country Status (5)

Country Link
US (1) US8692244B2 (ja)
JP (1) JP5777319B2 (ja)
KR (1) KR20120047763A (ja)
CN (1) CN102456632A (ja)
DE (1) DE102011083243B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251513A (ja) * 2012-06-04 2013-12-12 Toshiba Corp 半導体装置
JP6919713B2 (ja) 2017-10-17 2021-08-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20220045018A1 (en) * 2018-11-20 2022-02-10 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN112687654B (zh) * 2020-12-14 2024-02-23 株洲中车时代半导体有限公司 沟槽栅igbt器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE52791B1 (en) 1980-11-05 1988-03-02 Fujitsu Ltd Semiconductor devices
JP2962136B2 (ja) * 1994-03-16 1999-10-12 株式会社日立製作所 絶縁ゲート型半導体装置及びそれを用いた電力変換装置
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
JP2000058820A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd パワー半導体素子及びパワーモジュール
EP1271654B1 (en) 2001-02-01 2017-09-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
JP3637330B2 (ja) * 2002-05-16 2005-04-13 株式会社東芝 半導体装置
CN1532943B (zh) 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
KR100646135B1 (ko) * 2003-07-21 2006-11-23 쌍신전자통신주식회사 실리콘 체적탄성파 소자 및 그 제조방법
JP2005327805A (ja) * 2004-05-12 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
DE102005021450B4 (de) * 2005-05-10 2009-04-23 Atmel Germany Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises und dessen Verwendung
JP2007042817A (ja) 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
JP4706551B2 (ja) 2006-05-08 2011-06-22 株式会社日立製作所 パワー半導体素子及びパワーモジュール
DE102007008777B4 (de) 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP2010087124A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5407390B2 (ja) 2009-02-09 2014-02-05 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
DE102011083243B4 (de) 2016-06-16
KR20120047763A (ko) 2012-05-14
JP2012094669A (ja) 2012-05-17
CN102456632A (zh) 2012-05-16
DE102011083243A1 (de) 2012-05-03
US20120104415A1 (en) 2012-05-03
US8692244B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
TWI505444B (zh) Semiconductor device
US10115798B2 (en) Semiconductor device and method of manufacturing the same
JP2007142138A (ja) 半導体装置
JP6666292B2 (ja) 半導体装置
JP5777319B2 (ja) 半導体装置
JP2020080348A (ja) 半導体装置
JP2009081198A (ja) 半導体装置
TWI659611B (zh) 半導體裝置
JP7099115B2 (ja) 半導体装置
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
US9601572B2 (en) Semiconductor device for reducing gate wiring length
TW201620116A (zh) 半導體裝置
JP2010287786A (ja) 半導体装置
JP2009146994A (ja) トレンチゲート型半導体装置
JP2004014707A (ja) 半導体装置
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP7365368B2 (ja) 半導体装置
JP2016018848A (ja) 半導体装置
JP7185875B2 (ja) スイッチング素子
JP2013105932A (ja) 半導体装置
JP2006216596A (ja) 半導体装置およびその製造方法
JP2010199149A (ja) 半導体装置
WO2023090137A1 (ja) 半導体素子および半導体装置
JP4852876B2 (ja) 半導体装置
US9331186B2 (en) Semiconductor device with multilayer contact and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R150 Certificate of patent or registration of utility model

Ref document number: 5777319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250