DE102007008777B4 - Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben - Google Patents
Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102007008777B4 DE102007008777B4 DE102007008777A DE102007008777A DE102007008777B4 DE 102007008777 B4 DE102007008777 B4 DE 102007008777B4 DE 102007008777 A DE102007008777 A DE 102007008777A DE 102007008777 A DE102007008777 A DE 102007008777A DE 102007008777 B4 DE102007008777 B4 DE 102007008777B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- cell
- electrode
- component
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 210000003850 cellular structure Anatomy 0.000 title 1
- 238000001465 metallisation Methods 0.000 claims description 70
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Halbleiterbauelement aufweisend einen Halbleiterkörper (7) mit zumindest: – einer ersten auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (9), – einer zweiten auf einer der Oberflächen (46) des Halbleiterkörpers (7) angeordneten Bauelementelektrode (10), – einer auf einer der Oberflächen (8) des Halbleiterkörpers (7) angeordneten Bauelementsteuerelektrode (11), – in einem ersten aktiven Zellenfeld (12) des Halbleiterkörpers (7) angeordneten aktiven Halbleiterelementzellen (14), wobei die Halbleiterelementzellen (14) aufweisen: – eine erste Zellelektrode (15), – eine zweite Zellelektrode (16) und – eine Zellsteuerelektrode (17) sowie – eine Driftstrecke (18) zwischen den Zellelektroden (15, 16) – einem Teilbereich (19) des Halbleiterkörpers (7), auf dem zumindest die Bauelementsteuerelektrode (11) angeordnet ist, und wobei in dem Teilbereich (19) des Halbleiterkörpers (7) unterhalb der Bauelementsteuerelektrode (11) mindestens ein zweites aktives Zellenfeld (13) angeordnet ist.
Description
- Erfindungshintergrund
- Die Erfindung betrifft ein Halbleiterbauelement mit Zellenstruktur und ein Verfahren zur Herstellung desselben. Das Halbleiterbauelement weist einen Halbleiterkörper auf mit einer ersten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer zweiten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode und einer auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementsteuerelektrode. Dabei sind in einem aktiven Zellenfeld des Halbleiterkörpers aktive Halbleiterelementzellen angeordnet, die eine erste Zellelektrode, eine zweite Zellelektrode und eine Zellsteuerelektrode sowie eine Driftstrecke zwischen den Zellelektroden aufweisen. Auf einem Teilbereich des Halbleiterkörpers ist zumindest die Bauelementsteuerelektrode angeordnet.
- Ein derartiges Halbleiterbauelement wird auch als Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung bezeichnet. Diese Transistoranordnung weist als erste Bauelementelektrode beispielsweise einen Sourceanschluss, als zweite Bauelementelektrode beispielsweise einen Drainanschluss und als Bauelementsteuerelektrode beispielsweise einen Gateanschluss auf. Den Halbleiterkörper einer derartigen Transistoranordnung bildet ein Halbleitersubstrat mit aktivem Zellenfeld. Auch weist diese Transistoranordnung bzw. ein derartiges Halbleiterbauelement einen Teilbereich auf.
- Ein Nachteil derartiger Halbleiterbauelemente ist es, dass im Teilbereich bzw. im Bereich des Gateanschlusses diese Transistoranordnung nicht aktiv ist, und damit nicht zum Stromfluss im eingeschalteten Zustand bzw. zur Verminderung des Einschaltwiderstands Ron beiträgt. Insbesondere wird in diesem Teilbereich das Sourcegebiet ausgespart, um die geforderte Robustheit der Transistoranordnung zu gewährleisten. Dies erscheint notwendig, da bei einem n-Kanal-Transistor beispielsweise Löcher, die an der Bodyzone entstehen, durch die relativ hochohmige Bodyzone fließen und so einen Spannungsabfall in der Bodyzone verursachen, der umso größer ist, je länger die Strecke zum nächsten Bodykontakt ist.
- Liegt somit in der Bodyzone eine Sourcezone, so ist damit die Basis eines parasitären npn-Bipolartransistors vorgespannt und die Transistorordnung kann schon bei kleinen Strömen eingeschaltet werden, was aufgrund der Filamentierung der Avalancheeffekte im allgemeinen zu einer Zerstörung der Transistoranordnung führen kann.
- Da im Teilbereich die in Leistungstransistoren verwendete Einlagenmetallisierung eine Kontaktierung der Bodyzonen mit Hilfe der Sourcemetallisierung nicht ermöglicht, müssen diese Gebiete, die mit der Sourcemetallisierung verbunden sind, frei von Sourcezonen bleiben. Besonders gilt dies für Halbleiterbauelemente mit Grabenstrukturen, die mehrere Elektroden aufweisen, für die der Platzbedarf sehr groß ist, da alle Elektroden im Teilbereich nach oben geführt und angeschlossen werden müssen. Dazu müssen die tiefer liegenden Elektroden weiter außen im Teilbereich angeschlossen werden als höher liegende Elektroden, zumal sonst zum Anschließen einer tiefer liegenden Elektrode die höher liegende Elektrode unterbrochen werden muss. Eine entsprechende Kontaktierung von Elektroden in einem Teilbereich des Halbleiterkörpers ist aus
DE 102 12 144 B4 bekannt. - Zusammenfassung
- In einer Ausführungsform der Erfindung wird deshalb ein Halbleiterbauelement mit einen Halbleiterkörper geschaffen. Das Halbleiterbauelement weist einen Halbleiterkörper auf mit einer ersten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer zweiten auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementelektrode, einer auf einer der Oberflächen des Halbleiterkörpers angeordneten Bauelementsteuerelektrode und in einem ersten aktiven Zellenfeld des Halbleiterkörpers angeordnete aktive Halbleiterelementzellen, und die Halbleiterelementzellen eine erste Zellelektrode, eine zweite Zellelektrode und eine Zellsteuerelektrode sowie eine Driftstrecke zwischen den Zellelektroden aufweisen, wobei in einem Teilbereich des Halbleiterkörpers, auf dem mindestens die Bauelementsteuerelektrode angeordnet ist, unterhalb der Bauelementsteuerelektrode mindestens ein zweites aktives Zellenfeld angeordnet ist.
- Kurze Figurenbeschreibung
- Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
-
1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer Ausführungsform der Erfindung; -
2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß1 ; -
3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung; -
4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß3 durch einen Übergangsbereich zwischen zwei zentral angeordneten Zellenfeldern; -
5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß3 durch einen im ersten Zellenfeld angeordneten Teilbereich; -
6 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung; -
7 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung; -
8 zeigt eine schematische Draufsicht auf das Halbleiterbauelement gemäß7 nach Aufbringen einer Passivierungsschicht und nach Öffnen von Durchkontaktpunkten. - Detaillierte Beschreibung der Ausführungsformen
-
1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement1 einer Ausführungsform der Erfindung. Das Halbleiterbauelement1 weist einen Halbleiterkörper7 auf, der aus einem monokristallinen Halbleiterwafer ausgetrennt wurde. Die Oberfläche8 des Halbleiterkörpers7 ist von einer ersten Bauelementelektrode9 , deren Kontur durch eine gepunktete Linie43 gekennzeichnet ist, bedeckt, die eine Metallisierung einer Dicke zwischen 3 μm und 5 μm bis hin zu 20 μm aufweisen kann. Unterhalb der Metallisierung ist ein zentrales erstes Zellenfeld12 angeordnet, das aus einer Vielzahl von aktiven Halbleiterelementzellen14 besteht, die über Streifen41 , deren Kontur durch gestrichelte Linien42 gezeigt wird, miteinander in Kontakt stehen. - Die aus der Metallisierung gebildete erste Bauelementelektrode
9 ist bei diesem MOSFET-Transistor eine Sourceelektrode, die über Durchkontakte34 in den Fenstern36 mit unterhalb der Durchkontakte34 angeordneten Streifen41 , die wiederum mit unterhalb angeordneten Sourcezonen und diese umgebende Bodyzonen elektrisch in Verbindung steht. Somit bilden die Streifen41 die so genannten Source/Body-Kontakte zu den jeweiligen ersten Zellelektroden des zentralen ersten Zellenfelds12 . Diese Streifen41 sind beispielsweise mit Titansiliziden, Titannitrid, Wolfram und/oder Polysilizium aufgefült und führen durch eine Zwischenisolationsschicht35 zwischen der hier gezeigten Metallisierung in Form der ersten Bauelementelektrode9 und dem darunter liegenden zentral angeordneten ersten Zellenfeld12 . - Aus dem Material der Metallisierung ist auch eine Bauelementsteuerelektrode
11 im Teilbereich19 des Halbleiterkörpers7 angeordnet, deren Kontur durch eine doppelt gepunktete Linie44 gekennzeichnet ist. Unterhalb der Bauelementsteuerelektrode11 , die in dem Fall eines MOSFETs auch Gateelektrode genannt wird, ist ein zweites aktives Zellenfeld13 angeordnet, das mehrere Halbleiterelementzellen14 aufweist. In diesem Fall stellen die Durchkontakte22 in den Fenstern36 die sich durch eine Isolationsschicht zwischen der Metallisierung und der Oberfläche8 des Halbleiterkörpers erstrecken, Durchkontakte22 zu so genannten Trenchgateelektroden, welche die Zellsteuerelektroden bilden, dar. Die Grabenstruktur für die Trenchgateelektroden bzw. Zellsteuerelektroden sind mit einer durchgezogenen Linie dargestellt und bilden einen Leitungsring38 rund um den aktiven Bereich sowohl des zentral angeordneten ersten Zellenfelds12 als auch des zweiten Zellenfelds13 des Teilbereichs und stellen Zellsteuerverbindungsleitungen23 für die zahlreichen Halbleiterelementzellen14 dar. Die zweite Bauelementelektrode, die in diesem Fall eine Drainelektrode ist, befindet sich auf der Rückseite des hier gezeigten Halbleiterchips45 und ist deshalb nicht zu sehen. - Dieses Halbleiterbauelement
1 hat den Vorteil, dass die nicht von der Metallisierung60 für die erste Bauelementelektrode9 bedeckten Oberflächenbereiche des Halbleiterkörpers7 dennoch Bodykontakte für ein aktives zweites Zellenfeld13 unterhalb der Bauelementsteuerelektrode11 nutzen können, indem die dort nun vorgesehenen Bodyzonen mit einer weiteren dünneren Metallisierungslage oder anderen niederohmigen Zwischenschichten wie z. B. hochdotiertem Polysilizium oder hochdotierten Diffusionsgebieten mit den Bodyzonen im zentralen ersten Zellenfeld12 bzw. der Metallisierung60 der ersten Bauelementelektrode9 , die auf einem Potential der ersten Bauelementelektrode9 liegt, verbunden sind. - Außerdem ist es in vorteilhafter Weise möglich, die Zellsteuerelektroden in Grabenstrukturen
29 anzuordnen und über eine weitere hochleitfähige Schicht unterhalb der Metallisierung60 mit der Bauteilsteuerelektrode11 zu verbinden. Dabei sollte die hochleitfähige Schicht eine Breite von weniger als einen Mikrometer aufweisen, damit die Bodykontakte zur Bodyzone nicht zu weit voneinander beabstandet sind und somit eine hohe Avalanchefestigkeit für das neue Halbleiterbauelement gewährleistet ist. In dieser Ausführungsform der Erfindung wird eine Breite b für die weitere hochleitfähige Schicht unterhalb der Metallisierung60 in einer Breite b mit b ≤ 0,5 μm vorgesehen. Somit ist das aktive zweite Zellenfeld13 im Teilbereich unterhalb der Bauelementsteuerelektrode11 über eine zusätzlich elektrisch leitende Zwischenmetallisierungsstruktur mit dem zentral angeordneten aktiven ersten Zellenfeld12 elektrisch verbunden. - Darüber hinaus ist es vorgesehen, dass mindestens die erste Zellelektrode des zentral angeordneten ersten Zellenfelds
12 über Durchkontakte34 durch eine zentrale Isolationsschicht mit der ersten Bauelementelektrode9 elektrisch in Verbindung steht. Durch Optimierung der Durchkontaktstruktur ist somit gewährleistet, dass sowohl ein zentrales ersten Zellenfeld12 als auch ein im Teilbereich angeordnetes zweites Zellenfeld13 unterhalb der Bauelementsteuerelektrode11 voll funktionsfähig sind. - Weiterhin ist es vorgesehen, dass die Zellsteuerelektroden des zentral angeordneten ersten Zellenfelds
12 über Leiterbahnen23 oder eine Ringleitung38 mit der Bauelementsteuerelektrode11 auf dem Teilbereich19 des Halbleiterkörpers7 elektrisch in Verbindung stehen. Die Leiterbahnen23 bzw. auch die Ringleitung38 können dazu in einer Grabenstruktur29 angeordnet sein, die teilweise die Zellsteuerelektrode bildet. Erst wenn Leiterbahnen23 bzw. Ringleitung38 in der Grabenstruktur29 den Teilbereich, über dem sich die Bauelementsteuerelektrode11 befindet, erreichen, wird über Durchkontakte22 eine Verbindung zu der Bauelementsteuerelektrode11 gewährleistet. -
2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement1 gemäß1 . Dabei ist auf der linken Seite der2 ein Querschnitt durch das zentral angeordnete ersten Zellenfeld12 gezeigt, das unterhalb der Metallisierung60 für die Sourceelektrode S angeordnet ist, und auf der rechten Seite der2 ist der Querschnitt durch das zweite Zellenfeld13 des Teilbereichs gezeigt, das von einer Metallisierung60 für eine Bauelementsteuerelektrode11 bedeckt ist. Eine zweite Bauelementelektrode10 bedeckt die Rückseite46 des Halbleiterkörpers. Im Falle eines MOSFETs mit vertikaler Driftstrecke18 ist die erste Bauelementelektrode9 eine auf der Oberseite61 des Halbleiterköpers7 angeordnete Sourceelektrode S und die zweite Bauelementelektrode10 eine auf der Rückseite46 des Halbleiterkörpers befindliche Drainelektrode D. - Die Bauelementsteuerelektrode
11 ist auf der Oberseite61 des Halbleiterkörpers7 gemeinsam mit der ersten Bauelementelektrode9 angeordnet und bildet eine Gateelektrode G. Im Falle eines IGBTs ist die erste Bauelementelektrode9 eine Emitterelektrode E und die zweite Bauelementelektrode10 eine Kollektorelektrode K und die Bauelementsteuerelektrode11 eine isolierte Gateelektrode G. Im Falle des IGBTs kontaktiert die zweite Bauelementelektrode10 einen komplementär zur Driftstrecke leitenden hochdotierten Bereich des Halbleiterkörpers7 . - Sowohl im zentralen ersten Zellenfeld
12 als auch im zweiten Zellenfeld13 des Teilbereichs sind gleichartig aufgebaute Halbleiterelementzellen14 angeordnet, die eine erste Zellelektrode15 aufweisen, welche eine Source- bzw. Emitterzone26 und eine Bodyzone28 kontaktiert. Ferner weist die Halbleiterbauelementzelle14 der Zellenfelder12 und13 eine zweite Zellelektrode16 auf, die im Fall der hier gezeigten vertikalen Ausrichtung einer Driftstrecke18 auf der Rückseite46 des Halbleiterkörpers7 angeordnet ist und einen Teilbereich der großflächigen zweiten Bauelementelektrode10 einnimmt. Darüber hinaus weist die Halbleiterelementzelle14 eine Zellsteuerelektrode17 auf, die in dieser Ausführungsform der Erfindung eine Trenchgateelektrode37 bildet, die in einer Grabenstruktur29 des Halbleiterkörpers7 angeordnet ist. Diese Grabenstruktur29 weist in dieser Ausführungsform der Erfindung eine Grabenwand33 auf, die im Bereich der Bodyzone28 mit einer dünnen Gateoxidschicht31 beschichtet ist, so dass eine Steuerwirkung von der Zellsteuerelektrode17 ausgehen kann, wobei der untere Bereich der Grabenstruktur29 eine dickere Isolationsschicht32 der Grabenwände33 aufweist als die Gateoxidschicht31 , da in diesem unteren Bereich keine Schaltfunktion vorgesehen ist. - Der Unterschied zwischen dem zentralen ersten Zellenfeld
12 unterhalb der ersten Bauelementelektrode9 und dem zweiten Zellenfeld13 im Teilbereich unterhalb der Bauelementsteuerelektrode11 besteht nun darin, dass die erste Bauelementelektrode9 über Durchkontakte34 , die eine Kontaktfüllung aus Titansilizid, Titannitrid, Wolfram oder Polysilizium auf weisen, direkt die benachbarten Source- bzw. Emitterzonen26 und die Bodyzone28 kontaktieren, während im Teilbereich die Bauelementsteuerelektrode11 durch eine dünne Isolationslage35 von den Durchkontakten34 isoliert ist und dafür Durchkontakte22 zu den Zellsteuerelektroden17 aufweist. Die Zellsteuerelektroden17 sind, wie es die Draufsicht auf das Halbleiterbauelement1 in1 zeigt, über eine ringförmig angeordnete Grabenstruktur29 , die als Ringleitung38 bezeichnet wird, miteinander verbunden, wobei die Zellsteuerverbindungsleitungen23 , die in1 zu sehen sind, praktisch die in2 gezeigten in einer Grabenstruktur29 angeordneten Zellsteuerelektroden17 bilden. Eine dünne weitere Isolationslage35 isoliert die Durchkontakte34 zu den Source- und Bodyzonen26 bzw.28 unterhalb der Bauelementsteuerelektrode11 vor dem Steuerpotential, das an die erste Bauelementsteuerelektrode9 angelegt wird. - Da im Teilbereich die Bauelementsteuerelektrode
11 vorgesehen ist, werden dort die Durchkontakte22 durch eine zusätzliche Isolationsschicht vorgesehen, um die Zellsteuerelektroden17 des aktiven Zellfelds13 des Teilbereichs elektrisch mit der Bauelementsteuerelektrode11 zu verbinden. Es können im Teilbereich auch mehrere weitere zweite aktive Zellenfelder vorgesehen werden, die über eine zusätzliche Isolationsschicht von der im Teilbereich angeordneten Bauelementelektrode11 elektrisch isoliert sind. Die Zellsteuerelektroden17 dieser aktiven zweiten Zellenfelder13 im Teilbereich sind über Durchkontakte22 durch diese Isolationsschicht mit der auf der Oberseite des Halbleiterbauelements1 befindlichen Bauelementsteuerelektrode11 elektrisch verbunden. Diese Durchkontakte22 bilden eine so genannte Plugstruktur, welche im zentralen ersten Zellenfeld12 eine Bauelementelektrode9 mit den ersten Zellelektroden15 verbindet, die gleichzeitig die zugehörigen, die Zellelektroden15 umgebenden Bodyzonen28 kontaktiert. - Wenn auch in den
1 und2 Halbleiterbauelemente1 mit vertikalen Driftstrecken18 gezeigt werden, so ist die Erfindung nicht auf diese Ausführungsformen begrenzt und kann auch für ein Halbleiterbauelement mit einer lateral ausgerichteten Driftstrecke18 vorgesehen werden, wobei die erste und zweite Bauelementelektrode9 und10 sowie die Bauelementsteuerelektrode11 auf einer gemeinsamen Oberfläche61 des Halbleiterkörpers7 angeordnet sind. Sowohl die erste als auch die zweite Halbleiterbauelementelektrode9 und10 und die Bauelementsteuerelektrode11 können aus dem Material der Metallisierung60 hergestellt sein, so dass diese Metallisierung60 gleichzeitig eine Metallisierung für Bondverbindungselemente und/oder Klammerverbindungselemente und/oder Bondstreifenelemente darstellt. - Wenn das Halbleiterbauelement
1 , wie in den1 und2 gezeigt, eine vertikal ausgerichtete Driftstrecke18 aufweist, dann sind die Bauelementelektroden9 und10 auf gegenüberliegenden Oberflächen8 des Halbleiterkörpers7 angeordnet. Während die Bauelementsteuerelektrode11 auf einer Oberfläche61 gemeinsam mit der ersten Bauelementelektrode9 angeordnet ist, befindet sich die zweite Bauelementelektrode10 auf der Rückseite46 des Halbleiterkörpers7 . Für derartige Halbleiterbauelemente1 mit vertikal ausgerichteter Driftstrecke18 ist es von Vorteil, zweite aktive Zellenfelder13 unterhalb der Bauelementsteuerelektrode11 vorzusehen. - In dieser Weise kann die erste Zellelektrode
15 eine hochdotierte oberflächennahe Sourcezone26 eines MOSFETs oder eine hochdotierte oberflächennahe Emitterzone eines IGBTs sein, welche den gleichen Leitungstyp wie die Driftstrecke18 aufweisen. Darüber hinaus sind in einem derartigen MOSFET bzw. einem IGBT die Sourcezone26 bzw. die Emitterzone von einer komplementär zu der Driftstrecke dotierten Bodyzone28 umgeben, die mit einer Zellsteuerelektrode17 in Wirkverbindung steht, so dass beim Anlegen einer entsprechenden Steuerspannung an die Zellsteuerelektrode17 über die Bauelementsteuerelektrode9 die entsprechenden Halbleiterbauelementzellen14 sowohl im zentralen ersten Zellenfeld12 als auch im zweiten Zellenfeld13 des Teilbereichs das gesamte Halbleiterbauelement1 durchschalten. Dabei bildet sich ein Kanal durch die Bodyzone28 zur Driftstrecke18 hin aus. - Von Vorteil ist es, die Zellsteuerelektroden
17 im zentralen ersten aktiven Zellenfeld12 in Grabenstrukturen29 anzuordnen, wobei sich die Grabenstrukturen29 bis in das zweite aktive Zellenfeld13 des Teilbereichs erstrecken. Damit kann ohne zusätzlich oberflächenmontierte Leiterbahnen eine Verbindungsstruktur geschaffen werden, welche die Zellsteuerelektroden17 in den Grabenstrukturen29 gleichzeitig auch als Leiterbahnen23 oder als Ringleitungen38 einsetzen. - In der Grabenstruktur
29 ist es vorgesehen, dass zwischen den Zellsteuerelektroden17 und den Bodyzonen28 eine Gateoxidschicht31 angeordnet ist, die bei derartigen Trenchgatestrukturen37 , bei denen die Zellsteuerelektroden17 in der Grabenstruktur29 angeordnet sind, von einer Isolationsschicht auf den Grabenwänden33 gebildet ist. Dabei kann die Schichtdicke dieser Isolationsschicht in der Grabenstruktur auf den Grabenwänden33 zunehmen, sobald eine Gateoxidschichtfunktion nicht mehr erforderlich ist, und die in2 gezeigte Isolationsschicht32 bilden. - In der Grabenstruktur
29 für die Zellsteuerelektroden17 können auch mehrere Gateelektroden übereinander oder nebeneinander angeordnet sein, die mit dem Potential der ersten Elektrode9 oder unterschiedlichen Potentialen verbunden sind. Ferner ist es möglich, dass das Halbleiterbauelement1 eine Durchkontaktstruktur innerhalb der Grabenstruktur29 aufweist, welche die erste Bauelementelektrode9 mit den Bodyzonen28 des zentralen ersten Zellenfelds12 elektrisch verbindet. Dazu können die Durchkontakte34 zur ersten Bauelementelektrode9 von einer isolierenden Barriere in der Grabenstruktur29 umgeben sein und eine Füllung mit Wolfram oder eine metallische Kontaktschicht zum Bodykontakt mit einer Füllung aus hochdotiertem Polysilizium aufweisen. - Das Halbleiterbauelement
1 kann auch mit einer aktiven Zenerung kombiniert werden. Dazu ist eine Zenerdiode zwischen der Bauelementsteuerelektrode11 und der zweiten Bauelementelektrode10 des Halbleiterbauelements1 geschaltet, welche die Zellsteuerelektroden17 öffnet, wenn sie über einer sich durch die Zenerspannung der Zenerdiode plus Durchbruchspannung ergebenden Spannung an der zweiten Bauelementelektrode10 liegt. Dadurch kann verhindert werden, dass das Halbleiterbauelement1 große Ströme über längere Zeit durch Avalanchegeneration führt. Außerdem sind bei aktiver Zenerung größere Abstände zwischen Bodykontakten möglich. - Vorteilhaft lassen sich wie oben bereits erwähnt die Durchkontakte
34 dann einsetzen, wenn zusätzlich Kontaktgräben vorgesehen werden, da dadurch sowohl die Sourcezone26 als auch die Bodyzone28 lokal miteinander verbunden werden können. Dabei weisen die Durchkontakte34 typischerweise die oben erwähnte Barriere und eine Füllung mit Wolfram oder eine metallische Kontaktschicht mindestens zwischen einem n-Poly und der p-Bodyzone28 auf sowie ein hochdotiertes Polysilizium zur elektrischen Verbindung. - Außerdem kann eine dünne Metallisierungslage verwendet werden, um auf der Siliziumoberfläche aufliegend sowohl die Sourcezone
26 als auch die Bodyzone28 zu kontaktieren. Diese dünne Metallisierungslage kann anders als die Durchkontaktierungen34 auch quer zu den Grabenstrukturen29 eine leitfähige Verbindung mit der über den Zellenfeldern12 oder13 angeordneten Metallisierung60 herstellen. Beispielsweise kann dazu auch ein so genannter „seedlayer” für eine galvanische Abscheidung verwendet werden. - Das Anschließen des Halbleitermaterials in den verschiedenen Anschlusszonen kann über hochdotierte Bereiche ausgeführt werden. Für die Sourcezone
26 ist das in jedem Fall erfüllt, weil sie üblicherweise einen hochdotierten oberflächennahen Bereich aufweist, über den ein metallischer oder Polysiliziumanschluss erfolgen kann. In die Bodyzone28 kann zur Kontaktierung ein zusätzliches hochdotiertes Gebiet im oberflächennahen Bereich eingebracht werden oder es wird mittels flachen Kontakten auf der Siliziumoberfläche das so genannte Bodykontaktgebiet für diesen Zweck verwendet. Wie bereits oben erwähnt ist bei einer Grabenstruktur29 für eine Zellsteuerelektrode17 ein Gateoxid auf den Grabenwänden33 erforderlich, das eine homogene Dicke aufweist. Jedoch kann außerhalb des als Gateelektrode wirkenden Bereichs, beispielsweise im unteren Bereich der Grabenstruktur29 oder in einem oberen Bereich Grabenstruktur29 , eine deutlich dickere Oxidschicht32 vorgesehen werden. - Sind wie oben erwähnt in der Grabenstruktur
29 mehrere Elektroden über- oder auch nebeneinander angeordnet, so können diese mehreren Elektroden dann im zentral angeordneten ersten Zellenfeld12 oder im zweiten Zellenfeld13 des Teilbereichs mit der Metallisierung60 der ersten Bauelementelektrode9 bzw. der so genannten „Sourcemetallisierung” verbunden sein. Sie können aber auch mit anderen Potentialen versorgt werden. In den bereits oben erwähnten MOSFETs und IGBTs können auch Bipolartransistoren oder JFETs mit ersten Zellenfeldern12 in einem zentralen Bereich sowie zweiten Zellenfeldern13 in einem Teilbereich versehen werden, wobei die für MOSFETs erörterten Zellelektroden nun Basisgebiete eines Bipolartransistors oder Gatezonen eines JFETs darstellen, wobei Zuleitungen zu diesen Gebieten bzw. Zonen nicht immer vollständig isoliert sein müssen. Zudem ist es für Halbleiterbauelemente1 mit vertikaler Driftstreckenstruktur bekanntermaßen üblich, die zweite Bauelementelektrode10 in Form eines Drainanschlusses auf der Rückseite46 des Halbleiterkörpers7 zu realisieren. - Dennoch ist anzumerken, dass das neue Halbleiterbauelement nicht allein auf Trenchtransistoren oder Streifenstrukturen beschränkt ist. Dieses wird teilweise auch mit den nachfolgenden Zeichnungen beispielsweise der weiteren Ausführungsformen der Erfindung, in denen beispielsweise ein planarer DMOS dargestellt ist, gezeigt.
- Bei einem Verfahren zur Herstellung von mehreren Halbleiterchips
40 für Halbleiterbauelemente1 mit Zellstrukturen6 wird zunächst ein Halbleiterwafer aus einem monokristallinen Halbleiterkörper7 mit Halbleiterelementzellen14 für MOSFETs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke18 versehen. Diese Driftstrecke18 ist zwischen einem ersten oberflächennahen Bereich des Halbleiterkörpers7 für eine erste Zellelektrode15 und einem zweiten Bereich des Halbleiterkörpers7 für eine zweite Zellelektrode16 angeordnet. Dabei weist der erste oberflächennahe Bereich eine umgebende Bodyzone28 mit komplementär zur Driftstrecke18 dotiertem Halbleitermaterial auf. Diese Bodyzone28 kann von einer Zellsteuerelektrode17 in zusammenwirken mit einer Bauelementsteuerelektrode11 durchgeschaltet werden. - Nach dem Strukturieren eines Halbleiterwafers in der oben beschriebenen Weise, werden derartige Zellstrukturen
6 in Halbleiterchippositionen zu einem zentral angeordneten ersten Zellenfeld12 , das unterhalb einer ersten oder einer zweiten Bauelementelektrode9 bzw.10 vorgesehen ist, angeordnet. Schließlich wird eine weitere derartige Zellstruktur6 in mindestens einem Teilbereich der Halbleiterchippositionen zu einem zweiten aktiven Zellenfeld13 des Teilbereichs, das unterhalb einer Bauelementsteuerelektrode11 vorgesehen ist, parallel hergestellt. - Dieses Verfahren hat den Vorteil, dass die wesentlichen Komponenten für ein zentral angeordnetes erstes Zellenfeld
12 und ein in einem Teilbereich des Halbleiterkörpers7 angeordnetes zweites Zellenfeld13 parallel für eine Mehrzahl von Halbleiterchips40 auf einem Halbleiterwafer ausgeführt werden kann. Diese Parallelfertigung ermöglicht es, die Kosten für die Herstellung derartiger Halbleiterbauelemente1 gering zu halten. - Im Detail werden bei diesem verfahren zunächst streifenförmige Grabenstrukturen
29 mindestens für Zellsteuerelektroden17 sowohl des zentral angeordneten ersten Zellenfelds12 als auch des zumindest zweiten Zellenfelds13 des Teilbereichs in den Halbleiterwafer eingebracht. Anschließend erfolgt eine thermische Oxidation der Grabenwände33 der Grabenstruktur29 für eine Zellsteuerelektroden-Isolationsschicht bzw. eine Gateoxidschicht31 . Danach werden die Grabenstrukturen29 mit einem leitenden Material für Zellsteuerelektroden17 aufgefüllt. Anschließend wird eine erste Isolationslage auf den Halbleiterkörper7 aufgebracht. Nun erfolgt ein selektives öffnen von Fenstern36 für Durchkontakte22 durch die erste Isolationslage zu den Zellsteuerelektroden17 . Durch ein selektives Abscheiden von Zellsteuerverbindungsleitungen23 , die über eine Ringleitung38 oder eine zentrale Leiterbahn mit einer Bauelementsteuerelektrode11 zu verbinden sind, wird das Herstellen der Zellsteuerelektroden17 abgeschlossen. - Anschließend kann selektiv eine weitere Isolationslage auf die Zellsteuerverbindungsleitungen
23 aufgebracht werden. Ein selektives öffnen von Fenstern für Durchkontakte34 durch die erste Isolationslage und die weitere Isolationslage zu den Source- und Bodyzonen26 und28 der ersten Zellenfelder als Bodyzonenkontakt erfolgt danach. Es schließt sich ein selektives Aufbringen einer Zwischenmetallisierungsstruktur beispielsweise zum Ankoppeln des Bereichs der Bauelementsteuerelektrode11 an. Schließlich werden selektiv Fenster36 für Durchkontakte22 zu den Zellsteuerverbindungsleitungen im Bereich einer Ringleitung38 im Teilbereich des Halbleiterkörpers7 oder zu einer zentralen Leiterbahn und zu den Zellsteuerelektroden17 im Bereich der ersten Bauelementelektrode9 und zu der Zwischenmetallisierungslage sowie zu den Bodyzonen28 im Bereich der ersten Bauelementelektrode9 geöffnet. - Dieses öffnen von Fenstern dient der Vorbereitung der Aufbringung der einer Metallisierung
60 , die über Durchkontakte34 bzw.22 zu den Zellenfeldern12 bzw.13 einen Zugriff auf die jeweiligen zugeordneten Zellstrukturkomponenten wie erster Zellelektrode15 bzw. Zellsteuerelektrode17 hat. Nach dem selektiven Öffnen dieser Fenster für den Zugriff der Bauelementelektroden9 bzw. der Bauelementsteuerelektroden11 zu den Zellenfeldern12 bzw.13 wird selektiv die Metallisierung60 für die erste oder zweite Bauelementelektrode9 oder10 bzw. für die Bauelementsteuerelektrode11 unter Kontaktieren der ersten oder zweiten Zellelektrode15 oder16 bzw. unter Kontaktieren der Zellsteuerelektrode17 durchgeführt. Anschließend erfolgt ein Auftrennen des Halbleiterwafers in Halbleiterchips40 . - Mit dieser Abfolge des Verfahrens kann in vorteilhafter Weise ein. Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper
7 mit Zellstrukturen6 für MOSFETs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke18 zu Halbleiterchips40 erfolgen. - Um jedoch vollständige Halbleiterbauelemente
1 herzustellen, werden diese Halbleiterchips40 aus einem entsprechenden Halbleiterwafer auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen aufgebracht. Anschließend werden die Bauelementelektroden9 und10 der Halbleiterchips40 und die Bauelementsteuerelektrode11 mit Kontaktanschlussflächen, die mit den Außenkontakten des Bauelementträgers elektrisch in Verbindung stehen, verbunden. Danach wird ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips40 und der Verbindungselemente aufgebracht. Abschließend wird dann der Schaltungsträger in einzelne Halbleiterbauelemente1 aufgetrennt. - Bei einem Durchführungsbeispiel des Verfahrens werden in der Grabenstruktur
29 mehrere Zellsteuerelektroden nebeneinander oder untereinander eingebracht. Das nach der Herstellung der Grabenstruktur29 erfolgende Aufbringen von Isolationsmaterialien sowie ein selektives Aufbringen von elektrisch leitenden Materialien kann mittels Photolithographie erfolgen. Dabei wird unter selektiv verstanden, dass eine Abfolge von mehreren Photolithographieschritten mit einer dazwischen durchgeführten Abscheidung von Isolationsschichten oder Metallschichten und/oder Polysiliziumschichten erfolgt, um derartige Schichten zu strukturieren. Vor dem Einbringen von Grabenstrukturen29 für Zellsteuerelektroden17 wird eine strukturierte maskierende Schicht auf den Halb1eiterwafer aufgebracht, die ihrerseits Fenster in den Bereichen der zu bildenden Grabenstrukturen29 aufweist. Das Einbringen von Grabenstrukturen29 selbst in die Fenster der strukturierten maskierenden Schicht kann über eine anisotrope Ätzung erfolgen. Dazu kann eine trockene reaktive Ionenätzung eingesetzt werden. - Zum Aufbringen einer isolierenden Schicht auf den Grabenwänden
33 der Grabenstruktur29 wird vorzugsweise eine isotrope thermische Oxidation des Halbleitermaterials durchgeführt. Dieses thermische Oxid zeichnet sich dadurch aus, dass eine Gateoxidschicht31 einerseits isotrop und andererseits homogen auf den Grabenwänden33 gebildet werden kann. Dazu stehen nasschemische oder Trockenoxidationsanlagen zur Verfügung. Bei den nasschemischen Oxidationsanlagen ist die Oxidationsrate deutlich höher als bei den Trockenoxidationsanlagen. Als Isolationszwischenlagen zwischen zwei Metallisierungsstrukturen kann die thermische Oxidation nicht greifen, da eine Oxidation die Metallisierung angreifen würde. Zu diesem Zweck werden Isolationsmaterialien der Gruppe SiO2, Si3N4 oder Polyimid mittels physikalischer oder chemischer Gasphasenabscheidung aufgebracht. - Um die Grabenstrukturen
29 für vorzugsweise Zellsteuerelektroden17 aufzufüllen, werden diese mit einem leitenden Material aufgefüllt, das ein hochdotiertes elektrisch leitendes Polysilizium sein kann, welches aus der Gasphase abgeschieden wird. Jedoch sind auch zum Auffüllen chemisch oder galvanisch abgeschiedene Metalle vorgesehen, wobei jedoch vor einer galvanischen Abscheidung auf entsprechenden Isolationsschichten ein so genannter ”seedlayer” beispielsweise mit Hilfe eines Sputterverfahrens aufgebracht wird, um eine Oberflächenleitfähigkeit für eine elektrochemische Abscheidung herzustellen. - Auch für das Abscheiden von Bauelementelektroden
9 oder10 , von Ringleitungen38 und/oder von Leiterbahnen23 kann eine stromlose chemische oder eine elektrolytische Metallabscheidung durchgeführt werden. Außerdem ist es vorgesehen, für ein selektives Abscheiden von Zellsteuerelektroden-Verbindungsleitungen eine Abscheidung von hochdotiertem Polysilizium durchzuführen. - Alternativ zum Herstellen von Durchkontakten
34 oder22 über das Öffnen von Fenstern und einer selektiven Metallisierung oder Abscheidung von Polysilizium kann auch ein Aufsputtern einer dünnen streifenförmigen Metallisierungslage auf die Siliziumoberfläche des Halbleiterkörpers erfolgen. -
3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement2 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. In dieser Draufsicht ist das zentral angeordnete erste Zellenfeld12 in zwei Bereiche12a und12b aufgeteilt, wobei die Kontur dieser Bereiche mit einer dreifach gepunkteten Linie48 gekennzeichnet ist. Diese dreifach gepunktete Linie48 zeigt gleichzeitig die Kontur bzw. die Grenzen einer Zwischenmetallisierung, von der aus Durchkontakte34 zu den Source-/Bodyzonen ausgehen, die in Streifen41 den Halbleiterkörper7 durchziehen, wobei die Lage dieser streifenförmigen Bereiche durch gestrichelte Linien42 markiert wird. - Flächenmäßig zwischen den Zwischenmetallisierungen
50a und50b für die Teilbereiche12a und12b des zentralen ersten Zellenfelds12 ist eine Zwischenmetallisierungsstruktur20 angeordnet, die eine Leiterbahn23 aufweist, von der aus Durchkontakte22 zu den Gräben einer streifenförmigen Trenchgatestruktur37 gehen und damit die Zellsteuerelektroden mit dieser Leiterbahn23 verbinden. Diese Leiterbahn23 aus einer Zwischenmetallisierung geht schließlich im Bereich der Bauelementsteuerelektrode11 in eine Metallisierung60 über, so dass im Teilbereich, in dem sich die Bauelementsteuerelektrode11 befindet, diese über Durchkontakte22 der Trenchgategrabenstruktur37 verbunden ist. - In Bereichen
12a und12b des zentral angeordneten ersten Zellenfelds12 werden diese über eine gemeinsame erste Bauelementelektrode9 miteinander verbunden, wobei zwischen der Metallisierung60 dieser Bauelementelektrode9 und der Leiterbahn23 für die Verbindung zu den Zellelektroden bzw. zu einer Trenchgatestruktur37 eine hier nicht gezeigte Isolierschicht angeordnet ist. Dieses wird jedoch mit den nachfolgenden4 und5 verdeutlicht, die Querschnitte durch Einzelbereiche des Halbleiterbauelements2 zeigen. - Die in
3 gezeigte Zwischenmetallisierungsstruktur, deren Kontur mit einer vierfachgepunkteten Linie49 gekennzeichnet ist weist Leiterbahnen23 auf, welche Zellelektroden der zweiten aktiven Zellenfelder13 im Teilbereich mit Zellelektroden des zentral angeordneten ersten Zellenfelds12 elektrisch verbinden. Diese Zwischenmetallisierungsstruktur kontaktiert somit nicht die Metallisierung60 des beispielsweise auf dem Potential der ersten Bauelementelektrode9 liegenden Bereichs der Metallisierung60 . - Eine bereits oben erwähnte Zwischenmetallisierungsstruktur verbindet bei dieser weiteren Ausführungsform der Erfindung die Source- und Bodyzonen unterhalb der Bauelementsteuerelektrode
11 im Teilbereich mit der ersten Bauelementelektrode9 über dem zentralen ersten Zellenfeld12 . Die Dicke bzw. Breite dieser Zwischenmetallisierungsstruktur wurde oben bereits ausführlich erörtert, so dass auf eine Wiederholung verzichtet wird. Diese Zwischenmetallisierungsstruktur im Teilbereich weist vorzugsweise ein hochdotiertes Polysilizium oder auch ein hochdotiertes amorphes Silizium auf. Sie kann jedoch auch aus einer reinen Metallschicht oder einer Metalllegierungsschicht bestehen. -
4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement2 gemäß3 durch ein zentral angeordnetes ersten Zellenfeld12 im Übergangsbereich zwischen den Teilfeldern12a und12b . Die einzelne Halbleiterelementzelle14 ist bis auf die Struktur der Driftstrecke genauso aufgebaut wie in den vorhergehenden1 und2 . Die Driftstrecke18 weist hier zusätzlich Ladungskompensationszonen51 auf, die komplementär zu Driftzonen27 der Driftstrecke18 dotiert sind. Neben diesem Unterschied zur ersten Ausführungsform der Erfindung weist das Halbleiterbauelement2 im Übergangsbereich von einem Teilbereich12a des ersten zentralen Zellenfelds zu dem zum zentralen ersten Zellenfeld12 gehörenden Teilbereich12b eine Zwischenmetallisierung25 auf, die eine Leiterbahn23 bildet und über Durchkontakte22 die Zellsteuerelektroden17 , die hier als Trenchgateelektroden37 ausgebildet sind, mit der Zwischenmetallisierung25 verbindet. - Bei einer weiteren Ausführungsform der Erfindung weist die Driftstrecke
18 Driftzonen27 und Ladungskompensationszonen51 auf, die komplementär zu den Driftzonen27 dotiert sind und die Feldverteilung in den Driftzonen27 beeinflussen. Anstelle von Ladungskompensationszonen51 , die komplementär zu den Driftzonen27 dotiert sind, können auch Feldplatten in der Driftstrecke18 angeordnet sein, welche die Feldverteilung in den Driftzonen18 beeinflussen. - Eine Zwischenmetallisierungsstruktur aus einer dünnen Metallschicht kann auch auf der Siliziumoberfläche des Halbleiterkörpers
7 aufliegen und eine Sourcezone26 oder Emitterzone und die Bodyzone28 hochohmig miteinander verbinden und eine leitfähige Verbindung zu der ersten Bauelementelektrode9 herstellen. -
5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement2 gemäß3 durch einen im zentral angeordneten ersten Zellenfeld12 befindlichen Teilbereich12b . Die in dem Teilbereich12b angeordnete Zwischenmetallisierung50b steht über die Durchkontakte34 mit den Sourcezonen26 und den Bodyzonen28 der einzelnen aktiven Halbleiterelementzellen14 in Kontakt. Auf dieser Zwischenmetallisierung50b ist direkt die Metallisierung60 der ersten Bauelementelektrode9 angeordnet, so dass die Zwischenmetallisierung50b und die Metallisierung60 in diesem Teilbereich12b des zentralen ersten Zellenfelds12 eine gemeinsame Metallisierung bilden. -
6 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement3 einer weiteren Ausführungsform der Erfindung, die einen planaren DMOS darstellt. Diese Draufsicht zeigt, dass alle Ausführungsformen der Erfindung nicht nur auf Trenchtransistoren wie in den vorhergehenden Figuren oder auf Streifenstrukturen beschränkt sind. Die Draufsicht in6 zeigt von dem planaren DMOS lediglich Bereiche der Source- und Gatekontaktflächen. In den nicht von Gatepolysilizium53 bedeckten Bereichen54 werden Body- und Sourcezonen implantiert und später ausdiffundiert. Die erste Metallisierungsschicht52 liegt auf einer Zwischenmetallisierung auf, welche die Siliziumoberfläche bzw. das Gatepolysilizium53 bedeckt. Durch die Kontaktfenster55 wird das Gatepolysilizium bzw. werden die Source- und Bodyzonen mit der ersten Metallisierungsschicht52 verbunden. Die Durchkontakte34 im Bereich der ersten Bauelementelektrode9 und die Durchkontakte22 im Bereich der Bauelementsteuerelektrode11 verbunden wiederum die erste Metallisierung52 mit einer Metallisierung60 der ersten Bauelementelektrode9 und der Bauelementsteuerelektrode11 . Wobei diese Metallisierung60 dazu dient, hier nicht gezeigte Verbindungselemente darauf zu fixieren. Ein Vorteil dieser Struktur ist es, dass der Gatewiderstand, der konventionell einige Ohm beträgt, nun praktisch auf Null reduziert ist. -
7 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement4 einer weiteren Ausführungsform der Erfindung. Im linken Teilbereich ist hierbei die Bauelementsteuerelektrode11 mit einer Metallisierung60 aufgebracht, während die erste Bauelementelektrode9 als Sourceelektrode großflächig ein aktives erstes Zellenfeld12 bedeckt, dabei sind die streifenförmigen Halbleiterelementzellen14 mit einer Grabenstruktur29 für die Zellsteuerelektroden und für eine Ringleitung38 versehen. Ferner sind im Bereich der ersten Bauelementelektrode9 , deren Kontur durch eine gestrichelte Linie gekennzeichnet ist, Kontaktstreifen56 angeordnet, die mit der Metallisierung60 elektrisch in verbindung stehen. Ist bei einem derartigen Halbleiterbauelement4 als Verbindungselement ein Kupferclip als Sourceverbindung vorgesehen, so wird auf der Metallisierung60 eine Passivierung vorzugsweise aus Siliziumnitrit oder Po1yimid aufgebracht und mit Durchkontaktpunkten versehen. -
8 zeigt eine schematische Draufsicht auf das Halbleiterbauelement4 gemäß7 nach Aufbringen einer Passivierungsschicht und nach öffnen von Durchkontaktpunkten. Dazu zeigt8 einen Passivierungsbereich57 für die Bauelementsteuerelektrode11 und einen Passivierungsbereich58 für die erste Halbleiterbauelementelekrode9 mit punktierten Linien. Auf diese teilweise geöffneten Passivierungen57 und58 wird anschließend mit einem so genannten „Lift-Off-Verfahren„ eine zweite Metallisierung62 aufgebracht, die als Lötschicht für den später aufzubringenden Kupferclip als Verbindungselement verwendet wird. - Diese zweite Metallisierung
62 wird sowohl auf den für die Bauelementsteuerelektrode11 vorgesehenen Bereich57 als auch auf den für die erste Bauelementelektrode9 vorgesehenen Bereich58 aufgebracht. Dazu kann im Chipteilbereich, in dem die Metallisierung60 für die Bauelementsteuerelektrode11 angeordnet ist, ein Anschluss (aber einen planaren Polysiliziumstreifen zu dem Passivierungsbereich57 herausgeführt werden und über die in dem Passivierungsbereich57 angeordneten Durchkontaktpunkte mit einer weiteren Metallschicht auf der Passivierung elektrisch verbunden werden. Somit befindet sich unterhalb des Bereichs57 , auf dem die endgültige Bauelementsteuerelektrode11 angeordnet ist, ein aktiver Zellenbereich des Halbleiterbauelements4 dieser weiteren Ausführungsform der Erfindung. - Bezugszeichenliste
-
- 1
- Halbleiterbauelement (Ausführungsform)
- 2
- Halbleiterbauelement (weitere Ausführungsform)
- 3
- Halbleiterbauelement (weitere Ausführungsform)
- 4
- Halbleiterbauelement (weitere Ausführungsform)
- 6
- Zellenstruktur
- 7
- Halbleiterkörper
- 8
- Oberfläche des Halbleiterkörpers
- 9
- erste Bauelementelektrode
- 10
- zweite Bauelementelektrode
- 11
- Bauelementsteuerelektrode
- 12
- erstes Zellenfeld unter einer Bauelementelektrode
- 13
- zweites Zellenfeld unter einer Bauelementsteuerelektrode
- 14
- Halbleiterelementzelle
- 15
- erste Zellelektrode
- 16
- zweite Zellelektrode
- 17
- Zellsteuerelektrode
- 18
- Driftstrecke
- 19
- Teilbereich
- 20
- Zwischenmetallisierungsstruktur
- 21
- Isolationsschicht
- 22
- Durchkontakt zu Zellsteuerelektrode
- 23
- Isolationsschicht
- 25
- Zwischenmetallisierungsstruktur
- 26
- Sourcezone
- 27
- Driftzone
- 28
- Bodyzone
- 29
- Grabenstruktur für Zellsteuerelektrode
- 31
- Gateoxidschicht
- 32
- Isolationsschicht der Grabenwände als Gateoxid
- 33
- Grabenwand
- 34
- Durchkontaktstruktur zu Source- und Bodyzone
- 35
- weitere Isolationslage
- 36
- Fenster für Durchkontakt
- 37
- Trenchgatestruktur
- 38
- Ringleitung
- 40
- Halbleiterchip
- 41
- Streifen
- 42
- gestrichelte Linie
- 43
- gepunktete Linie
- 44
- doppelt gepunktete Linie
- 46
- Rückseite des Halbleiterkörpers
- 48
- dreifach gepunktete Linie
- 49
- vierfach gepunktete Linie
- 50
- Zwischenmetallisierung
- 51
- Ladungskompensationszone (a, b)
- 52
- erste Metallisierungsschicht
- 53
- Gatepolysilizium
- 54
- von Gatepolysilizium freier Bereich
- 55
- Kontaktfenster
- 56
- Kontaktstreifen
- 57
- Passivierungsbereich für Bauelementsteuerelektrode
- 58
- Passivierungsbereich für erste Bauelementelektrode
- 60
- Metallisierung
- 61
- Oberseite des Halbleiterkörpers
- D
- Drainelektrode
- E
- Emitterelektrode
- G
- Gateelektrode
- K
- Kollektorelektrode
- S
- Sourceelektrode
- Ron
- Einschaltwiderstand
Claims (42)
- Halbleiterbauelement aufweisend einen Halbleiterkörper (
7 ) mit zumindest: – einer ersten auf einer der Oberflächen (8 ) des Halbleiterkörpers (7 ) angeordneten Bauelementelektrode (9 ), – einer zweiten auf einer der Oberflächen (46 ) des Halbleiterkörpers (7 ) angeordneten Bauelementelektrode (10 ), – einer auf einer der Oberflächen (8 ) des Halbleiterkörpers (7 ) angeordneten Bauelementsteuerelektrode (11 ), – in einem ersten aktiven Zellenfeld (12 ) des Halbleiterkörpers (7 ) angeordneten aktiven Halbleiterelementzellen (14 ), wobei die Halbleiterelementzellen (14 ) aufweisen: – eine erste Zellelektrode (15 ), – eine zweite Zellelektrode (16 ) und – eine Zellsteuerelektrode (17 ) sowie – eine Driftstrecke (18 ) zwischen den Zellelektroden (15 ,16 ) – einem Teilbereich (19 ) des Halbleiterkörpers (7 ), auf dem zumindest die Bauelementsteuerelektrode (11 ) angeordnet ist, und wobei in dem Teilbereich (19 ) des Halbleiterkörpers (7 ) unterhalb der Bauelementsteuerelektrode (11 ) mindestens ein zweites aktives Zellenfeld (13 ) angeordnet ist. - Halbleiterbauelement nach Anspruch 1, wobei das zweite aktive Zellenfeld (
13 ) im Teilbereich (19 ) über eine zusätzliche elektrisch leitende Zwischenmetallisierungsstruktur (20 ) oder Streifenleitungen (41 ) mit dem ersten aktiven Zellenfeld (12 ) zusammenwirkt. - Halbleiterbauelement nach Anspruch 2, wobei die zweiten aktiven Zellenfelder (
13 ) im Teilbereich (19 ) über zusätzliche Isolationsschichten (21 und35 ) von der im Teilbereich (19 ) angeordneten Bauelementsteuerelektrode (11 ) elektrisch isoliert sind. - Halbleiterbauelement nach Anspruch 3, wobei die zusätzliche Isolationsschicht (
21 ) Durchkontakte (22 ) aufweist, die im Teilbereich (19 ) unter der Bauelementsteuerelektrode (11 ) die Zellsteuerelektroden (17 ) der zweiten aktiven Zellenfelder (13 ) des Teilbereichs (19 ) elektrisch mit der Bauelementsteuerelektrode (11 ) verbinden. - Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei die Zwischenmetallisierungsstruktur (
20 ) Leiterbahnen (23 ) aufweist, welche Zellelektroden (15 ,16 ) der zweiten aktiven Zellenfelder (13 ) im Teilbereich (19 ) mit Zellelektroden (15 ,16 ) des ersten Zellenfelds (12 ) elektrisch verbinden. - Halbleiterbauelement nach einem der Ansprüche 2 bis 4, wobei die ersten oder zweiten Zellelektroden (
15 ,16 ) des ersten Zellenfelds (12 ) über Durchkontakte (22 ) durch eine zentrale Isolationsschicht (24 ) mit der ersten oder der zweiten Bauelementelektrode (9 ,10 ) elektrisch in Verbindung stehen. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Zellsteuerelektroden (
17 ) des ersten Zellenfelds (12 ) über Leiterbahnen (23 ) oder eine Ringleitung (38 ) mit der Bauelementsteuerelektrode (11 ) auf dem Teilbereich (19 ) des Halbleiterkörpers (7 ) elektrisch in Verbindung stehen. - Halbleiterbauelement nach Anspruch 7, wobei die Leiterbahnen (
23 ) oder die Ringleitung (38 ) in Grabenstrukturen (29 ) angeordnet sind und teilweise die Zellsteuerelektroden (17 ) bilden. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (
4 ) eine lateral ausgerichtete Driftstrecke (18 ) aufweist und die erste und zweite Bauelementelektrode (9 ,10 ) sowie die Bauelementsteuerelektrode (12 ) auf einer gemeinsamen Oberfläche (8 ) des Halbleiterkörpers (7 ) angeordnet sind. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (
1 ) eine vertikal ausgerichtete Driftstrecke (18 ) aufweist und die erste und zweite Bauelementelektrode (9 ,10 ) auf gegenüberliegenden Oberflächen des Halbleiterkörpers (7 ) angeordnet sind und die Bauelementsteuerelektrode (11 ) auf einer Oberfläche gemeinsam mit der ersten Bauelementelektrode (9 ) angeordnet ist. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die erste Zellelektrode (
15 ) eine hochdotierte oberflächennahe Sourcezone (26 ) eines MOSFETs oder eine hochdotierte oberflächennahe Emitterzone eines IGBTs kontaktiert, welche den gleichen Leitungstyp wie Driftzonen (27 ) der Driftstrecke (18 ) aufweist. - Halbleiterbauelement nach Anspruch 11, wobei die Sourcezone (
26 ) oder die Emitterzone von einer komplementär zu den Driftzonen (27 ) dotierten Bodyzone (28 ) umgeben ist und sich beim Anlegen einer Steuerspannung an die Zellsteuerelektrode (17 ) ein Kanal durch die Bodyzone (28 ) zur Driftstrecke (18 ) hin ausbildet. - Halbleiterbauelement nach Anspruch 12, wobei die Sourcezonen (
26 ) in den Bodyzonen (28 ) unterhalb der Bauelementsteuerelektrode (11 ) über eine Zwischenmetallisierungsstruktur (20 ) im Teilbereich (19 ) mit der ersten Bauelementelektrode (9 ) über dem ersten Zellenfeld verbunden sind. - Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (
20 ) im Teilbereich (19 ) ein hochdotiertes Polysilizium aufweist. - Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (
20 ) im Teilbereich (19 ) ein hochdotiertes amorphes Silizium aufweist. - Halbleiterbauelement nach einem der Ansprüche 2 bis 13, wobei die Zwischenmetallisierungsstruktur (
20 ) im Teilbereich (19 ) ein Metall aufweist. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Zellsteuerelektroden (
17 ) im ersten aktiven Zellenfeld (12 ) in Grabenstrukturen (29 ) angeordnet sind und sich bis in das zweite aktive Zellenfeld (13 ) des Teilbereichs (19 ) erstrecken. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Driftstrecke (
18 ) Driftzonen (27 ) und Ladungskompensationszonen aufweist, die komplementär zu den Driftzonen (27 ) dotiert sind und die Feldverteilung in den Driftzonen (27 ) beeinflussen. - Halbleiterbauelement nach einem der Ansprüche 1 bis 17, wobei die Driftstrecke (
18 ) Feldplatten (30 ) aufweist, welche die Feldverteilung in den Driftzonen (27 ) beeinflussen. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei zwischen den Zellsteuerelektroden (
17 ) und den Bodyzonen (28 ) ein Gateoxid (31 ) angeordnet ist, das bei einer Trenchgatestruktur, bei der die Zellsteuerelektroden (17 ) in einer Grabenstruktur (29 ) angeordnet sind, von einer Isolationsschicht (32 ) auf den Grabenwänden (33 ) gebildet ist. - Halbleiterbauelement nach Anspruch 20, wobei die Schichtdicke der Isolationsschicht (
32 ) in der Grabenstruktur (29 ) auf den Grabenwänden (33 ) zunimmt, sobald eine Gateoxidschichtfunktion nicht mehr erforderlich ist. - Halbleiterbauelement nach einem der Ansprüche 17 bis 21, wobei in der Grabenstruktur (
29 ) mehrere Gateelektroden bzw. Zellsteuerelektroden (17 ) übereinander oder nebeneinander angeordnet sind, die mit dem Potential der ersten Elektrode (9 ) oder unterschiedlichen Potentialen verbunden sind. - Halbleiterbauelement nach einem der Ansprüche 17 bis 22, wobei das Halbleiterbauelement (
1 ) eine Durchkontaktstruktur (34 ) innerhalb der Grabenstuktur (29 ) aufweist, welche die erste Bauelementelektrode (9 ) mit den Bodyzonen (28 ) des ersten Zellenfelds (12 ) elektrisch verbindet. - Halbleiterbauelement nach Anspruch 23, wobei die Durchkontakte (
34 ) zur ersten Bauelementelektrode (9 ) von einer isolierenden Barriere in der Grabenstruktur (29 ) umgeben ist und eine Füllung mit Wolfram oder eine metallische Kontaktschicht zum Bodykontakt mit einer Füllung aus hochdotiertem Polysilizium aufweist. - Halbleiterbauelement nach einem der Ansprüche 2 bis 24, wobei die Zwischenmetallisierungsstruktur (
20 ) eine dünne Metallschicht aufweist, die auf der Siliziumoberfläche des Halbleiterkörpers (7 ) aufliegt und eine Sourcezone (26 ) oder Emitterzone und die Bodyzone (28 ) hochohmig verbindet und eine leitfähige Verbindung zu der ersten Bauelementelektrode (9 ) bildet. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (
1 ) zwischen der zweiten Bauelementelektrode (10 ) und der Bauelementsteuerelektrode (11 ) eine Zenerdiodenstruktur zur aktiven Zenerklemmung aufweist. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (
1 ) ein JFET ist. - Verfahren zur Herstellung von mehreren Halbleiterchips (
40 ) für Halbleiterbauelemente (1 ) mit Zellstrukturen (6 ) aufweisend: – Strukturieren eines Halbleiterwafers aus einem monokristallinen Halbleiterkörper (7 ) mit Zellstrukturen (6 ) für MOSFeTs, IGBTs oder JFETs mit einer lateralen oder vertikalen Driftstrecke (18 ), die zwischen einem ersten oberflächennahen Bereich des Halbleiterkörpers (1 ) für eine erste Zellelektrode (15 ) und einem zweiten Bereich des Halbleiterkörpers für eine zweite Zellelektrode (16 ) angeordnet ist, wobei der erste oberflächennahe Bereich eine umgebende Bodyzone (28 ) mit komplementär zur Driftstrecke (18 ) dotiertem Halbleitermaterial aufweist, die von einer Zellsteuerelektrode (17 ) in Zusammenwirken mit einer Bauelementsteuerelektrode (11 ) durchgeschaltet werden kann; – Anordnen derartiger Zellstrukturen (6 ) in Halbleiterchippositionen zu einem ersten aktiven Zellenfeld (12 ), das unterhalb einer ersten oder einer zweiten Bauelementelektrode (9 ,10 ) vorgesehen wird; – Anordnen einer derartigen Zellstruktur (6 ) in mindestens einem Teilbereich (19 ) der Halbleiterchippositionen zu einem zweiten aktiven Zellenfeld (13 ) des Teilbereichs (19 ), das unterhalb einer Bauelementsteuerelektrode (11 ) vorgesehen ist. - Verfahren nach Anspruch 28, wobei zum Anordnen von Zellenstrukturen (
6 ) ein streifenförmiges Einbringen von Grabenstrukturen (29 ) mindestens für Zellsteuerelektroden (17 ) sowohl des ersten Zellenfelds (12 ) als auch eines zweiten Zellenfelds (13 ) des Teilbereichs (19 ) durchgeführt wird. - verfahren zur Herstellung von mehreren Halbleiterbauelementen (
1 ) weiterhin aufweisend: – Herstellung von Halbleiterchips (40 ) gemäß Anspruch 28 oder Anspruch 29; – Aufbringen der Halbleiterchips (40 ) auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden der Bauelementelektroden (9 ,10 ) der Halbleiterchips (40 ) mit Kontaktanschlussflächen, die mit den Außenkontakten elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips (40 ) und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente (1 ). - Verfahren nach Anspruch 29 oder Anspruch 30, wobei in die Grabenstruktur (
29 ) mehrere Zellsteuerelektroden (17 ) nebeneinander oder untereinander eingebracht werden. - Verfahren nach einem der Ansprüche 29 bis 31, wobei ein selektives Aufbringen von Isolationsmaterialien oder elektrisch leitenden Materialien mittel Photolithographie erfolgt.
- Verfahren nach einem der Ansprüche 29 bis 32, wobei vor dem Einbringen von Grabenstrukturen (
29 ) für Zellsteuerelektroden (17 ) eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht wird, die Fenster (26 ) in den Bereichen der Grabenstrukturen (29 ) aufweist. - Verfahren nach einem der Ansprüche 29 bis 33, wobei zum Einbringen von Grabenstrukturen (
29 ) eine anisotrope Ätzung durchgeführt wird. - Verfahren nach einem der Ansprüche 29 bis 34, wobei zum Einbringen von Grabenstrukturen (
29 ) eine trockene reaktive Ionenätzung durchgeführt wird. - Verfahren nach einem der Ansprüche 29 bis 35, wobei zum Aufbringen einer isolierenden Schicht (
32 ) auf den Wänden (33 ) der Grabenstrukturen (29 ) eine isotrope thermische Oxidation des Halbleitermaterials erfolgt. - Verfahren nach einem der Ansprüche 29 bis 36, wobei als Isolationszwischenlage zwischen zwei Metallisierungsstrukturen eines der Isolationsmaterialien der Gruppe SiO2, Si3N4 oder Polyimid mittels PVD oder CVD aufgebracht wird.
- Verfahren nach einem der Ansprüche 29 bis 37, wobei zum Auffüllen der Grabenstrukturen (
29 ) mit einem leitenden Zellsteuerelektrodenmaterial ein hochdotiertes elektrisch leitendes Polysilizium abgeschieden wird. - Verfahren nach einem der Ansprüche 29 bis 37, wobei zum Auffüllen der Grabenstrukturen (
29 ) mit einem leitenden Material ein Metall chemisch oder galvanisch abgeschieden wird. - Verfahren nach einem der Ansprüche 29 bis 39, wobei zum selektiven Abscheiden von Bauelementelektroden (
9 ,10 ), Ringleitungen und/oder Leiterbahnen eine stromlose chemische oder eine elektrolytische Metallabscheidung durchgeführt wird. - Verfahren nach einem der Ansprüche 29 bis 40, wobei zum selektiven Abscheiden von Zellsteuerelektroden-Verbindungsleitungen (
23 ) eine Abscheidung von hochdotiertem Polysilizium durchgeführt wird. - verfahren nach einem der Ansprüche 29 bis 41, wobei alternativ zur Herstellung von Durchkontaktierungen zu den Bodyzonen (
28 ) ein Kontaktieren der Bodyzonen (28 ) mit den Sourcezonen (26 ) einer MOSFET-Zellenstruktur (6 ) durch Aufsputtern einer dünnen streifenförmigen Metallisierungslage auf die Siliziumoberfläche des Halbleiterkörpers (7 ) durchgeführt wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007008777A DE102007008777B4 (de) | 2007-02-20 | 2007-02-20 | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
US12/032,725 US8067796B2 (en) | 2007-02-20 | 2008-02-18 | Semiconductor component with cell structure and method for producing the same |
US13/268,097 US8389362B2 (en) | 2007-02-20 | 2011-10-07 | Semiconductor component with cell structure and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007008777A DE102007008777B4 (de) | 2007-02-20 | 2007-02-20 | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007008777A1 DE102007008777A1 (de) | 2008-08-28 |
DE102007008777B4 true DE102007008777B4 (de) | 2012-03-15 |
Family
ID=39645844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007008777A Active DE102007008777B4 (de) | 2007-02-20 | 2007-02-20 | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (2) | US8067796B2 (de) |
DE (1) | DE102007008777B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728529B2 (en) | 2014-04-14 | 2017-08-08 | Infineon Technologies Dresden Gmbh | Semiconductor device with electrostatic discharge protection structure |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977737B2 (en) | 2008-03-06 | 2011-07-12 | Infineon Technologies Austria Ag | Semiconductor device having additional capacitance to inherent gate-drain or inherent drain-source capacitance |
US20100264486A1 (en) * | 2009-04-20 | 2010-10-21 | Texas Instruments Incorporated | Field plate trench mosfet transistor with graded dielectric liner thickness |
JP5777319B2 (ja) | 2010-10-27 | 2015-09-09 | 三菱電機株式会社 | 半導体装置 |
JP5754397B2 (ja) * | 2012-03-09 | 2015-07-29 | 三菱電機株式会社 | 縦型トレンチigbtの製造方法 |
TW201403782A (zh) * | 2012-07-04 | 2014-01-16 | Ind Tech Res Inst | 基底穿孔的製造方法、矽穿孔結構及其電容控制方法 |
US8980713B2 (en) * | 2013-05-31 | 2015-03-17 | Sony Corporation | Method for fabricating a metal high-k gate stack for a buried recessed access device |
US8987090B2 (en) * | 2013-07-03 | 2015-03-24 | Infineon Technologies Dresden Gmbh | Method of manufacturing a semiconductor device with device separation structures |
US8980714B2 (en) | 2013-07-03 | 2015-03-17 | Infineon Technologies Dresden Gmbh | Semiconductor device with buried gate electrode structures |
US10535741B2 (en) * | 2017-01-28 | 2020-01-14 | Gangfeng Ye | GaN lateral vertical JFET with regrown channel and dielectric gate |
JP7119842B2 (ja) * | 2018-09-27 | 2022-08-17 | Tdk株式会社 | Mosトランジスタ内蔵基板及びこれを用いたスイッチング電源装置 |
US11750090B2 (en) * | 2019-02-01 | 2023-09-05 | Mitsubishi Electric Corporation | Semiconductor device and power conversion device |
DE112019007795T5 (de) * | 2019-10-08 | 2022-06-30 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
JP7384750B2 (ja) * | 2020-06-10 | 2023-11-21 | 株式会社東芝 | 半導体装置 |
US20230011459A1 (en) * | 2021-07-12 | 2023-01-12 | Xiaofeng Liu | Multi-purpose coffee capsule storage drawer |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10212144B4 (de) * | 2002-03-19 | 2005-10-06 | Infineon Technologies Ag | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870201B1 (en) | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
JP4803855B2 (ja) * | 1999-02-09 | 2011-10-26 | 三洋電機株式会社 | 半導体装置の製造方法 |
GB9908285D0 (en) * | 1999-04-13 | 1999-06-02 | Koninkl Philips Electronics Nv | A power switching circuit |
GB0006092D0 (en) * | 2000-03-15 | 2000-05-03 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices |
US6552389B2 (en) * | 2000-12-14 | 2003-04-22 | Kabushiki Kaisha Toshiba | Offset-gate-type semiconductor device |
US6649973B2 (en) * | 2001-03-28 | 2003-11-18 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
GB0122122D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
DE10212149B4 (de) * | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
DE10324751B4 (de) * | 2003-05-30 | 2009-01-22 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur |
DE10345494B4 (de) * | 2003-09-30 | 2016-04-07 | Infineon Technologies Ag | Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats |
DE10354443B4 (de) * | 2003-11-21 | 2008-07-31 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einer Defekterkennungsschaltung |
US7619280B2 (en) * | 2004-01-30 | 2009-11-17 | International Rectifier Corporation | Current sense trench type MOSFET with improved accuracy and ESD withstand capability |
DE102004036520B4 (de) * | 2004-07-28 | 2007-12-13 | Infineon Technologies Ag | Bauelementanordnung mit einer Auswerteschaltung zur Detektion eines Verschleißes von Anschlussverbindungen und Verfahren zur Detektion eines Verschleißes von Anschlussverbindungen |
JP4907862B2 (ja) * | 2004-12-10 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20060273385A1 (en) * | 2005-06-06 | 2006-12-07 | M-Mos Semiconductor Sdn. Bhd. | Trenched MOSFET device with contact trenches filled with tungsten plugs |
US20070004116A1 (en) * | 2005-06-06 | 2007-01-04 | M-Mos Semiconductor Sdn. Bhd. | Trenched MOSFET termination with tungsten plug structures |
JP4788390B2 (ja) * | 2005-06-07 | 2011-10-05 | 株式会社デンソー | 半導体装置の製造方法 |
DE102006011567B4 (de) | 2006-03-10 | 2016-09-22 | Infineon Technologies Austria Ag | Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil |
US8008716B2 (en) * | 2006-09-17 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd | Inverted-trench grounded-source FET structure with trenched source body short electrode |
-
2007
- 2007-02-20 DE DE102007008777A patent/DE102007008777B4/de active Active
-
2008
- 2008-02-18 US US12/032,725 patent/US8067796B2/en active Active
-
2011
- 2011-10-07 US US13/268,097 patent/US8389362B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10212144B4 (de) * | 2002-03-19 | 2005-10-06 | Infineon Technologies Ag | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728529B2 (en) | 2014-04-14 | 2017-08-08 | Infineon Technologies Dresden Gmbh | Semiconductor device with electrostatic discharge protection structure |
Also Published As
Publication number | Publication date |
---|---|
US8067796B2 (en) | 2011-11-29 |
US8389362B2 (en) | 2013-03-05 |
DE102007008777A1 (de) | 2008-08-28 |
US20080197442A1 (en) | 2008-08-21 |
US20120028417A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007008777B4 (de) | Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben | |
DE102013022570B4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102008000660B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE60125784T2 (de) | Graben-mosfet-struktur mit geringer gate-ladung | |
DE102005041793B4 (de) | Top Drain MOSgated Einrichtung und Herstellungsprozess dafür | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
DE102007033839B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE102010060138B4 (de) | Lateraler HEMT | |
DE102006056809B9 (de) | Anschlussstruktur für ein elektronisches Bauelement | |
DE102017113680B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung mit einem ldmos-transistor | |
DE102013211572A1 (de) | Halbleiterbauelement mit ladungsträgerlebensdauerreduktionsmitteln | |
DE112007000802T5 (de) | Leistungsvorrichtung mit verbessertem Randabschluss | |
DE10153315B4 (de) | Halbleiterbauelement | |
DE19801095A1 (de) | Leistungs-MOSFET | |
DE102005061378A1 (de) | VDMOS-Bauelement | |
DE10261464A1 (de) | Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur | |
DE102014101074A1 (de) | Durchkontaktierungen und Verfahren zu ihrer Ausbildung | |
DE102017113679A1 (de) | Halbleitervorrichtung mit einem LDMOS-Transistor | |
EP1264350B1 (de) | Vertikales hochvolt-halbleiterbauelement | |
DE10224201A1 (de) | Halbleiterbauelement mit Durchbruchstrompfad | |
DE102007013848B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE112017002113B4 (de) | Halbleitereinheit | |
DE102006031539B4 (de) | Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt | |
DE102019109368A1 (de) | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120616 |
|
R082 | Change of representative |
Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE |