DE19801095A1 - Leistungs-MOSFET - Google Patents

Leistungs-MOSFET

Info

Publication number
DE19801095A1
DE19801095A1 DE19801095A DE19801095A DE19801095A1 DE 19801095 A1 DE19801095 A1 DE 19801095A1 DE 19801095 A DE19801095 A DE 19801095A DE 19801095 A DE19801095 A DE 19801095A DE 19801095 A1 DE19801095 A1 DE 19801095A1
Authority
DE
Germany
Prior art keywords
power mosfet
mosfet according
conductivity type
zone
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19801095A
Other languages
English (en)
Other versions
DE19801095B4 (de
Inventor
Tihanyi Dr Jenoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19801095A priority Critical patent/DE19801095B4/de
Priority to PCT/DE1998/003589 priority patent/WO1999036961A1/de
Priority to JP2000540579A priority patent/JP2002510147A/ja
Priority to EP98966510A priority patent/EP1048074A1/de
Publication of DE19801095A1 publication Critical patent/DE19801095A1/de
Priority to US09/616,620 priority patent/US6459142B1/en
Application granted granted Critical
Publication of DE19801095B4 publication Critical patent/DE19801095B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Leistungs- MOSFET mit einer auf einem hochdotierten Halbleitersubstrat des einen Leitfähigkeitstyps angeordneten Halbleiterschicht des anderen Leitfähigkeitstyps, in der eine hochdotierte Sourcezone des anderen Leitfähigkeitstyps und eine hochdo­ tierte Drainzone des anderen Leitfähigkeitstyps ausgebildet sind, und mit einer über einer Halbleiterzone des einen Leit­ fähigkeitstyps vorgesehenen Gateelektrode.
Bei Leistungs-MOSFETs spielt deren Kühlung bzw. die Wärmeab­ führung aus dem Halbleiterkörper eine herausragende Rolle. Diese wäre sehr einfach, wenn beispielsweise bei einem n- Kanal-MOSFET dessen Halbleitersubstrat, das gegebenenfalls mit einer Kühlfahne ausgestattet ist, direkt auf einen die Wärme aufnehmenden Körper, wie beispielsweise eine Autokaros­ serie, aufgeschraubt werden könnte. Voraussetzung hierfür ist, daß das Halbleitersubstrat und mit diesem die Sourcezone auf 0 Volt liegen können und der MOSFET in seinen sonstigen Eigenschaften nicht beeinträchtigt ist, also beispielsweise keinen zu hohen Einschaltwiderstand aufweist.
Es ist daher Aufgabe der vorliegenden Erfindung, einen Lei­ stungs-MOSFET zu schaffen, dessen Halbleitersubstrat auf 0 Volt Spannung kühlbar ist, und der keinen zu hohen Ein­ schaltwiderstand zeigt.
Diese Aufgabe wird bei einem Leistungs-MOSFET der eingangs genannten Art erfindungsgemäß gelöst durch eine gut leitende Verbindung zwischen Sourcezone und Halbleitersubstrat. Diese gut leitende Verbindung kann insbesondere eine metallisch leitende Verbindung sein.
Bei der vorliegenden Erfindung wird also eine metallisch lei­ tende Verbindung zwischen der an der einen Oberflächenseite des Leistungs-MOSFETs vorgesehenen Sourcezone zu der gegen­ überliegenden Oberfläche des Halbleitersubstrates geschaffen, so daß das Halbleitersubstrat und mit diesem die Sourcezone beispielsweise mittels einer Kühlfahne auf eine Unterlage, wie eine Autokarosserie, aufgeschraubt werden kann, wobei das Halbleitersubstrat und damit die Sourcezone auf 0 Volt lie­ gen. Mit dem Halbleitersubstrat ist bei einer solchen Struk­ tur die Sourcezone "nach unten" geführt, weshalb von einem "Source-Down"-FET gesprochen wird.
Der eigentliche MOSFET in der Halbleiterschicht kann von üb­ lichem Aufbau sein, bei dem die Gateelektrode in eine auf der Halbleiterschicht vorgesehene Isolatorschicht eingebettet ist. Es ist aber auch möglich, die Gateelektrode in einem Graben in der Halbleiterschicht unterzubringen, wobei bei­ spielsweise ein solcher Graben an seinem Rand mit einer Iso­ lierschicht aus Siliziumdioxid oder Siliziumnitrid ausgeklei­ det und in seinem Innern mit dotiertem polykristallinem Sili­ zium gefüllt wird.
Die leitende Verbindung zwischen der Sourcezone und dem Halb­ leitersubstrat kann aus einer hochdotierten Halbleiterzone des einen Leitfähigkeitstyps gebildet werden. Es ist aber auch möglich, für diese leitende Verbindung einen Graben vor­ zusehen, aus welchem dann Dotierstoff des einen Leitfähig­ keitstyps aufdiffundiert wird und der mit poly- oder monokri­ stallinem Silizium aufgefüllt wird. Eine andere Möglichkeit zur Gestaltung der leitenden Verbindung besteht aus einem Graben, der wenigstens teilweise mit Metall oder einer gut leitenden Schicht gefüllt ist. Für eine solche Schicht kann vorzugsweise Titannitrid eingesetzt werden. Im übrigen kann das Innere des Grabens mit polykristallinem Silizium aufge­ füllt werden, das mit Dotierstoff des anderen Leitfähigkeits­ typs dotiert ist.
Das Halbleitersubstrat selbst kann direkt mit einer Kühlein­ richtung, wie beispielsweise einer Kühlfahne, die auf eine Unterlage aufschraubbar ist, versehen werden. Damit wird eine besonders wirksame Wärmeabführung erreicht.
Die Halbleiterschicht ist zwischen der Drainzone und der Ga­ teelektrode vorzugsweise schwächer dotiert als in der Drain­ zone. Dadurch ist ein Betrieb des MOSFETs mit höheren Span­ nungen möglich. Ein solcher Betrieb wird auch dadurch begün­ stigt, wenn der Abstand zwischen der Drainzone und der Kante der Gateelektrode wenigstens 0,1 µm bis etwa 5 µm beträgt. Auch sollte die Dicke der Isolatorschicht vorzugsweise in Richtung auf die Drainzone zu stetig oder stufenartig anwach­ sen.
Die Kontaktgabe zwischen der hochdotierten Sourcezone und der leitenden Verbindung kann mittels eines vergrabenen Metalles, wie beispielsweise eines Silizides oder einer anderen leiten­ den Schicht aus beispielsweise Titannitrid erfolgen.
Über der Kurzschlußstelle zwischen der hochdotierten Source­ zone und der leitenden Verbindung ist die Isolatorschicht aus Siliziumdioxid abgeschieden. Es ist auch möglich, dort die Metallisierung für die Drainzone, also beispielsweise eine Aluminiumschicht, zu unterbrechen.
Die Gateelektroden können gitterartig angeordnet sein und ein "Netz" aus polykristallinem Silizium des anderen Leitfähig­ keitstyps gebildet ist, welches in die Isolatorschicht aus Siliziumdioxid oder einem anderen Material, wie beispielswei­ se Siliziumnitrid eingebettet ist.
Die hochdotierten Drainzonen des anderen Leitfähigkeitstyps sind vorzugsweise mit einer ganzflächigen Metallschicht aus beispielsweise Aluminium kontaktiert, die gitterförmig ge­ staltet sein kann, wenn die einzelnen Sourcezonen einen bis zu ihrer Oberfläche reichenden Aluminium-Kurzschluß haben.
Zwischen der hochdotierten Drainzone des anderen Leitfähig­ keitstyps und der Kante der aus polykristallinem Silizium be­ stehenden Gateelektrode sollte in der Isolatorschicht ein Ab­ stand von einigen Zehntel um bis 5 µm bestehen, um eine hohe Spannungsfestigkeit zu erreichen. Diese wird auch dadurch ge­ fördert, wenn die Dicke der Isolierschicht im Bereich der Ga­ teelektrode in Richtung auf die Drainzone zu stufenartig oder stetig anwächst. Auch kann die Drainzone in bezug auf die Halbleiteroberfläche höher oder tiefer gelegen sein als die Sourcezone.
Wenn für die leitende Verbindung eine hochdotierte Zone des einen Leitfähigkeitstyps verwendet wird, dann kann diese Zone auf ähnliche Weise hergestellt werden, wie dies bei Isolier­ diffusionen oder bei mit einem pn-Übergang isolierten inte­ grierten Schaltungen geschieht. Die leitende Verbindung kann aber auch über einen Graben erfolgen, aus welchem Dotierstoff des einen Leitfähigkeitstyps ausdiffundiert ist, und der dann mit polykristallinem oder einkristallinem Silizium oder mit einem Isolator, wie beispielsweise Siliziumdioxid aufgefüllt wird.
Die Anordnung der Drainanschlüsse und der Sourcezonen kann streifenförmig oder zellenartig sein. Bei einer in der Halb­ leiterschicht vorgesehenen Gateelektrode ist diese in einen Graben eingepflanzt, der die Drainzone umringt. Außerhalb des Grabens ist die Sourcezone angeordnet, welche mit der leiten­ den Verbindung, die in bevorzugter Weise aus einem tiefen Graben mit leitfähiger Wand aus beispielsweise Titannitrid besteht, mit dem Halbleitersubstrat elektrisch verbunden ist.
Die leitenden Verbindungen können beliebig angeordnet sein; sie können beispielsweise zellenförmig zwischen streifenför­ migen Drainzonen oder selbst streifenförmig vorgesehen wer­ den.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Schnittbild durch ein erstes Ausführungs­ beispiel des erfindungsgemäßen MOSFETs,
Fig. 2 ein Schnittbild durch ein zweites Ausfüh­ rungsbeispiel des erfindungsgemäßen MOSFETs,
Fig. 3 eine Draufsicht zur Veranschaulichung der La­ ge von Sourcezonen und Drainzonen bei einer Zellenanordnung mit mehreren Leistungs- MOSFETs, und
Fig. 4 ein Schnittbild durch ein drittes Ausfüh­ rungsbeispiel der vorliegenden Erfindung.
Fig. 1 zeigt in einem Schnittbild ein Silizium-Halbleiter­ substrat 1, das p⁺⁺-leitend ist, also beispielsweise eine ho­ he Bordotierung aufweist. Auf dieses Halbleitersubstrat 1 ist epitaktisch eine n-leitende Halbleiterschicht 2 aufgetragen, in welcher n⁺-leitende Drainzonen 3 sowie n⁺-leitende Source­ zonen 4 vorgesehen sind. Zwischen den Sourcezonen 4 und den Drainzonen 3 befindet sich eine p-leitende Kanalzone 5.
Die Zonen 3, 4 und 5 können jeweils ringförmig gestaltet sein.
Auf der Oberfläche der Halbleiterschicht 2 ist eine Isolator­ schicht 6 aus Siliziumdioxid vorgesehen, in die Gateelektro­ den 7 aus polykristallinem Silizium eingebettet sind. Die Drainzonen 3 sind mit einer Metallisierung 8 aus Aluminium kontaktiert.
Zwischen dem Halbleitersubstrat 1 und der Sourcezone 4 befin­ det sich eine leitende Verbindung aus einer p⁺-leitenden Zone 9, wobei diese Zone 9 mit der Sourcezone 4 über ein Metall 10, wie beispielsweise ein Silizid oder Titannitrid verbunden ist.
Auf das Halbleitersubstrat 1 ist an der "Unterseite", eine Elektrode 11 aus beispielsweise Aluminium aufgetragen, die mit einer Kühlfahne 12 aus einer relativ dicken Metallschicht verbunden ist, mit welcher der MOSFET an beispielsweise einer Autokarosserie angeschraubt werden kann.
Wesentlich an der vorliegenden Erfindung ist, daß von der Sourcezone 4 über das Metall 10 und die hochdotierte Zone 9 eine leitende Verbindung zu dem Halbleitersubstrat 1 besteht, so daß die Sourcezone "unten", über die Elektrode 11 kontak­ tiert ist ("Source-Down-MOSFET").
Das Metall 10 bewirkt einen Kurzschluß zwischen der Sourcezo­ ne 4 und der p⁺-leitenden Zone 9. Für dieses Metall 10 kann, wie bereits oben erläutert wurde, ein Silizid oder auch bei­ spielsweise Titannitrid verwendet werden. Über dieser Kurz­ schlußstelle ist die Isolatorschicht 6 abgeschieden. Eine an­ dere Möglichkeit besteht darin, über der Kurzschlußstelle die Metallisierung 8 zu unterbrechen. Jedenfalls reicht das Me­ tall 10 bis zur äußeren Oberfläche der Halbleiterschicht 2.
Die Gateelektroden 7 sind gitterartig angeordnet und bestehen vorzugsweise aus n⁺-leitendem polykristallinem Silizium, das in die Isolatorschicht 6 aus Siliziumdioxid oder einem ande­ ren geeigneten Isoliermaterial eingebettet ist.
Die n⁺-leitenden Drainzonen 3 sind mit der ganzflächigen Me­ tallisierung 8 aus Aluminium kontaktiert. Der Abstand zwi­ schen den Zonen 3 und der Kante der Gateelektrode 7 sollte von einigen 0,1 µm bis etwa 5 µm reichen, um eine hohe Span­ nungsfestigkeit zu erzielen. Aus dem gleichen Grund ist es auch möglich, die Dicke der Isolatorschicht 6 unterhalb der Gateelektrode in Richtung auf die Drainzone 3 stufenweise oder stetig anwachsen zu lassen, obwohl dies in Fig. 1 nicht dargestellt ist. Auch kann die Drainzone 3 höher oder tiefer gelegen sein als die Sourcezone 4.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel des erfindungs­ gemäßen Leistungs-MOSFETs, das sich von dem Ausführungsbei­ spiel der Fig. 1 dadurch unterscheidet, daß die leitende Ver­ bindung aus einem Graben 13 besteht, in den p⁺-leitendes po­ lykristallines oder monokristallines Silizium 14 gefüllt ist, aus welchem eine p⁺-leitende Zone 15 in die Halbleiterschicht 2 ausdiffundiert ist. Mit einer Strichlinie 22 ist angedeu­ tet, wie die Dicke der Isolatorschicht 6 unterhalb der Ga­ teelektrode 7, deren Unterseite durch diese Strichlinie 22 gegeben ist, in Richtung auf die Drainzone 3 kontinuierlich anwachsen kann.
Fig. 3 zeigt eine Draufsicht auf eine Vielzahl von Leistungs- MOSFETs, wobei hier angegeben ist, wie die jeweiligen Source­ zonen 4 bzw. Drainzonen 3 angeordnet werden können, und wobei der Rand dieser Anordnung als Source-Streifen ausgeführt ist.
Die Ausführungsbeispiele der Fig. 1 und 2 zeigen einen Lei­ stungs-MOSFET, bei dem die Gateelektroden in "traditioneller" Weise angeordnet sind. Im Gegensatz hierzu ist in Fig. 4 ein Schnittbild eines Leistungs-MOSFETs dargestellt, bei dem die Gateelektroden 7 in Gräben 16 untergebracht sind, die mit Isoliermaterial 17, wie beispielsweise Siliziumdioxid, ge­ füllt sind, in welchem n⁺-dotiertes polykristallines Silizium enthalten ist. Diese Gräben 16 reichen bis zu einer p⁻-lei­ tenden Schicht 18, die zwischen dem p⁺-leitenden Silizium substrat 1 und der n⁻-leitenden Siliziumschicht 2 angeordnet ist.
Die leitende Verbindung zwischen den Sourcezonen 4 und dem Halbleitersubstrat 1 erfolgt hier über Gräben 19, die mit gut leitendem Material, wie beispielsweise Titannitrid 20 an ih­ rem Rand und in ihrem Inneren mit n⁺-leitendem polykristalli­ nem Silizium 21 gefüllt sind. Anstelle des polykristallinen Siliziums kann auch ein Isolator, beispielsweise Siliziumdi­ oxid oder Siliziumnitrid verwendet werden, das einen Hohlraum aufweisen kann. Für die leitende Verbindung kann auch ein Me­ tall, wie beispielsweise Wolfram, in den Graben eingebracht werden.
Die Schichtdicken betragen beispielsweise 0,2 mm für das Halbleitersubstrat 1, 2 um für die V-leitende Schicht 18, 3 um für die "Höhe" der Gateelektroden 7 und 4 um für die n⁻­ leitende Halbleiterschicht 2, die einen spezifischen Wider­ stand von beispielsweise 0,5 Ohm/cm haben kann. Der Abstand zwischen den Gräben 16 kann etwa 4 um betragen, wobei jeder Graben 16 eine Breite von etwa 1 µm hat. Auch die Gräben 19 können eine Breite von etwa 1 µm aufweisen.
Der Verlauf des Stromes I ist in Fig. 4 durch eine Strichli­ nie angedeutet: er führt von der Elektrode 11 durch das Halb­ leitersubstrat 1, die ph-leitende Schicht 18 in die n⁻-lei­ tende Schicht 2 und von dort um die Gateelektrode 7 herum zu der Drainzone 3.
Die Gräben 19 mit dem Kurzschluß zwischen dem Halbleiter­ substrat 1 und den Sourcezonen 4 können beliebig angeordnet sein. Sie können beispielsweise zellenförmig zwischen strei­ fenförmigen Drainzonen 3 vorgesehen und gegebenenfalls eben­ falls streifenförmig ausgeführt werden.

Claims (21)

1. Leistungs-MOSFET mit einer auf einem hochdotierten Halb­ leitersubstrat (1) des einen Leitfähigkeitstyps angeord­ neten Halbleiterschicht (2) des anderen Leitfähigkeits­ typs, in der eine hochdotierte Sourcezone (4) des anderen Leitfähigkeitstyps und eine hochdotierte Drainzone (3) des anderen Leitfähigkeitstyps ausgebildet sind, und mit einer über einer Halbleiterzone (S) des einen Leitfähig­ keitstyps vorgesehenen Gateelektrode (7), gekennzeichnet durch eine gut leitende Verbindung (9; 19, 20, 21) zwi­ schen Sourcezone (4) und Halbleitersubstrat (1).
2. Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode (7) in einer auf der Halbleiter­ schicht (2) angeordneten Isolatorschicht (6) vorgesehen ist.
3. Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode (7) in einem Graben (16) in der Halbleiterschicht (2) vorgesehen ist.
4. Leistungs-MOSFET nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die leitende Verbindung (9) aus einer hochdotierten Halbleiterzone des einen Leitfähig­ keitstyps gebildet ist.
5. Leistungs-MOSFET nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die leitende Verbindung aus ei­ nem Graben (13) gebildet ist, aus dem Dotierstoff des ei­ nen Leitfähigkeitstyps (15) ausdiffundiert ist und der mit poly- oder monokristallinem Silizium (14) aufgefüllt ist.
6. Leistungs-MOSFET nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die leitende Verbindung aus ei­ nem Graben (19) besteht, der wenigstens teilweise mit ei­ nem Metall oder einer gut leitenden Schicht (20) gefüllt ist.
7. Leistungs-MOSFET nach Anspruch 6, dadurch gekennzeichnet, daß das Metall Wolfram ist und die gut leitende Schicht (20) aus Titannitrid besteht.
8. Leistungs-MOSFET nach Anspruch 6 oder 7, dadurch gekenn­ zeichnet, daß das Innere des Grabens (19) mit mit Dotier­ stoff des einen Leitfähigkeitstyps dotiertem polykristal­ linem Silizium (21) oder mit einem Isolator gefüllt ist.
9. Leistungs-MOSFET nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß das Halbleitersubstrat (1) mit einer insbesondere aus Metall bestehenden Kühleinrichtung (12) verbunden ist.
10. Leistungs-MOSFET nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterschicht zwischen der Drainzone (3) und Gate (7) schwächer dotiert ist als die Drainzone (3).
11. Leistungs-MOSFET nach Anspruch 4 oder 5, gekennzeichnet durch einen vergrabenen Metallbereich (10) zwischen Sour­ cezone (4) und hochdotierter Halbleiterzone (9) bzw. po­ ly- oder monokristallinem Silizium (14).
12. Leistungs-MOSFET nach Anspruch 2, dadurch gekennzeichnet, daß der Abstand zwischen Drainzone (3) und Kante der Ga­ teelektrode (7) etwa 0,1 µm bis 5 µm beträgt.
13. Leistungs-MOSFET nach Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Isolatorschicht (6) unter der Gateelek­ trode (7) in Richtung auf die Drainzone (3) stetig oder stufenartig zunimmt.
14. Leistungs-MOSFET nach Anspruch 3, gekennzeichnet durch eine schwach dotierte Halbleiterschicht (18) des einen Leitfähigkeitstyps zwischen dem Halbleitersubstrat (1) und der Halbleiterschicht (2) des anderen Leitfähig­ keitstyps.
15. Leistungs-MOSFET nach einem der Ansprüche 1 bis 14, da­ durch gekennzeichnet, daß das Halbleitersubstrat (1) eine Schichtdicke von etwa 0,2 mm aufweist.
16. Leistungs-MOSFET nach Anspruch 14, dadurch gekennzeich­ net, daß die Halbleiterschicht (18) des einen Leitfähig­ keitstyps eine Schichtdicke von etwa 2 µm aufweist.
17. Leistungs-MOSFET nach Anspruch 3, dadurch gekennzeichnet, daß die Gateelektrode eine Schichtdicke bzw. -tiefe von etwa 3 um aufweist.
18. Leistungs-MOSFET nach Anspruch 17, dadurch gekennzeich­ net, daß die Gateelektrode eine Breite von etwa 1 µm auf­ weist.
19. Leistungs-MOSFET nach einem der Ansprüche 1 bis 18, da­ durch gekennzeichnet, daß die Halbleiterschicht (2) des anderen Leitfähigkeitstyps eine Schichtdicke von etwa 4 µm aufweist.
20. Leistungs-MOSFET nach einem der Ansprüche 1 bis 19, da­ durch gekennzeichnet, daß die leitende Verbindung (9; 19, 20, 21) eine Breite von etwa 1 bis 2 µm aufweist.
21. Leistungs-MOSFET nach Anspruch 8, dadurch gekennzeichnet, daß der Isolator einen Hohlraum beinhaltet.
DE19801095A 1998-01-14 1998-01-14 Leistungs-MOSFET Expired - Fee Related DE19801095B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19801095A DE19801095B4 (de) 1998-01-14 1998-01-14 Leistungs-MOSFET
PCT/DE1998/003589 WO1999036961A1 (de) 1998-01-14 1998-12-07 Leistungs-mosfet
JP2000540579A JP2002510147A (ja) 1998-01-14 1998-12-07 パワーｍｏｓｆｅｔ
EP98966510A EP1048074A1 (de) 1998-01-14 1998-12-07 Leistungs-mosfet
US09/616,620 US6459142B1 (en) 1998-01-14 2000-07-14 Power MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19801095A DE19801095B4 (de) 1998-01-14 1998-01-14 Leistungs-MOSFET

Publications (2)

Publication Number Publication Date
DE19801095A1 true DE19801095A1 (de) 1999-07-15
DE19801095B4 DE19801095B4 (de) 2007-12-13

Family

ID=7854555

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19801095A Expired - Fee Related DE19801095B4 (de) 1998-01-14 1998-01-14 Leistungs-MOSFET

Country Status (5)

Country Link
US (1) US6459142B1 (de)
EP (1) EP1048074A1 (de)
JP (1) JP2002510147A (de)
DE (1) DE19801095B4 (de)
WO (1) WO1999036961A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058949A1 (de) * 1998-02-07 2000-12-13 Xemod, Inc. Quasimetz-gatestruktur mit kontakten, für laterale rf-mos-anordnungen, die die sourcegebiete mit der rückseite verbinden
EP1267413A2 (de) * 2001-06-15 2002-12-18 STMicroelectronics Laterales Leistungs-MOSFET
DE10239310A1 (de) * 2002-08-27 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
EP1396030B1 (de) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
JP4825688B2 (ja) * 2002-09-11 2011-11-30 株式会社東芝 半導体装置の製造方法
US7015104B1 (en) 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
US7683454B2 (en) * 2003-12-05 2010-03-23 Stmicroelectronics S.A. MOS power component with a reduced surface area
US7023069B2 (en) 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
WO2005060676A2 (en) 2003-12-19 2005-07-07 Third Dimension (3D) Semiconductor, Inc. A method for manufacturing a superjunction device with wide mesas
US7041560B2 (en) 2003-12-19 2006-05-09 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
KR20070038945A (ko) 2003-12-19 2007-04-11 써드 디멘존 세미컨덕터, 인코포레이티드 수퍼 접합 장치의 제조 방법
JP4334395B2 (ja) * 2004-03-31 2009-09-30 株式会社東芝 半導体装置
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7651897B2 (en) * 2004-12-07 2010-01-26 National Semiconductor Corporation Integrated circuit with metal heat flow path coupled to transistor and method for manufacturing such circuit
TWI401749B (zh) 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
JP2008034649A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20110233674A1 (en) * 2010-03-29 2011-09-29 International Business Machines Corporation Design Structure For Dense Layout of Semiconductor Devices
US8912574B2 (en) 2010-12-14 2014-12-16 International Business Machines Corporation Device isolation with improved thermal conductivity
US8471331B2 (en) 2011-08-15 2013-06-25 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device with source-substrate connection and structure
US20240153876A1 (en) * 2022-11-03 2024-05-09 Globalfoundries Singapore Pte. Ltd. Transistors having backside contact structures

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US4252582A (en) * 1980-01-25 1981-02-24 International Business Machines Corporation Self aligned method for making bipolar transistor having minimum base to emitter contact spacing
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure
DE3377960D1 (en) * 1982-06-30 1988-10-13 Fujitsu Ltd A field-effect semiconductor device
GB8414036D0 (en) * 1984-06-01 1984-07-04 Emi Ltd Field effect devices
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US4992764A (en) * 1989-02-21 1991-02-12 Hittite Microwave Corporation High-power FET circuit
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
FR2659494B1 (fr) * 1990-03-09 1996-12-06 Thomson Composants Microondes Composant semiconducteur de puissance, dont la puce est montee a l'envers.
DE4143209A1 (de) * 1991-12-30 1993-07-01 Hoefflinger Bernd Prof Dr Integrierte schaltung
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
JPH06151989A (ja) * 1992-11-12 1994-05-31 Fuji Electric Co Ltd 超電導素子
DE4341667C1 (de) * 1993-12-07 1994-12-01 Siemens Ag Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
US5479048A (en) * 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
JP3291958B2 (ja) * 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
US5578841A (en) * 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
EP2043158B1 (de) * 1996-07-19 2013-05-15 SILICONIX Incorporated Dmos grabentransistor mit grabenbodenimplantation
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
US5889306A (en) * 1997-01-10 1999-03-30 International Business Machines Corporation Bulk silicon voltage plane for SOI applications
WO1998049732A2 (en) * 1997-04-28 1998-11-05 Koninklijke Philips Electronics N.V. Lateral mos transistor device
KR100230736B1 (ko) * 1997-06-25 1999-11-15 김영환 반도체 소자의 정전기 방지 구조 및 그의 제조방법(Structure of protecting electrostatic discharge for semiconductor device and method for manufacturing the same)
JPH11111856A (ja) * 1997-10-01 1999-04-23 Citizen Watch Co Ltd 半導体装置
US6048772A (en) * 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Power MOSFETS, Theory and Application, John Wiley a. Sons, pp. 12-14, 1989 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058949A1 (de) * 1998-02-07 2000-12-13 Xemod, Inc. Quasimetz-gatestruktur mit kontakten, für laterale rf-mos-anordnungen, die die sourcegebiete mit der rückseite verbinden
EP1058949A4 (de) * 1998-02-07 2001-05-02 Xemod Inc Quasimetz-gatestruktur mit kontakten, für laterale rf-mos-anordnungen, die die sourcegebiete mit der rückseite verbinden
EP1267413A2 (de) * 2001-06-15 2002-12-18 STMicroelectronics Laterales Leistungs-MOSFET
FR2826183A1 (fr) * 2001-06-15 2002-12-20 St Microelectronics Sa Transistor mos de puissance lateral
EP1267413A3 (de) * 2001-06-15 2003-08-06 STMicroelectronics Laterales Leistungs-MOSFET
US6740930B2 (en) 2001-06-15 2004-05-25 Stmicroelectronics S.A. Lateral MOS power transistor
DE10239310A1 (de) * 2002-08-27 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE10239310B4 (de) * 2002-08-27 2005-11-03 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht

Also Published As

Publication number Publication date
EP1048074A1 (de) 2000-11-02
JP2002510147A (ja) 2002-04-02
DE19801095B4 (de) 2007-12-13
US6459142B1 (en) 2002-10-01
WO1999036961A1 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
DE19801095A1 (de) Leistungs-MOSFET
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112015004515B4 (de) Halbleitervorrichtungen
DE102014119465B3 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112011101442B4 (de) Halbleitervorrichtung
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE102016104256B3 (de) Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102015103067B3 (de) Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102015107319B4 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit in halbleitermesas gebildeten sourcezonen und verfahren zur herstellung einer halbleitervorrichtung
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE112016006380B4 (de) Halbleiterbauelement
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19854915A1 (de) MOS-Feldeffekttransistor mit Hilfselektrode
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801